DE2521844C2 - Verfahren und Anordnung zur Übertragung von Digitaldaten - Google Patents

Description

durch die Demodulation, aus den empfangenen Signalen auf einen Eingang eines Analogsubtrahiergliedes 15 direkt und an einen zweiten Eingang des Subtrahiergliedcs 15 über ein Verzögerungselement IfI das eine Verzögerung von zwei Digitperioden bezüglich der Signale einführt. Die Ausgangssignale von dem Subtrahierglied 15 erscheinen an einer Klemme 17 in Dreipegelform und werden an ein (nicht dargestelltes) Quantisierglied angelegt, um Abweichungen von den korrekten Signalpegeln zu korrigieren, welche von der Übertragung und Verarbeitung herrühren können.

Bei Betrieb der Anlage nach F i g. 1 dienen das Addierglied 2 und das Schieberegister 3 dazu, die eingelaufenen Daten gemäß einer in der genannten Literaturstelle beschriebenen Weise für ein (1, 0, — 1)-Dualresponssystem zu präkodieren. Da das Addierglied 2 in Modulo-2-Arithmetik arbeitet kann sein Ausgangssignal nur die Werte »0« oder »1« haben. Demgemäß besteht der Effekt der Präkodierung auf die einlaufenden Daten, die in seriell-binärer Form vorliegen, darin, daß ein noch immer binäres Ausgangssignal erzeugt wird, das sich jedoch von den einlaufenden Daten unterscheidet Man erkennt, daß das präkodierte Signal nicht schwieriger zu übertragen ist als die Originaldaten, weil keine zusätzlichen Signalpegel eingeführt' werden. Die Erzeugung einer modulierten Restseitenbandträgerwel-Ie kann direkt erfolgen, und ebenso die Demodulation dieses Signals, und deshalb braucht auch keine detaillierte Beschreibung dieser Arbeitsgänge zu erfolgen. Das demodulierte Signal wird einer Multiple-Response-Spektrumumformung unterworfen gemäß einem {1, 0, — 1)-System durch den Schaltkreis, gebildet aus dem Substrahierglied 15 und dem Verzögerungselement 16, das infolge der Präkodierung ein solches Drei-Pegel-Signal erzeugt, bei dem eine »0« der Originaldaten reproduziert wird als Mittelpegel bei dem Dreipegelsignal und eine »1« der Originaldaten reproduziert wird als »—1« oder als » + 1«. Das Drei-Pegel-Signal, vor oder nach der Quantisierung zum Wiederaufbau der korrekten Signalpegel, kann ohne weiteres wieder in die originale Binärform gebracht werden unter Verwendung eines Schaltkreises, der eine Reflektion an dem Null-Volt-Pegel herbeiführt, indem man beispielsweise einen Inverter verwendet, der gesperrt wird für positive Signalwerte, jedoch entsperrt für negative.

F i g. 2 zeigt in größeren Einzelheiten eine Anordnung ähnlich der nach Fig. 1, und um das Verständnis der F i g. 2 zu erleichtern, tragen die Komponenten, welche bestimmten Komponenten aus F i g. 1 entsprechen, die gleichen Bezugszeichen wie in jener Figur. Die Anordnung nach F i g. 2 unterscheidet sich von der nach F i g. 1 durch die Verwendung eines Verwürfler und eines Entwürflers, durch die Wandlung des einlaufenden Binärsignals in quaternäre Form und seine nachfolgende Wiederumwandlung in binäre Form und durch die Einführung der Spektrumumformung innerhalb eines adaptiven Wellenformkorrekturgliedes. Wie bei der Anordnung nach Fig. 1 wird in Fig.2 ein (1,0, — 1)-Dual-Response-System verwendet doch erkennt man, daß andere Multiple-Response-Systeme in den Anordnungen nach beiden Figuren verwendbar wären, wenn man dementsprechende Modifikationen vorsieht F i g. 2 wird unter Bezugnahme auf bestimmte Signalfrequenzen beschrieben, doch sollen diese nur als Beispiel gellen.

Gemäß F i g. 2 gelangen die einlaufenden Binärdaten an eine Klemme 1 und werden durch den Verwürfler 21 unter Steuerung durch ein 120-KHz-Taktsignal vom Oszillator 4 gemischt Der Oszillator 4 ist synchronisiert mit den einlaufenden Daten mittels einer Taktgebersignalzuführung an Klemme 22. Zusätzlich zu dem 120-KHz-Taktsignal erzeugt der Oszillator 4 auch ein 60-KHz-Taktsignal. und beide Taktsignale werden ;in einen Binär-Quaternär-Wandier 23 angelegt um die Taktfolge der Wandlung des binären (Zweipegcl-Signals mit einer Digitrate von 120 kbit/s in ein quaternäres (Vierpegel)-Signal mit einer Digitrate von 60 kBaud

ίο zu steuern. Die vier quatemären Pegel sind in 2-Bh-Parallelbinärform gemäß einem Gray-Code kodiert. Das quaternäre Signal wird an einen Präkoder 2/3 angelegt bei dem es sich um einen ähnlichen Aufbau handeln kann, wie bei dem Präkoder nach F i g. 1. Er besteht aus einem 2-Bit-Digitaladdierglied, das verbunden ist mit zwei dreistufigen Schieberegistern, eines für jedes'binäre Digit Der Präkoder muß nicht nur sich von dem nach Fi g. 1, wie gerade beschrieben, unterscheiden, sondern auch das 2-Bit-Digitaladdierglied muß gemäß Modulo 4 arbeiten. Die zwei dreistufigen Schieberegister des Präkoders werden mit 60 KHz durch den Taktgeber 4 getaktet

Der 2-Bit-Paralleldigitalausgang des Präkoders 2/3 wird in 4-PegeI-Analogform gewandelt durch einen Digitalanalogwandler 24, wobei die vier Pegel relative Amplituden von +3, +1, —1 und —3 haben. Von dem Wandler wird das Signal über zwei Filter 5 und 25 an einen abgeglichenen Modulator 6 geführt Das Filter 5 ist ein Tiefpaßfilter mit einer Grenzfrequenz von etwa 45 KHz und dient dazu, das Band des Signals zu begrenzen, das an den Modulator angelegt wird, um das Auftreten von interferierenden Komponenten in dem Band 60—108KHz infolge Spiegelung oder Signaldurchbruch zu verhindern. Das Filter 25 ist ein Hochpaßfilter mit einer Grenzfrequenz von 1 KHz, damit Gleichanteile unterdrückt werden und verhindert wird, daß niederfrequente Komponenten des Datensignals den Modulator erreichen und mit dem Pilotträger interferieren. In dem abgeglichenen Modulator 6 wird das Datensignal moduliert auf einen 100-KHz-Träger von einem Oszillator 7, ein Anteil des Trägers wird aufaddiert auf den Ausgang des Modulators und es wird ein moduliertes Restseitenband.signal gebildet, wie oben beschrieben, beim Durchlauf durch das Bandpaßfilter 9. Das Filter 9 läßt das Unterseitenband durch und einen Rest des oberen Seitenbandes und ist so ausgelegt, daß sich mindestens eine 55-dB-Dämpfung von Signalen außerhalb des Bandes 60—108KHz ergibt, um Interferenz mit benachbarten Signalen zu vermeiden.

Nach Übertragung über den Kanal 10 wird das Signal an einen abgeglichenen Demodulator 12 angelegt, nachdem es ein Bandpaßfilter 11 und einen Gruppenverzögerungsausgleicher 26 durchlaufen hat. Das Filter 11 kann ebenso ausgelegt sein wie das Filter 9. Um korrekten Restseitenbandbetrieb zu erreichen, sollten die Filter 9 undll, wenn sie im Tandem geschaltet sind, eine Übertragungscharakteristik aufweisen mit ungeradzahliger Symmetrie um die Trägerfrequenz. In einem Einfach-Response-System ist ein solcher korrekter Betrieb des Restseitenbandsystems wichtig, aber da ein Dual-Response-System im Modus (1,0, —1) unempfindlich ist gegen Verzerrungen nahe der Trägerfrequenz, kann die Toleranz großzügiger gehalten werden unter der Voraussetzung, daß das Restseitenband eng ist. Der Gruppenverzögerungsausgleicher ist vorgesehen, um die Verzögerungsverzerrung des Systems zu verringern, die herrührt von den steilen Grenzfrequenzverläufen der Filter 9 und 11, und wegen der Eigenschaften der (1,

O, — 1)-Übertragung kann auch hier die Genauigkeit des Ausgleichs an den Bandgrenzen großzügiger gehandhabt werden.

Das empfangene Signal vom Ausgleicher 26 wird an einen abgeglichenen Demodulator 12 angelegt und an einen Trägerwiedergewinnschaltkreis 13 mit einer Phasenverriegelungsschleife. Der durch diesen Schaltkreis wiedergewonnene 100-KHz-Träger wird als Bezugsschwingung an den abgeglichenen Demodulator 12 über einen Phasenjustierschaltkreis 27 angelegt, wodurch von Hand die Trägerphase optimiert werden kann. Als Alternative ist es möglich, die Trägerphasenjustierung adaptiv zu !Dachen. Ein Tiefpaßfilter 14 läßt die Modulation durch, hält jedoch Restanteile des Trägers zurück sowie aiie ungewünschten Demoduiationskomponenten; das Filter unterstützt ferner die Definition der Bandbreite des Empfängers.

Bis zu diesem Punkt bleibt das Signal in quaternärer Einfach-Response-Form, und zwecks minimaler Intersymbolinterferenz gelten die üblichen Regeln für die Auslegung von Grundband-Grundband-Übertragungscharakteristiken. Wenn NRZ-Signale verwendet werden, muß eine Kompensation für das Sinus πΓΤ/πΐΤ-Spektrum vorgesehen werden und die Abrollcharakteristik sollte so gewählt werden, daß das Spektrum am Ausgang des Filters 14, das herrührt von einem einzigen Eingangselementimpuls, eine ungerade Symmetrie bei einer Linearamplitudenskala um die Nyquistfrequenz

-γψ Hz hat (30 KHz im vorliegenden Beispiel). Wiederum jedoch sind die Anforderungen an die Genauigkeit dieser Abrollcharakteristik, da das System die (1, 0, — 1)-Übertragung verwendet, die wesentlich unempfindlicher gegen Verzerrungen nahe der Nyquistfrequenz ist, wesentlich weniger kritisch als bei einem System, das mit einem Einfach-Response-Modus arbeitet. Um die Gruppenverzögerungsverzerrung, die in den Filtern 9 und 11 entsteht, minimal zu halten, ist es wünschenswert, daß diese Filter die Abrollcharakteristik erzeugen.

Ein konventioneller Taktwiedergewinnungsschaltkreis 28, der die frühen und späten Übergänge des Einfach- Reäponse-Signales am Ausgang des Filters 14 für die Steuerung der Phase der Taktgebersignale verwendet, ist vorgesehen. Diese werden abgeleitet durch Division von einem quarzgesteuerten Oszillator, der bei einem Vielfachen der Modulationsrate arbeitet, und da das Datensignal zufällig gemacht worden ist, brauchen nur Übergänge eines mittleren Schnittpegels verwendet zu werden. Ein sehr stabiles Taktgebersignal ist erforderlich, um das endgültige 7-Pegei-(i, 0, — ij-Signä! abzutasten, so daß die Inkremente der Phase klein sein sollten ( > 1 %) und, um die weite Dispersion der Übergänge in einem streng bandbegrenzten System zu berücksichtigen, sollte der Schaltkreis so ausgebildet sein, daß die Phase nur dann angepaßt wird, wenn der Überschuß an frühen oder spaten Übergängen beispielsweise acht übersteigt Der Taktgeber 28 erzeugt Ausgänge mit60KHzundl20KHz.

Ein kombinierter Schaltkreis aus einem adaptiven Wellenformkorrekturglied und einem (1, 0, -I)-Wichtungsschaltkreis 29, die weiter unten unter Bezugnahme auf F i g. 3 im einzelnen erläutert werden, erfaßt die verzerrten quaternären Ausgänge vom Filter 14, wandelt sie in wellenformkorrigierte 7-Pegelforni und liefert einen regenerierten quaternären Ausgang. Quaternär/Binär-Konversion und Entmischung in Einheiten 30 resp. 31 folgen, um an Klemme 17 den seriellen 120 kbit/s Binärdatenausgang zu liefern.

Die Wirkungsweise der Anordnung nach F i g. 2 ist im Prinzip die gleiche wie die der Anordnung nach F i g. 1 mit der Ausnahme, daß, weil das Signal in quaternärer Form vorliegt, nach der 1,0, — 1-Wichtung in dem Wellenformkorrekturglied 29 das Signal sieben Pegel besitzt und seine Rückwandlung in quaternäre Form auf der Kongruenz basiert (Modulo-4).

Ein schematisches Blockdiagramm des adaptiven (1,0,

ίο — lJ-Wichtungswellenformkorrekturgliedes 29 ist in F i g. 3 gezeigt Das quaternäre Eingangssignal vom Filter 14 ist angelegt an eine Klemme 40 und läuft über eine Verzögerungsleitung, bestehend aus Verzögerungselementen 41/4 415, 41Cusw., mit Anzapfungen, die in Intervallen von 16,56 MikroSekunden liegen (das entspricht dem Datensignaldigitintervall); die Anzapfungen sind an einen Summierverstärker 42 über entsprechende Anzapfdämpfungsglieder 43/4, 43ß, 43C usw. gelegt, die elektronisch gesteuert werden können, so daß der Anteil jeder Anzapfung irgendeinen Koeffizienten zwischen ± 1 aufweisen kann. Zusätzlich sind zwei der Anzapfungen 44 und 45, nahe der Mitte der Verzögerungsleitung und getrennt durch zwei Intervalle, außerdem verbunden mit dem Summierverstärker über entsprechende feste Dämpfungsglieder 46 bzw. 47, so daß sie Koeffizienten von +1 bzw. — 1 aufweisen. Demgemäß ist, wenn alle variablen Dämpfungsgliedcr so eingestellt sind, daß die Anteile Null betragen, die Konfiguration äquivalent der, die in Fig. 1 dargestellt ist, und ein 7-Pegel (1, 0, — 1)-Signal wird am Ausgang des Summierverstärkers 42 erzeugt.

Das 7-Pegel-Signal vom Verstärker 42 wird dann in zwei Stufen quantisiert. In der ersten Stufe wird es rückgewandelt in ein quaternäres Signal durch einen Schnitt-und-Addierschaltkreis 48, der vier Pegel zu allen Signalen addiert, welche Werte haben, die negativer sind als ein halber Pegel negativ relativ zu Null, so daß man die Kongruenz beachtet (Modulo 4) und das 7-Pegel-Signal in ein 4-Pegel-Signal wandelt Dieses quaternäre Signal, das dem Signal am Eingang des Präkoders (2/3 der F i g. 2) im Sender entspricht wird angelegt an einen 4-Pegel-Quantisierer 49 und einen Fehlersignalkomparator 50. Der Ausgang des Fehlersignalkomparators 50 repräsentiert die Differenz zwischen dem latsächlichen Wert des quaternären Signals, und dem Wert des nächstliegenden zugelassenen quantisierten Pegels vom Quantisierer 49 in jedem Zeitpunkt Dieses Fehlcrausgangssignal soll nahe Null liegen in der Mitte des Datensignaldigitintervalls und wird gegattert oder abgetastet in einem Abtastkreis 51 zu diesem Zeitpunkt durch Impulse 52, die getaktet sind durch das 60 KH/. Taktsignal, so daß sich ein getaktetes Fehlersignal ergibt Die Breite des Fehlerabtastmusters sollte im Idealfall klein sein, verglichen mit der des Datensignaldigitintervalls. Eine voreingestellte Steuerung kann vorgesehen werden, um die Dauer des Abtastmusters zu optimieren. Das Schaltungsdiagramm des vollständigen Quantisier- und Fehlersignalgenerators nach F i g. 3 ist in F i g. 4,5 und 6 gezeigt

Die Anzapfungen der aus den Elementen 41A, 41B; 41C usw. bestehenden Verzögerungsleitung sind angeschlossen an einen Eingang von zugeordneten Linear/ Linear-Multiplizierschaltkreisen 53,4,53Ä, 53C usw, an deren anderen Eingang das abgetastete Fehlersignal von der Abtasteinheit 51 angelegt ist Die Ausgänge der Multiplizierschaltkreise 53 sind angeschlossen an zugeordnete Integratorschaltkreise 54Λ, 545,54C usw, und die Multiplizierintegrierkombinationen liefern Ausgän-

ge proportional der Korrelation zwischen dem abgetasteten Felllersignal und dem jeweiligen Anzapfsignal. Die Korrelation sollte Null sein bei Nichtvorhandensein von Intersymbolinterferenz (oder Amplitudenfehler im Falle der Referenzanzapfungen 44, 45). Die Ausgänge der Integratoren 54 sind verbunden mit den Steuerungen der entsprechenden Anzapfdämpfungsglieder 43, so daß bei Vorhandensein von Verzerrungen Anteile eingeführt werden mit der Tendenz, jegliche Korrelation, die an jeder Anzapfung ermittelt wird, zu reduzieren. Die Amplitude des abgetasteten Fehlersignals wird deshalb gegen Null gesteuert auf einer adaptiven Basis und das Ansprechen oder der Response des Wellenformkorrekturgliedes wird optimiert.

Der Ausgang des quatemären Quantisierschaltkreises 43 wird regeneriert durch die Einheit 55 zu einem Zeitpunkt entsprechend der Mitte des Fehlermusters und wird an den quaternären Binärwandler 30 (F i g. 2) in Parallelform übertragen.

F i g. 4 zeigt ein Beispiel für einen Schaltkreis für die Einheit 48 der Fig.3 zum Aufaddieren von vier Spannungspegeln auf alle Signale, die negativer sind als minus 1/2 des Spannungspegels. Das 7-Pegel-Eingangssignal wird angelegt an die Klemme 60 und ist über einen Widerstand 61 verbunden mit dem invertierenden Eingang eines Verstärkers 62, dem ein Rückkopplungswiderstand 63 zugeordnet ist Der 4-Pegel-Ausgang des Schaltkreises wird abgenommen an einer Klemme 64, die verbunden ist mit dem Ausgang des Verstärkers 62. Der Verstärker 62 arbeitet als normaler analoger Summierverstärker, und für die vier mehr positiven der sieben Eingangspegel hat er keinen weiteren Eingang, so daß die oberrten vier Pegel des Eingangssignals an der Ausgangsklemme 64 erscheinen. Die Eingangsklemme 60 ist jedoch verbunden mit einem Spannungskomparator 65, in welchem der Eingangssignalpegel verglichen wird mit einem Referenzpegel, der über eine Leitung 66 angelegt wird, so daß, wenn der Eingangssignalpegel negativer ist als 1/4 von einem Volt, entsprechend minus 1 /2 Pegel, der Komparator 65 ein positives Ausgangssignal erzeugt, das angelegt wird an die Basis eines Transistors 67 und diesen durchschaltet. Wenn der Transistor

67 durchschaltet, so schaltet er einen zweiten Transistor

68 durch, durch welchen ein Strom entsprechend vier Signaipegeln fließt an den Eingang des Verstärkers 62, so daß die drei untersten Pegel des Eingangs positiver werden um vier Pegel, wenn sie an der Ausgangsklemme 64 erscheinen.

F i g. 5 zeigt im einzelnen das Schaltungsdiagramm des 4-Pegel-Quantisierers 49 aus F i g. 3. Das 4-Pegel-Signal vom Schaltkreis 48 wird angelegt an eine Klemme 70 in F i g. 5 und wird von dort auf den Eingang von drei Komparatoren 71,72 und 73 gegeben. Die Komparatoren 71, 72 und 73 weisen zusätzliche Eingänge auf entsprechend den drei Spannungspegeln, die jeweils in der Mitte zwischen aneinanderstoßenden Paaren der vier Quantisierpegel liegen. Jeder der Komparatoren 71, 72 und 73 ist angeschlossen an einen ähnlichen Schaltkreis, und die folgende Beschreibung bezieht sich auf Komparator 71. Der Ausgang des Komparators 71 ist verbunden mit der Basis eines Transistors 74, um diesen durchzuschalten immer dann, wenn der Komparator 71 einen positiven Ausgang hat, was dann der Fall sein wird, wenn die Eingangsspannung oberhalb des mittleren Spannungspegels liegt, angelegt an den Komparator 71, d. h. größer ist als plus 1/2 Volt Der Kollektor des Transistors 74 ist verbunden mit der Basis eines Transistors 75, der leitend wird, wenn der Transistor 74 leitet, so daß ein Strom vom Kollektor des Transistors 75 zu einem Leiter 76 fließt. Der Leiter 76 ist verbunden über einen Widerstand 77 mit dem nichtinvertierenden Eingang eines Verstärkers 78, dessen invertierender Eingang verbunden ist über Widerstände 79 und 80 mit der Eingangskiemme 70. Der Verstärker 78 besitzt einen Rückkopplungswiderstand 81, der an seinen invertierenden Eingang gelegt ist.
Die an die Ausgänge der Komparatoren 72 und 73

ίο angeschlossenen Schaltkreise, die den an den Ausgang des Komparators 71 angeschlossenen entsprechen, legen ebenfalls Strom an den nichtinvertierenden Eingang des Verstärkers 78 immer dann, wenn die Eingangsspannung oberhalb der jeweiligen mittleren Spannungspegel liegt. Der Verstärker 78 arbeitet als Subtrahierglied zur Erzeugung einer Ausgangsspannung gleich der Differenz zwischen dem Eingangssignal und der nächstliegenden der Quantisierpegelspannungen, weil der Strom, der an den nichtinvertierenden Eingang des Verstärkers 78 gelegt wird, wenn keiner der Komparatoren 71, 72 und 73 eine positive Ausgangsspannung erzeugt, den niedrigsten Quantisierpegel darstellt und dieser Strom progressiv vergrößert wird, um die höheren Quantisierpegel jeweils dann zu repräsentieren, wenn die Komparatoren 73,72 und 71 positive Ausgangsspannungen mit zunehmender Eingangsspannung erzeugen. Ein Transistor 82 erzeugt in seinem Kollektor den Strom, der den niedrigstens Quantisierpegel repräsentiert. Die Ausgangsspannungen der Komparatoren 71,72 und 73 können verwendet werden, um einen digitalen Ausgang für die Speisung des Regenerators 55 zu liefern (F i g. 3), oder ein Strom proportional einem quantisierten Signal kann von der Leitung 76 abgenommen werden.

F i g. 6 zeigt im einzelnen den Abtastschaltkreis 51 aus Fig. 3. Das Fehlersignal vom Verstärker 50(Fi g. 3),das dem Verstärker 78 (F i g. 5) entspricht, gelangt in den Schaltkreis nach F i g. 6 an Klemme 90 und wird über einen Widerstand 91 an den invertierenden Eingang eines Verstärkers 92 gelegt, dem ein negativer Rückkopplungswiderstand 93 zugeordnet ist. Die Ausgangsspannung des Verstärkers 92, bei der es sich um eine linearverstärkte Version des Fehlersignals handelt, wird angelegt als ein Eingangssignal an einen analog arbeitenden Multiplizierschaltkreis 94, bestehend aus einem integrierten Schaltkreis MC 1494L (Motorola). Der zweite Eingang des Multipliziergliedes 94 ist verbunden mit dem Kollektor eines Transistors 95, dessen Leitfähigkeit gesteuert wird durch einen Transistor 96. Wenn ein Abtastimpuls an eine Klemme 97 angelegt wird, werden die Transistoren 95 und 96 durchgeschaltet, so daß eine temperaturkompensierte feste Referenzspannung {+1 Volt) an den zweiten Eingang des Multipüziergliedes 94 gelegt wird. Die Ausgangsspannung des Multipliziergliedes 94, welche das Produkt der beiden Eingangsspannungen repräsentiert, wird erzeugt auf einer Leitung 98, die über Widerstand 100 mit einem Eingang eines Verstärkers 102 verbunden ist, dem ein Gegenkopplungswiderstand 103 zugeordnet ist, angeschlossen an die Ausgangsklemme 104 für den Schaltkreis.

Wenn kein Abtastimpuls an die Klemme 97 angelegt wird, so ist die Spannung an dem zweiten Eingang des Multipliziergliedes 94 Null, so daß die Ausgangsspannung vom Multiplizierglied 94, die das Produkt repräsentiert, Null sein muß. Potentiometer 105 und 106 sind

es vorgesehen und angeschlossen an das Multiplizierglied 94, und durch ihre Einstellung wird sichergestellt, daß das Multiplizierglied korrekt abgeglichen ist, und seine Ausgangsgleichspannung wird im Verstärker 102 durch

das Potentiometer 107 versetzt. Wenn ein Abtastimpuls vorhanden ist, so repräsentiert die Ausgangsspannung von dem Schaltkreis die Fehlerspannung, multipliziert mit einer festen, bekannten Größe.

F i g. 7 zeigt eine typische Ausführung eines halbaktiven Verzögerungselementes 41, das als eine Stufe der Verzögerungsleitung verwendet werden könnte, mit einer adaptiven Anzapfung, bestehend aus einem Korrelator 53ß und 54ß und einem Dämpfungsglied 43 sowie einer Referenzanzapfung 46 und einem Summierverstärker 42, wobei das Ganze (mit Ausnahme des Summierverstärkers 42) die Referenzanzapfung +1 aus F i g. 3 darstellen könnte.

Das nichtkorrigierte Signal an einem Punkt 44 ist verbunden mit dem Eingang der Referenzanzapfung 46, dem Korrelator 53ß der adaptiven Sektion der Anzapfung und dem Dämpfungsglied 43ß. Das abgetastete Fehlersignal 104 vom Verstärker 102 ist verbunden mit dem anderen Eingang des Korrelators, dessen Ausgang 109 verbunden ist mit dem Steuereingang des Dämpfungsgliedes 43ß, welches in diesem Beispiel ein 4-Quadranten-Multiplizierglied ist. Die Größe und Polarität des Dämpfungsgliedausgangssignals hängen ab von der Korrelatorausgangssteuerspannung.

Eine Referenzanzapfung, bestehend aus einem Festverstärkungsschaltkreis, kann realisiert werden durch "erwendung eines 4-Quadrantenmultipliziergliedes 46 mit dem Signal an dem Punkt 44 an einem Eingang und einer festen Steuerspannung an einem Punkt 108 auf dem anderen Eingang. Eine feste positive Steuerspannung würde verwendet werden, um die +1 Referenzhauptanzapfung 46 zu erzeugen, während eine feste negative Steuerspannung verwendet würde, um die — 1 -Referenzhauptanzapfung 47 zu erzeugen (Fig. 3).

Die Schaltungskomponenten, die nach F i g. 3 an die Anzapfungen angeschlossen sind und die durch die Bezugszeichen 43Λ, C& E 53A C& fund 54A, C& E bezeichnet sind, können ähnlich sein den Schaltungskomponenten 53ß, 54ß und 43ß, die etwas detaillierter in F i g. 7 dargestellt wurden. Alle Ausgänge der Anzapfungsschaltkreise (43/4 bis E, 46 und 47), adaptiv und fest, werden im Schaltkreis 42 summiert Der Schaltkreis 42 kann auch verwendet werden, um das Signal auf einen Pegel zu verstärken, der für den Quantisierer geeignet ist.

Ferner bilden die Komponenten 48 und 49 aus F i g. 3 gemeinsam einen 7-Pegel-Quantisierer und könnten ersetzt werden durch irgendeinen geeigneten Quantisierschaltkreis, der so ausgelegt ist, daß er die angemessene Anzahl von Pegeln an seinem Eingang erfaßt (7 Pegel im Beispiel) und ein Fehlersignal liefert zur Anzeige für die Differenz zwischen dem tatsächlichen Eingangssignalpegel und seinem Sollwert.

Vorstehend wurde die Erfindung in ihrer Verwendung beschrieben in Verbindung mit einer Übertragungsmethode, die mit Restseitenbandamplitudenmodulation bei unterdrücktem Träger arbeitet Es ist jedoch offensichtlich, daß die Erfindung ebenso gut auch angewandt werden könnte mit jedem linearen Modulationsprozeß. Beispielsweise könnte sie angewandt werden bei Doppelseitenbandamplitudenmodulationssystemen oder bei jedem Kanal eines Quadraturamplidudenmodulationssystems, oder sie könnte direkt verwendet werden als Basisbandübertragungsverfahren.

Bei alternativen Ausführungsformen der Erfindung könnten die Verzögerungselemente 41Λ, 41 ß usw. nach F i g. 3 realisiert werden durch Sample-and-hold-Schaltkreise oder Follow-and-hold-Schaltkreise, und alternative Multiplizierelemente 43,53 und Integrierelemente 54 könnten verwendet werden. Darüber hinaus verwendet zwar das beschriebene Beispiel einen linearen Algorithmus für die Steuerung der Koeffizienten der Wellenformkorrekturanzapfdämpfungsglieder, doch könnten alternativ auch andere Algorithmen verwendet werden, welche nur die Polarität des Fehlersignals und/oder die des Signals auf der Verzögerungsleitung verwenden. In noch anderen Ausführungsformen könnten die Koeffizienten jener Anzapfdämpfungsglieder, welche Rückflankenechos korrigieren, 43E und folgende, gesteuert werden durch vorher getroffene Entscheidungen unter Verwendung eines Enisc¹ si i-ngsrückkopplungsalgorithmus.

Alle adaptiven oder automatischen Wellenformkorrekturalgorithmen, auf die Bezug genommen wurde, können realisiert werden entweder in vollständiger oder teilweiser Form durch digitale Schaltkreise, und die Erfindung könnte ebenso gut auch auf diese Weise realisiert werden.

Zwar wurde die Erfindung unter Bezugnahme auf spezifische Ausführungsbeispiele beschrieben, doch versteht es sich, daß sie nicht auf diese beschränkt ist. Insbesondere könnten andere Mul'^;pie-Responsc-Moden verwendet werden als der oben verwendete (1.0, — 1)-Modus und sogar vorteilhaft se'.n für bestimmte Anwendungsfälle, und die Moden können mehr als zwei Response verwenden.

Hierzu 7 Blatt Zeichnungen

Claims (2)

1 2 Pegel auf der Übertragungsstrecke auftreten. Patentansprüche: Die gemäß der Erfindung vorgesehene Lösung ist da durch gekennzeichnet, daß im adaptiven Entzerrer

1. Verfahren zur Übertragung von Digitaldaten selbst — also empfängerseitig — zusätzlich eine Signalmit einem im Empfänger vorgesehenen adaptiven 5 Spektrumumformung gemäß einer Multiple-Response-Entzerrer, dadurch gekennzeichnet, daß Kodierung vorgenommen wird.

im adaptiven Entzerrer selbst zusätzlich eine Signal- Die Erfindung beruht auf der Erkenntnis, daß die Vor-

spektrumumformung gemäß einer Multiple-Re- teile der Spektrumumformung auch dann erhalten wcr-

sponse-Kodierung vorgenommen wird. den, wenn sie nicht schon senderseitig, sondern erst und

2. Verfahren nach Anspruch 1, dadurch gekenn- io ausschließlich im Empfänger vorgenommen wird. Dabei zeichnet, daß die zu übertragenden Digitaldaten sen- ist es bevorzugt, die zu übertragenden Daten senderseiderseitig einer Präkodierung, abgestimmt auf die tig einer Präkodierung zu unterwerfen, die an den geempfängerseitige Spektrumumformung, unterwor- wählten Typ der Multiple-Response-Kodierung auf der fen werden. Empfängerseite angepaßt ist; diese Präkodierung er-

3. Verfahren nach Anspruch 2, bei dem die zu 15 höht jedoch nicht die Zahl der zu übertragenden Signalübertragenden Digitaldaten eine Anzahl von π mög- pegel, so daß es im Falle von Binärdaten bei zwei Pegel liehen Signalpegeln haben, nachdem sie präkodiert auf der Übertragungsstrecke bleibt

worden sind, dadurch gekennzeichnet, daß in Ab- Eine bevorzugte Ausführungsform einer Anordnung

hängigkeit von jedem so erzeugten Signalelement zum Durchführen des Verfahrens ist im Patentanspruch

zwei Ausgangselemente erzeugt werden und die 20 4 definiert

Präkodierung so erfolgt, daß ein durch die Überlage- Die näheren Einzelheiten ergeben sich aus der nach-

rung der Ausgangselemente gewonnenes Ausgangs- folgenden Erläuterung von Ausführungsbeispielen, wo-

signal gemäß Modulo-n mit dem betreffenden Si- bei auf die Zeichnungen bezug genommen wird,

gnalelement vor dessen Präkodierung kongruent ist F i g. 1 zeigt ein Blockdiagramm einer Ausführungs-

4. Anordnung zum Durchführen des Verfahrens 25 form des Gegenstandes der Erfindung,

nach einem der vorangehenden Ansprüche, dadurch F i g. 2 ist ein Blockdiagramm einer ähnlichen Anord-

gekennzeichnet daß der Entzerrer ein Transversal- nung wie F i g. 1, jedoch mit mehr Einzelheiten,

filter mit einer Verzögerungsleitung umfaßt, an de- F i g. 3 zeigt die adaptive Spektrumumformanord-

ren Eingang die übertragenen Signalelemente anleg- nung aus F i g. 2 in mehr detaillierter Darstellung, und

bar sind und die Anzapfungen aufweist entspre- 30 F i g. 4, 5 und 6 sind Schaltkreisdiagramme der Um-

chend den Zeitintervallen der Signalelemente, und formanordnung nach F i g. 3.

daß an die Anzapfungen einerseits Verstärkerschalt- F i g. 7 zeigt eine Ausführung einer Stufe der Verzö-

kreise mit Verstärkungsfaktoren entsprechend der gerungsleitung des Entzerrers.

gewünschten Multiple-Response-Kodierung und an- Gemäß Fig. 1 gelangen einlaufende Daten in sericl-

dererseits adaptive Schaltkreise angeschlossen sind 35 ler Binärdigitalform, die übertragen werden sollen, in

zur Kompensation von bei der Übertragung einge- die Anordnung an einer Klemme 1, von der sie an einen

führten Verzerrungen. Eingang eines Modulo-2-Addierkreises 2 gelangen. Der

Ausgang des Modulo-2-Addierkreises 2 ist verbunden

mit der ersten Stufe eines dreistufigen Schieberegister*

40 3, über das Daten unter Steuerung durch einen Taktgeber 4 geschoben werden. Der Taktgeber 4 ist synchroni-

Die Erfindung bezieht sich auf ein Verfahren zur siert mit uen einlaufenden Daten durch in der Zeich-Übertragung von Digitaldaten mit einem im Empfänger nung nicht dargestellte Einrichtungen, bei denen es sich vorgesehenen adaptiven Entzerrer und auf eine Anord- jedoch um an sich bekannte Schaltkreise handeln kann, nung zum Durchführen des Verfahrens. 45 derart, daß die Rate der Digitverschiebung durch das Derartige Verfahren sind allgemein bekannt. Der Register 3 gleich der Digitrate der einlaufenden Dalcn adaptive Entzerrer hat dabei die Aufgabe, auf dem ist. Die letzte Stufe des Registers 3 ist verbunden mit Übertragungskanal stattgefundene Verzerrungen der einem zweiten Eingang des Modulo-2-Addierers 2.
Daten wieder rückgängig zu machen. Der Ausgang des Addierers 2 ist ferner über ein Tief-Ferner ist aus der Veröffentlichung »Generalization 50 paßfilter 5 verbunden mit einem Eingang eines abgegliof a Technique for Binary Data Communication«, von chenen Modulators 6, wo eine Trägerwelle f_n erzeugt E. R. Kretzmer, IEEE Transactions on Communication von einem Generator 7, moduliert wird. Um ein Bezugs-Technology, Feb. 1966, Seiten 67/68 ein Verfahren zur pilotsignal für die Demodulation zu erhalten, wird dem Übertragung binärer Daten bekannt, bei dem die söge- Ausgang des Modulators 6 über ein festes Dämpfungsnannte Multiple-Response-Kodierung angewandt wird. 55 glied 8 ein kleiner Anteil des unmodulierten Trägers Die zu übertragenden Daten werden senderseitig derart aufaddiert, und das kombinierte Signal gelangt über ein kodiert, daß die spektrale Verteilung der Signalenergie Bandpaßfilter 9, wo es in üblicher Weise in Restseitenin dem betreffenden Kami auf die Mitte des Bandes bandform umgesetzt wird. Die Übertragung selbst ist konzentriert wird, wodurch die Störanfälligkeit herab- angedeutet durch die gestrichelte Linie 10; es kann sich gesetzt werden kann. Dafür ist allerdings in Kauf zu 60 um eine Übertragung per Funk oder beispielsweise nehmen, daß sich die Anzahl der zu übertragenden Pe- längs Wellenleitern oder längs Kabeln handeln.
gel vergrößert, im Falle von binären Daten auf z. B. drei Nach der Übertragung wird das Signal durch ein IiI-Pegel. ter 11 selektiert, da das Übcrtragungsmcdiuin andere Aufgabe der Erfindung isl es, das eingangs genannte Signale übertragen kann, und dann an einen abgegliche-Verfahren so auszugestalten, daß die Vorteile der Multi- 65 nen Demodulator 12 gelegt, an den ein unmodulicriur ple-Response-Kodierung erhalten werden können, oh- Träger f_c nach Wiedergewinnung aus dem empfangenen ne daß die Anzahl der zu übertragenden Signalpegel Pilotsignal durch einen Schaltkreis 13 angelegt ist. Ein vergrößert wird, so daß im Falle binärer Daten nur zwei Tiefpaßfilter 14 überträgt die Impulssignalc, erzeugt