DE2521844A1

DE2521844A1 - Digitaldatenuebertragungsanordnung

Info

Publication number: DE2521844A1
Application number: DE19752521844
Authority: DE
Inventors: Ian Bruce Ridout; Philip Neale Ridout
Original assignee: Post Office
Current assignee: British Telecommunications PLC
Priority date: 1974-05-17
Filing date: 1975-05-16
Publication date: 1975-11-27
Also published as: JPS5129807A; US4011405A; SE7505489L; NL7505673A; AU8101075A; FR2271722B1; JPS5949747B2; DE2521844C2; CA1042514A; FR2271722A1; GB1508995A

Description

Beschreibung zum Patentgesuch

der Firma The Post Office, 23 Howland Street, London WlP 6HQ, England

betreffend:

"Digitaldatenübertragungsanordnung"

Die Erfindung bezieht sich auf eine Digitaldatenübertragungsanordnung und insbesondere auf solche Systeme, die "Mehrfachrespons"-Techniken verwenden (multiple response techniques), bei denen jedes Eingangssignalelement so ausgebildet ist, daß es Äusgangssignalelemente zu mehr als einem diskreten Zeitpunkt erzeugt. Solche Techniken wurden vorgeschlagen und verwendet in Datenübertragungsmodems, wo maximale Ausnutzung der zur Verfügung stehenden Bandbreite erforderlich ist, weil sie eine Steuerung über die spektrale Empfindlichkeit des Systems erlauben, indem spezifische Interferenzen zwischen Symbolen auftreten dürfen, so daß Verzerrungen an den Enden des Bando3 tolerierbar sind.

fiel oinem Beispiel eines Vielfachresponssystems führt Eingangssignalelement zu gleichen und entgegen-

— 2 "»

509848/0456

gesetzten Ausgängen, die durch zwei Einheitsintervalle voneinander getrennt sind, deren jedes gleich ist dem Abstand zwischen benachbarten Eingangssignalelementen; ein solches System kann als (1, o, -1) - System beschrieben werden.

Da bei solchen Systemen Antworten oder Ansprechergebnisse (responses), zurückzuführen auf mehr als ein Element, in jedem signifikanten Zeitpunkt empfangen werden und daher einander überlagert sind, umfaßt das Ausgangssignal mehr Pegel als das Eingangsdatensignal und kann leicht als ein Digitalsignal nur dann interpretiert werden, wenn die Response infolge eines einzigen Elementes Amplituden mit einfachen, ganzzahligen Beziehungen haben. Je größer die Anzahl der Response, desto größer ist auch die Anzahl von Pegeln im Ausgangssignal, obwohl die Anzahl von Bits, übertragen pro Element, sich nicht ändert. Infolgedessen ergeben sich begleitende Schwierigkeiten bezüglich des Signal/Rausch-Verhaltens und die Notwendigkeit für Wellenformgenauigkeit. Man kann jedoch wertvolle spektrale Steuereigenschaften bei Systemen erhalten, die nur zwei Response verwenden wie das obige Beispiel. Andere Beispiele für Dualresponssysteme sind duobinär (1,1) und bipolar oder alternierend-invertiert (1, -D.

Ein Dreipegelausgangssignal resultiert aus einem Binäreingang bei jedem gleichamplituden Dualresponssystem wie dem oben erwähnten. Die Pegel entsprechen der Auslöschung von zwei Responsen (die auf unterschiedliche Eingangsdigits zurückzuführen sind) oder deren Addition in einer der Polaritäten.

Um die Interpretation des Ausgangssignals von einem Mehrfachresponssystem zu erleichtern und um Fehler-

509848/0456

ausbreitungsprobleme zu verhindern, die inherent wären bei Verwendung von Dekodiertechniken beim Empfänger, ist es üblich, den zu übertragenden Datenstrom zu präkodieren.

Beispielsweise wird der Betrieb des 1, o, -1 Systems zu einem InspektionsZeitpunkt repräsentiert durch die Gleichung

^CJ ^{= b}J * ^bJ - 2 (1)

worin bjdas J-ste übertragende Digit ist und Cj das J-ste empfangende Digit.

Falls jedoch die übertragenden Digits vorkodiert sind wie folgt:

^bJ ^{= b}J-2 ° ^aJ (2) worin aj das J-ste Quellendatendigit ist und 0 bedeutet "Modulo-2 addieren", dann wird a_T = c_ Modulo 2 (3).

ü ü

Dies führt zu dem einfachen Ergebnis im binären Falle, daß der mittlere Pegel der Ausgangssequenz eine "O" in den Quellendaten repräsentiert, deren jeder der äußeren Pegel eine "1" repräsentiert.

Abgesehen von dem Präkodierer ist der Mehrfachresponsprozeß linear, und infolgedessen können Multipegelsignale übertragen werden, wobei in jedem Dualresponsfalle (mit Gleichamplitundenresponsen) ein M-Pegeleingang zu einem Ausgangssignal mit 2m-l-Pegeln führt. Die für m-Pegel-Betrieb erforderliche Präkodierung ist wiederum jene, die durch die oben wiedergegebene Gleichung repräsentiert ist, mit der Ausnahme, daß eine Modulo-m-Addition durchgeführt werden muß anstatt Modulo 2. Das Ausgangssignal repräsentiert dann die Quellendaten direkt in einer Modulo-m-Skale und wird ohne weiteres rückgewandelt in m-Pegelform

- 4 509848/0456

durch Subtraktion von m-Pegeln von allen Signalen, die Amplituden größer als m-1 haben.

Aufgabe der vorliegenden Erfindung ist es, eine Datenübertragungsanordnung zu schaffen unter Verwendung von Mehrfachresponstechniken.

Gemäß einem Aspekt der vorliegenden Erfindung ist eine Digitaldatenübertragungsanordnung vorgesehen, die mindestens einen Sender und mindestens einen Empfänger aufweist, bei welcher Anordnung jedes Signalelement so ausgebildet ist, daß es bei der Übertragung Ausgangselemente an mehr als einem diskreten Zeitpunkt erzeugt, die um ein ganzzahliges Vielfaches der Zeitintervalle zwischen aufeinanderfolgenden Signalelementen im Abstand liegen, so daß Ausgangselemente von unterschiedlichen Signalelementen gleichzeitig erzeugt werden und einander überlagert sind, wobei nur in dem oder jedem Empfänger die Signalelemente in die AusgangsSignalelemente an mehr als einem diskreten Zeitpunkt umgewandelt werden und überlagert werden.

Gemäß einem zweiten Aspekt der Erfindung ist ein Empfänger für Digitaldaten vorgesehen mit einem Netzwerk, durch welches einlaufende Signalelemente vor oder nach der Demodulation laufen und das mindestens zwei Ausgangselemente erzeugt, die um ein ganzzahliges Vielfaches der Zeitintervalle zwischen benachbarten einlaufenden Signalelementen für jedes empfangene Signalelement liegen und gleichzeitig auftretende Ausgangselemente kombiniert zur Erzeugung eines zusammengesetzten Ausgangssignals. In einer bevorzugten Ausfuhrungsform folgt das Netzwerk dem Demodulator.

509848/0458

Die Digitaldaten können vorkodiert sein, um sie an den gewählten Mehrfachrespons anzupassen. Der Ausgang des Demodulators wird angelegt an ein Netzwerk mit der gewünschten Mehrfachresponscharakteristik, welche einen Ausgang aus den präkodierten Daten erzeugt, welche die Originaldaten direkt in einer Modulo-m-Skala repräsentiert wie oben beschrieben. Das Netzwerk selbst kann zum Beispiel ein analoges Transversalfilter sein mit Anzapfungen an einer Verzögerungsleitung, die in Einheitsintervallabständen der Originaldaten liegen und mit Anzapfkoeffizienten entsprechend dem jeweiligen Mehrfachresponsmodus. Das Netzwerk kann so aufgebaut sein, daß es adaptive Anzapfungen aufweist zusätzlich zu den festen Referenzanzapfungen entsprechend dem jeweiligen Mehrfachresponsmodus, wobei die adaptiven Anzapfungen dazu dienen, Verzerrungen des Signals zu kompensieren, die während übertragung und Empfang entstehen.

Zur näheren Erläuterung der Erfindung wird nachstehend auf die beigefügten Zeichnungen Bezug genommen.

Fig« 1 zeigt ein Blockdiagramm einer Datenübertragungsanlage als Beispiel für eine Ausführungsform des Gegenstandes der Erfindung,

Fig. 2 ist ein Blockdiagramm einer ähnlichen Anlage wie Figur 1, jedoch mit mehr Einzelheiten,

Fig. 3 zeigt die adaptive Wellenformkorrekturanordnung der Anordnung nach Figur 2 in mehr detaillierter Darstellung und

Fig. 4, 5 und 6 sind Schaltkreisdiagramme der Korrekturanordnung nach Figur 3.

- 6 509848/0Λ56

Gemäß Figur 1 gelangen einlaufende Daten in serieller Binärdigitalform, die übertragen werden sollen, in die Anordnung an einer Klemme 1, von der sie an einen Eingang eines Modulo-2-Addierkreises 2 gelangen. Der Ausgang des Modulo-2-Addierkreises ist verbunden mit der ersten Stufe eines dreistufigen Schieberegisters 3, über das Daten unter Steuerung durch einen Taktgeber 4 geschoben werden. Der Taktgeber 4 ist synchronisiert mit den einlaufenden Daten durch in der Zeichnung nicht dargestellte Einrichtungen, bei denen es sich jedoch um an sich bekannte Schaltkreise handeln kann derart, daß die Rate der Digitsverschiebung durch das Register gleich der Digiträte der einlaufenden Daten ist. Die letzte Stufe des Registers 3 ist verbunden mit einem zweiten Eingang des Modulo-2-Addierers 2.

Der Ausgang des Addierers 2 ist ferner Verbunden äHXEk über ein Tiefpaßfilter 5 mit mit einem Eingang eines abgeglichenen Modulators 6, wo eine Trägerwelle f , erzeugt von einem Generator 7, moduliert wird. Um ein Bezugspilotsignal für die Demodulation zu erhalten, wird dem Ausgang des Modulators 6 über ein festes Dämpfungsglied 8 ein kleiner Anteil des unmodulierten Trägers aufaddiert, und das kombinierte Signal gelangt über ein Bandpaßfilter 9, wo es in Restseitenbandform in üblicher Weise gewandelt wird. Die übertragung selbst ist angedeutet durch die gestrichelte Linie Io; es kann sich um eine Funkübertragung oder Längswellenleitern oder Längskabeln beispielsweise handeln.

Nach übertragung wird das Signal durch ein Filter selektiert, da das Übertragungsmedium andere Signale übertragen kann, und dann an einen abgeglichenen Demodulator 12 gelegt, an den ein unmodulierter Träger f nach Wiedergewinnung aus dem empfangenen

509848/0456 " ⁷ "

Pilotsignal durch eine Einheit 13 angelegt ist. Ein Tiefpaßfilter 14 überträgt die Impulssignale, erzeugt durch die Demodulation, aus den empfangenen Signalen auf einen Eingang eines Analogsubtrahiergliedes 15 direkt und an einen zweiten Eingang des Subtrahiergliedes 15 über ein Verzögerungselement 16, das eine Verzögerung von zwei Digitperioden bezüglich der Signale einführt. Die Ausgangssignale von dem Subtrahierglied 15 erscheinen an einer Klemme 17 in Dreipegelform und werden an ein (nicht dargestelltes) Quantisierglied angelegt, um Abweichungen von den korrekten Signalpegeln zu korrigieren, welche von der Übertragung und Verarbeitung herrühren können.

Bei Betrieb der Anlage nach Figur 1 dienen das Addierglied 2 und das Schieberegister 3 dazu, die eingelaufenen Daten in der oben beschriebenen Weise für ein (l,o, -1)-Dualresponssystem zu präkodieren. Da das Addierglied 2 in Modulo-2-Arithmetik arbeitet, kann sein Ausgangssignal nur die Werte "0" oder "1" haben. Demgemäß besteht der Effekt der Präkodierung auf die einlaufenden Daten , die in seriell-binärer Form vorliegen, darin, daß ein binäres Ausgangssignal erzeugt wird, das sich jedoch von den einlaufenden Daten unterscheidet. Man erkennt aber, daß das präkodierte Signal nicht schwieriger zu übertragen ist als die Originaldaten, weil keine zusätzlichen Signalpegel eingeführt werden. Die Erzeugung einer modulierten Restseitenbandträgerwelle kann direkt erfolgen, und ebenso die Demodulation dieses Signals, und deshalb braucht auch keine detaillierte Beschreibung dieser Arbeitsgänge zu erfolgen. Das demodulierte Signal wird einer Mehrfachresponsverarbeitung unterworfen gemäß einem (l,o -1)-System durch den Schaltkreis,

- 8 509848/CU56

gebildet aus dem Subtrahierglied 15 und dem Verzögerungselement 16, das wegen der Präkodierung ein Dreipegelsignal erzeugt, bei dem eine "0" der Originaldaten reproduziert wird als Mittelpegel bei dem Dreipegelsignal, eine "1" der Originaldaten reproduziert wird als "-1" oder als "+1"/ wie oben bereits unter Bezugnahme auf Figur 3 erläutert. Das Dreipegelsignal, vor oder nach der Quantisierung zum Wiederaufbau der korrekten Signalpegel, kann ohne weiteres wieder in die originale Binärform gebracht werden unter Verwendung eines Schaltkreises, der eine Reflektion in dem Null-Volt-Pegel herbeiführt, indem man beispielsweise einen Inverter verwendet, der gesperrt wird für positive Signalwerte, jedoch entsperrt für negative.

Figur 2 zeigt in größeren Einzelheiten eine Anordnung ähnlich der nach Figur 1, und um das Verständnis der Figur 2 zu erleichtern, tragen die Komponenten, welche bestimmten Komponenten aus Figur 1 entsprechen, die gleichen Bezugszeichen wie in jener Figur. Die Anordnung nach Figur 2 unterscheidet sich von der nach Figur 1 durch die Verwendung eines scramblers und eines de-scramblers, durch die Wandlung des einlaufenden Binärsignals in quaternäre Form und seine nachfolgende Wiederumwandlung in binäre Form und durch die Einführung der Mehrfachresponsverarbeitung innerhalb eines adaptiven Wellenformkorrekturgliedes. Wie bei der Anordnung nach Figur 1 wird in Figur 2 ein (l,o -1)-Dualresponssystem verwendet, doch erkennt man, daß andere Mehrfachresponssysteme in den Anordnungen nach beiden Figuren verwendbar wären, wenn man dementsprechende Modifikationen vorsieht. Figur 2 wird unter Bezugnahme auf bestimmte Signalfrequenzen beschrieben, doch sollen diese nur als Beispiel gelten.

509848/0456

Gemäß Figur 2 gelangen die einlaufenden Binärdaten an eine Klemme 1 und werden durch den Scrambler 21 unter Steuerung durch ein 12o KHz Taktsignal von Oszillator S gemischt. Der Oszillator 4 ist synchronisiert mit den einlaufenden Daten mittels einer Taktgebersignalzuführung an Klemme 22. Zusätzlich zu dem 12o KHz Taktsignal erzeugt der Oszillator 4 auch ein 6o KHz Taktsignal, und beide Taktsignale werden an einen Binarquaternärwandler angelegt, um die Taktfolge der Wandlung des binären (Zweipegel)-Signals mit einer Digitrate von 12o kbit/s in ein quaternäres (Vierpegel)-Signal mit einer Digitrate von 6o kbaud zu steuern. Die vier quaternären Pegel sind in 2-Bit-Parallelbinärform gemäß einem Gray Code kodiert. Das quaternäre Signal wird an einen Präüoder 2/3 angelegt, bei dem es sich um einen ähnlichen Aufbau handeln kann, wie bei dem Präkoder nach Figur 1. Er besteht aus einem 2-Bit-Digitaladdierglied, das verbunden ist mit zwei dreistufigen Schieberegistern, eines für jedes binäre Digit. Der Präkoder muß nicht nur sich von dem nach Figur 1, wie gerade beschrieben, unterscheiden, sondern auch das 2-Bit-Digitaladdierglied muß gemäß dem Modulo 4 arbeiten. Die zwei dreistufigen Schieberegister des Präkoders werden mit 6o KHz durch den Taktgeber 4 getaktet.

Der 2-Bit-Paralleldigitalausgang des Präkoders 2/3 wird in 4-Pegel-Analogform gewandelt durch einen Digitalanalogwandler 24, wobei die vier Pegel relative Amplituden von f 3, j 1, - 1 und - 3 haben. Von dem Wandler wird das Signal über zwei Filter 5 und 25 an einen abgeglichenen Modulator 6 geführt. Das Filter 5 ist ein Tiefpaßfilter mit einer Grenzfroquonz von etwa 45 KHz und dient dazu, das Band

- Io -

509848/0456

- Io -

des Signals zu begrenzen, das an den Modulator angelegt wird, um das Auftreten von interferierenden Komponenten in dem Band 60 - I08 KHz infolge Spiegelung oder Signaldurchbruch zu verhindern. Das Filter 25 ist ein Hochpaßfilter mit einer Grenzfrequenz von 1 KHz, damit Gleichanteile unterdrückt werden und verhindert wird, daß niederfrequente Komponenten des Datensignals den Modulator erreichen und mit dem Pilotträger interferieren. In dem abgeglichenen Modulator 6 wird das Datensignal moduliert auf einen loo KHz Träger von einem Oszillator 7, ein Anteil des Trägers wird aufaddiert auf den Ausgang des Modulators und es wird ein moduliertes Restseitenbandsignal gebildet, wie oben beschrieben, beim Durchlauf durch das Bandpaßfilter Das Filter 9 läßt das Unterseitenband durch und einen Rest des oberen Seitenbandes und ist so ausgelegt, daß sich mindestens eine 55 dB Dämpfung von Signalen außerhalb des Bandes 60 - I08 KHz ergibt, um Interferenz mit benachbarten Signalen zu vermeiden.

Nach Übertragung über das Medium Io wird das Signal an einen abgeglichenen Demodulator 12 angelegt, nachdem es ein Bandpaßfilter 11 und einen Gruppenverzögerungsausgleicher 26 durchlaufen hat. Das Filter 11 kann ebenso ausgelegt sein wie das Filter Um korrekten Restseitenbandbetrieb zu erreichen, sollten die Filter 9 und 11, wenn sie im Tandem geschaltet sind, eine übertragungscharakteristik aufweisen mit ungeradzahliger Symmetrie um die Trägerfrequenz. In einem Einfachresponssystem ist ejfin solcher korrekter Betrieb des Restseitenbandsystems wichtig, aber da ein Dualresponssystem im Modus (l,o, -1) unempfindlich ist gegen Verzerrungen

- 11 -

509848/0456

nahe der Trägerfrequenz, kann die Toleranz großzügiger gehalten werden unter der Voraussetzung, daß das Restseitenband eng ist. Der Gruppenverzögerungsausgleicher ist vorgesehen, um die Verzögerungsverzerrung des Systems zu verringern, die herrührt von den steilen Grenzfrequenzverläufen der Filter9 und 11,und wegen der Eigenschaften der l,o, -1 Übertragung kann auch hier die Genauigkeit des Ausgleichs an den Bandgrenzen großzügiger gehandhabt werden.

Das empfangene Signal vom Ausgleicher 26 wird an einen abgeglichenen Demodulator 12 angelegt und an einen Trägerwiedergewinnschaltkreis 13 mit einer Phasenverriegelungsschleife. Der durch diesen Schaltkreis wiedergewonnene loo KHz Träger wird als Bezugsschwingung an den abgeglichenen Demodulator 12 über einen Phasenjustierschaltkreis 27 angelegt, wodurch von Hand die Trägerphase optimiert werden kann. Als Alternative ist es möglich, die Trägerphasenjustierung adaptiv zu machen. Ein Tiefpaßfilter 14 läßt die Modulation durch, hält jedoch Restanteile des Trägers zurück sowie alle ungewünschten Demodulationskomponenten; das Filter unterstützt ferner die Definition der Bandbreite des Empfängers.

Bis zu diesem Punkt bleibt das Signal in quaternärer Einfachresponsform und zwecks minimaler Intersymbolinterferenz gelten die üblichen Regeln für die Auslegung von Grundband-Grundband-übertragungsCharakteristiken. Wenn Nicht-Rücklauf zu Nullsignale verwendet werden, muß eine Kompensation für Sinus „fT/„fT-Spektrum vorgesehen werden und die Abrollcharakteristik sollte so gewählt werden, daß das Spektrum am Ausgang des Filters 14, das herrührt von einem einzigen Eingangselementimpuls, eine ungerade Symmetrie bei einer Linearamplitudenskala um die

- 12 509848/0456

Nyquist frequenz -j- Hz hat (3o KHz im vorliegenden Beispiel). Wiederum jedoch sind die Anforderungen an die Genauigkeit dieser Abrollcharakteristik, da das System l,o, -1 übertragung verwendet, die wesentlich unempfindlicher gegen Verzerrungen nahe der Nyquistfrequenz ist, wesentlich weniger kritisch als bei einem System, das mit einem Einfachresponsmodus arbeitet. Um die Gruppenverzögerungsverzerrung, die in den Filtern 9 und 11 entsteht, minimal zu halten, ist es wünschenswert, daß diese Filter die Rückrollcharakteristik erzeugen dürfen sollten,

Ein konventioneller Taktwiedergewinnungsschaltkreis 28, der die frühen und spaten übergänge des Einfachresponssignales am Ausgang des Filters 14 für die Steuerung der Phase der Taktgebersignale verwendet, ist vorgesehen. Diese werden abgeleitet durch Division von einem quarzgesteuerten Oszillator, der bei einem Vielfachen der Modulationsrate arbeitet und da das Datensignal zufällig gemacht worden ist, brauchen nur übergänge eines mittleren Schnittpegels verwendet zu werden. Ein sehr stabiles Taktgebersignal ist erforderlich, um das endgültige 7-Pegel (l,o, -1)-Signal abzutasten, so daß die Inkremente der Phase klein sein sollten (>1%) und, um die weite Dispersion der übergänge in einem strengbandbegrenzten System zu berücksichtigen, sollte der Schaltkreis so ausgebildet sein, daß diePhase nur dann angepaßt wird, wenn der Überschuß an frühen oder spaten Übergängen beispielsweise acht übersteigt. Der Taktgeber 28 erzeugt Ausgänge mit 6o KHz und 12o KHz.

Ein kombinierter Schaltkreis aus einem adaptiven WeIlenformkorrekturglied und einem l_fo, -1

- 13 -

609848/0456

Wichtungsschaltkreis 29, die weiter unten unter Bezugnahme auf Figur 3 im einzelnen erläutert werden, erfaßt die verzerrten quaternären Ausgänge vom Filter 14, wandelt sie in wellenformkorrigierte 7-Pegelform und liefert einen regenerierten quaternären Ausgang. Quaternär/Binär-Konversion und Entmischung in Einheiten 3o resp. 31 folgen, um an Klemme 17 den 12o kbit/s seriellen Binärdatenausgang zu liefern.

Die Wirkungsweise der Anordnung nach Figur 2 ist im Prinzip die gleiche wie die der Anordnung nach Figur 1 mit der Ausnahme, daß, weil das Signal in quaternärer Form vorliegt, nach der l,o, -1 Wichtung in dem Wellenformkorrekturglied 29 das Signal sieben Pegel besitzt und seine Rückwandlung in quaternäre Form auf der Kongruenz basiert (Modulo 4).

Ein schematisches Blockdiagramm des adaptiven l,o, -1-Wichtungswellenformkorrekturgliedes 29 ist in Figur 3 gezeigt. Das quaternäre Eingangssignal vom Filter 14 ist angelegt an eine Klemme und läuft über eine Verzögerungsleitung, bestehend aus Verzögerungselementen 41A, 41B, 41C usw., mit Anzapfungen, die in Intervallen von 16,66 Mikrosekunden liegen (das entspricht dem Datensignaldigitintervall); die Anzapfungen sind an einen Summierverstärker 42 über entsprechende Anzapfdämpfungsglieder 43A, 43B, 43C usw. gelegt, die elektronisch gesteuert werden können, so daß der Anteil jeder Anzapfung irgendeinen Koeffizienten zwischen t1 aufweisen kann. Zusätzlich sind zwei der Anzapfungen 44 und 45,nahe der Mitte der Verzögerungsleitung und getrennt durch zwei Intervalle, außerdem verbunden mit dem Summierverstärker über entsprechende feste Dämpfungsglieder 46 bzw. 47, so daß sie Koeffizienten von f 1 bzw. - 1 aufweisen. Demgemäß ist, wenn alle variablen

509848/0456 -14-

Dämpfungsglieder so eingestellt sind, daß die Anteile Null betragen, die Konfiguration äquivalent der, die in Figur 1 dargestellt ist, und ein 7-Pegel (l,o, -1)-Signal wird am Ausgang des Summierverstärkers 42 erzeugt.

Das 7-Pegel-Signal vom Verstärker 42 wird dann in zwei Stufen quantisiert. In der ersten Stufe wird es rückgewandelt in ein quaternäres Signal durch einen Schnitt-und-Addierschaltkreis 48, der vier Pegel zu allen Signalen addiert, welche Werte haben, die negativer sind als ein halber Pegel negativ relativ zu Null, so daß man die Kongruenz beachtet (Modulo 4) und das 7-Pegel-Signal in ein 4-Pegel-Signal wandelt. Dieses quaternäre Signal, das dem Signal am Eingang des Präkoders (2/3 der Figur 2) im Sender entspricht, wird angelegt an einen 4-Pegel-Quantisierer 49 und einen Fehlersignalkomperator 5o. Der Ausgang des Fehlersignalkomperators 5o repräsentiert die Differenz zwsichen dem tatsächlichen Wert des quaternären Signals und dem Wert des nächstliegenden zugelassenen quantisierten Pegels vom Quantisierer 49 in jedem Zeitpunkt. Dieses Fehlerausgangssignal soll nahe Null liegen in der Mitte des Datensignaldigitintervalls und wird gegattert oder abgetastet in einem Abtastkreis 51 zu diesem Zeitpunkt durch Impulse 52, die getaktet sind durch das 6ο KHz Taktsignal, so daß sich ein getaktetes Fehlersignal ergibt. Die Breite des Fehlerabtastmusters sollte im Idealfall klein sein, verglichen mit der des Datensignaldigitintervalls. Eine voreingestellte Steuerung kann vorgesehen werden, um die Dauer des Abtastmusters zu optimieren. Das Schaltungsdiagramm des vollständigen Quantisier- und Fehlersignalgenerators nach Figur 3 ist in Figuren 4, 5 und 6 gezeigt.

- 15 -509848/CH5B

Die Anzapfungen der aus den Elementen 4IA, 4IB, 41C usw. bestehenden Verzögerungsleitung sind angeschlossen an einen Eingang von zugeordneten Linear/Linear-Multiplizierschaltkreisen 53A, 53B, 53C usw., an deren anderen Eingang das abgetastete Fehlersignal von der Abtasteinheit 51 angelegt ist. Die Ausgänge der Multiplizierschaltkreise 53 sind angeschlossen an zugeordnete Integratorschaltkreise 54A, 54B, 54C usw., und die Multiplizierintegrierkombinationen liefern Ausgänge proportional der Korrelation zwischen dem abgetasteten Fehlersignal und dem jeweiligen Anzapfsignal. Die Korrelation sollte Null sein bei Nichtvorhandensein von Intersymbolinterferenz (oder Amplitudenfehler im Falle der Referenζanzapfungen 44, 45). Die Ausgänge der Integratoren 54 sind verbunden mit den Steuerungen der entsprechenden Anζapfdämpfungsglieder 43, so daß bei Vorhandensein von Verzerrungen Anteile eingeführt werden mit der Tendenz, jegliche Korrelation, die an jeder Anzapfung ermittelt wird, zu reduzieren. Die Amplitude des abgetasteten Fehlersignals wird deshalb gegen Null gesteuert auf einer adaptiven Basis und das Ansprechen oder die Respons des Wellenformkorrekturgliedes wird optimiert.

Der Ausgang des quaternären Quantisierschaltkreises 49 wird regeneriert durch die Einheit 55 zu einem Zeitpunkt entsprechend der Mitte des Fehlermusters und wird an den quaternären Binärwandler 3o (Figur 2) in Parallelform übertragen.

Figur 4 zeigt ein Beispiel für einen Schaltkreis für die Einheit 48 der Figur 3 zum Aufaddieren von vier Spannungspegeln an alle Signale, die negativer sind als minus 1/2 des Spannungspegels. Das

- 16 -

509848/0456

7-Pegel-Eingangssignal wird angelegt an eine Klemme und ist über einen Widerstand 61 verbunden mit dem invertierenden Eingang eines Verstärkers 62, dem ein Rückkopplungswiderstand 63 zugeordnet ist. Der 4-Pegel-Ausgang des Schaltkreises wird abgenommen an einer Klemme 64, die verbunden ist mit dem Ausgang des Verstärkers 62. Der Verstärker 62 arbeitet als normaler analoger Summierverstärker, und für die vier mehr positiven der sieben Eingangspegel hat er keinen weiteren Eingang, so daß die obersten vier Pegel des Eingangssignals an der Ausgangsklemme 64 erscheinen. Die Eingangsklemme 60 ist jedoch verbunden mit einem Spannungskomperator 65, in welchem der Eingangssignalpegel verglichen wird mit einem Referenzpegel, der über eine Leitung 66 angelegt wird, so daß, wenn der Eingangssignalpegel negativer ist als 1/4 von einem Volt, entsprechend minus 1/2 Pegel, der Komperator 65 einen positiven Ausgang erzeugt, der angelegt wird an die Basis eines Transistors 67 und diesen durchschaltet. Wenn der Transistor 67 durchschaltet, so schaltet er einen zweiten Transistor 68 durch, durch welchen ein Strom entsprechend vier Signalpegeln fließt an den Eingang des Verstärkers 62, so daß die drei untersten Pegel des Eingangs positiver werden um vier Pegel, wenn sie an der Ausgangsklemme 64 erscheinen.

Figur 5 zeigt im einzelnen das Schaltungsdiagramm des 4-Pegel-Quantisierers 49 aus Figur 3. Das 4-Pegel-Signal vom Schaltkreis 48 wird angelegt an eine Klemme 7o in Figur 5 und wird von dort auf den Eingang von drei Komperatoren 71, 72 und 73 gegeben. Die Komperatoren 71, 72 und 73 weisen zusätzliche Eingänge auf entsprechend den drei Spannungspegeln, die jeweils in der Mitte zwischen aneinanderstoßenden Paaren der vier Quantisierpegel liegen. Jeder der Komperatoren 71, 72 und 73 ist angeschlossen

- 17 5098A8/Q458

an einen ähnlichen Schaltkreis, und die folgende Beschreibung bezieht sich auf Komperator 71. Der Ausgang des Komperators 71 ist verbunden mit der Basis eines Transistors 74, um diesen durchzuschalten immer dann, wenn der Komperator 71 einen positiven Ausgang hat, was dann der Fall sein wird, wenn die Eingangsspannung oberhalb des mittleren Spannungspegels liegt, angelegt an den Komperator 71, d.h. größer ist als plus 1/2 Volt. Der Kollektor des Transistors 74 ist verbunden mit der Basis eines Transistors 75, der leitend wird, wenn der Transistor 74 leitet, so daß ein Strom vom Kollektor des Transistors 75 zu einem Leiter 76 fließt. Der Leiter 76 ist verbunden über einen Widerstand 77 mit dem nichtinvertierenden Eingang eines Verstärkers 78, dessen invertierender Eingang verbunden ist über Widerstände 79 und 8o mit der Eingangsklemme 7o. Der Verstärker 78 besitzt einen Rückkopplungswider stand 81, der an seinen invertierenden Eingang gelegt ist.

Die an die Ausgänge der Komperatoren 72 und 73 angeschlossenen Schaltkreise, die den an den Ausgang des Komperators 71 angeschlossenen entsprechen, legen ebenfalls Strom an den nichtinvertierenden Eingang des Verstärkers 78 immer dann, wenn die Eingangsspannung oberhalb der jeweiligen mittleren Spannungspegel liegt. Der Verstärker 78 arbeitet als Subtrahierglied zur Erzeugung einer Ausgangsspannung gleich der Differenz zwischen dem Eingangssignal und der nächstliegenden der Quantislerpegelspannungen, weil der Strom, der an den nichtinvertierenden Eingang des Verstärkers 78 gelegt wird, wenn keiner der Komperatoren 71, 72 und 73 eine positive Ausgangsspannung erzeugt, den niedrigsten Quantisierpegel darstellt und dieser Strom progressiv

- 18 -

509848/0456

vergrößert wird, um die höheren Quantisierpegel jeweils dann zu repräsentieren, wenn die Komperatoren 73, 72 und 71 positive Ausgangsspannungen mit zunehmender Eingangsspannung erzeugen. Ein Transistor 82 erzeugt in seinem Kollektor den Strom, der den niedrigsten Quantisierpegel repräsentiert. Die Ausgangsspannungen der Komperatoren 71, 72 und 73 können verwendet werden, um einen digitalen Ausgang für die Speisung des Regenerators 55 zu liefern (Figur 3), oder ein Strom proportional einem quantisierten Signal kann von der Leitung 76 abgenommen werden.

Figur 6 zeigt im einzelnen den Abtastschaltkreis 51 aus Figur 3. Das Fehlersignal vom Verstärker 5o (Figur 3), das dem Verstärker 78 (Figur 5) entspricht, gelangt in den Schaltkreis nach Figur 6 an Klemme 9o und wird über einen Widerstand 91 an den invertierenden Eingang eines Verstärkers 92 gelegt, dem ein negativer Rückkopplungswiderstand 93 zugeordnet ist. Die Ausgangsspannung des Verstärkers 92, bei der es sich um eine linearverstärkte Version des Fehlersignals handelt, wird angelegt als ein Eingang an einen analog arbeitenden Multiplizierschaltkreis 94, bestehend aus einem Motorola integrierten Schaltkreis MC 1494L. Der zweite Eingang des Multipliziergliedes 94 ist verbunden mit dem Kollektor eines Transistors 95, dessen Leitfähigkeit gesteuert wird durch einen Transistor 96. Wenn ein Abtastimpuls an eine Klemme 97 angelegt wird, werden die Transistoren 95 und 96 durchgeschältet, so daß eine temperaturkompensierte feste Referenzspannung (I 1 Volt) an den zweiten Eingang des Multipliziergliedes gelegt wird. Die Ausgangsspannung des Multipliziergliedes 94, welche das Produkt der beiden Eingangsspannungen repräsentiert, wird erzeugt auf einer Leitung 98, die über Widerstand loo mit einem

509848/0458 -19-

Eingang eines Verstärkers Io2 verbunden ist, dem ein Gegenkopplungswiderstand Io3 zugeordnet ist, angeschlossen an die Ausgangsklemme Io4 für den Schaltkreis.

Wenn kein Abtastimpuls an die Klemme 97 angelegt wird, so ist die Spannung an dem zweiten Eingang des Multipliziergliedes 94 Null, so daß die Ausgangsspannung vom Multiplizierglied 94, die das Produkt repräsentiert, Null sein muß. Potentiometer Io5 und Io6 sind vorgesehen und angeschlossen an das Multiplizierglied 94, und durch ihre Einstllung wird sichergestellt, daß das Multiplizierglied korrekt abgeglichen ist und seine Ausgangsgleichspannung wird im Verstärker Io2 durch Potentiometer Io7 versetzt. Wenn ein Abtastimpuls vorhanden ist, so repräsentiert die Ausgangsspannung von dem Schaltkreis die Fehlerspannung multipliziert mit einer festen, bekannten Größe.

Figur 7 zeigt eine typische Ausführung eines halbaktiven Verzögerungselementes 41, das als eine Stufe der Verzögerungsleitung verwendet werden könnte, eine adaptive Anzapfung, bestehend aus einem Korrelator 53B und 54 B und einem Dämpfungsglied 43 sowie eine Referenzanzapfung 46 und einen Summierverstärker 42, wobei das Ganze (mit Ausnahme des Summierverstärkers 42) die Referenzanzapfung + 1 aus Figur 3 darstellen könnte.

Das nichtkorrigierte Signal an einem Punkt 44 ist verbunden mit dem Eingang der Referenzanzapfung 46, dem Korrelator 53B der adaptiven Sektion der Anzapfung und dem Dämpfungsglied 43 B. Das abgetastete Fehlersignal Io4 vom Verstärker Io2 ist verbunden mit dem anderen Eingang des Korrelators, dessen Ausgang Io9 verbunden ist mit dem Steuereingang des Dämpfungsgliedes 43B, welches in diesem Beispiel

509848/0456 -

ein 4-QuadrantenMultiplizierglied ist. Die Größe und Polarität des Dämpfungsgliedausgangssignals hängen ab von der KorrelatorausgangsSteuerspannung.

Eine Referenzanzapfung, bestehend aus einem Festverstärkungsschaltkreis, kann realisiert werden durch Verwendung eines 4-Quadrantenmultipliziergliedes 46 mit dem Signal an dem Punkt 44 an einem Eingang und einer festen Steuerspannung an einem Punkt Io8 auf dem anderen Eingang. Eine feste positive Steuerspannung würde verwendet werden, um die f 1 Referenzhauptanzapfung 46 zu erzeugen, während eine feste negative Steuerspannung verwendet würde, um die Referenz -1-Hauptanzapfung 47 zu erzeugen (Figur 3).

Die Schaltungskomponenten, die an die Anzapfungen angeschlossen sind nach Figur 3 und die durch die Bezugszeichen 43A, C&E, 53A, C&E und 54A, C&E bezeichnet sind, könne η ähnlich sein den Schaltungskomponenten 53B, 54B und 43B, die etwas detaillierter in Figur 7 dargestellt wurden. Alle Ausgänge der Anzapfungsschaltkreise (43A bis E, 46 und 47), adaptiv und fest, werden im Schaltkreis 42 summiert. Der Schaltkreis 42 kann auch verwendet werden, um das Signal auf einen Pegel zu verstärken, der für den Quantisierer geeignet ist.

Ferner bilden die Komponenten 48 und 49 aus Figur 3 gemeinsam einen 7-Pegel-Quantisierer und könnten ersetzt werden durch irgendeinen geeigneten Quantisierschaltkreis, der so ausgelegt ist, daß er die angemessene Anzahl von Pegeln an seinem Eingang erfaßt (7 Pegel im Beispiel) und ein Fehlersignal liefert zur Anzeige für die Differenz zwischen dem tatsächlichen Eingangssignalpegel und seinem Sollwert.

- 21 509848/0456

Vorstehend wurde die Erfindung in ihrer Verwendung beschrieben in Verbindung mit einer Übertragungsmethode, die mit Restseitenbandamplitudenmodulation bei unterdrücktem Träger arbeitet. Es ist jedoch offensichtlich, daß die Erfindung ebenso gut auch angewandt werden könnte mit jedem linearen Modulationsprozeß. Beispielsweise könnte sie angewandt werden bei Doppelseitenbandamplitudenmodulationssystemen oder bei jedem Kanal eines Quadraturamplitudenmodulationssystems, oder sie könnte direkt verwendet werden als Grundbandübertragungsverfahren.

Bei alternativen Ausführungsformen der Erfindung könnten die Verzögerungselemente 4IA, 4IB usw. nach Figur 3 realisiert werden durch Sample-andhold-Schaltkreise oder Follow-and-hold-Schaltkreise, und alternative Multiplizierelemente (43, 53) und Integrierelemente (54) könnten verwendet werden. Darüberhinaus verwendet zwar das beschriebene Beispiel einen linearen Algorithmus für die Steuerung der Koeffizienten der Wellenformkorrekturanzapfdämpfungsglieder, doch könnten alternativ auch andere Algorithmen verwendet werden, welche nur die Polarität des Fehlersignals und/oder die des Signals auf der Verzögerungsleitung verwenden. In noch anderen Ausführungsformen könnten die Koeffizienten jener Anzapfdämpfungsglieder, welche Rückflankenechos korrigieren, 43E und weiter, gesteuert werden durch vorher getroffene Entscheidungen unter Verwendung eines Entscheidungsrückkopplungsalgorithmus.

Alle adaptiven oder automatischen Wellenformkorrekturalgorithmen, auf die Bezug genommen wurde, können realisiert werden entweder in vollständiger oder teilweiser Form durch digitale Schaltkreise, und die Erfindung könnte ebenso gut auch auf diese Weise

509848/0456

realisiert werden.

Zwar wurde die Erfindung unter Bezugnahme auf spezifische Ausführungsbeispiele beschrieben, doch versteht es sich, daß sie nicht auf diese beschränkt ist. Insbesondere könnten andere
Mehrfachresponsmodus verwendet werden als der oben verwendete l,o, -1 und sogar vorteilhaft sein für bestimmte Anwendungsfälle, und die
Modus können mehr als zwei Response verwenden und so ausgebildet werden, daß sie mit Signalen arbeiten, die jede Wurzel (m) haben und mit einer Anzahl von Pegeln am Eingang des Quantisierers, die abweicht von 2m - 1.

(Patehtansprüche)

- 23 -

509848/04 56

Claims

Patentansprüche

Digitaldatenübertragungsanordnung mit mindestens einem Sender und mindestens einem Empfänger, bei welcher Anordnung jedes Signalelement so ausgebildet ist, daß es bei der übertragung Ausgangselemente in mehr als einem diskreten Zeitpunkt erzeugt, welche Zeitpunkte voneinander um ein ganzzahliges Vielfaches der Zeitintervalle zwischen benachbarten Signalelementen getrennt sind, so daß Ausgangselemente von verschiedenen Signalelementen gleichzeitig erzeugt und überlagert werden, dadurch gekennzeichnet, daß nur in dem oder jedem Empfänger die Signalelemente in die Ausgangselemente verändert werden in mehr als einem diskreten Zeitpunkt und überlagert werden.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß vor der Übertragung die Signalelemente von zu übertragenden Digitaldaten durch einen Präkodierarbeitsgang abgeleitet werden, abhängig von Anzahl und Typ der Ausgangselemente, im Abstand liegen um ein ganzzahliges Vielfaches der Zeitintervalle, die von jedem Signalelement erzeugt werden, und während der übertragung überlagert werden.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß in Abhängigkeit von jedem Signalelement zwei Ausgangselemente erzeugt werden und die Präkodierung derart erfolgt, daß ein Ausgangssignal, herrührend von der überlagerung der Ausgangselemente, kongruent ist (Modulo η) mit dem Signalelement vor dessen Präkodierung, worin η die Anzahl der diskreten Signalpegel ist, die für jedes Signalelement möglich sind.

6098A8/0A56

- 24 -
4. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Signalelemente in die Ausgangselemente verändert werden in mehr als einem diskreten Zeitpunkt und nach Demodulation in dem oder jedem Empfänger überlagert werden.
5. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Signalelemente an ein Netzwerk angelegt werden mit einer gewünschten Mehrfachantwortcharakteristik (multiple response characteristic) mit Einrichtungen, die auf die Signalelemente ansprechen zur Erzeugung, in Abhängigkeit von jedem Signalelement, von Ausgangselementen in mehr als einem diskreten Zeitpunkt an entsprechenden Schaltkreispunkten und mit Einrichtungen für die additive Kombination der Ausgangselemente, welche gleichzeitig auftreten.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Netzwerk ein Transversalfilter ist mit einer Verzögerungsleitung, an deren eines Ende die Signalelemente angelegt sind, und die Anzapfungen aufweist, welche im Abstand liegen entsprechend Einheitszeitintervallen von ursprüngliche η Daten, gebildet durch die Signalelemente, und mit Schaltkreisen, die an die Anzapfungen angeschlossen sind und Verstärkungsfaktoren aufweisen entsprechend der gewünschten Mehrfachantwortcharakteristik unter Berücksichtigung der Zeitpunkte, die den Anzapfungen zugeordnet sind relativ zu dem Ende der Verzögerungsleitung, an dem die Signalelemente angelegt sind.

- 25 -

509848/0456

-25- 25218U
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Transversalfilter adaptive Schaltkreise zusätzlich zu den der gewünschten Mehrfachantwortcharakteristik entsprechenden Schaltkreisen umfaßt, welche adaptiven Schaltkreise an Anzapfungen der Verzögerungsleitung angeschlossen sind und der Kompensation von Signalelementverzerrungen dienen, welche während der Übertragung eingeführt wurden.
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß jeder adaptive Schaltkreis ein erstes Multiplizierglied, ein Integrierglied für die Zusammenfassung der Summe des Produktes vom ersten Multiplizierglied sowie ein zweites Multiplizierglied umfaßt, an dessen ersten Eingang das Produkt von dem Integrierglied angelegt ist, wobei die Anzapfung der Verzögerungsleitung, zugeordnet dem jeweiligen adaptiven Schaltkreis, an einen ersten Eingang des ersten Multipliziergliedes und einen zweiten Eingang des zweiten Multipliziergliedes angelegt ist und der zweite Eingang des ersten Multipliziergliedes für den Empfang eines Signals angelegt ist, das die Abweichung von vorgegebenen Referenzpegeln der überlagerten Ausgangselemente repräsentiert.
9. Anordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein Empfänger für Digitaldaten ein Netzwerk umfaßt, durch welches einlaufende Signalelemente vor oder nach der Demodulation verarbeitet werden und da* mindestens zwei Ausgangselemente erzeugt, die um ein ganzzahliges Vielfaches der Zeitintervalle zwischen benachbarten einlaufenden Signalelementen für jedes empfangene Signalelement

- 26 509848/0456

erzeugt und gleichzeitig auftretende Ausgangselemente kombiniert zur Erzeugung eines zusammengesetzten Ausgangssignals.
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß das Netzwerk ein Transversalfilter ist mit einer Verzögerungsleitung, an deren eines Ende die Signalelemente angelegt sind, und die Anzapfungen in Abständen aufweist, welche Zeitintervallen eines durch die Signalelemente gebildeten Ursprungsdatenflusses entsprechen, und daß das Transversalfilter ferner an die Anzapfungen angeschlossene verstärkende Schaltkreise aufweist mit Verstärkungsfaktoren entsprechend der gewünschten Mehrfachansprechcharakteristik unter Berücksichtigung der Zeitpunkte, die den Anzapfungen zugeordnet sind relativ zu dem Ende der V rzögerungsleitung, an das die Signalelemente angelegt sind.
11. Anordnung nach Anspruch Io, dadurch gekennzeichnet, daß das Transversalfilter zusätzlich zu den Verstärkungsschaltkreisen adaptive Schaltkreise, an die Anzapfungen der Verzögerungsleitung angeschlossen, aufweist zur Kompensation von während der übertragung zum Empfänger auftretenden Signalelementverzerrungen .
12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß jeder adaptive Schaltkreis einen ersten Multiplikationsschaltkreis aufweist, einen Integrationsschaltkreis für die Summe des Produkts von dem ersten Multiplikationsschaltkreis aufweist sowie einen zweiten Multiplikationsschaltkreis umfaßt mit einem ersten Eingang, an den das Produkt vom Integrationsschaltkreis angelegt ist, wobei die Anzapfung der Verzögerungsleitung, zugeordnet

- 27 509848/0456

dem betreffenden adaptiven Schaltkreis, an einen ersten Eingang des ersten Multiplikationsschaltkreises angeschlossen ist sowie an einen zweiten Eingang des zweiten Multiplikationsschaltkreises, während der zweite Eingang des ersten Multiplikationsschaltkreises mit einem Signal beaufschlagt ist, das die Abweichung der überlagerten Ausgangselemente von vorgegebenen bezugsfähigen repräsentiert.

509848/0456

-df .

Le e rs e i te