DE2657153A1

DE2657153A1 - Verfahren und vorrichtung fuer die adaptive phasenkorrektur bei der kohaerenten demodulation eines digitalen signals

Info

Publication number: DE2657153A1
Application number: DE19762657153
Authority: DE
Inventors: Renato Dogliotti; Umberto Mazzei; Umberto Mengali
Original assignee: CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Current assignee: Telecom Italia SpA
Priority date: 1975-12-18
Filing date: 1976-12-16
Publication date: 1977-06-30
Also published as: DE2657153C3; US4048572A; IT1052696B; DE2657153B2

Description

CSELT Centro Studi e Laboratori Telecomunicazioni s.p.a.

Turin, Italien

Verfahren und Vorrichtung für die adaptive Phasenkorrektur bei der kohärenten Demodulation eines digitalen Signals

Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Anspruchs 1 und auf eine Vorrichtung zur Durchführung des Verfahrens. Sie liegt also allgemein auf dem Gebiet der Digitalsignal-Übertragungssysteme und betrifft die adaptive Phasenkorrektur bei der kohärenten Demodulation von mit nur einem Seitenband (SSB) oder einem Restseitenband (VSB) amplitudenmodulierten digitalen Signalen, die auch mehrpegelig sein können.

Bekanntlich ist es im Fall amplitudenmodulierter Signale mit einem einzigen oder einem Restseitenband ratsam, eine kohärente Demodulation durchzuführen, worin enthalten ist, daß empfangerseitig die Trägerphase korrekt nachgebildet wird und somit eine bessere Reduktion des negativen Effekts durch das thermische Kanalrauschen erhalten wird, das besonders bei solchen Modulationssystemen beeinträchtigend wirkt, bei denen die Zahl der übertragenen Informationspegel hoch ist.

Die Durchführung der kohärenten Demodulation erfordert beim Empfänger eine die genaue Frequenz und Phase des für die übertragung

709826/0759

■-/■

verwendeten Modulationsträgers betreffende Information. Bei den verschiedenen bekannten Systemen zum empfängerseitigen Erhalten dieser Information wird allgemein beim Senden ein Pilotton eingefügt, der geeignet an das Informationssignal angefügt wird und dann im Empfänger mit Hilfe von Phasenverriegelungsschleifen extrahiert wird. Der empfängerseitig aus dem empfangenen Signal extrahierte Pilotton liefert ersichtlich von Zeitpunkt zu Zeitpunkt die erforderliche Information über die Phase und die Frequenz des Modulationsträgers. Diese Information wird dann vom Demodulator dazu ausgewertet, auf kohärente Weise den Demodulationsvorgang durchzuführen.

Bei der Anwendung dieser bekannten Systeme sieht man sich verschiedenen Nachteilen gegenübergestellt. Diese Nachteile betreffen beim Senden den höheren Energieverbrauch und mögliche Störungen und Interferenzen der benachbarten Kanäle und beim Empfang unvermeidbare Verzerrungen des Pilottons selbst, die von der Sendeeinrichtung bewirkt werden, und verschiedene Schwierigkeiten beim Extrahieren des Tons. Wird im einzelnen angenommen, daß das zu demodulierende Signal und somit auch der Pilotton mit einem Phasenzittern behaftet ist, wie es gewöhnlich in Fernsprechkanälen auftritt, so muß die Festlegung der von den Schaltungen aufgrund der Extraktionsverfahren geforderten Bandbreite zwei entgegengesetzte Anforderungen berücksichtigen: einerseits muß das Band sehr schmal sein, um den Störeinfluß aufgrund des Informationssignals selbst und aufgrund des Rauschens zu begrenzen, und andererseits muß das Band breit genug sein, um einen zufriedenstellenden Nachlauf beim Phasenzittern zu ermöglichen. Um diese entgegengesetzten Anforderungen zu erfüllen, werden im allgemeinen Extraktionsschaltungen gebaut, die einen Kompromiß darstellen, mit der Folge, daß sie keine Optima!schaltungen sind.

Es sind auch Systeme bekannt, die zur Demodulation auch ohne die den übertragenen Signalen zugeordneten Pilottöne auskommen. Diese Systeme berücksichtigen jedoch entweder Störungen nicht, die auf

709826/0759

der Interferenz zwischen den Zeichen und auf dem Phasenzittern beruhen, oder sie basieren auf theoretischen Algorithmen, die zu komplexen und somit teuren und kaum zuverlässigen schaltungsmäßigen Darstellungen führen. Außerdem sind diese schaltungsmäßigen Darstellungen im allgemeinen im Vergleich zum geforderten Betrieb nicht ausreichend flexibel, beispielsweise für die Geschwindigkeit der Phasenverriegelung, für den Rest-Phasenfehler usw.

Demgegenüber kann gemäß der im Anspruch 1 gekennzeichneten Erfindung während des Empfangs die die Phase und die Frequenz des Trägers betreffende Information extrahiert werden, ohne daß ein übertragener Pilotton gesendet wird, wobei diese Information unmittelbar aus den empfangenen Informationssignalen bezogen wird. Gemäß der Erfindung wird nicht nur kein Pilotton benötigt, sondern es werden auch die Probleme hinsichtlich der Interferenz zwischen den Zeichen und des Phasenzitterns gelöst. Die Erfindung beruht auf einem im Rahmen von Untersuchungen, die zur Erfindung geführt haben, aufgestellten Algorithmus, der eine einfache und vollständig digitale schaltungsmäßige Darstellung erlaubt und so verhältnismäßig billig und sehr zuverlässig ist. Außerdem ergibt die schaltungstechnische Darstellung eine hohe Anwendungsflexibilität hinsichtlich der Möglichkeit einer Änderung in der Wahl des Algorithmus der Phasenkorrektur, ohne daß der Aufbau des verbleibenden Teils der Vorrichtung geändert werden muß. Weiterhin können die Parameter dieses verbleibenden Teils für verschiedene mögliche Anwendungen der erfindungsgemäßen Vorrichtung justiert werden. Schließlich ergibt sich ein besseres Betriebsergebnis des Empfängers auch dann, wenn das Informationssignal in nicht vollkommen kohärenter Weise demoduliert worden ist.

Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen und der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung. Es zeigens

Fig. 1A ein Schema zur Darstellung einer Möglichkeit der Einfügung der Erfindung (Block CJ) in das Schaltnetz eines Empfängers digitaler Signale;

70 3 3 26/07 5 9 ~⁴~

Fig, 1B ein Schema einer weiteren speziellen Möglichkeit der Einfügung der Erfindung in eine Empfängerschaltung für digitale Signale;

Fig. 2 einen Blockschaltplan einer erfindungsgemäßen Vorrichtung CJ aus dem Schema nach Fig. 1A₇ 1B;

Fig. 3 einen ins einzelne gehenden Schaltplan von Blöcken UA und IB in Fig. 2;

Fig. 4 einen ins einzelne gehenden Schaltplan eines Blocks LA in Fig. 2;

Fig. 5 einen ins einzelne gehenden Schaltplan eines Blocks FN in Fig. 2.

Zum besseren Verständnis der Kriterien, auf denen die Erfindung beruht, werden zunächst einige theoretische Vorbemerkungen gemacht.

Eine analytische Beschreibung digitaler Signale X und Y ergibt:

X=P cos/(t)-Qsintf(t)

(1) Y = P siny(t)+Qcosy(t) · ^v '

wobei:

<#(t) = Phase des empfangenen Informationssignals;

X und Y = digitale Signale, die aus einer unvollkommen kohärenten Demodulation entstanden sind und somit durch einen Restfehler in der Phase /(t) beeinträchtigt sind;

P = Grundband-Informationssignal;

Q = ein aus P mit Hilfe einer Linearumwandlung, die beispielsweise im Fall SSB-Modulation die Hilbert-Transformation ist, erhaltener Wert. Y wird außerdem erhalten, indem diese Transformation auf das Signal X angewandt wird.

Es wird definiert:

y(t) = auf der Grundlage des Informationssignals geschätzter Phasenfehler.

709826/07 59

Das theoretische Grundproblem besteht darin, von Zeitpunkt zu Zeitpunkt die Auswertung <f{t) des Parameters <f(t) , ausgehend von X und Y, zu erarbeiten. Ein solches Problem der Optimalauswertung ist in der technischen Literatur diskutiert worden (H. Kobayashy, IEEE Trans, on Comm. Techn. pp. 268-280, Juni 1971), daß das Kriterium der maximalen Wahrscheinlichkeit ausgewertet wird. Es wird ein theoretisches Ergebnis von schwieriger gerätetechnischer Darstellung erhalten, die durch Nährungslösungen ersetzt werden sollte, besonders in Bezug auf das System SSB.

Es seien:

X, Y = die Ausdrücke gemäß Gleichung (1), die eingangsseitig einer arithmetischen Korrektureinheit eingespeist werden;

X',Y¹ = die Signale am Ausgang der Korrektureinheit;

c = ein Signal, das ausgangsseitig an einer Entscheidungsvorrichtung erhalten wird, die eingangsseitig das korrekte Signal empfängt;

E = zeitlicher Mittelwert des nachfolgenden Ausdrucks.

Untersuchungen, die zur Erfindung geführt haben, ergaben den folgenden Algorithmus:

Um einen Schätzwert der Phase y(t) zu erhalten, ist es demnach notwendig, die zwei folgenden Operationen durchzuführen: das Signal c mit dem Signal Y¹ zu multiplizieren und den zeitlichen Mittelwert E dieses Produkts zu berechnen, der von einem geeigneten Filter, der entsprechend diesen Formeln aufgebaut ist, geliefert wird. Die Gleichung (2) faßt die Operationen zusammen, die zur Bestimmung von y(t) erforderlich sind.

Qualitativ gesehen, beruht der Algorithmus nach Gleichung (2) auf dem Unterschied der Korrelation, die in aufeinanderfolgenden Zeitspannen zwischen den empfangenen Informationssignalen (X¹, Y¹) und der gewünschten, auf die Phase p(t) des Trägers bezogenen Information existiert.

709826/0759

."* 4P ~

Ein Ergebnis, das formal der Gleichung (2) ähnelt, ist an sich bekannt geworden (E,D. Gibson - M.A. Coloyannides, ICC 1973 Seiten 2-31/2-38), jedoch ohne die notwenidge Darstellung der Methodik, die zum Erhalten des Ausdrucks geführt hat, und somit ohne jede praktische Anweisung, wie eine ihn verwirklichende Vorrichtung zu entwerfen ist. Eine im Rahmen der Untersuchungen, die zur Erfindung geführt haben, durchgeführte Weiterentwicklung der Gleichung (2) führt zu den folgenden beiden Algorithmen, die eine Vereinfachung der Gleichung (2) sind und infolgedessen eine einfachere gerätetechnische Darstellung erlauben, die Gegenstand der Erfindung ist. Unter Verwendung der bereits definierten Symbole können diese Algorithmen folgendermaßen ausgedrückt werden

jf(t) = E [sign (X¹ - c) . Y¹] (3)

fit) = E [sign (X¹ - c) . sign Y¹] (4)

wobei:

"sign" = Angabe, daß nur das Vorzeichen des Klammerausdrucks zu betrachten ist.

Bei insgesamt digitaler Darstellung, bei der die Größen durch Betrag und Vorzeichen angegeben werden, werden die durch "sign" in den Gleichungen (3) und (4) angegebenen Operationen einfach durch Verwendung des Vorzeichenbits der betrachteten Größe realisiert.

Es wird nun die sehr einfache gerätetechnische Darstellung der Gleichungen (3) und (4) im Vergleich zur Gleichung (2) klar. Ist einmal der Wert y(t) aus einer der Gleichungen (3) oder (4) erhalten worden, so wird die Wiederherstellung der Kohärenz der Demodulationsphase tf(t) dadurch erhalten, daß man an den Signalen X und Y die im folgenden angegebenen Operationen durchführt, die durch die Gleichungen zusammengefaßt werden können:

A A

X' = Xcosy(t) + Y sinf(t) ₍₅₎

Y⁹ = -Xsin y(t) +Y cosf(t)

Diese Operationen _e die? wie noch gezeigt wird? von einer arithmetischen Einheit Oh in Fig. 2 durchgeführt werden, entsprechen im

109828/0 759 ■

wesentlichen einer Beseitigung des Phasenfehlers, der durch eine Drehung der orthogonalen Bezugsachsen entstanden ist, auf die sich die Signale X und Y in Quadratur zueinander beziehen, und

zwar durch eine Drehung um einen Winkel gleich dem Wert Jf (t) .

Tatsächlich entsprechen die Gleichungen (5) dem bekannten Ausdruck für kartesische Bezugsänderungen, wenn, wie im vorliegenden Fall, der Bezug um einen Winkel gleich dem Winkel y(t) gedreht werden muß.

Es seien zunächst vor der Beschreibung der erfindungsgemäßen Vorrichtung zwei mögliche Einfügungen dieser Vorrichtung in die Schaltung eines Digitalsignalempfängers gezeigt, wobei jedes Einfügungsschema einer bestimmten Betriebsweise der Vorrichtung selbst entspricht, wie noch ausführlich dargelegt wird.

Die Schaltung nach Fig. 1A umfaßt einen üblichen Phasendemodulator DM, der auf der Basis eines von einem Oszillator OS erzeugten Bezugssignals eine quasikohärente Demodulation eines Signals r(t) durchführt, das den Empfänger erreicht. Ein Tiefpaßfilter PB empfängt das demodulierte Signal und beseitigt die höheren Harmonischen des vom Demodulator DM kommenden Signals. Das Signal wird weiterhin einem üblichen Analog-Digital-Umsetzer A/D eingespeist und von diesem an einen erfindungsgemäßen Phasenkorrektor CJ weitergegeben. Nach dem Phasenkorrektor CJ ist gegebenenfalls ein üblicher Entzerrer EQ eingefügt. Das vom Phasenkorrektor CJ kommende, eventuell entzerrte Signal wird einer üblichen Schwellen-Entscheidungsvorrichtung DC eingespeist, die ausgangsseitig den Schätzwert der übertragenen Zeichen abgibt« Die Schaltung umfaßt weiterhin einen möglichen Digitaldekoder DO von bekannter Art, der, wenn die Informationszeichen durch eine Leitungskodierung verarbeitet worden sind, beispielsweise eine Teil-Antwort-Kodierung, die oben beschriebenen Informationszeichen wiederherstellt. Über Verbindungen 1, 2 wird dis Information zum Phasenkorrektor CJ geleitet? der _g wi© noch beschrieben wird, von ihr dazu verwendet wird_ff die Phasenkorrekturopsrationesi durchzuführen,

709828/0759

Fig. 1A zeigt die Einfügung des Phasenkorrektors CJ in einen Empfänger, der bereits mit dem Demodulator DM der analogen Art ausgestattet ist, welcher ein quasikohärentes demoduliertes Grundbandsignal liefert. Der Phasenkorrektor CJ verbessert den Betrieb des Demodulators DM, indem er die vollständige Kohärenz wiederherstellt.

Die Schaltung nach Fig. 1B weist außer den auch in der Schaltung nach Fig. 1A vorhandenen Blöcken CJ, EQ, ED, DO und den Verbindungen 1 und 2 eine Schaltung CN auf, die am Signal r(t) Operationen des Abtastens und der Digitalumsetzung auf der Basis eines geeigneten Zeitsignals S1 durchführt. Schaltungen dieser Art sind an sich bekannt und betreffen nicht unmittelbar den Gegenstand der Erfindung.

Fig. 1B zeigt die Einfügung des Phasenkorrektors CJ in einen vollständig digitalisierten Empfänger. Hierin stellt CJ selbst die Demodulationsphasenkohärenz des empfangenen Signals her, beginnend von den aus dem modulierten Signal r(t) über die Schaltung CN abgenommenen Abtastungen.

Der Phasenkorrektor CJ umfaßt gemäß Fig. 2 ein übliches Transversal-Digitalfilter FT, das auf einer Verbindung 3 eintreffende digitalisierte Abtastungen einer Linearumwandlung unterwirft, die, wie gesagt, im speziellen Fall der SSB-Modulation eine Hilbert-Umwandlung ist; dem Filter FT ist eine Verzögerungsstrecke LR1 parallelgeschaltet, die die Laufzeitverzögerung des Filters FT ausgleicht. Die von der Verzögerungsstrecke LR1 über eine Verbindung 5 bzw. vom Filter FT über eine Verbindung 6 weitergegebene Information wird vorübergehend in Pufferspeichern B1 bzw. B2 gespeichert, die die Information ausgangsseitig auf Verbindungen 7 bzw. 8 wieder abgeben. Die Signale auf den Verbindungen 7 und 8 sind die Signale X bzw. Y gemäß Gleichung (1). Die Schaltungsblöcke FT, LR1, B1 und B2 werden durch ein Zeitsignal CK1 zeitgesteuert, das von einem üblichen Zeitgeber CK erzeugt wird.

709826/0759

Die Signale X, Y auf den Verbindungen 7 bzw. 8 werden in Verbindung mit weiterer Information, die über Verbindungen 9, 10 eintrifft, in einer arithmetischen Einheit UA, die in Verbindung mit Fig. 3 genauer beschrieben wird, so verarbeitet, daß ausgangsseitig von UA auf Verbindungen 4 bzw. 11 als Information die Signale X¹, Y¹ gemäß Gleichung (5) auftreten.

Die Verbindung 11 führt zu einem Verknüpfungsschaltnetz LA, das später im einzelnen unter Bezugnahme auf Fig. 4 beschrieben wird. An LA schließt sich ein Digitalfilter FN von an sich bekannter Bauart an, das schaltungstechnisch die nachfolgende Gleichung (6) verwirklicht, die eine Beziehung zwischen einem Eingangssignal V und einem von ihm erzeugten Ausgangssignal W folgendermaßen herstellt:

w(iT) = w [(ΐ-ΐ)τ] + K1V [ U-Dt] + k2{v[(x-dt] +

+ V [U-2)TJ] (6)

wobei:

iT = Zeitpunkt entsprechend einer ursprünglichen Zeitspanne T, die gleich der Periode des Signals CK1 ist;

K1, K2 = zwei Konstanten, die sich auf die Bandbreite und auf die Dämpfungskoeffizienten beziehen, die Charakteristiken der Rückkopplungsschleife sind; die Werte dieser Konstanten werden beim Entwurf der Vorrichtung festgelegt.

Die schaltungsmäßige Verwirklichung einer solchen Beziehung ist beim Entwurf eines Digitalfilters für den Fachmann durchführbar und eindeutig. Eine beispielsweise schaltungstechnische Verwirklichung wird später unter Bezugnahme auf Fig. 5 beschrieben.

Der vom Digitalfilter FN durchgeführte Filterungsvorgang gemäß Gleichung (6) umfaßt mit ausreichender Annäherung die mathematische Operation der zeitlichen Mittelung, die in den Gleichungen (3) und (4) mit E bezeichnet ist. Die Schaltungsblöcke LA, FN (Fig.2) haben also die Aufgabe, entweder Gleichung (3) oder Gleichung (4) schaltungstechnisch zu verwirklichen.

- 10 -

709826/0759

Eine Zwischenschaltung IB wird später im einzelnen unter Bezugnahme auf Fig. 3 beschrieben. An sie schließt sich ein Festwertspeicher RM an, der mit den Digitalwerten von trigonometrischen Sinus- und Cosinusfunktionen bespeichert ist, die, wie noch gezeigt wird, von der arithmetischen Einheit UA benötigt werden. Speicher mit trigonometrischer Information gehören an sich zum Stand der Technik.

Der Festwertspeicher RM wird an Adressen ausgelesen, die auf einer Verbindung 12 von der Zwischenschaltung IB unter Zeitsteuerung durch ein Zeitsignal CK2 kommen, das vom Zeitgeber CK erzeugt wird. Das Zeitsignal CK2 hat die doppelte Frequenz des Zeitsignals CK1.

Fig. 3 zeigt die arithmetische Einheit UA und die Zwischenschaltung IB im einzelnen. Demnach umfaßt UA zwei übliche, einander gleiche digitale Multiplizierer M1, M2, zwei übliche, einander gleiche digitale Addierer A1, A2, zwei übliche, einander gleiche Verzögerungsstrecken LR2, LR3 jeweils mit einer Verzögerungszeit von T/2, wobei, wie gesagt, T = Periode des Zeitsignals CK1 und zugleich Bitperiode, und einen Pufferspeicher B3, dem ein gleicher Pufferspeicher B6 in der Schaltung IB entspricht,- bei denen jeweils eine Zelle S für das Vorzeichenbit des gespeicherten Worts bestimmt ist. Die Schaltung IB umfaßt weiterhin zwei übliche Umschalter D1, D2 und einen üblichen Inverter IN, der das eingangsseitig empfangene Signal in einer booleschen Operation in sein 1-Komplement umwandelt. Ein weiterer boolescher Inverter IS in der Einheit UA invertiert das Vorzeichen des eingangsseitig empfangenen Digitalsignals.

Die in Fig. 3 dargestellten Schaltungen UA und IB arbeiten folgendermaßen:

Zur Durchführung der Vorschrift nach Gleichung (5) benötigt die

A A

Einheit UA die Werte von X, Y, siny(t), cosy(t). Die Werte von X und Y liegen eingangsseitig auf den Verbindungen 7 und 8 und die

709826/0759

Module der Werte siny(t), cosy(t) kommen vom Festwertspeicher RM über die Verbindung 9, den Pufferspeicher B3 und eine Verbindung 14 auf der Basis einer, wie noch gezeigt wird, von der Zwischenschaltung IB erzeugten und zum Festwertspeicher RM über die Verbindung 12 geleiteten Adresse. Die Vorzeichen von siny(t) und cosjf(t) kommen von der Zwischenschaltung IB über einen Leiter 10, die Zelle S des Pufferspeichers B3 und die Verbindung 14.

Zu Beginn einer zuerst betrachteten Periode T₁ des Taktsignals CK2 empfangen die Multiplizierer M1 und M2 gleichzeitig über die Verbindungen 7 und 8 die Werte der Signale X bzw. Y und über die Verbindung 14 beispielsweise den Wert siny(t) in Betrag und Vorzeichen. Während der Periode ΐ. multiplizieren die Multiplizierer M1 und M2 die empfangenen Werte miteinander und erzeugen so die Produkte Ysinjp(t) , Xsin/(t), die über die Verbindungen 15 bzw. 16 den AddierernA1, A2 zugeführt werden. Die gleichen Operationen werden während der folgenden Periode f_ von CK2 durchgeführt, jedoch mit den Werten cosy(t) anstelle von siny(t), so daß die Produkte Ycosy(t), Xcos^(t) erhalten werden. Die Produkte neuer Werte X1, Y1 von X und Y mit einem neuen Wert sin^₁ (t) von siny(t) werden während einer Periode T, erhalten. In einer Periode Ύ.

3 . 4

wird die gleiche Operation wie in V₃, jedoch mit dem Wert COSy₁ (t) anstelle von SInJp₁ (t) durchgeführt. In den folgenden Zeitspannen, nämlich den Perioden T_x., T_ct werden die selben Operationen mit den nächsten Werten von X, Y und y(t) durchgeführt, usw.

Die im Multiplizierer M1 während der Periode £. erzeugten Werte werden im Addierer A2 mit Werten addiert ₍ die im Multiplizierer M2 während der Periode T_n erzeugt worden sind. Die in M2 während T* erzeugten Werte werden im Addierer A1 mit Werten addiert, die von M1 während T₂ erzeugt worden sind, und zwar am Ende jeder Zeitspanne T, die einer Periode des Taktsignals CK1 entspricht, die, wie gesagt, zwei Perioden T des Taktsignals CK2 mißt. Diese Additionen der zu verschiedenen Zeiten erhaltenen Werte werden durch die Verzögerungsstrecken LR2, LR3 ermöglicht, die mit den Addierern A1 bzw= A2 in der in der Zeichnung dargestellten Weise

- 12 709826/0759

verbunden sind. Die Additionsoperationen werden in den Addierern A1, A2 zu jeder Zeitspanne T für neue Werte von X, Y und f(t) wiederholt.

Der Vorzeichen-Inverter IS, der nach der Verzögerungsstrecke LR2 eingesetzt ist, bewirkt das negative Vorzeichen (-) in der zweiten Zeile von Gleichung (5). Die in der Gleichung (5) angegebenen Signale X¹, Y¹ treten zu jeder Zeitspanne T an den Ausgängen der Addierer A2 bzw. A1 auf.

Der Pufferspeicher B6, der Inverter IN und die beiden Umschalter D1, D2 mit jeweils einem Eingang und zwei Ausgängen, die alle von bekannter Bauart sind, bilden zusammen die Zwischenschaltung IB, die folgendermaßen arbeitet:

Das vom Digitalfilter FN (Fig.2) ausgehende Signal, das in Betrag und Vorzeichen den Schätzwert f(t) der Demodulationsphase des empfangenen Signals r(t) darstellt, trifft am Pufferspeicher B6 über eine Verbindung 13 ein. In der Praxis kann der Pufferspeicher B6 aus einem üblichen Parallel/Parallel-Register bestehen, bei dem das Vorzeichenbit stets in einer gegebenen Zelle gespeichert wird, die in der Zeichnung mit-S angegeben ist. Das Vorzeichenbit läuft über einen Leiter 19 zum Umschalter D1, während die verbleibenden Bits, die den Betrag von y(t) darstellen, über eine Verbindung 20 gleichzeitig zum Umschalter D2 und zum Inverter IN geleitet werden.

Zu jeder Zeitspanne T wird aufgrund der Zeitsteuerung durch das Taktsignal CK1 in den Pufferspeicher B6 ein neuer Wert von if{t) in Betrag und Vorzeichen eingeschrieben. B6 wird zu jeder Periode t auf der Basis der Zeitsteuerung durch das Taktsignal CK2 ausgelesen. Der Inverter IN invertiert die Polarität der Bits des Betrags von y(t), die über die Verbindung 20 eintreffen, und gibt sie über eine Verbindung 21 an den Umschalter D2 weiter. Diese Inversion bewirkt, daß man automatisch vom Lesen der trigonometrisehen Funktionen des Winkels Jf (t) im Speicher RM auf das Lesen der

- 13 -

709 8 26/0759

trigonometrischen Funktionen des komplementären Winkels zu Jf(t) übergehen kann und so, ausgehend vom Wert des Winkels, Sinus- und Cosinusfunktionen er_hält.

Es ist ja bekanntlich, wenn einmal eine Entsprechung zwischen dem auf den ersten Quadranten begrenzten Veränderungsbereich des Betrags des Winkels y(t) und seiner Binärkodierung festgelegt ist, die Komplementierung der Winkel zu 90 einfach durch das 1-Komplement des den Betrag des Winkels darstellenden Binärworts zu erhalten.

Der Umschalter D1 ist mit seinem ersten Eingang ständig mit dem booleschen Wert "0" verbunden, der in Obereinstimmung mit dem positiven Vorzeichen gelegt ist, und, wie gesagt, mit seinem zweiten Eingang mit dem Leiter 19, der das Vorzeichen von y(t) führt. Der Umschalter D2 ist mit seinem ersten Eingang mit der Verbindung 20 verbunden, die das Wort des Betrags von <f{t) führt, und mit seinem zweiten Eingang mit der Verbindung 21 verbunden, die das gleiche Wort des Betrags führt, jedoch auf 1 komplementiert. Die beiden Umschalter D1 und D2 werden vom Taktsignal CK2 so zeitgesteuert, daß zu jeder Periode T ihre Ausgänge, die an den Leiter 10 bzw. die Verbindung 12 angeschlossen sind, alternierend mit ihrem ersten und ihrem zweiten Eingang verbunden sind.

Im ersten Fall, also wenn die Ausgänge von D1 und D2 auf den mit dem booleschen Pegel "0" verbundenen Eingang bzw. auf die Verbindung 20 gestellt sind, wird eine boolesche "0" zur Vorzeichenzelle S des Pufferspeichers B3 und das Wort des Betrags zum Festwertspeicher RM gesendet, wodurch der Wert cosy(t) mit positivem Vorzeichen erhalten wird. Im zweiten Fall, also wenn die Ausgänge von D1 und D2 auf die mit dem Leiter 19 bzw. der Verbindung 21 verbundenen Eingänge gestellt sind, wird das Vorzeichenbit, das sich in der Zelle S des Pufferspeichers B6 befindet, in die Zelle S des Pufferspeichers B3 übertragen und das auf 1 komplementierte Wort des Betrags wird zum Festwertspeicher RM gesendet, wodurch der Wert sinjf(t) mit dem gleichen Vorzeichen wie der Winkel jf(t) erhalten wird.

- 14 -

709826/0759

Das Verknüpfungsschaltnetz LA umfaßt gemäß Fig. 4 drei Pufferspeicher B4, B5 und B7, die vom Taktsignal CK1 getaktet werden. Die Speicher B4 und B7 haben jeweils einen Bereich S, in dem das Vorzeichenbit des gespeicherten Worts gespeichert wird. Die Schaltung umfaßt weiterhin einen algebraischen Addierer A3 von bekannter Bauart und eine übliche Extraktionsschaltung SN, die das Vorzeichen der eingangsseitig empfangenen Bitkonfiguration extrahiert. Weiterhin ist ein Exklusiv-ODER-Glied P1 vorhanden. Die Schaltung nach Fig. 4 arbeitet folgendermaßen:

Das auf der Verbindung 2 eintreffende Signal X¹ wird in Betrag und Vorzeichen über den Pufferspeicher B5 und eine Verbindung 17 zum Addierer A3 übertragen, der außerdem an seinem zweiten Eingang über die Verbindung 1 ein Signal S empfängt, das dem von der Entscheidungsschaltung DC (Fig.iA,1B) quantisierten Leitungssymbol entspricht. Der Addierer A3 addiert algebraisch die beiden empfangenen Signale entsprechend den in der Figur angegebenen Vorzeichen und gibt die Summe an die Extraktionsschaltung SN weiter, die ihrerseits über einen Leiter 18 die Angabe ihres Vorzeichens an das Glied PT abgibt.

Nach einer kurzzeitigen Speicherung In dem Pufferspeicher B4 wird der Betrag des auf der Verbindung 11 liegenden Signals Y¹ über eine Verbindung 24 zum Pufferspeicher B7 geleitet. Das in der Zelle S gespeicherte Vorzeichen wird über den Leiter 23 zum Glied P1 gesendet, das nach Durchführung der Exclusiv-ODER-Verknüpfung sein Ergebnis über den Leiter 25 zur Zelle S des Pufferspeichers B7 abgibt. Der Speicher B7 enthält also ein in Betrag und Vorzeichen vollständiges Wort, das aufgrund der beschriebenen Operationen dem Ausdruck zwischen eckigen Klammern in Gleichung (3) entspricht. Um den Klammerausdruck nach Gleichung (4) zu erhalten, genügt es, nur das einzige Vorzeichenbit des im Speicher B7 enthaltenen Worts zu berücksichtigen und das vom Leiter 30 ausgehende Signal anstelle des von der Verbindung 22 ausgehende! Signals zu extrahieren.

- 15 -

709826/0759

Das Digitalfilter FN (Fig.2) umfaßt gemäß Fig. 5 zwei Multiplizierer M3, M4 der gleichen Art wie die Multiplizierer M1, M2 in Fig. 3, sowie zwei aufaddierende Schaltungen AC1, AC2 (Fig.5) von an sich bekanntem Aufbau und einen üblichen Addierer A4. Die Schaltung, die aus Fig. 5 hervorgeht, stellt die Gleichung (6) dar, indem sie als rekursives Digitalfilter arbeitet. Im einzelnen wird das eingehende Signal, nämlich das Fehlersignal V, das vom Verknüpfungsschaltwerk LA (Fig.2) über eine Verbindung 22 eintrifft, im Multiplizierer M3 (Fig.5) mit einem Koeffizienten K1 multipliziert, der in Übereinstimmung mit Gleichung (6) erscheint. Gleichzeitig wird das Signal V in der aufaddierenden Schaltung AC1 integriert, zum Multiplizierer M4 über eine Verbindung 27 geleitet und in M4 mit dem Koeffizienten K2 multipliziert, der ebenfalls in Gleichung (6) erscheint. Anschließend addiert der Addierer A4 die von M3 und M4 über Verbindungen 26 bzw. 28 eintreffenden Signale und gibt das Ergebnis der Addition über eine Verbindung 29 der aufaddierenden Schaltung AC2 weiter. Es tritt also auf der Verbindung 13 das Signal W auf, das, wie schon dargelegt, dem Mittelwert E des Fehlersignals V auf der Eingangsverbindung 22 entspricht.

Es ist darauf hinzuweisen, daß im Fall, daß die Darstellung der Algorithmen gemäß Gleichung (4) anstelle von Gleichung (3) erfolgt, eine eingangsseitige Verbindung mit dem Verknüpfungsschaltwerk LA über den Leiter 30 anstatt über die Verbindung 22 genügen würde.

Die unter Bezugnahme auf die Figuren beschriebene Vorrichtung arbeitet folgendermaßens

Das Signal auf der Verbindung 3 (Fig.2) wird von der Verzögerungsstrecke LR1 und vom transversalen Filter FT in die beiden Signale X bzw. Y umgewandelt, die nach einer kurszeitigen Speicherung in den Pufferspeichern BI bzw. B2 über die

- 16 -

709826/0759

Leiter 7 bzw. 8 zu den Eingängen der arithmetischen Einheit UA gelangen. Die Einheit UA empfängt also, wie gesagt, sowohl das geeignet verzögerte Eingangssignal (X) als auch eine lineare Transformation (Y) des Eingangssignals. Im Fall der SSB-Modulation ist die lineare Transformation die Hilbert-Transformation.

Außer den Signalen X und* Y empfängt die arithmetische Einheit UA auch Rückkopplungssignale, die auf den Leitern 9 und 10 liegen und so auf die Signale X, Y einwirken sollen, daß die Signale X¹ und Y¹ entstehen, wie im Zusammenhang mit Fig. 3 beschrieben wurde.

Die Signale X', Y¹ entsprechen ihrerseits also den Signalen X bzw. Y, wenn diese von ihrem Phasenfehler befreit sind.

Das Signal X¹, das das wirksame Grundbandsignal bildet, das die übertragene Information trägt, wird durch den gestrichelt in Fig. 1A, 1B eingezeichneten Entzerrer EQ zur Verminderung der Verzerrung geeignet entzerrt. Jedenfalls wird nach dem möglicherweise enthaltenen Entzerrer das Signal X¹ durch die Entscheidungsvorrichtung DC so verarbeitet, daß der Schätzwert c der Leitungssymbole enthalten wird, die nach einer möglichen in einem gestrichelt eingezeichneten Dekoder DO erfolgenden Dekodierung die richtigen Nutzdaten darstellen. Beim beschriebenen Fall werden die Symbole c, die von der Entscheidungsschaltung DC über die Verbindung 1 kom-

- 17 -

709826/0759

men, zusammen mit dem Signal Y¹ auf der Verbindung 11 (Fig.2) zum Verknüpfungsschaltnetz LA geleitet. Ersichtlich wird das Signal Y' um eine entsprechende Zeit gemäß der Laufzeit verzögert, die für den möglicherweise eingeschalteten Entzerrer charakteristisch ist.

Das Verknüpfungsschaltnetz LA empfängt außerdem über die Verbindung 2 das Signal X¹, das möglicherweise entzerrt ist, und erzeugt, wie unter Bezugnahme auf Fig. 4 beschrieben wurde, ein Fehlersignal auf der Verbindung 22, dessen Mittelwert, wie beschrieben, vom Digitalfilter FN rechtzeitig berechnet wird, um ausgangsseitig auf der Verbindung 13 ein den Schätzwert des Phasenfehlers bildendes Signal zu erhalten. Dieser Schätzwert wird durch seine trigonometrische Darstellung als Sinus und Cosinus, die, wie dargestellt, durch den Festwertspeicher RM auf der Basis der von der Zwischenschaltung IB verarbeiteten Adressen erhalten wird, der arithmetischen Einheit UA eingespeist und bildet so die Rückkopplungssignale, die auf den Verbindungen 9, 10 liegen und für die Phasenkorrektur nötig sind.

Alle beschriebenen Operationsphasen werden in ihrem Zeitablauf vom Taktsignal CK1, das der Übertragungsperiode T entspricht, zeitgesteuert. Im Gegensatz hierzu dient die vom Taktsignal CK2 bewirkte Zeitsteuerung, wo erforderlich, innerhalb einiger Blöcke wie UA und RM entsprechend den beschriebenen Modalitäten für eine schnellere Taktung.

Der Aufbau des hier beschriebenen Phasenkorrektors eignet sich insbesondere für die leichte Anpassung an sehr unterschiedliche Arbeitsbedingungen. Der Phasenkorrektor führt im wesentlichen drei Grundfunktionen mit Hilfe dreier verschiedener Teile der Schaltungen aus: Die Funktion des Herstellens des Fehlersignals wird vom Verknüpfungsschaltnetz LA ausgeführt; die Funktion der zeitlichen Mittelung dieses Signals wird vom Digitalfilter FN ausgeführt; und die Funktion der Korrektur der Phase des eintreffenden Signals X wird von der arithmetischen Einheit UA ausgeführt. Bei speziellen

- 18 -709826/0759

Arbeitsbedingungen, bei denen beispielsweise die Phase in Bezug zu typischen Situationen sehr schnell oder sehr langsam schwankt, genügt es, nur die Blöcke LA und/oder FN an diese speziellen Bedingungen anzupassen, ohne daß die arithmetische Einheit UA geändert werden muß. Ersichtlich kann innerhalb des Rahmens von Systemen, die die Amplitudenmodulation verwenden, der erfindungsgemäße Phasenkorrektor in beliebiger Weise eingesetzt sein, solange die spezielle Art der verwendeten Modulation berücksichtigt wird und die Art der vom Filter FT durchgeführten Transformation entsprechend angepaßt wird. Der beschriebene Phasenkorrektor kann unabhängig von der Art der verwendeten Leitungskodierung arbeiten, solange diese nur linear ist, da Signale, die einer Phasenkorrektur bedürfen, verarbeitet werden, ohne daß dekodierte Symbole verlangt werden.

- Patentansprüche -- 19 -

70 9826/07 59

Leerseite

Claims

Patentansprüche

My Verfahren für die adaptive Phasenkorrektur bei der kohärenten Demodulation eines amplitudenmodulierten digitalen Einseitenband- oder Restseitenband-Signals auf der Basis des allein empfangenen Informationssignals, wobei die adaptive Korrektur an einem ersten Signal-, das das empfangene Datensignal ist, und an einem zweiten Signal, das das Quadratursignal des ersten Signals ist, durchgeführt wird, indem man das erste und das zweite Signal in ein drittes bzw. ein viertes Signal umwandelt, die beide vom Phasenfehler befreit sind, dadurch gekennzeichnet, daß man die Umwandlung mit Hilfe einer in Realzeit erfolgenden gegenseitigen Verarbeitung des ersten und des zweiten Signals

proportional/

(X,Y) mit einem Fehlerphasenauswertungssignal (y(t)) durchführt, das man über ein Korrelationsvorgehen erhält, das aus der Herstellung des Mittelwerts (E) des Produkts entweder des vierten Signals (Y¹) mit dem Vorzeichen der Differenz zwischen dem dritten Signal (X') und einem Signal (c) , das die auf das dritte Signal (X¹) bezogene Quantisierung der Leitungssymbole betrifft, oder des Vorzeichens des vierten Signals und des Vorzeichens der Differenz besteht.

2. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß zur Realisierung der gegenseitigen Verarbeitung eine erste Schaltung (UA) eine durch das dritte und das vierte Signal (X¹,Y¹) gesteuerte Rückkopplungsschleife verwendet und daß zur Bildung des Schätzwerts (y(t)) des Phasenfehlers eine zweite und eine dritte Schaltung (LA,FN) vorhanden sind, von denen die zweite Schaltung (LA) in Realzeit ein Fehlersignal (V) auf der Basis des gegebenenfalls entzerrten dritten Signals (X¹) und außerdem auf der Basis des vierten Signals (Y¹) und des Signals (δ) der quantisierten Symbole bestimmt und die dritte Schaltung (FN) den Mittelwert (E) des Fehlersignals (V) herstellt.

- 20 -

709826/0759

ORKSlNAL INSPECTED

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die . erste Schaltung (UA) aus folgenden Einzelschaltungen gebildet ist:

- einem ersten Multiplizierer (M1) und einem zweiten Multiplizierer (M2), die in Realzeit das Produkt der trigonometrischen Funktionen Sinus und Cosinus des Schätzwertsignals (y(t)) mit dem zweiten Signal (Y) bzw. dem ersten Signal (X) erzeugen;

- einem ersten Addierer (A1), der das vom ersten Multiplizierer (M1) ausgehende Signalprodukt und das vom zweiten Multiplizierer (M2) ausgehende Signalprodukt miteinander addiert, wobei das letztere Produkt durch eine erste Verzögerungsstrecke (LR2) um eine Zeitspanne (T/2) gleich der halben Periode (T) der Zeichenwiederholung verzögert ist und das Vorzeichen durch einen Inverter (IS) negiert ist;

- einem zweiten Addierer (A2), der das vom zweiten Multiplizierer (M2) ausgehende Signalprodukt und das vom ersten Multiplizierer (M1) ausgehende Signalprodukt, das in einer zweiten Verzögerungsstrecke (LR3) um eine Zeitspanne (T/2) gleich der halben Periode (T) der Zeichenwiederholung verzögert worden ist, miteinander addiert (Fig.3).

4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die zweite Schaltung (LA) im wesentlichen aus einem algebraischen Addierer (A3), der vom dritten Signal (X¹) das Signal (6) der guantisierten Zeichen subtrahiert, einer das Vorzeichen aus der durch diese Subtraktion gebildeten Differenz extrahierenden Schaltung (SN) und einer Verknüpfungsschaltung (P1) besteht, die zwischen dem aus dieser Schaltung (SN) extrahierten Vorzeichen und dem Vorzeichen des vierten Signals (Y¹) eine Exklusiv-ODER-Verknüpfung durchführt (Fig.4).

5. Vorrichtung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die dritte Schaltung (FN) aus einem ersten Multiplizierer CM3), der das Fehlersignal (V) mit einem ersten Koeffizienten (K1) multipliziert, einem zweiten Multiplizierer (M4),

- 21 _

709826/0759

der das selbe Fehlersignal (V), das zuvor in einer ersten aufaddierenden Schaltung (AC1) integriert worden ist, mit einem zweiten Koeffizienten (K2) multipliziert, einen Addierer (A4), der die vom ersten Multiplizierer (M3) und vom zweiten Multiplizierer (M4) ausgehenden Signale miteinander addiert, und einer zweiten aufaddierenden Schaltung (AC2), die die von der Addierschaltung (A4) ausgeheden Signale integriert, besteht (Flg.5).

6» Vorrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die erste, die zweite und die dritte Schaltung (UA,LA,FN) funktionell und operativ unabhängig voneinander sind.

7. Vorrichtung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Rückkopplungsschleife ein in Realzeit arbeitendes adaptives Korrektursystem darstellt.

8. Vorrichtung nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß sie sowohl in der Lage ist, die Phasenfehlerkorrektur bei der kohärenten Demodulation auszuführen, als auch, die Phasenfehlerkorrektur in einem bereits in quasikohärenter Weise demodulierten Signal durchzuführen.

709826/0 759