DE69629325T2 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE69629325T2
DE69629325T2 DE69629325T DE69629325T DE69629325T2 DE 69629325 T2 DE69629325 T2 DE 69629325T2 DE 69629325 T DE69629325 T DE 69629325T DE 69629325 T DE69629325 T DE 69629325T DE 69629325 T2 DE69629325 T2 DE 69629325T2
Authority
DE
Germany
Prior art keywords
semiconductor substrate
semiconductor
impurity concentration
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69629325T
Other languages
English (en)
Other versions
DE69629325D1 (de
Inventor
Yoshio Hitachinaka City Terasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of DE69629325D1 publication Critical patent/DE69629325D1/de
Application granted granted Critical
Publication of DE69629325T2 publication Critical patent/DE69629325T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, im Spezielleren einer Halbleitervorrichtung des selbst-löschenden Typs, wie eines GTO- (gate turn-off) Thyristors, eines SI- (static induction) Thyristors und eines IGBT- (insulated gate bipolar transistor) Leistungstransistors.
  • 2. Beschreibung des Standes der Technik
  • Eine Halbleitervorrichtung vom selbstlöschenden Typ, wie ein GTO-Thyristor, ein SI-Thyristor oder ein IGBT finden als Leistungshalbleitervorrichtung weitverbreitet Verwendung und werden in den folgenden Dokumenten beschrieben:
    • 1. Junichi Nishizawa: "High Power Vertical Type Junction FET having Triode Characteristics", Nikkei Electronics, 27. September 1971, S. 50–61
    • 2. J. Nishizawa, T. Terasaki und J. Shibata: "Field-Effect Transistor versus Analog Transistor (Static Induction Transistor)", IEEE Trans. on Electron Devic, ED-22(4), 185 (1975)
    • 3. J. Nishizawa und K. Nakamur: Physique Appliquee, T13, 725 (1978)
    • 4. J. Nishizwa und Y. Otsubo: Tech. Dig. 1980 IEDM, 658 (1980)
    • 5. J. Nishizawa, T. Ohmi, T. Sha und K. Mototani: Technological Report of the Electron and Communication Society, ED81-84 (1981)
    • 6. M. Ishidoh, et al.: "Advanced High Frequency GTO", Proc. ISPSd, 189 (1988)
    • 7. B. J. Baliga, et al.:"The Evolution of Power Device Technology" IEEE Trans. on Electron Device, ED-31, 1570 (1984)
    • 8. M. Amato, et al.: "Comparison of Lateral and Vertical DMOS Specific Onresistance", IEDM Tech. Dig. 736 (1985)
    • 9. B. J. Baliga: "Modern Power Device", John Wiley Sons, 350 (1987)
    • 10. N. Mitlehner, et al.: "A Novel 8 kV Light-Trigger Thyristor with Over Voltage Self Protection", Proc. ISPSD, 289 (1990)
  • Was die herkömmlichen Halbleitervorrichtungen vom selbstlöschenden Typ betrifft, ist vom GTO-Thyristor und vom SI-Thyristor bekannt, das sie eine eingebettete Gate-Struktur aufweisen, die erhalten werden kann, indem ein Gate-Bereich in einer Oberfläche eines Halbleitersubstrats ausgebildet wird und dann auf dieser Oberfläche eine Epitaxialschicht vorgesehen wird. Da das Epitaxialwachstum vom Substrat abhängig ist, weist die Epitaxialschicht, die auf der Oberfläche des Halbleitersubstrats ausgebildet ist, auf der im Voraus der Gate-Bereich bereitgestellt ist, bei solchen GTO-Thyristoren und SI-Thyristoren insofern einen Defekt auf, als sich das Kristallwachstum auf dem Gate-Bereich von jenem auf den anderen Abschnitten unterscheidet und keine gleichmäßige Verteilung der Verunreinigungskonzentration erzielt wird. Als Ergebnis ist es schwierig, eine Halbleitervorrichtung mit guten Eigenschaften zu erhalten. Da das Epitaxialwachstum ein relativ zeitaufwendiger Vorgang ist, verringert das außerdem den Durchsatz der Halbleitervorrichtung. Weiters besteht wieder ein anderes Problem darin, dass es wahrscheinlich ist, dass der Leitfähigkeitstyp der Epitaxialschicht in der Nähe des Gate-Bereichs umgekehrt wird. Um diese Probleme zu lösen, ist eine Struktur vom Oberflächen-Gate-Typ vorgeschlagen worden. Ein SI-Thyristor, der die Oberflächen-Gate-Typ-Struktur aufweist, kann jedoch keine große Sperrspannung aufweisen und verfügt daher nicht über eine große Sperrschicht. Demgemäß könnte der SI-Thyristor mit einer derartigen Struktur einen großen Strom nicht unterbrechen.
  • Wenn in einem GTO-Thyristor die Struktur vom Oberflächen-Gate-Typ eingesetzt wird, entsteht zusätzlich zu jenen, die im Fall von SI-Thyristoren erwähnt wurden, insofern ein weiteres Problem, als der Gate-Bereich keine hohe Verunreinigungskonzentration aufweisen kann. Das führt zu einer geringen Trägerabzugsgeschwindigkeit und einem großen Abschaltverlust, und somit kann beim GTO-Thyristor mit dieser Struktur keine hohe Frequenzeigenschaft erzielt werden.
  • Als Lösung für diese Probleme ist eine Struktur des gekerbten Gate-Typs vorgeschlagen worden. Diese Struktur wird gebildet, indem eine Rille auf einer Oberfläche eines Halbleitersubtrats ausgebildet wird und dann in einem Bodenabschnitt der Rille ein Gate-Bereich bereitgestellt wird. Es ist jedoch auch durch Trockenätzen schwierig, präzise eine tiefe Rille auszubilden, und das führt zu einer schlechten Durchbruchspannung. Es ist auch schwierig, bei dieser Struktur vom Kerben-Gate-Typ ein präzises spanabhebendes Bearbeiten durchzuführen.
  • Als weitere Lösung für die obengenannten Probleme hat die Anmelderin in der EPA-663.698 ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgeschlagen, das die Schritte des Ausbildens von Ausnehmungen oder Vertiefungen in einer Oberfläche eines ersten Halbleitersubstrats, das einem Leitfähigkeitstyp angehört, des Ausbildens von Gate-Bereichen, die dem entgegengesetzten Leitfähigkeitstyp angehören, an jedem Boden der Ausnehmungen durch Einbringen von Verunreinigungen von den Böden der Ausnehmungen, des Bereitstellens von Gate-Elektroden auf den jeweiligen Gate-Bereichen, und des Verbindens eines zweiten Halbleitersubstrats mit der Oberfläche des ersten Halbleitersubstrats umfasst. Halbleitervorrichtungen mit einer solchen verbundenen oder in Kontakt stehenden Struktur sind frei von verschiedenen Problemen, die durch Epitaxialwachstum verursacht werden. Spezifisch kann bei einem GTO-Thyristor, da ein Gate-Bereich ohne Schwierigkeit Verunreinigungen in einer hohen Konzentration umfassen kann, die Trägerabzugsgeschwindigkeit entsprechend erhöht werden, und somit kann die Hochfrequenzeigenschaft leicht erreicht werden. Da bei einem SI-Thyristor Gate-Bereiche mit einer hohen Verunreinigungskonzentration gleichmäßig in einem Halbleitersubstrat eingebettet sein können, weist der resultierende Thyristor insgesamt eine große Gate-Bereichfläche auf. Was einen IGBT mit Kontakt-Struktur betrifft, wird die Abkühlungseffizienz stark verbessert, da de Struktur es ermöglicht, dass der IGBT eine Kathode aufweist, die die gesamte Oberfläche eines Halbleitersubstrats bedeckt. Als Ergebnis ermöglicht der IGBT mit der verbundenen Struktur einen Fluss mit starkem elektrischem Strom.
  • Die Halbleitervorrichtung der verbundenen Struktur nach dem Vorschlag der Anmelderin, worin das erste und das zweite Halbleitersubstrat miteinander verbunden sind, bietet verschiedene Vorteile, wie oben erwähnt. Da jedoch der Verbindungsabschnitt zwischen den beiden Halbleitersubstraten einen relativ hohen elektrischen Widerstand aufweist, hat die Halbleitervorrichtung die Nachteile eines relativ großen Verbrauchs an elektrischer Leistung und Wärmeverlusts. Als Lösung für derartige Probleme kann daran gedacht werden, einen Bereich mit hoher Verunreinigungskonzentration in den einander gegenüberliegenden Oberflächen der beiden Halbleitersubstrate auszubilden, die miteinander zu verbinden sind. Da jedoch angrenzend an den Verbindungsabschnitt eine Gate-Struktur ausgebildet ist, erfordert das alleinige Ausbilden eines Bereichs mit hoher Verunreinigungskonzentration im Verbindungsabschnitt der Substrate, die eine Gate-Struktur bilden, Maskierungs-, Ätz- und Verunreinigungsdiffusionsverfahren, wodurch die Ausbeute und der Durchsatz verringert werden.
  • Weiters spielt bei einer dem Kaskaden-Typ angehörenden Halbleitervorrichtung, bei der Träger durch den Verbindungsabschnitt der beiden Halbleitersubstrate bereitgestellt werden, die Verbindungseigenschaft des Verbindungsabschnitts eine wichtige Rolle bei der Herstellung zufriedenstellender Vorrichtungen. Wenn die beiden Substrate nicht richtig miteinander verbunden sind, kann entweder keine ohmsche Strom-Spannungscharakteristik erzielt werden, oder der Verbindungswiderstand nimmt zu, wodurch es zu einem erhöhten Leistungsverlust und Wärmeverlust kommt.
  • Die US-A-4127863 offenbart einen Gate-Abschalt-Thyristor, bei dem ein Halbleiterwafer auf einer Vielzahl von Kathodenelektroden vorgesehen ist. Die Kathodenelektroden befinden sich auf mesa-geätzten Bereichen, wobei Gate-Elektroden an die Basen der mesa-geätzten Bereiche angrenzen. Der Halbleiterwafer wird auf seiner gegenüberliegenden Fläche von einer Gehäuseelektrode berührt und wirkt als Reihenwiderstand zwischen den Kathodenelektroden und der Gehäuseelektrode, wodurch eine Stromkonzentration in einzelnen Kathodenelektroden verhindert wird.
  • Die EP-A-425037 offenbart ein Verfahren zum Ausbilden einer Halbleitervorrichtung, bei der ein erster und ein zweiter Halbleiterkörper an jeweiligen Hauptflächen durch ein "Slice-bonding"- oder "Slice-wringing"-Verfahren aneinandergefügt sind, bei dem die Oberfläche poliert und zusammengefügt werden, ohne dass absichtlich Druck ausgeübt wird. Die Bindung zwischen ihnen wird durch eine Glühwärmebehandlung verstärkt. Die Oberflächen definieren ein Gleichricht-Verbindungsmuster in Form eines elektrisch leitenden Musters aus Metallsilizid in Rillen, das einen Schottky-Übergang zu zumindest einem der Körper bildet.
  • OFFENBARUNG DER ERFINDUNG
  • Demgemäß ist es ein primäres Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung von Halbleitervorrichtungen bereitzustellen, wodurch Halbleitervorrichtungen mit einer Struktur vom Kerb-Gate-Typ oder einer verbundenen Struktur mit einem vereinfachten Verfahren hergestellt werden können, und der elektrische Widerstand des verbundenen Abschnitts zwischen zwei Halbleitersubstraten deutlich verringert werden kann.
  • Durch das Verfahren gemäß vorliegender Erfindung ist es möglich, eine Halbleitervorrichtung bereitzustellen, die eine zufriedenstellende Verbindungseigenschaft, einen verringerten elektrischen Widerstand und eine ohmsche Strom-Spannungs-Charakteristik aufweist.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß vorliegender Erfindung ist in Anspruch 1 dargelegt.
  • Gemäß vorliegender Erfindung weist eines der beiden Halbleitersubstrate, die miteinander zu verbinden sind, eine erste Hauptfläche auf, die mit einem Bereich mit hoher Verunreinigungskonzentration im Wesentlichen über die gesamte Fläche ausgebildet ist. Die beiden Halbleitersubstrate werden miteinander durch eine Wärmebehandlung verbunden, so dass Verunreinigungen im Bereich mit hoher Verunreinigungskonzentration in einem Halbleitersubstrat durch Wärmediffusion in den Verbindungsabschnitt des anderen Halbleitersubstrat diffundiert werden, das mit einer Gate-Struktur ausgebildet ist. Als Ergebnis sind die Verbindungsabschnitte beider Substrate mit Bereichen mit hoher Verunreinigungskonzentration ausgebildet, ohne dass ein Maskierungs- oder Ätzverfahren notwendig wäre, was es ermöglicht, die Durchsatzleistung bei der Herstellung zu verbessern.
  • Weiters dient die Wärmediffusion von Verunreinigungen in einem Halbleitersubstrat zum anderen Halbleitersubstrat hin während des Verbindens der beiden Halbleitersubstrate nicht nur dazu, die Verbindungseigenschaft und die Verbindungsfestigkeit zu verbessern, sondern auch dazu, Vorrichtungen zu erhalten, die verringerten elektrischen Widerstand am Verbindungsabschnitt und eine ohmsche Strom-Spannungscharakteristik aufweisen. Wenn zwei Halbleitersubstrate zu verbinden sind, kann in Erwägung gezogen werden, beide Substrate mit jeweiligen Bereichen mit hoher Verunreinigungskonzentration zu versehen. Da der Bereich mit diffundierter Verunreinigung jedoch aber erhöhte Gitterdefekte aufweist, führt die Bildung von Bereichen mit hoher Verunreinigungskonzentration in beiden Substraten zu einer im Wesentlichen verdoppelten Gitterdefekt-Dichte, wodurch der elektrische Widerstand des Verbindungsabschnitts beträchtlich erhöht wird. Im Gegensatz dazu dient wie gemäß vorliegender Erfindung die Bildung von Bereichen mit hoher Verunreinigungskonzentration in nur einem Substrat dazu, die Gitterdefekt-Dichte im Wesentlichen um die Hälfte zu verringern und dadurch den elektrischen Widerstand weiter zu verringern. Als Ergebnis ist es möglich, nicht nur die Herstellungsschritte zu reduzieren, sondern auch die Eigenschaften der Vorrichtung weiter zu verbessern.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird die hochdotierte Halbleiterschicht des zweiten Halbleitersubstrats so ausgebildet, dass sie dem gleichen Leitfähigkeitstyp angehört wie ein Oberflächenbereich der ersten Hauptfläche des ersten Halbleitersubstrats, und eine Verunreinigungskonzentration aufweist, die höher als jene des Oberflächenbereichs der Hauptfläche des ersten Halbleitersubstrats ist. In diesem Fall liegt die Verunreinigungskonzentration der hochdotierten Halbleiterschicht vorzugsweise nicht unter 1 × 1017 Atom/cm3, mehr bevorzugt nicht unter 1 × 1018 Atom/cm3.
  • Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung wird die hochdotierte Halbleiterschicht des zweiten Halbleitersubstrat so ausgebildet, dass sie einem Leitfähigkeitstyp angehört, der jenem eines Oberflächenbereichs der ersten Hauptfläche des ersten Halbleitersubstrats entgegengesetzt ist, und eine Verunreinigungskonzentration aufweist, die höher ist als jene des Oberflächenbereichs der Hauptfläche des ersten Halbleitersubstrats. In diesem Fall liegt die Verunreinigungskonzentration der hochdotierten Halbleiterschicht vorzugsweise nicht unter 1 × 1019 Atom/cm3. Bei einer solchen Verunreinigungskonzentration der hochdotierten Halbleiterschicht kann die erste Hauptfläche des ersten Halbleitersubstrats mit einer Diffusionsschicht mit einem Leitfähigkeitstyp ausgebildet werden, der jedem des Substratkörpers des ersten Halbleitersubstrats entgegengesetzt ist.
  • Die hochdotierte Halbleiterschicht des zweiten Halbleitersubstrats kann durch ein beliebiges aus Ionenimplantationsverfahren, Wärmediffusionsverfahren, Epitaxialwachstumsverfahren und chemischem Dampfabscheidungsverfahren gebildet werden.
  • Gemäß wieder einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung ist die Verunreinigungskonzentration des Oberflächenbereichs der ersten Hauptfläche des ersten Halbleitersubstrats geringer als die zweite Verunreinigungskonzentration des Substratkörpers des zweiten Halbleitersubstrats. In diesem Fall werden aufgrund der Differenz der Verunreinigungskonzentrationen zwischen dem Substratkörper und dem Oberflächenbereich der ersten Oberfläche des ersten Halbleitersubstrats die Verunreinigungen der hochdotierten Verunreinigungsschicht des zweiten Halbleitersubstrats primär in die erste Hauptfläche des ersten Halbleitersubstrats getrieben.
  • Bei der nach dem erfindungsgemäßen Verfahren hergestellten Halbleitervorrichtung werden hochdotierte Verunreinigungsschichten auf beiden Seiten der Verbindungsfläche gebildet, so dass es möglich ist, eine Vorrichtung zu schaffen, die am Verbindungsabschnitt einen verringerten elektrischen Widerstand aufweist. Die Halbleitervorrichtung gemäß vorliegender Erfindung kann als SI-Thyristor, GTO-Thyristor, MOSFET und IGBT ausgeführt sein.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird nachstehend detaillierter unter Bezugnahme auf einige bevorzugte Ausführungsformen erklärt, die in den beiliegenden Zeichnungen gezeigt werden, in denen:
  • die 1A bis 1E schematische Schnittansichten sind, die die aufeinanderfolgenden Schritte einer bevorzugten Ausführungsform des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß vorliegender Erfindung zeigen;
  • die 2A bis 2D schematische Schnittansichten sind, die die aufeinanderfolgenden Schritte einer modifizierten Ausführungsform des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß vorliegender Erfindung zeigen;
  • die 3A, 3B und 3C schematische Schnittansichten sind, die Probedioden zeigen, die hergestellt wurden, um den Kontaktwiderstand am Verbindungsabschnitt des ersten und des zweiten Halbleitersubstrats zu bestätigen;
  • die 4A, 4B und 4C Graphen sind, die die Strom-Spannungscharakteristik der Probendioden der 3A, 3B bzw. 3C zeigen;
  • 5 ein Graph ist, der die Verunreinigungskonzentrationsverteilung nahe dem Verbindungsabschnitt der verbundenen Halbleitervorrichtung zeigt; die 6 bis 8 jeweils schematische Schnittansichten sind, die die verbundenen Halbleitervorrichtungen gemäß modifizierter Ausführungsformen der vorliegenden Erfindung zeigen; und
  • 9 eine schematische Schnittansicht ist, die eine modifizierte Ausführungsform des Verfahrens zur Herstellung der verbundenen Halbleitervorrichtungen gemäß vorliegender Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die 1A bis 1E sind schematische Schnittansichten, die die aufeinanderfolgenden Schritte einer bevorzugten Ausführungsform des Verfahrens zur Herstellung der Halbleitervorrichtungen gemäß vorliegender Erfindung zeigt, die die Herstellung von SI-Thyristoren betrifft.
  • Zunächst werden, wie in 1A gezeigt, ein erstes Halbleitersubstrat 10, das dem n– -Typ angehört, und ein zweites Halbleitersubstrat 20, das dem n+-Typ angehört, hergestellt. Das erste und das zweite Halbleitersubstrat 10, 20 weisen vorbestimmte Verunreinigungskonzentrationen auf, die beispielsweise in der Größenordnung von 1015 Atom/cm3 bzw. 1018 Atom/cm3 liegen können. Das erste Halbleitersubstrat 10 weist eine erste Hauptfläche 10a und eine zweite Hauptfläche 10b auf, die der ersten Hauptfläche 10a gegenüberliegt. Auf ähnliche Weise weist das zweite Halbleitersubstrat 20 eine erste Hauptfläche 20a und eine zweite Hauptfläche 20b auf, die der ersten Hauptfläche 20a gegenüberliegt. Die erste Hauptfläche 10a des ersten Halbleitersubstrats 10 ist mit einer Gate-Struktur ausgebildet. Bei der Ausbildung dieser Gate-Struktur werden, wie in 1B gezeigt, eine Vielzahl von Rillen 11a, 11b, 11c im ersten Halbleitersubstrat 10 in seiner ersten Hauptfläche 10a und parallel zueinander ausgebildet. In den Zeichnungen sind zwar drei Rillen dargestellt, aber die Anzahl der Rillen kann in Abhängigkeit von den erwünschten Eigenschaften der Vorrichtung bestimmt werden. Daraufhin wird über der gesamten ersten Hauptfläche 10a eine Wärmeoxidationsschicht ausgebildet, und Diffusionsschichten 12a, 12b, 12c, die dem entgegengesetzten Leitfähigkeitstyp (p-Typ) angehören und Gate-Bereiche bilden, werden auf den Bodenflächen der jeweiligen Rillen 11a, 11b, 11c ausgebildet, nachdem durch reaktives Ionenätzen Diffusionslöcher auf den Böden der Rillen 11a, 11b, 11c ausgebildet worden sind. Daraufhin wird, wie in 1C gezeigt, Hochglanzpolieren in Bezug auf die erste Hauptfläche 10a durchgeführt, um die SiO2-Schicht zu entfernen, die auf der ersten Hauptfläche 10a gebildet worden ist, und Gate-Elektroden 14a, 14b, 14c, die Wolfram umfassen, werden auf den jeweiligen Diffusionsschichten 12a, 12b, 12c gebildet. Wenn es notwendig oder wünschenswert ist, den Gate-Widerstand weiter zu senken, wird die SiO2-Schicht auf dem Boden einer jeden Rille teilweise entfernt.
  • Ionenimplantation wird in bezug auf die erste Hauptfläche 20a des zweiten Halbleitersubstrats 20 in ihrer Gesamtheit durchgeführt, um eine hochdotierte Halbleiterschicht 21 zu bilden, die dem n+-Typ angehört. Diese Implantation kann unter Einsatz von Antimon als Verunreinigung durchgeführt werden, wobei beispielsweise die Implantationstiefe von 1 nm bis 50 nm und die Verunreinigungskonzentration 1020 Atom/cm3 beträgt. Es versteht sich, dass die dem n+-Typ angehörende Halbleiterschicht 21 durch Wärmediffusionsverfahren gebildet werden kann. Die dem n+-Typ angehörende Halbleiterschicht 21 kann auch durch Epitaxialwachstumsverfahren oder chemisches Dampfabscheidungsverfahren ausgebildet werden.
  • Daraufhin werden, wie in 1D gezeigt, die erste Hauptfläche 10A des ersten Halbleitersubstrats 10 und die zweite Hauptfläche 20A des zweiten Halbleitersubstrats 20 durch eine Wärmebehandlung unter einer Wasserstoff- oder Stickstoffgas- oder Wasserdampfatmosphäre miteinander verbunden. Die Wärmebehandlung kann bei einer Temperatur einem Bereich von 400°C bis 1.200 °C durchgeführt werden. Die Wärmebehandlung kann auch unter der Ausübung von Druck von beiden Seiten der beiden Halbleitersubstrate 10, 20 durchgeführt werden. Der Druck kann im Bereich von 9,8 kPa bis 9,8 MPa (0,1 kg/cm2 bis 100 kg/cm2) liegen. Durch eine solche Wärmebehandlung werden die Verunreinigung der dem n+-Typ angehörenden Halbleiterschicht 21 in das erste Halbleitersubstrat 10 getrieben, wodurch im Verbindungsbereich der ersten Hauptfläche 10A des ersten Halbleitersubstrats 10 eine hochdotierte Diffusionsschicht 15 gebildet wird. Während dieser Wärmediffusion wird, wenn die Verunreinigungskonzentration des Oberflächenbereichs der ersten Hauptfläche des ersten Halbleitersubstrats 10 geringer als jene des Substratkörpers des zweiten Halbleitersubstrats 20, eine größere Menge an Verunreinigungen der dem n+-Typ angehörenden Halbleiterschicht 21 in das erste Halbleitersubstrat 10 eindiffundiert als in den Substratkörper des zweiten Halbleitersubstrats 20, so dass die dem n–-Typ angehörenden Verunreinigungen wirksam in das erste Halbleitersubstrat 10 getrieben werden können, wodurch es ermöglicht wird, in der ersten Hauptfläche 10A des ersten Halbleitersubstrats 10 eine Diffusionsschicht 15 mit einer zufriedenstellenden Verunreinigungskonzentration auszubilden.
  • Daraufhin wird, wie ebenfalls in 1D gezeigt, durch ein Wärmediffusionsverfahren die zweite Hauptfläche 10B des ersten Halbleitersubstrats 10 mit einer P+-Schicht 16 ausgebildet. Eine Metallschicht, die aus einem Metall mit einer hohen Schmelztemperatur, wie Wolfram oder Molybdän, besteht, wird dann als Anode 17 (erste Elektrode) auf der P+-Schicht 16 ausgebildet. Weiters wird die zweite Hauptfläche 20B des zweiten Halbleitersubstrats 20 einem Sputtern von Wolfram unterzogen, um eine Kathode 22 (zweite Elektrode) zu bilden. Indem die oben genannten aufeinanderfolgenden Schritte durchgeführt werden, wird ein SI-Thyristor fertiggestellt.
  • Die 2A bis 2D sind schematische Schnittansichten, die die aufeinanderfolgenden Schritte einer modifizierten Ausführungsform des Verfahrens zur Herstellung der Halbleitervorrichtungen gemäß vorliegender Erfindung zeigen. Aus Gründen der Zweckmäßigkeit werden gleiche Bezugszahlen verwendet, um in den 1A bis 1E gezeigte gleiche oder einander entsprechende Elemente zu bezeichnen.
  • Bei dieser Ausführungsform ist die erste Hauptfläche des ersten Halbleitersubstrats 10 mit Gate-Strukturen versehen. Andererseits ist die erste Hauptfläche des zweiten Halbleitersubstrats 20 in ihrer Gesamtheit einer Wärmediffusion unterzogen, um einen Bereich 21 mit hochdotierter Verunreinigungskonzentration zu bilden. Dann werden an Stellen, die den Gate-Strukturen des ersten Halbleitersubstrats 10 entsprechen, Rillen 30a, 30b, 30c in der ersten Hauptfläche des zweiten Halbleitersubstrats 20 ausgebildet, so dass die Gate-Strukturen in den Rillen 30a, 30b, 30c untergebracht sind, nachdem das erste und das zweite Halbleitersubstrat 10, 20 miteinander verbunden worden sind. Das Verbinden des ersten und des zweiten Halbleitersubstrats 10, 20 erfolgt durch eine Wärmebehandlung, die auf die oben genannte Weise durchgeführt wird. Diese Ausführungsform ist insofern besonders vorteilhaft, als die Gate-Strukturen auf einer ebenen Oberfläche des ersten Halbleitersubstrats 10 und somit durch ein erleichtertes Ausbildungsverfahren ausgebildet werden können.
  • Nachstehend erfolgt eine Erklärung des Kontaktwiderstands am Verbindungsabschnitt des ersten und des zweiten Halbleitersubstrats.
  • Siliziumsubstrate mit unterschiedlichen Verunreinigungskonzentrationen wurden hergestellt und durch die oben genannte Wärmebehandlung miteinander verbunden, um Diodenproben zu bilden, die dem Typ mit pn-Verbindung angehören, die in den 3A, 3B und 3C gezeigt werden.
  • Die in 3A gezeigte Probe gehört dem [N+] + [N– + P+]-Typ an und besteht aus einem ersten und einem zweiten Substrats. Das erste Substrat ist ein N+-Substrat 30 mit einer Verunreinigungskonzentration von 1 × 1018 Atom/cm3. Das zweite Substrat ist ein N–-Substrat 40 mit einer Verunreinigungskonzentration von 1 × 1014 Atom/cm3 und ist mit einer P+-Schicht auf jener Oberfläche versehen, die der Verbindungsfläche gegenüberliegt. Das N+-Substrat 30 und das N–-Substrat 40 sind miteinander verbunden, um eine Diode des Typs mit pn-Verbindung zu bilden. In diesem Fall wird eine Anode 31 auf der Oberfläche des N+-Substrats 30 ausgebildet, die der Verbindungsfläche gegenüberliegt, und eine Kathode 41 wird auf der P+-Schicht des N–-Substrat 40 ausgebildet.
  • Die in 3B gezeigte Probe gehört dem [N+] + [N+ + N– + P+]-Typ an und besteht aus einem ersten und einem zweiten Substrat. Das erste Substrat ist ein N+-Substrat 30 mit einer Verunreinigungskonzentration von 1 × 1018 Atom/cm3. Das zweite Substrat ist ein N–-Substrat 40 mit einer Verunreinigungskonzentration von 1 × 1014 Atom/cm3 und ist auf der Seite der Verbindungsfläche mit einer N+-Schicht versehen, die eine Verunreinigungskonzentration von 1 × 1020 Atom/cm3 aufweist, und auch mit einer P+-Schicht auf ihrer der Verbindungsfläche gegenüberliegenden Oberfläche. Das N+-Substrat 30 und die N+-Schicht des Substrats 40 werden miteinander verbunden, um einen Verbindungsabschnitt zu bilden. Auch in diesem Fall wird eine Anode 31 auf der Oberfläche des N+-Substrats 30 ausgebildet, die der Verbindungsfläche gegenüberliegt, und eine Kathode 41 auf der P+-Schicht des N–-Substrats 40 gebildet.
  • Die in 3C gezeigte Probe gehört dem [N+ + N–] + [N– + P+]-Typ an und besteht aus einem ersten und einem zweiten Substrat. Das erste Substrat ist ein N–-Substrat 30 mit einer Verunreinigungskonzentration von 1 × 1014 Atom/cm3 und wird auf der Seite der Kathode 31 mit einer N+-Schicht mit einer Verunreinigungskonzentration von 1 × 1020 Atom/cm3 versehen. Das zweite Substrat ist ein N–-Substrat 40 mit einer Verunreinigungskonzentration von 1 × 1014 Atom/cm3 und wird auf der Seite der Anode 31 mit einer P+-Schicht versehen. Das N+-Substrat 30 und das N–-Substrat 40 werden miteinander verbunden, um einen Verbindungsabschnitt zu bilden.
  • Für jede der Probendioden, die in den 3A, 3B und 3C gezeigt werden, wurde der Kontaktwiderstand gemessen. Zu diesem Zweck wurden die Probendioden jeweils an eine Gleichstromquelle angeschlossen und eine positive und eine negative Spannung daran angelegt, um die Strom-Spannungscharakteristik zu messen. Die Ergebnisse der Messung werden in den 4A, 4B und 4C gezeigt, worin die Ordinate den gemessenen Stromwert (mA) und die Abszisse die angelegte Spannung (V) angibt.
  • Die Charakteristik der [N+] + [N– + P+]-Diode von 3A wird in 4A dargestellt, die zeigt, dass der Stromwert bei einer Spannung nahe 0 V eine rasche Zunahme aufweist. Die Charakteristik der [N+] + [N+ + N– + P+]-Diode von 3B wird in 4B dargestellt, die ebenfalls zeigt, dass der Stromwert bei einer Spannung nahe 0 V eine rasche Zunahme aufweist. Die Charakteristik der [N+ + N–] + [N– + P+]-Diode von 3C wird in 4C dargestellt, die zeigt, dass der Stromwert bei einer Spannung nahe 0 V eine allmähliche Zunahme aufweist. In den Graphen der 4A, 4B und 4C entspricht die Neigung der Kurve dem Kontaktwiderstand am Verbindungsabschnitt der Dioden. Wie aus den Ergebnissen der Messung der Strom-Spannungscharakteristik erkennbar ist, führt das Verbinden von zwei N–-Substraten zu einer Zunahme des Kontaktwiderstands am Verbindungsabschnitt der Halbleitervorrichtung. Daher ist es, um den Kontaktwiderstand am Verbindungsabschnitt der Halbleitervorrichtung zu verringern, notwendig, dass zumindest eines der Substrate dem N+-Typ angehört und eine Verunreinigungskonzentration von nicht weniger als 1 × 1017 Atom/cm3, vorzugsweise nicht weniger als 1 × 1018 Atom/cm3 aufweist.
  • Nachstehend erfolgt eine Erklärung der Diffusion von Verunreinigungen durch Wärmebehandlung.
  • Die Diffusion von Verunreinigungen durch Wärmebehandlung wurde untersucht, indem eine Probe hergestellt wurde, die aus einem ersten und einem zweiten Substrat bestand. Das erste Substrat hat eine Verunreinigungskonzentration von 1 × 1018 Atom/cm3 und ist auf der Seite der Verbindungsfläche mit einer hochdotierten Verunreinigungsschicht mit einer Verunreinigungskonzentration von 1 × 1020 Atom/cm3 ausgebildet. Das zweite Substrat weist eine Verunreinigungskonzentration von 1 × 1018 Atom/cm3 auf und wird durch Wärmebehandlung mit dem ersten Substrat verbunden. Für diese Probe wurde die Verunreinigungskonzentrationsverteilung nahe dem Verbindungsabschnitt gemessen, und es erfolgte eine Analyse der Diffusion von Verunreinigungen durch die Wärmebehandlung. Das Ergebnis dieser Messung wird in 5 gezeigt, worin die Ordinate in logarithmischem Maßstab die Konzentration von Phosphor als Verunreinigungen zeigt und die Abszisse die Distanz (μm) von der Verbindungsfläche zeigt. Aus 5 ist zu entnehmen, dass durch die Diffusion von Verunreinigungen über die Dicke von etwa 1,5 μm von der Verbindungsfläche eine dünne Diffusionsschicht gebildet wird. Daher ist es durch die Durchführung einer Wärmebehandlung und das dadurch erfolgende Verbinden von zwei Substraten, von denen nur eines mit einer hochdotierten Verunreinigungsschicht ausgebildet ist, möglich, auf beiden Seiten der Verbindungsfläche hochdotierte Halbleiterschichten auszubilden, wodurch eine Halbleitervorrichtung mit geringem Kontaktwiderstand geschaffen wird.
  • 8 zeigt eine verbundene Halbleitervorrichtung gemäß einer modifizierten Ausführungsform der Erfindung, die auf eine GTO-Thyristor angewandt wird.
  • Der Thyristor besteht aus einem ersten Halbleitersubstrat 50 und einem zweiten Halbleitersubstrat 60, die einer Wärmebehandlung unterzogen und dadurch an der Verbindungsfläche 70 miteinander verbunden werden, sowie einer ersten Elektrode 71 in Form einer Anode, einer zweiten Elektrode 72 in Form einer Kathode und einer Gate-Struktur 80.
  • Wie in der Richtung von der Verbindungsfläche 70 zur ersten Elektrode 71 gesehen, umfasst das erste Halbleitersubstrat 50 in dieser Reihenfolge eine durch die Wärmebehandlung gebildete dünne Diffusionsschicht 51, eine dem n+-Typ angehörende Halbleiterschicht 52, eine dem p-Typ angehörende Halbleiterschicht 53, einen dem n–-Typ angehörenden Substratkörper 54 und eine dem p+-Typ angehörende Halbleiterschicht 55. Ebenso umfasst, wie in der Richtung von der Verbindungsfläche 70 zur zweiten Elektrode 72 gesehen, das zweite Halbleitersubstrat 60 in dieser Reihenfolge eine dem N++-Typ angehörende hochdotierte Verunreinigungsschicht 61 und einen dem N+-Typ angehörenden Substratkörper 62. Die dem p+-Typ angehörende Halbleiterschicht 55, die dem p-Typ angehörende Halbleiterschicht 53 und die dem n+-Typ angehörende Halbleiterschicht 52 des ersten Halbleitersubstrats 50 sowie die dem N++-Typ angehörende Verunreini gungsschicht 61 des zweiten Halbleitersubstrats 60 werden durch Wärmediffusionsverfahren gebildet. Die Gate-Strukturen 80 des ersten Halbleitersubstrats 50 können nach dem Ausbilden der oben genannten Schichten gebildet werden, indem durch Photolithographie, und Ätzverfahren Ausnehmungen ausgebildet werden, an den Innenflächen der Ausnehmungen Oxidationsfilme 81 ausgebildet werden, in den Oxidationsfilmen 81 selektiv Durchgangslöcher ausgebildet werden und in den Durchgangslöchern Aluminium-Gate-Elektroden 82 ausgebildet werden.
  • 7 zeigt eine verbundene Halbleitervorrichtung gemäß einer weiteren modifizierten Ausführungsform der Erfindung, die auf einen MOSFET angewandt wird.
  • Der MOSFET besteht aus einem ersten Halbleitersubstrat 50 und einem zweiten Halbleitersubstrat 60, die einer Wärmebehandlung unterzogen und dadurch an der Verbindungsfläche 70 miteinander verbunden werden, sowie aus einer ersten Elektrode 71 in Form einer Anode, einer zweiten Elektrode 72 in Form einer Kathode und Gate-Strukturen 80.
  • Wie in der Richtung von der Verbindungsfläche 70 zur ersten Elektrode 71 gesehen, umfasst das erste Halbleitersubstrat 50 in dieser Reihenfolge eine durch Wärmebehandlung gebildete dünne Diffusionsschicht 51, eine dem n+-Typ angehörende Halbleiterschicht 52, eine dem p-Typ angehörende Halbleiterschicht 53, eine dem n–-Typ angehörende Halbleiterschicht 56 und einen dem p+-Typ angehörenden Substratkörper 57. Ebenso umfasst, wie in Richtung von der Verbindungsfläche 70 zur zweiten Elektrode 72 gesehen, das zweite Halbleitersubstrat 60 in dieser Reihenfolge eine hochdotierte dem N++-Typ angehörende Verunreinigungsschicht 61 und einen dem N+-Typ angehörenden Substratkörper 62. Die Gate-Strukturen 80 des ersten Halbleitersubstrats 50 können gebildet werden, indem durch Photolithographie- und Ätzverfahren Ausnehmungen ausgebildet werden, auf den Umfangsflächen der Ausnehmungen Oxidationsfilme 81 ausgebildet werden und auf den Oxidationsfilmen 81 Gate-Elektroden 82 ausgebildet werden. Die dem n+-Typ angehörende Halbleiterschicht 52, die dem p-Typ angehörende Halbleiterschicht 53 und die dem n–-Typ angehörende Halbleiterschicht 56 des ersten Halbleitersubstrats 50 werden jeweils durch Epitaxialwachstumsverfahren gebildet.
  • 8 zeigt eine verbundene Halbleitervorrichtung gemäß einer weiteren modifizierten Ausführungsform der Erfindung, die auf einen IGBT angewandt wird.
  • Wie bei den Ausführungsformen der 6 und 7 besteht der IGBT gemäß dieser Ausführungsform aus einem ersten Halbleitersubstrat 50 und einem zweiten Halbleitersubstrat 60, die einer Wärmebehandlung unterzogen und dadurch an einer Verbindungsfläche 70 miteinander verbunden werden, sowie aus einer ersten Elektrode 71 in Form einer Anode, einer zweiten Elektrode 72 in Form einer Kathode und Gate-Strukturen 80.
  • Wie in der Richtung von der Verbindungsfläche 70 zur ersten Elektrode 71 gesehen, umfasst das erste Halbleitersubstrat 50 in dieser Reihenfolge eine durch Wärmebehandlung gebildete dünne Diffusionsschicht 51, eine dem n+-Typ angehörende Halbleiterschicht 52, eine dem p-Typ angehörende Halbleiterschicht 53, eine dem n–-Typ angehörende Halbleiterschicht 56 und einen dem n+-Typ angehörenden Substratkörper 57. Ebenso umfasst, wie in der Richtung von der Verbindungsfläche 70 zur zweiten Elektrode 72 gesehen, das zweite Halbleitersubstrat 60 in dieser Reihenfolge eine hochdotierte dem N++-Typ angehörende Verunreinigungsschicht 61 und einen dem N+-Typ angehörenden Substratkörper 62. Die Gate-Strukturen 80 des ersten Halbleitersubstrats 50 sind die gleichen wie jene der Ausführungsform von 7.
  • 9 ist eine schematische Schichtansicht, die eine modifizierte Ausführungsform des Verfahrens zur Herstellung des in 6 gezeigten GTO-Thyristors zeigt. In der vorliegenden Ausführungsform wird eine dem p-Typ angehörender Halbleiterschicht 53 durch ein Epitaxialwachstumsverfahren auf der Substratplatte 54 ausgebildet und wird mit der hochdotierten dem n-Typ angehörenden Verunreinigungsschicht 61 durch Wärmebehandlung verbunden, um eine dem n-Typ angehörende Diffusionsschicht 51 mit einer hohen Verunreinigungskonzentration entlang der Verbindungsfläche 7p zu bilden. In diesem Fall kann Diffusionsschicht 51 mit einer ausreichenden Dicke direkt gebildet werden, indem die Verunreinigungskonzentration der hochdotierten Verunreinigungsschicht 61 so eingestellt wird, dass sie 1 × 1019 Atom/cm3 beträgt. Die vorliegende Ausführungsform kann auf die Herstellung des MOSFET von 7 und des IGBT von 8 angewandt werden.
  • Aus der obigen detaillierten Beschreibung ist zu entnehmen, dass gemäß vorliegender Erfindung eines der beiden Halbleitersubstrate im Wesentlichen über seine gesamte Hauptfläche mit einer hochdotierten Verunreinigungsschicht versehen wird, das andere Halbleitersubstrat mit einer Gate-Struktur versehen wird und die beiden Halbleitersubstrate durch Wärmebehandlung miteinander verbunden werden, so dass die Verunreinigungen der hochdotierten Verunreinigungsschicht durch Wärmediffusion in den Verbindungsbereich des anderen Halbleitersubstrats eindiffundiert werden, was es ermöglicht, einen Stromdurchgang mit geringem Widerstand zu bilden, ohne das ein Maskierungs- oder Ätzvorgang erforderlich wäre, und dadurch der Durchsatz des Herstellungsverfahrens verbessert wird. Die vorliegende Erfindung dient dazu, die Verbindungseigenschaft des Verbindungsabschnitts und die Verbindungsfestigkeit zu verbessern und ermöglicht die Herstellung von Halbleitervorrichtungen mit verringertem Kontaktwiderstand und einer ohmschen Strom-Spannungscharakteristik.

Claims (20)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, die eine Gate-Struktur aufweist, folgende Schritte umfassend: das Herstellen eines ersten Halbleitersubstrats (10, 50), das einen Substratkörper mit einer ersten Verunreinigungskonzentration sowie eine erste und eine zweite Hauptfläche (10a, 10b) aufweist, die einander gegenüber liegen, und eines zweiten Halbleitersubstrats (20, 60), das einen Substratkörper mit einer zweiten Verunreinigungskonzentration sowie eine erste und eine zweite Hauptfläche (20a, 20b) aufweist, die einander gegenüber liegen; das Ausbilden einer Gate-Struktur (12a–c, 14a–c, 80) in der ersten Hauptfläche (10a) des ersten Halbleitersubstrats, das Ausbilden einer hochdotierten Halbleiterschicht (21, 61) mit einer dritten Verunreinigungskonzentration in der ersten Hauptfläche (20a) des zweiten Halbleitersubstrats, wobei die dritte Verunreinigungskonzentration höher ist als die zweite Verunreinigungskonzentration; und das Verbinden der ersten Hauptfläche (10a) des ersten Halbleitersubstrats (10, 50) mit der ersten Hauptfläche (20a) des zweiten Halbleitersubstrats (20, 60) und das Erwärmen des ersten und des zweiten Halbleitersubstrats (10, 20, 50, 60), um die Verunreinigungen in der hochdotierten Halbleiterschicht (21, 61) des zweiten Halbleitersubstrats in die erste Hauptfläche des ersten Halbleitersubstrats zu treiben, so dass in der Hauptfläche des ersten Halbleitersubstrats eine Diffusionsschicht (15, 51) ausgebildet wird, wobei die Diffusionsschicht (15, 51) eine vierte Verunreinigungskonzentration aufweist, die höher ist als die erste Verunreinigungskonzentration des Substratkörpers des ersten Halbleitersubstrats.
  2. Verfahren nach Anspruch 1, worin die hochdotierte Halbleiterschicht (21, 61) des zweiten Halbleitersubstrats so ausgebildet wird, dass sie dem gleichen Leitfähigkeitstyp angehört wie ein Oberflächenbereich (52) der ersten Hauptfläche des ersten Halbleitersubstrats (10, 50), und eine Verunreinigungskonzentration aufweist, die über jener des Oberflächenbereichs (52) der ersten Hauptfläche des ersten Halbleitersubstrats liegt.
  3. Verfahren nach Anspruch 2, worin die hochdotierte Halbleiterschicht (21, 61) des zweiten Halbleitersubstrats und der Oberflächenbereich (52) des ersten Halbleitersubstrats dem n-Typ angehören.
  4. Verfahren nach Anspruch 1, worin die hochdotierte Halbleiterschicht (61) des zweiten Halbleitersubstrats so ausgebildet wird, dass sie dem zu jenem eines Oberflächenbereichs (53) der ersten Hauptfläche des ersten Halbleitersubstrats (50) entgegengesetzten Leitfähigkeitstyp angehört und eine Verunreinigungskonzentration aufweist, die über jener des Oberflächenbereichs (53) der ersten Hauptfläche des ersten Halbleitersubstrats liegt.
  5. Verfahren nach Anspruch 4, worin die hochdotierte Halbleiterschicht (61) des zweiten Halbleitersubstrats dem n-Typ angehört und der Oberflächenbereich (53) des ersten Halbleitersubstrats dem p-Typ angehört.
  6. Verfahren nach Anspruch 2, worin die dritte Verunreinigungskonzentration der hochdotierten Halbleiterschicht (21) des zweiten Halbleitersubstrats (20) nicht unter 1 × 1017 Atom/cm3 liegt und die zweite Verunreinigungskonzentration des Substratkörpers des zweiten Halbleitersubstrats in der Größenordnung von 1 × 1016 Atom/cm3 liegt.
  7. Verfahren nach Anspruch 6, worin die dritte Verunreinigungskonzentration der hochdotierten Halbleiterschicht (21) des zweiten Halbleitersubstrats nicht unter 1 × 1018 Atom/cm3 liegt.
  8. Verfahren nach Anspruch 4, worin die dritte Verunreinigungskonzentration der hochdotierten Halbleiterschicht (61) des zweiten Halbleitersubstrats nicht unter 1 × 1019 Atom/cm3 liegt und die zweite Verunreinigungskonzentration des Substratkörpers des zweiten Halbleitersubstrats in der Größenordnung von 1 × 1016 Atom/cm3 liegt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, worin die hochdotierte Halbleiterschicht (21) des zweiten Halbleitersubstrats durch ein Ionenimplantationsverfahren gebildet wird.
  10. Verfahren nach einem der Ansprüche 1 bis 8, worin die hochdotierte Halbleiterschicht des zweiten Halbleitersubstrats durch ein Wärmediffusionsverfahren gebildet wird.
  11. Verfahren nach einem der Ansprüche 1 bis 8, worin die hochdotierte Halbleiterschicht des zweiten Halbleitersubstrats durch ein Epitaxialwachstumsverfahren gebildet wird.
  12. Verfahren nach einem der Ansprüche 1 bis 8, worin die Halbleiterschicht des zweiten Halbleitersubstrats durch ein chemisches Dampfabscheidungsverfahren gebildet wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, worin der Verbindungsschritt durch ein Erwärmungsverfahren unter Druck durchgeführt wird.
  14. Verfahren nach Anspruch 1, worin die erste Verunreinigungskonzentration des Oberflächenbereichs der ersten Hauptfläche des ersten Halbleitersubstrats geringer ist als die zweite Verunreinigungskonzentration des Substratkörpers des zweiten Halbleitersubstrats.
  15. Verfahren nach Anspruch 1, worin die dritte Verunreinigungskonzentration der Halbleiterschicht des zweiten Halbleitersubstrats um eine Größenordnung von nicht weniger als 1 × 102 höher ist als die zweite Verunreinigungskonzentration des Substratkörpers des zweiten Halbleitersubstrats.
  16. Verfahren nach Anspruch 1, worin das erste Halbleitersubstrat (10) einem ersten Leitfähigkeitstyp angehört und der Schritt des Ausbildens der Gate-Struktur die folgenden Unterschritte umfasst: das Ausbilden zumindest einer Ausnehmung (11a, 11b, 11c) in der ersten Hauptfläche (10a) des ersten Halbleitersubstrats; das Ausbilden einer Isolationsschicht am Boden der Ausnehmung; das Ausbilden eines Lochs in der Isolationsschicht und das selektive Ausbilden eines Halbleiterbereichs (12a, 12b, 12c) am Boden der Ausnehmung über das Loch, wobei der Halbleiterbereich dem anderen Leitfähigkeitstyp angehört, der dem ersten Leitfähigkeitstyp entgegengesetzt ist; und das Ausbilden einer Gate-Elektrode (14a, 14b, 14c) auf dem Halbleiterbereich (12a, 12b, 12c) des anderen Leitfähigkeitstyps.
  17. Verfahren nach Anspruch 1, worin der Schritt des Ausbildens der Gate-Struktur die folgenden Unterschritte umfasst: das Ausbilden zumindest einer Ausnehmung in der ersten Hauptfläche des ersten Halbleitersubstrats (50); das Ausbilden einer Isolationsschicht an einem Boden der Ausnehmung; und das Ausbilden eines Lochs in der Isolationsschicht und das selektive Ausbilden einer Gate-Elektrode (82) in diesem Loch.
  18. Verfahren nach Anspruch 1, worin der Schritt des Ausbildens der Gate-Elektrode die folgenden Unterschritte umfasst: das Ausbilden zumindest einer Ausnehmung in der ersten Hauptfläche des ersten Halbleitersubstrats (50), das Ausbilden einer Isolationsschicht (81) an einem Boden der Ausnehmung; und das selektive Ausbilden einer Gate-Elektrode (82) auf der Isolationsschicht.
  19. Verfahren nach Anspruch 1, worin das erste Halbleitersubstrat (10) einem ersten Leitfähigkeitstyp angehört und der Schritt des Ausbildens der Gate-Elektrode die Unterschritte des selektiven Ausbildens eines Halbleiterbereichs (12a, 12b, 12c) des anderen Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, auf der ersten Hauptfläche des ersten Halbleitersubstrats (10), und des Ausbildens einer Gate-Elektrode (14a, 14b, 14c) auf dem Halbleiterbereich auf dem ersten Halbleitersubstrat umfasst; und worin das Verfahren weiters die Schritte des Ausbildens einer Ausnehmung (30a, 30b, 30c) in der ersten Hauptfläche des zweiten Halbleitersubstrats (20) in ihrem der Gate-Struktur auf dem ersten Halbleitersubstrat entsprechenden Bereich und daraufhin des Durchführens des Verbindungsschritts und dadurch des Verbindens der ersten Hauptfläche des ersten Halbleitersubstrats mit der ersten Hauptfläche des zweiten Halbleitersubstrats umfasst.
  20. Verfahren nach Anspruch 1, worin die Halbleitervorrichtung ein SI-Thyristor ist und der Substratkörper des ersten Halbleitersubstrats (10) einem ersten Leitfähigkeitstyp angehört, weiters umfassend die Schritte des Ausbildens einer Halbleiterschicht (16) des anderen Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, in der ersten Hauptfläche des ersten Halbleitersubstrats, des Ausbildens einer ersten Hauptelektrode (17) auf der Halbleiterschicht (16) des ersten Halbleitersubstrats, und des Ausbildens einer zweiten Hauptelektrode (22) auf der zweiten Hauptfläche des zweiten Halbleitersubstrats (20).
DE69629325T 1995-02-08 1996-02-07 Halbleiterbauelement und Verfahren zu seiner Herstellung Expired - Fee Related DE69629325T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2041695 1995-02-08
JP2041695 1995-02-08

Publications (2)

Publication Number Publication Date
DE69629325D1 DE69629325D1 (de) 2003-09-11
DE69629325T2 true DE69629325T2 (de) 2004-07-15

Family

ID=12026441

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69629325T Expired - Fee Related DE69629325T2 (de) 1995-02-08 1996-02-07 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (2) US5841155A (de)
EP (1) EP0726594B1 (de)
DE (1) DE69629325T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19804192A1 (de) * 1998-02-03 1999-08-12 Siemens Ag Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
EP1372197A1 (de) * 2002-06-10 2003-12-17 ABB Schweiz AG Leistungshalbleiter mit variierbaren Parametern
DE102005024943B4 (de) * 2005-05-31 2009-11-05 Infineon Technologies Ag Soi-igbt

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4127863A (en) * 1975-10-01 1978-11-28 Tokyo Shibaura Electric Co., Ltd. Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast
CH670334A5 (de) * 1986-09-16 1989-05-31 Bbc Brown Boveri & Cie
JPH0272642A (ja) * 1988-09-07 1990-03-12 Nec Corp 基板の接続構造および接続方法
US5164218A (en) * 1989-05-12 1992-11-17 Nippon Soken, Inc. Semiconductor device and a method for producing the same
GB2237929A (en) * 1989-10-23 1991-05-15 Philips Electronic Associated A method of manufacturing a semiconductor device
US5183769A (en) * 1991-05-06 1993-02-02 Motorola, Inc. Vertical current flow semiconductor device utilizing wafer bonding
SE470226B (sv) * 1991-07-01 1993-12-06 Asea Brown Boveri GTO-tyristor jämte förfarande för framställning av en GTO- tyristor
JP2801127B2 (ja) * 1993-07-28 1998-09-21 日本碍子株式会社 半導体装置およびその製造方法
JPH0855978A (ja) * 1994-06-09 1996-02-27 Ngk Insulators Ltd 半導体装置およびその製造方法
JP3214987B2 (ja) * 1994-09-05 2001-10-02 日本碍子株式会社 半導体装置およびその製造方法
JP3277075B2 (ja) * 1994-09-07 2002-04-22 日本碍子株式会社 半導体装置およびその製造方法
US5493134A (en) * 1994-11-14 1996-02-20 North Carolina State University Bidirectional AC switching device with MOS-gated turn-on and turn-off control

Also Published As

Publication number Publication date
EP0726594A2 (de) 1996-08-14
DE69629325D1 (de) 2003-09-11
EP0726594B1 (de) 2003-08-06
US5956577A (en) 1999-09-21
EP0726594A3 (de) 1999-01-07
US5841155A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE102007023885B4 (de) Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben
DE69120305T2 (de) Mosfet mit Substrat-Source-Kontakt
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE69622295T2 (de) MIS-Anordnung und Verfahren zur Herstellung
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE69224740T2 (de) Vertikale halbleiteranordnung mit isoliertem gate und verfahren zu ihrer herstellung
DE69107949T2 (de) MOS-gesteuerter Thyristor und Verfahren zu dessen Herstellung.
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE19638439C2 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE69518787T2 (de) Statischer Induktionsthyristor und dessen Herstellungsverfahren
DE69314368T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Herstellungsverfahren
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE19919955A1 (de) Halbleitervorrichtung mit hoher Spannungsfestigkeit
DE3823270A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE19533956A1 (de) Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee