DE69604309T2

DE69604309T2 - Vorrichtung zur Dämpfung und Hervorheben eines Signals

Info

Publication number: DE69604309T2
Application number: DE69604309T
Authority: DE
Inventors: Mark C. Elbert; Mark A. Schultz
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1995-01-13
Filing date: 1996-01-10
Publication date: 2000-02-24
Anticipated expiration: 2016-01-11
Also published as: FR2729524B1; FR2729524A1; JP2973911B2; US5657097A; SG49587A1; EP0722247A1; EP0722247B1; JPH08274564A; DE69604309D1; KR100238989B1; KR960030667A

Description

Unterdrückungsschaltung und Anhebungs- bzw. Akzentuierschaltung

Die vorliegende Erfindung betrifft eine Anhebungs-/Einebnungsschaltung ('peaking/depeaking', Amplituden- bzw. Spitzenanhebung/-einebnung), welche beim Fernsehen eine Betonung der Konturen der Gegenstände eines Bildes oder im Gegenteil eine Verwischung bzw. Einebnung der Konturen gestattet. Näherhin betrifft die vorliegende Erfindung insbesondere eine Unterdrückungsschaltung ('coring'-Schaltung), welche dazu dient, eine Anhebung bzw. Akzentuierung zu vermeiden, falls der Pegel des zu verarbeitenden Signals zu schwach ist.
Fig. 1 zeigt ein Prinzipschema einer herkömmlichen Akzentuierungs-/Einebnungsschaltung nach dem Stande der Technik. In dieser Schaltung wird ein Signal Y, im allgemeinen das Luminanzsignal in einem Fernsehgerät, in einer Verzögerungsschaltung 10 einmal verzögert und in einer Verzögerungsschaltung 11 zweimal verzögert. Eine Schaltung 13 bildet ein Signal D2 gleich dem doppelten Betrag der Ausgangsgröße Y2 der Verzögerungsschaltung 10, verringert um das Signal Y und die Ausgangsgröße Y3 der Verzögerungsschaltung 11. Wie in Fig. 1 gezeigt, weist, wenn das Signal Y ein Rechteckimpuls ist, das Signal D2 zu Beginn des Rechteckimpulses einen negativen Impuls mit unmittelbar darauf folgendem positivem Impuls und am Ende des Rechteckimpulses einen positiven Impuls mit unmittelbar nachfolgendem negativem Impuls auf.
Das Signal D2 wird dem Eingang einer Dämpfungs- bzw. Abschwächungsvorrichtung 15, welche das Signal D2 mit einem Koeffizienten 0,125 multipliziert, und dem Eingang einer Dämpfungs- bzw. Abschwächungsvorrichtung 16 zugeführt, welche das Signal D2 mit einem Koeffizienten 0,375 multipliziert. Die Ausgangsgröße DP des Abschwächers 15 wird einer Subtraktionsvorrichtung 18 zugeführt, welche das Signal DP von der Ausgangsgröße des Abschwächers 16, die zuvor in einer Unterdrückungsschaltung 20 und in einer Multipliziervorrichtung 22 verarbeitet wurde, subtrahiert. Die Unterdrückungsschaltung 20 läßt an ihrem Ausgang P das Ausgangssignal der Dämpfungs- bzw. Schwächungsvorrichtung 16 nur durch, wenn es einen vorgegebenen, durch ein Signal C geregelten bzw. gesteuerten Pegel überschreitet. In der Multipliziervorrichtung 22 wird die Ausgangsgröße P der Unterdrückungsschaltung 20 mit einem mit Hilfe eines Signals G geregelten bzw. gesteuerten Koeffizienten multipliziert.
Die Ausgangsgröße der Subtraktionsvorrichtung 18 und das verzögerte Luminanzsignal Y2 werden einer Addiervorrichtung 24 zugeführt, welche das verarbeitete Signal Yp liefert.
Das Signal DP, welches das Einebnungs- bzw. Dämpfungssignal darstellt, wird permanent von dem Signal Y2 abgezogen, während das Signal P, welches das Anhebungs- bzw. Akzentuierungssignal darstellt, je nach dem der Multipliziervorrichtung 22 zugeführten Signal mehr oder weniger verstärkt und dem Signal Y2 zugefügt wird. Wenn der Multiplikationskoeffizient der Multipliziervorrichtung 22 kleiner als 1/3 ist, überwiegt die Subtraktion des Signals DP, und das Signal Yp weist, wie bei A dargestellt, progressiv abgestufte Anstiegs- und Abfallflanken (Vorder- und Hinterflanken) auf. Falls hingegen der Multiplikationskoeffizient der Multipli ziervorrichtung 22 größer als 1/3 ist, überwiegt die Zufügung des Signals P. Das Signal Yp weist dann, wie bei B gezeigt, eine Anstiegs-Vorderflanke auf, welcher ein negativer Impuls vorhergeht und ein Überschwung folgt, sowie eine abfallende oder Hinterflanke, welcher ein Überschwung vorhergeht und ein negativer Impuls folgt.
Bisher wurden die Funktionen des Prinzipschemas von Fig. 1 mittels Spannungs-Elementen, d. h. in Spannungsbetrieb arbeitenden Elementen, realisiert.
Ein Ziel der vorliegenden Erfindung ist die Schaffung einer Anhebungs- bzw. Akzentuierungs-/Einebnungs- bzw. Dämpfungsschaltung, und insbesondere einer Unterdrückungsschaltung, von besonders einfachem Aufbau.
Die Anmelderin hat erkannt, daß die Funktionen des Schaltschemas aus Fig. 1 in besonders einfacher Weise mittels einer mit Hilfe von Strom-Elementen, d. h. im Strombetrieb arbeitenden Elementen, realisierten Schaltungsstruktur erreicht werden können.
Die vorliegende Erfindung betrifft näherhin insbesondere eine Schaltung zur Unterdrückung schwacher Pegel eines Eingangssignals, welches ein Differenzstrom mit zwei in Gegenphase stehenden Komponenten ist. Die Schaltung weist auf: ein erstes Paar von durch ein und dieselbe Bezugsspannung vorgespannten Kaskoden-Transistoren zur Beaufschlagung von zwei entsprechenden ersten Widerständen mit einem ersten Bruchteil der Komponenten des Differenzstroms; ein zweites Paar von durch dieselbe Bezugsspannung vorgespannten Kaskoden-Transistoren zur Zufuhr eines zweiten Bruchteils der Komponenten des genannten Differenzstroms an einen Differenzstrom-Ausgang der Schaltung und an zwei entsprechende Zweige einer Differenzstufe, welche die Spannungen an den Anschlüssen der ersten Widerstände zugeführt erhält; sowie zwei Unterdrückungsstromquellen, welche jeweils zwei die Differenzstufe bildende Transistoren mit einem Speise- bzw. Versorgungspotential verbinden und die ihrerseits über einen zweiten Widerstand miteinander verbunden sind.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, daß das Verhältnis des Betrags des zweiten Widerstands und des Betrags der ersten Widerstände gleich dem Doppelten des Verhältnisses der ersten und zweiten Bruchteile ist.
Eine Anhebungs- bzw. Akzentuierungs-/Einebnungs- bzw. Dämpfungsschaltung gemäß der Erfindung umfaßt: die Unterdrükkungsschaltung; ein drittes Paar von durch die genannte Bezugsspannung vorgespannten Kaskoden-Transistoren zur Einprägung eines dritten Bruchteils der Komponenten des genannten Differenzstroms in einen Eingangszweig bzw. einen Ausgangszweig eines Stromspiegels; sowie eine Differenz- Multipliziervorrichtung, welcher eine Differenz-Multiplizierspannung und der Ausgangs-Differenzstrom der Unterdrückungsschaltung zugeführt wird, wobei zwei Ausgangszweige der Multipliziereinrichtung mit den entsprechenden Zweigen des Stromspiegels verbunden sind.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, daß der Eingangs-Differenzstrom der Unterdrückungsschaltung ausgehend von einer Eingangsspannung gebildet wird, wobei diese Spannung einmal verzögert und dieselbe Spannung zweimal verzögert wird, und daß die Schaltung eine Differenzstufe aufweist, welcher die Spannung über dem Ausgangszweig des Stromspiegels und die einmal verzögerte Eingangsspannung zugeführt werden, wobei die beiden Zweige dieser Differenzstufe jeweils mit dem Eingangs- bzw. dem Ausgangszweig des Stromspiegels verbunden sind. Die Spannung über dem Ausgangszweig des Stromspiegels bildet gleichzeitig das Ausgangssignal der Anhebungs- bzw. Akzentuierungs-/ Einebnungs- bzw. Dämpfungsschaltung.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, daß der Eingangs-Differenzstrom der Unterdrückungsschaltung von zwei Ausgangszweigen geliefert wird, die parallel zu zwei Differenzstufen angeschlossen sind, von welchen der einen die Eingangsspannung und die einmal verzögerte Eingangsspannung zugeführt wird und der anderen die einmal verzögerte Eingangsspannung und die zweimal verzögerte Eingangsspannung zugeführt wird.
Diese und weitere Ziele, Merkmale und Eigenschaften sowie Vorteile der vorliegenden Erfindung werden in der folgenden Beschreibung spezieller Ausführungsbeispiele, der keine einschränkende Bedeutung zukommen soll, anhand der beigefügten Zeichnungsfiguren im einzelnen erläutert; in der Zeichnung zeigen:
die bereits beschriebene Fig. 1 ein herkömmliches Prinzipschema nach dem Stande der Technik für eine Anhebungs-/ Einebnungsschaltung,
Fig. 2 eine Ausführungsform einer Unterdrückungsschaltung gemäß der vorliegenden Erfindung,
Fig. 3 eine Übertragungskennlinie, welche die Arbeitsweise der Schaltung aus Fig. 2 veranschaulicht,
Fig. 4 eine zusätzliche Schaltung, welche zusammen mit der Schaltung nach Fig. 2 eine Anhebungs- bzw. Akzentuierungs-/Einebnungs- bzw. Dämpfungsschaltung ergibt, sowie
Fig. 5 eine Ausführungsform einer Schaltung zur Er zeugung eines für die Schaltungen der vorliegenden Erfindung erforderlichen Stromsignals.
Gemäß der Erfindung ist das Signal D2 aus Fig. 1 ein Differenzstromsignal mit Komponenten D2+ und D2-. Auf der Grundlage dieses Signals D2+/D2- werden sämtliche anderen Signale in Form von Differenzströmen verarbeitet, bis zur Erzeugung der Ausgangsspannung Yp.
Fig. 2 veranschaulicht eine Ausführungsform einer Unterdrückungsschaltung. Tatsächlich ist es der spezielle Aufbau der Unterdrückungsschaltung gemäß der Erfindung, der eine bedeutsame Vereinfachung der Anhebungs- bzw. Akzentuierungs-/Einebnungs- bzw. Dämpfungsschaltung ermöglicht.
Ein Paar von PNP-Kaskoden-Transistoren Q1 und Q2 überführt einen Bruchteil des Differenzstroms D2-/D2+ in zwei Widerstände 30 und 31. Die Basiselektroden der Transistoren Q1 und Q2 werden durch eine konstante Bezugsspannung Vr vorgespannt. Den Transistoren Q1 und Q2 werden an ihren Emitteranschlüssen jeweils die Komponenten D2- bzw. D2+ zugeführt, ihre Kollektoranschlüsse sind über die Widerstände 30 bzw. 31 mit Masse GND verbunden.
Ein zweites Paar von PNP-Kaskoden-Transistoren Q3 und Q4 überführt einen Bruchteil des Differenzstroms D2-/D2+ in die Zweige einer aus zwei NPN-Transistoren Q5 und Q6 gebildeten Differenzstufe. Die Transistoren Q3 und Q4 sind bezüglich ihrer Emitter und ihrer Basen parallel zu den Transistoren Q1 und Q2 geschaltet. Die Kollektoranschlüsse der Transistoren Q5 und Q6 sind jeweils entsprechend mit den Kollektoren der Transistoren Q3 und Q4 verbunden und liefern die Komponenten P- bzw. P+ eines dem Signal P aus Fig. 1 entsprechenden Differenzstroms. Die Basisanschlüsse der Transistoren Q5 und Q6 sind mit den Kollektoren der Transistoren Q1 bzw. Q2 verbunden. Die Differenzstufe Q5, Q6 ist eine Stufe mit niedriger Verstärkung; hierzu sind die Emitter der Transistoren Q5 bzw. Q6 über Stromquellen 33 bzw. 34 mit Masse verbunden und durch einen Widerstand 36 miteinander. Der Strom Ic der Stromquellen 33 und 34, der einen mittels eines Signals C regel- bzw. steuerbaren Unterdrückungsstrom darstellt, bestimmt die Erstreckung des Bereichs der Unterdrückung für das Signal D2+/D2-, d. h. diejenige Amplitude des Signals D2+/D2-, unterhalb welcher die Ausgangsgröße P+/P- der Schaltung Null ist.
Ein Paar von PNP-Kaskoden-Transistoren Q7 und Q8 liefert einen Bruchteil des Differenzstroms D2-/D2+ als Differenzstrom DP-/DP+ entsprechend dem Signal DP in Fig. 1. Die Transistoren Q7 und Q8 sind bezüglich ihrer Basis- und ihrer Emitter-Anschlüsse parallel zu den Transistoren Q1 und Q2 geschaltet, und die Kollektoren dieser Transistoren Q7 und Q8 liefern die Komponenten DP- und DP+. Die Kaskoden-Transistoren Q1 bis Q4 und Q7, Q8 verteilen die Ströme der Komponenten D2- und D2+ in Abhängigkeit von den Dimensionierungen dieser Transistoren. So erhält man die Schwächungs- bzw. Dämpfungskoeffizienten der Abschwächer 15 und 16 aus Fig. 1, indem man die Transistoren Q3 und Q4 dreimal größer als die Transistoren Q7 und Q8 wählt und die Transistoren Q1 und Q2 viermal größer als die Transistoren Q7 und Q8. Die Relativabmessungen dieser Transistoren sind in Fig. 2 in Klammern angegeben.
Somit erhält man, wenn die Komponenten D2- bzw. D2+ den Wert 8(I-i) bzw. 8(I+i) besitzen (worin I ein konstanter Ruhestrom ist und i ein das Signal D2 wiedergebender variabler Strom ist), in den entsprechenden Kollektoren der Transistoren Q1 bis Q4 und Q7, Q8 die Ströme 4(I-i), 4(I+i), 3(I-i), 3(I+i), I-i bzw. I+i. Die Kollektorströme der Transistoren Q1 und Q2 erzeugen an den Anschlüssen der Wider stände 30 und 31 Spannungen. Die Differenz der Spannungen an den Anschlüssen der Widerstände 30 und 31 wird an die Anschlüsse des Widerstands 36 angelegt. Im Beispiel von Fig. 2 haben die Widerstände 30 und 31 einen Wert 3R und der Widerstand 36 einen Wert 8R. Mit diesen Beträgen stellt sich im Widerstand 36 ein Strom 31 ein, unter der Bedingung, daß dieser Strom 31 kleiner als der Strom Ic der Quelle 33 oder 34 ist. Der Kollektorstrom des Transistors Q5 hat dann den Wert Ic-3i und der Kollektorstrom des Transistors Q6 einen Wert von Ic+3i. Daraus ergibt sich, daß die Komponenten P- und P+ jeweils den Wert 31-Ic besitzen, unabhängig vom Betrag i; der Differenzstrom P+/P- beträgt Null, unabhängig vom Wert i. Diese Arbeitsweise erhält man in einem Bereich der 'Unterdrückung'.
Allgemein gesprochen, wird in dem Unterdrückungsbereich der Differenzstrom P+/P- annulliert, indem man das Verhältnis des Betrags des Widerstands 36 und des Betrags der Widerstände 30 und 31 gleich dem Doppelten des Verhältnisses der Abmessungen der Transistoren Q1 (oder Q2) und Q3 (oder Q4) wählt. Im entgegengesetzten Fall erhält man eine Änderung des Differenzstroms P+/P- mit positiver oder negativer Steigung.
Falls nunmehr der Strom 3i im Widerstand 36 den Betrag Ic zu übersteigen sucht (d. h. der Unterdrückungsbereich wird verlassen), kann der Überschuß nicht mehr durch die Stromquelle 33 absorbiert werden. Somit hat im Beispiel von Fig. 2 der Kollektorstrom des Transistors Q5 den Betrag Null, und der Kollektorstrom des Transistors Q6 stellt sich auf den Wert 21c ein, unabhängig davon, um wieviel der Strom i den Wert Ic/3 übersteigt. Dann stellt sich die Komponente P- auf den Wert 3(I-i) und die Komponente P+ auf den Wert 3(I+i)-2Ic ein.
Fig. 3 veranschaulicht die Änderung des Differenzstroms P+/P- in Abhängigkeit von dem Strom i. Zwischen den Werten -Ic/3 und Ic/3 des Stroms i (d. h. innerhalb des Unterdrückungsbereichs) ist der Strom P+/P- Null. Jenseits des Bereichs Ic/3 ändert sich der Strom P+/P- längs einer Geraden, welche die vertikale Achse in einem Punkt -2Ic schneidet. Unterhalb dem Wert -Ic/3 verhält sich der Strom P+/P- wie eine Gerade, welche die vertikale Achse in einem Punkt 2Ic schneidet.
Falls das Verhältnis des Betrags des Widerstands 36 und des Betrags der Widerstände 30 und 31 vom Doppelten des Verhältnisses der Abmessungen der Transistoren Q1 und Q3 (oder Q2 und Q4) verschieden ist, wird der Anstieg des Signals P+/P- im Unterdrückungsbereich positiv oder negativ, statt Null, was unerwünscht ist. Das Auftreten einer derartigen Änderung des Anstiegs ist in einer Schaltung gemäß der Erfindung bei einer Temperaturänderung oder bei einer Änderung der Herstellungstechnologie nicht zu erwarten, da die vorstehend erwähnten Verhältniswerte durch Schaltelemente der gleichen Art (Widerstände oder Transistoren) bestimmt werden, welche dieselben Änderungskennlinien in Abhängigkeit von der Temperatur oder von der Herstellungstechnologie besitzen. Außerdem lassen sich diese Verhältniswerte in integrierter Schaltungstechnologie in einfacher Weise genau erhalten.
Fig. 4 zeigt eine Ausführungsform einer Schaltung, welche zusammen mit der Schaltung nach Fig. 2 und mit deren Hilfe die Realisierung einer Anhebungs- bzw. Akzentuierungs-/Einebnungs- bzw. Dämpfungsschaltung gemäß der vorliegenden Erfindung gestattet. Die an den Kollektoren der Transistoren Q7 und Q8 abgenommenen Komponenten DP+ und DP- werden einem Eingangs- bzw. einem Ausgangszweig eines PNP-Transistoren Q9 und Q10 umfassenden Stromspiegels zugeführt. Die Emitter der Transistoren Q9 und Q10 sind mit einem hohen Speisepotential Vcc verbunden; die Kollektoren dieser Transistoren, welche den Eingangs- bzw. den Ausgangszweig des Spiegels bilden, sind über Stromquellen 40 bzw. 41 gleicher Größe mit Masse GND verbunden. Die Basis-Anschlüsse der Transistoren Q9 und Q10 sind miteinander und mit dem Kollektor des Transistors Q9 verbunden.
Die Komponenten P- und P+ werden in die beiden Vorspannzweige von zwei entsprechenden, eine Multipliziervorrichtung bildenden Differenzstufen eingeführt. Eine der Stufen weist zwei NPN-Transistoren Q11 und Q12 auf, die andere zwei NPN- Transistoren Q13 und Q14. Die Emitter der Transistoren Q11 und Q12, welchen die Komponente P- zugeführt wird, sind über eine Stromquelle 43 mit Masse GND verbunden. Die Emitter der Transistoren Q13 und Q14, welchen die Komponente P+ zugeführt wird, sind über eine Stromquelle 44 gleicher Größe wie die Quelle 43 mit Masse verbunden. Die Kollektoren der Transistoren Q12 und Q13 sind mit dem Potential Vcc verbunden, ihren Basen wird eine Komponente G+ einer Differenzsteuerspannung G+/G- zugeführt, welche den Multiplikationskoeffizienten der Multipliziervorrichtung bestimmt. Den Basis- Anschlüssen der Transistoren Q11 und Q14 wird die Komponente G- zugeführt, ihre Kollektoren sind mit dem Eingangszweig bzw. mit dem Ausgangszweig des Stromspiegels Q9, Q10 verbunden.
Mit dieser Schaltungskonfiguration erhält man über den Eingangs- und Ausgangszweigen des Stromspiegels Q9, Q10 die Differenz zwischen dem (von den Kollektoren der Transistoren Q11 und Q14 gelieferten) Differenzausgangsstrom der Multipliziereinrichtung und dem Differenzstrom DP+/DP-. Auf diese Weise werden die Funktionen der Multipliziereinrichtung 22 und der Subtraktionsvorrichtung 18 aus Fig. 1 realisiert.
Des weiteren wird die Ausgangsspannung Yp der Anhebungs- bzw. Akzentuierungs-/Einebnungs- bzw. Dämpfungsschaltung von einem Transistorfolger Q15 gebildet, dem an seiner Basis die Spannung des Ausgangszweigs des Stromspiegels Q9, Q10 (d. h. die Kollektorspannung des Transistors Q10) zugeführt wird. Der Kollektor des Transistors Q15 ist mit dem Potential Vcc verbunden, sein Emitter, welcher die Spannung Yp liefert, mit Masse über eine Stromquelle 46. Die Spannung Yp und eine Spannung Y2, welche dem verzögerten Signal Y2 in Fig. 1 entspricht, werden den Basis-Anschlüssen von Transistoren Q16, Q17 zugeführt, welche eine Differenzstufe geringer Verstärkung bilden. Die Emitter der Transistoren Q16 und Q17 sind über Stromquellen 48 bzw. 49 gleicher Größe mit Masse verbunden, und untereinander über einen Widerstand 50. Die Kollektoren der Transistoren Q16 bzw. Q17 sind mit dem Ausgangszweig bzw. dem Eingangszweig des Stromspiegels Q9, Q10 verbunden. Diese Differenzstufe realisiert die Funktion der Addiervorrichtung 24 in Fig. 1.
Um zu gewährleisten, daß die Transistoren Q7 und Q8 (Fig. 2) stets leitend sind, kann man zwischen den Transistoren Q9, Q10 und den Anschlüssen DP+, DP- (nicht dargestellte) NPN- Kaskoden-Transistoren anbringen, die durch die Spannung Vr vorgespannt werden. Dies gestattet gleichzeitig eine Trennung der Multipliziereinrichtung Q11 bis Q14 von den Transistoren Q7 und Q8, und damit eine Vorspannung der Multipliziereinrichtung auf eine verschiedene Spannung.
Fig. 5 zeigt eine Ausführungsform einer Schaltung zur Bildung des Differenzstroms D2+/D2-, ausgehend von den Spannungen Y, Y2 und Y3 in Fig. 1. Die Ausgangszweige der beiden Differenzstufen mit geringer Verstärkung sind parallel zueinander geschaltet und liefern die Komponenten D2+ bzw. D2-. Die eine der Stufen weist PNP-Transistoren Q18 und Q19 auf, deren Emitter über Stromquellen 52 bzw. 53 gleicher Größe mit dem Potential Vcc verbunden sind; untereinander sind die Emitter durch einen Widerstand 54 miteinander verbunden. Die andere Differenzstufe umfaßt PNP-Transistoren Q20 und Q21, deren Emitter über Stromquellen 56 bzw. 57 gleicher Größe wie die Stromquellen 52 und 53 mit dem Potential Vcc verbunden sind, und miteinander über einen Widerstand 58 gleicher Größe wie der Widerstand 54. Die Kollektoren der Transistoren Q18 und Q21 liefern die Komponente D2+ und die Kollektoren der Transistoren Q19 und Q20 die Komponente D2-. Den Basisanschlüssen der Transistoren Q18 und Q21 werden die Spannungen Y bzw. Y3 zugeführt, die Basis-Anschlüsse der Transistoren Q19 und Q20 erhalten beide die Spannung Y2 zugeführt.
Eine vollständige Anhebungs- bzw. Akzentuierungs-/Einebnungs- bzw. Dämpfungsschaltung gemäß der vorliegenden Erfindung auf der Grundlage von in Strombetrieb arbeitenden Elementen umfaßt ungefähr 55 Transistoren und 41 Widerstände, während eine Schaltung nach dem Stande der Technik unter Verwendung von im Spannungsbetrieb arbeitenden Elementen, die zudem nicht die Funktion der Einebnung bzw. Dämpfung umfaßt, ungefähr 75 Transistoren und 48 Widerstände aufweist.

Claims

1. Schaltung zur Unterdrückung schwacher Pegel eines Eingangssignals (D2),

dadurch gekennzeichnet, daß das Eingangssignal ein Differenzstrom mit zwei in Gegenphase stehenden Komponenten (D2+, D2-) ist und daß die Schaltung umfaßt:

- ein erstes Paar von durch ein und dieselbe Bezugsspannung (Vr) vorgespannten Kaskoden-Transistoren (Q1, Q2) zur Beaufschlagung von zwei entsprechenden ersten Widerständen (30, 31) mit einem ersten Bruchteil der Komponenten des Differenzstroms;

- ein zweites Paar von durch dieselbe Bezugsspannung vorgespannten Kaskoden-Transistoren (Q3, Q4) zur Zufuhr eines zweiten Bruchteils der Komponenten des genannten Differenzstroms an einen Differenzstrom-Ausgang (P+/P-) der Schaltung und an zwei entsprechende Zweige einer Differenzstufe (Q5, Q6), welche die Spannungen an den Anschlüssen der ersten Widerstände zugeführt erhält; sowie

- zwei Unterdrückungsstromquellen (33, 34), welche jeweils zwei die Differenzstufe bildende Transistoren (Q5, Q6) mit einem Speise- bzw. Versorgungspotential (GND) verbinden, und die ihrerseits über einen zweiten Widerstand (36) miteinander verbunden sind.

2. Unterdrückungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Verhältnis des Betrags des zweiten Widerstands (36) und des Betrags der ersten Widerstände gleich dem Doppelten des Verhältnisses der ersten und zweiten Bruchteile ist.

3. Amplituden- bzw. Spitzenanhebungs-/-einebnungsschaltung,

dadurch gekennzeichnet, daß sie umfaßt:

- eine Unterdrückungsschaltung gemäß Anspruch 1;

- ein drittes Paar von durch die genannte Bezugsspannung (Vr) vorgespannten Kaskoden-Transistoren (Q7, Q8) zur Einprägung eines dritten Bruchteils der Komponenten des genannten Differenzstroms in einen Eingangszweig bzw. einen Ausgangszweig (Q9, Q10) eines Stromspiegels; sowie

- eine Differenz-Multipliziervorrichtung (Q11 - Q14), welcher eine Differenz-Multiplizierspannung (G+, G-) und der Ausgangs-Differenzstrom (P+, P-) der Unterdrückungsschaltung zugeführt wird, wobei zwei Ausgangszweige der Multipliziereinrichtung mit den entsprechenden Zweigen des Stromspiegels verbunden sind.

4. Amplituden- bzw. Spitzenanhebungs-/-einebnungsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Eingangs-Differenzstrom (D2+, D2-) der Unterdrückungsschaltung ausgehend von einer Eingangsspannung (Y) gebildet wird, wobei diese Spannung einmal verzögert (Y2) und dieselbe Spannung zweimal ver zögert wird (Y3), und daß die Schaltung eine Differenzstufe (Q16, Q17) aufweist, welcher die Spannung über dem Ausgangszweig des Stromspiegels (Q9, Q10) und die einmal verzögerte Eingangsspannung (Y2) zugeführt werden, wobei die beiden Zweige dieser Differenzstufe jeweils mit dem Eingangs- bzw. dem Ausgangszweig des Stromspiegels verbunden sind und die Spannung über dem Ausgangszweig des Stromspiegels gleichzeitig das Ausgangssignal (Yp) der Amplituden- bzw. Spitzenanhebungs-/-einebnungsschaltung darstellt.

5. Amplituden- bzw. Spitzenanhebungs-/-einebnungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Eingangs-Differenzstrom (D2+, D2-) der Unterdrückungsschaltung von zwei Ausgangszweigen geliefert wird, die parallel zu zwei Differenzstufen angeschlossen sind, von welchen der einen die Eingangsspannung (Y) und die einmal verzögerte Eingangsspannung (Y2) zugeführt wird und der anderen die einmal verzögerte Eingangsspannung (Y2) und die zweimal verzögerte Eingangsspannung (Y3) zugeführt wird.