-
HINTERGRUND
DER ERFINDUNG
-
1. Gebiet
der Erfindung
-
Die
vorliegende Erfindung betrifft einen Desynchronizer für Hochgeschwindigkeits-Telekommunikationssignale.
Insbesondere betrifft die Erfindung eine Vorrichtung zur Erzeugung
eines strukturierten (ungapped) E4-(DS4NA-)Signals aus der unstrukturierten
(gapped) Datenkomponente eines STM-1-(STS-3C-)Nutzlast-Signals.
-
2. Stand der
Technik
-
Im
Telekommunikations-Netz, das die Vereinigten Staaten und die übrige Welt
versorgt, vollzieht sich gegenwärtig
eine Entwicklung von der analogen zur digitalen Übertragung, mit der ein ständig wachsender
Bedarf an Bandbreite einhergeht. Bei dieser Entwicklung haben sich
Glasfaserkabel als äußerst nutzbringend
erwiesen und Kupferkabel von fast jeder Anwendung verdrängt, von
Fernverbindungskabeln bis hin zu Anlagen zur Netzanbindung von Teilnehmern.
Glasfaserkabel sind nämlich
in der Lage, bei geringerer Dämpfung
wesentlich mehr Informationen zu transportieren als Kupferkabel.
-
Während Glasfaserkabel
im Telekommunikationsbereich zukunftsweisend sind, existiert derzeit noch
ein ganzes Telekommunikationsnetzwerk, das sich aus verschiedenartigen
Kabeltypen zusammensetzt, das durch Ausrüstungsgegenstände verschiedener
Entwicklungsstufen instand gehalten wird und nach unterschiedlichen Übertragungsprotokollen funktio niert,
die nebeneinander bestehen. Obwohl letztendlich ältere Protokolle, Kabeltypen
und Ausrüstungsgegenstände allmählich ausrangiert
werden, ist es im Augenblick noch notwendig, dass alle alten und
neuen Protokolle, Ausrüstungsgegenstände und Übertragungsleitungen
miteinander so kompatibel wie möglich
sind. Zum Beispiel sollte in einem Kabel-System jedes Signal mit einem beliebigen
anderen Signal verknüpfbar
sein. Um dies zu erreichen, genügt
es nicht, Signale einfach von niedrigeren zu höheren Übertragungsraten und vice versa
zu multiplexen. Zusätzlich
zu einer Mux/Demux-Funktion müssen
Operationen zur Umwandlung des Signalformats geleistet werden, bevor
Signale miteinander verknüpft
werden können.
Ein DS-4NA-Signal kann beispielsweise nicht ohne weiteres mit einem STS-3C-Signal
verknüpft
werden, weil beide unterschiedliche Geschwindigkeiten (das STS-3C-Signal 155,52
Mb/sec ± 4.6
ppm und das DS-4NA-Signal 199,264 Mbit/sec ± 20 ppm) und unterschiedliche Multiplexing-Formate
aufweisen. Folglich erfordert die Umwandlung eines DS-4NA- oder
E4-Signals in ein STS-3C- oder STM-1-Signal das Einbringen von Overhead-Bytes,
Stuff, Kontrollinformationen, etc., die durch eine erhöhte Datengeschwindigkeit
zugeführt
werden. Beim Zurückholen
des DS-4NA- oder E4-Signals vom STS-3C-Signal, in dem es transportiert
wird, müssen
die Overhead-Bytes, der Stuff, die Kontrollinformationen, etc.,
wie in 1 nach Stand der Technik dargestellt, aus dem
STS-3C-Signal herausgezogen werden, wodurch sie Lücken im
Takt des herausgelösten
DS-4NA-Signals hinterlassen, aus dem wieder ein strukturiertes,
langsameres DS-4NA-Signal erzeugt werden muss.
-
Wie
aus 1 hervorgeht, befinden sich in jeder zweihundertundsiebzig
Bytes umfassenden Reihe eines STS-3C-Signals neun Transport Overhead(TOH)-Bytes
und ein Pfadkopfteil-Byte, die typischerweise aus dem Datensignal
entfernt werden. Wie in 2 dargestellt, befinden sich
unter den verbleibenden zweihundertundsechzig Bytes dreizehn Fixed
Stuff-Bytes (RRRRRRRR), die mit "Y" gekennzeichnet sind
und entfernt werden müssen,
fünf Bytes,
die mit "X" gekennzeichnet sind
und ein Stuff Control-Bit (C) enthalten, fünf Fixed Stuff-Bits (R) sowie
zwei Overhead Communications-Bits, die entfernt werden müssen, und
ein Byte, das mit "Z" gekennzeichnet ist
und fünf
Nutzlast-Bits (1), ein Stuff-Möglichkeits-Bit
(S) und ein Fixed Stuff-Bit (R) enthält. Aus dem "Z"-Byte werden entweder ein oder zwei
Bits entfernt, was davon abhängt,
ob das Stuff-Möglichkeits-Bit
(S) des jeweiligen Signals Daten oder Stuff enthält. Die Information, ob es
sich bei Bit (S) um ein Stuff- oder Datensignal handelt, wird von
den Stuff-Kontrollsignalen (C) erhalten, die zu den "X" Bytes gehören. Einzelheiten über das STS-3C
Frame-Format und die Mittel, die verwendet werden, um den Overhead,
Stuff und die Kontrollinformationen aus dem STS-3C-Signal zu entfernen, sind
für die
vorliegende Erfindung nicht besonders relevant, können jedoch
in den folgenden, früher
erschienenen Unterlagen zum Stand der Technik eingesehen werden:
Bellcore TR-NWT-000253; ANSI-T1.105-1991;
und ITU (einst CCITT) Empfehlung G.709. Relevant ist, dass das Datensignal,
das von der Funktion empfangen wird, die den Overhead, Stuff und
die Kontrollinformationen vom STS-3C-Signal entfernt, ein stark
unstrukturiertes Datensignal mit tausend, neunhundert, vierunddreißig oder
fünfundreißig Datenbits
pro Reihe bei einer Taktgeschwindigkeit von 155,52 Mb/sec ± 4.6 ppm
und einer Durchschnittsgeschwindigkeit von 139,264 Mbit/sec ± 20 ppm
ist. Dieses unstrukturierte STS-3C-Nutzlast-Datensignal muss in
ein strukturiertes DS-4NA-Signal mit der Geschwindigkeit von 139,264
Mbit/sec ± 20
ppm transformiert werden.
-
Es
ist anzumerken, dass im Falle einer negativen Zeiger-Bewegung die
drei H3-Bytes des Transport Overhead des STS-3C-Signals für Daten
(z. B. für
einen Daten Destuff) zu verwenden sind. In diesem Falle werden Extra-Datenbits
in dem Frame plaziert. Die Anzahl der Extra-Datenbits, die in dem
Frame platziert werden, hängt
von der Phase des Telekommunikationssignals ab. Handelt es sich
beispielsweise bei allen drei Bytes um Datenbytes, werden dem Frame
vierundzwanzig Datenbits hinzugefügt. Ist jedoch eines der Bytes,
die in den Plätzen
der H3-Bytes platziert werden, ein "X"-
oder "Y"-Byte, dann werden
dem Frame nur sechzehn Extra-Datenbits hinzugefügt. Ist eines der Bytes, die
in den Plätzen
der H3-Bytes platziert werden, ein "Z"-Byte,
dann werden zweiundzwanzig oder dreiundzwanzig Extra-Bits hinzugefügt. Im Gegensatz
dazu werden im Fall einer positiven Zeiger-Bewegung die drei Bytes nach
den H3-TOH-Bytes als Stuff-Bytes verwendet, und der Frame enthält je nach
Signalphase sechzehn, zweiundzwanzig, dreiundzwanzig oder vierundzwanzig
Datenbits weniger.
-
Obwohl
die Vorrichtungen und Techniken, die aus Patenten zu verwandten
Themen bekannt sind, ausgezeichnete Werkzeuge zur Desynronisierung
von Telekommunikationssignalen bieten, ist einzuräumen, dass
diese Vorrichtungen und Techniken in erster Linie Signale betreffen,
die zum DS-3-Typ gehören oder
niedrigere Geschwindigkeit besitzen. Zwar sind sie allgemein anwendbar,
aber bei den höheren
Frequenzen der STS-3C- und E4-Signale funktionieren sie nicht so,
wie dies wünschenswert wäre, da sie
die Verwendung eines seriellen Datenwegs mit äußerst hoher Geschwindigkeit
durch das Gerät
erfordern.
-
Aus
US-A-5,245,636 ist eine Vorrichtung mit einer ersten Stufe bekannt,
die einen Pufferspeicher, der eine unstrukturierte Datenkomponente
von einem eingehenden Telekommunikationssignal auf direktem Wege
erhält,
und einen Kontroll-Schaltkreis beinhaltet, der einen zugehörigen Takt
empfängt, welcher
in Übereinstimmung
mit Zeigerbewegungen in der Datenkomponente variiert, wobei der
Kontroll-Schaltkreis
einen Kontrolltakt zum Auslesen der Daten aus dem Pufferspeicher
der ersten Stufe und zum Einlesen der Daten in einen Pufferspeicher
einer zweiten Stufe der Vor richtung angibt. Die zweite Stufe beinhaltet
einen Phasenvergleicher, der den Kontrolltakt und einen zweiten
Takt empfängt,
der von einem Oszillator der zweiten Stufe zum Auslesen von Daten
aus dem Pufferspeicher der zweiten Stufe erzeugt wird, um via einen
Filter ein Kontrollsignal für den
Oszillator zu erstellen. Eine vergleichbare Vorrichtung ist bekannt
aus der Veröffentlichung: "Design and performance
verification of a SONET-to-DS3 desynchronizer", IEEE Global Telecommunications Conference-Phoenix,
Arizona 2.–5.
Dezember 1991, Band 2, Seiten 761–764.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Entsprechend
der vorliegenden Erfindung handelt es sich um eine zweistufige desynchronisierende
Vorrichtung zum Empfangen einer unstrukturierten (gapped) Nutzlast-Datenkomponente eines ersten
Telekommunikationssignals mit einem zugehörigen ersten Takt, wobei das
erste Telekommunikationssignal Reihen von Bytes aufweist und die
unstrukturierte Datenkomponente Bytes mit unterschiedlicher Anzahl
von Datenbits umfasst, wobei die Vorrichtung ein strukturiertes
(ungapped) zweites Telekommunikations-Datensignal mit einem zugehörigen zweiten
Takt zur Verfügung
stellt, wobei die Vorrichtung umfasst:
- (a)
eine erste desynchronisierende Stufe mit
- 1) ersten FIFO-Mitteln zum Empfangen und Speichern von Datenbits
von der unstrukturierten Datenkomponente,
- 2) ersten FIFO-Lesekontrollmitteln, die mit den ersten FIFO-Mitteln
und mit dem ersten Takt verbunden sind, wobei die ersten FIFO-Lesekontrollmittel
so ausgeführt
sind, dass sie einen Kontrolltakt zur Verfügung stellen und dass sie Da ten
aus den ersten FIFO-Mitteln entsprechend dem Kontrolltakt auslesen,
um den Jitter in der unstrukturierten Datenkomponente erheblich
zu reduzieren, wobei der Kontrolltakt zumindest zum Teil abhängig ist
von Zeigerbewegungen im ersten Telekommunikationssignal und von
Bit-Stuffs im ersten Telekommunikationssignal; und
- b) eine zweite desynchronisierende Stufe mit
- 1) zweiten FIFO-Mitteln, die mit den ersten FIFO-Mitteln verbunden
sind und die eingerichtet sind für
einen dem Kontrolltakt entsprechenden Empfang von aus den ersten
FIFO-Mitteln ausgelesenen Daten,
- 2) zweiten FIFO-Lesekontrollmitteln mit einem ersten Eingang,
der zum Empfang des Kontrolltakts eingerichtet ist, einem zweiten
Eingang, der zum Empfang eines zweiten Takts eingerichtet ist, und
einem Ausgang zum Liefern eines Kontrollsignals, und
- 3) Oszillator-Mitteln zum Empfang des Kontrollsignals und zum
Erzeugen des zweiten Taktsignals als Reaktion darauf, wobei die
Oszillator-Mittel zum Auslesen von Daten aus den zweiten FIFO-Mitteln mit der Geschwindigkeit
des zweiten Takts eingerichtet sind, wobei das strukturierte zweite
Datensignal und sein zugehöriger
zweiter Takt die aus den zweiten FIFO-Mitteln ausgelesenen Daten
umfassen, zusammen mit dem zweiten Taktsignal,
wobei die Vorrichtung
dadurch gekennzeichnet ist, dass:
- 1) Datenbyte-Bildungsmittel vorgesehen sind mit einem Eingang
zum Empfangen der Datenbits der unstrukturier ten Datenkomponente,
die eingerichtet sind zum Erzeugen von Acht-Bit-Datenbytes daraus,
- 2) die ersten FIFO-Mittel verbunden sind mit den Datenbyte-Bildungsmitteln,
um die Acht-Bit-Datenbytes zu empfangen und zu speichern,
- 3) die ersten FIFO-Lesekontrollmittel einen Eingang für den Empfang
von Hinweisen auf Zeigerbewegungen im ersten Telekommunikationssignal
und einen Eingang zum Empfang von Hinweisen auf Bit-Stuffs haben,
- 4) die ersten FIFO-Lesekontrollmittel zum Lesen der Acht-Bit-Bytes
aus den ersten FIFO-Mitteln gemäß dem Kontrolltakt
eingerichtet sind und weiterhin so eingerichtet sind, dass der Kontrolltakt nach
einer Liste läuft
um zu bewirken, dass entweder eine erste Anzahl von Bytes oder eine zweite
Anzahl von Bytes aus den ersten FIFO-Mitteln für jede Anordnung von mindestens
einer Reihe des ersten Telekommunikationssignals ausgelesen wird,
wobei die zweite Anzahl von Bytes gleich der ersten Anzahl von Bytes
plus einem Extrabyte ist, und die ersten FIFO-Lesekontrollmittel weiterhin
eingerichtet sind, basierend zumindest teilweise auf der Zeigerbewegung
und den Bit-Stuff-Hinweisen, die über ihre betreffenden Eingänge empfangen
wurden, zu bestimmen, ob der Kontrolltakt zum Lesen des einen Extrabytes ist,
und
- 5) die zweiten FIFO-Lesekontrollmittel für einen Hinweis auf den relativen
Füllstand
der zweiten FIFO-Mittel
durch ihr Ausgangskontrollsignal eingerichtet sind und die zweite
desynchronisierende Stufe eingerichtet ist, um Acht-Bit-Bytes aus
den zweiten FIFO-Mitteln
mit der Geschwindigkeit des zweiten Taktsignals zu takten.
-
Diese
Vorrichtung kann die unstrukturierte Datenkomponente eines STS-3C-Signals
empfangen und daraus ein strukturiertes DS-4NA-Datensignal erstellen;
die Vorrichtung ist in der Lage, ein STS-3C-Signal zu desynchronisieren,
ohne dabei einen Telekommunikations-Takt zu verwenden, der auf eine
erheblich höhere
Geschwindigkeit als das STS-3C-Signal
eingestellt ist.
-
Der
Aufgabe der Erfindung entsprechend handelt es sich um eine Vorrichtung,
die eine unstrukturierte Datenkomponente eines STS-3C-(STM-1-)Signals
empfängt
und daraus ein strukturiertes DS-4NA-(E4-)Datensignal erstellt und die
im allgemeinen einen Zwei-Stufen-Desynchronizer aufweist, dessen
erste Stufe Datenbyte-Bildungsmittel, erste FIFO-Mittel und erste
FIFO-Lesekontrollmittel umfasst und dessen zweite Stufe zweite FIFO-Mittel,
eine zweite FIFO-Füllstand-Messschaltung
und einen spannungsgesteuerten Quarzoszillator beinhaltet. Die Funktion
der ersten Stufe des Desynchronizers besteht darin, unstrukturierte
Daten von der Nutzlast des STS-3C-Signals zu nehmen, diese in Bytes
auszudrücken
und die Bytes in einer weniger unstrukturierten Form aus der ersten
Stufe auszulesen. Zur Erfüllung
dieser Funktionen empfangen die Datenbyte-Bildungsmittel Daten von
der Nutzlast des STS-3C-Signals, die Bytes mit null, sechs, sieben
oder acht Datenbits beinhalten können,
und drücken
die Daten für
erste FIFO-Mittel unter Wahrung der Bitsequenz-Integrität in Acht-Bit-Bytes
aus. Die Datenbytes werden von den Datenbyte-Bildungsmitteln an
die ersten FIFO-Mittel weitergeleitet, sobald sie formuliert sind.
Die ersten FIFO-Lesekontrollmittel, die mit den FIFO-Mitteln verbunden
sind, verwenden das STS-3C-Taktsignal und bewirken dadurch, dass
Datenbytes aus dem ersten FIFO gemäß einer Liste gelesen werden,
die Bytes bei jeweils zehn STS-3C-Taktphasen
acht oder neun Mal ausliest. So werden für jede Reihe (zweihundertundsiebzig
Byte Times) des STS-3C-Frames entweder
zweihunderteinundvierzig oder zweihundertzweiundvierzig Bytes aus
dem FIFO entsprechend einer Liste gelesen, in der das Lesen des
Extra-(des 242-sten)Bytes zumindest teilweise von der Anzahl der
Stuffs in dem Signal und den empfangenen Zeigerbewegungen (z. B.
von den Byte Stuffs oder Destuffs) abhängt. Die FIFO-Lesekontrollmittel verfolgen
die Geschwindigkeit, mit der Daten in das FIFO geschrieben werden,
durch die Verwendung von Stuff-Summierzählmitteln,
die mit einem Zeiger-Leck-Mechanismus und mit Stuff-Bestimmungs-Mitteln
verbunden sind. Jedes Mal wenn das "Z"-Byte
des Frames sechs Datenbits enthält,
bewirken die Stuff-Bestimmungs-Mittel, dass die Stuff-Summierzählmittel
ansteigen. Ebenso bewirkt der Zeiger-Leck-Mechanismus, dass die Stuff-Summierzählmittel
nach und nach um eine entsprechende Anzahl von Bits zu- oder abnehmen,
wenn ein Zeiger-Increment oder ein Zeiger-Decrement stattfindet.
-
Die
Funktion der zweiten Stufe des Desynchronizers besteht darin, das
leicht unstrukturierte Signal, das von der ersten Stufe des Desynchronizers zugeführt wird,
anzunehmen und auszustrukturieren, um ein strukturiertes DS-4NA- oder E4-Signal
zur erstellen. Zur Erfüllung
dieser Funktion verwendet die zweite FIFO-Füllstand-Messschaltung den eintreffenden
unstrukturierten Byte-Takt und den Ausgangs-Byte-Takt der Vorrichtung
als Eingänge,
um den relativen Füllstand
der zweiten FIFO-Mittel zuverlässig
zu messen, und erstellt ein Kontrollsignal, das auf dem relativen
Füllstand
basiert. Dieses Kontrollsignal wird dem spannungsgesteuerten Quarzoszillator
(VCXO) gefüttert,
der in Reaktion darauf den Ausgangs-Takt der Vorrichtung erzeugt.
So werden die Datenbytes in den zweiten FIFO-Mitteln aus den FIFO-Mitteln
als DS-4NA- oder E4-Signal entsprechend der Geschwindigkeit des
Ausgangs-Takts genommen.
-
Gemäß einer
bevorzugten Ausführungsform der
Erfindung entspricht die Messschaltung der zweiten Stufe des Desynchronizers
im wesentlichen jener Messschaltung, die aus US Patent Nr. 5,157,655
für Hamlin
und Upp bekannt ist und aus zwei Zählern, einem XOR-Gate und einem
Tiefpass-Filter besteht. Ein Zähler
der Messschaltung (z. B. der Lese-Zähler) empfängt den
Ausgangs-Takt der Vorrichtung bei sich als Eingang, während der
andere Zähler
(z. B. der Schreib-Zähler) effizient
den leicht unstrukturierten Takt empfängt, der die Daten begleitet,
die von dem FIFO der ersten Stufe als Eingang gelesen werden. Die
signifikantesten Bits (MSB's)
der Zähler
werden von dem XOR-Gate verglichen, und der (gefilterte) Arbeitszyklus
des XOR-Gate-Ausgangs erteilt sicher einen Hinweis auf die Differenz
zwischen den Durchschnittsgeschwindigkeiten der Eingangs- und Ausgangstakte.
Der Tiefpass-Filter filtert hohe Frequenzwechsel im Arbeitszyklus,
die durch die unstrukturierte Beschaffenheit des Eingangs-Takts
bedingt sind, wirksam heraus und gibt dem VCXO ein Gleichstrom-Signal,
das sich im Einklang mit Veränderungen
in der Gleichstrom-Komponente des Arbeitszyklus wandelt. Mit einer Änderung
des Eingangs-Gleichstrom-Signals
an den VCXO, wechselt dieser die Ausgangstakt-Geschwindigkeit. Da der Ausgangstakt
wieder an einen der Zähler
der Messschaltung zugeführt
wird, ist ein geschlossener Regelkreis (z. B. ein Rückkopplungskreis)
hergestellt.
-
Ein
besseres Verständnis
der Erfindung und ihrer weiteren Vorzüge und Aufgaben erlangen Fachleute
auf dem vorliegenden Gebiet beim Studium der detaillierten Beschreibung
und der sie begleitenden Zeichnungen.
-
KURZBESCHREIBUNG
DER ZEICHNUNGEN
-
1 zeigt
ein Diagramm, das den Stand der Technik wiedergibt und die Informationstypen darstellt,
die in einem typischen STS-3C-Signal enthalten sind;
-
2 zeigt
ein Diagramm des Standes der Technik, das das asynchrone Mapping
einer Reihe eines STS-3C-Signals darstellt;
-
3 zeigt
ein high level Blockschaltbild der erfindungsgemäßen Vorrichtung zur Erzeugung
eines strukturierten DS-4NA-Signals
aus der Datenkomponente eines unstrukturierten STS-3C-Nutzlast-Signals;
-
4 zeigt
ein detaillierteres Blockschaltbild einer bevorzugten Ausführungsform
der ersten Stufe der Vorrichtung aus 2; und
-
5 zeigt
ein detaillierteres Blockschaltbild einer bevorzugten Ausführungsform
der zweiten Stufe der Vorrichtung aus 2.
-
DETAILLIERTE
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
-
Ein
Blockschaltbild, das die Hauptelemente der erfindungsgemäßen Desynchronisier-Vorrichtung
zeigt, ist in 3 dargestellt. Daraus ist zu
ersehen, dass der erfindungsgemäße Desynchronizer 10 zweistufig
ist, wobei die erste Stufe 10a Datenbyte-Bildungsmittel 20,
ein FIFO 25 und FIFO-Lesekontrollmittel 30 beinhaltet.
Die zweite Stufe 10b des Desynchronizers 10 enthält ein zweites
FIFO 50, eine FIFO-Füllstand-Messschaltung 60 und
einen spannungsgesteuerten Quarzoszillator (VCXO) 80. Die Eingänge in die
erste Stufe 10a umfassen die Datenkomponente eines STS-3C-(STM1-)Signals 12 und den
begleitenden Nenntakt von 155,52 Mb/sec, (der zusammen mit einem
Frametakt, einem Nutzlast-Aktiv-Hinweis
und einem Nutzlast-Phasen-Hinweis von einer SONET/SDH Zeittaktfunktion 14 angezeigt wird)
eine Zeigerbewegungsanzeige 16, eine Bit-Stuff-Anzeige 17 und
Zeiger-Leck-Zeit-Anzeiger 18.
Diese Eingänge
werden von (nicht dargestellten) Signalverarbeitungs-Mitteln erzeugt,
die, wenn gewünscht,
einen (nicht dargestellten) Mikroprozessor umfassen können. Die
Funktion der ersten Stufe 10a des Desynchronizers 10 besteht
darin, unstrukturierte Daten von der Nutzlast des STS-3C-Signals
zu nehmen, die Daten in Acht-Bit-Bytes auszudrücken und die Bytes aus der
ersten Stufe 10a in einer weniger unstrukturierten Form
auszulesen. Zur Erfüllung dieser
Funktionen empfangen die Datenbyte-Bildungsmittel 20 die
Daten auf Datenleitung 12 von der Nutzlast des STS-3C-Signals,
das Bytes mit null, sechs, sieben oder acht Datenbits enthalten
kann, und drückt
die Daten für
das erste FIFO 25 in Acht-Bit-Bytes aus. Die Datenbytes
werden von den Datenbyte-Bildungsmitteln 20 zu dem ersten
FIFO 25 weitergeleitet, sobald sie formuliert sind; d.
h. sobald acht Datenbits zur Verfügung stehen, um in einem Byte
ausgedrückt
zu werden. Wie nachfolgend unter Bezugnahme auf 4 detaillierter
erörtert
wird, verwenden die ersten FIFO-Lesekontrollmittel 30,
die mit dem ersten FIFO 25 verbunden sind, das STS-3C-Taktsignal 12 und
bewirken dadurch, dass Datenbytes aus dem ersten FIFO 25 einer
Liste entsprechend gelesen werden, die Bytes aus acht oder neun
von jeweils zehn STS-3C-Taktzyklen ausliest. So werden für jede Reihe
(zweihundertundsiebzig Byte Times) des STS-3C-Frames entweder zweihunderteinundvierzig
oder zweihundertzweiundvierzig Bytes aus dem FIFO 25 von
den FIFO-Lesekontrollmitteln 30 entsprechend
einem leicht unstrukturierten Takt 48 ausgelesen, der sich
auf einer Liste befindet, die die Möglichkeit beinhaltet, in jeder
Reihe ein Extrabyte zu lesen. Wie nachfolgend unter Bezugnahme auf 4 detaillierter
beschrieben wird, ist es zumindest teilweise abhängig von der Anzahl der in dem
Signal enthaltenen Stuffs, die von der Bit-Stuff-Anzeige 17 angegeben
wird, und den empfangenen Zeigerbewegungen, die der Positiv/Negativ-Zeiger-Bewegungs-Anzeige 16 zufolge
empfangen werden, ob ein Extrabyte gelesen wird oder nicht.
-
Die
Funktion der zweiten Stufe 10b des Desynchronizers 10 besteht
darin, das leicht unstrukturierte Datensignal 49, das von
der ersten Stufe 10a des Desynchronizers zugeführt wird,
anzunehmen und auszustrukturieren, um ein DS-4NA- oder E4-Datensignal 96 mit
einem zugehörigen
und im wesentlichen strukturierten Ausgangs-Bytetakt 97 zu erstellen.
Um diese Funktion zu erfüllen
und wie nachfolgend in Einzelheiten mit Bezugnahme auf 5 beschrieben,
verwendet die zweite FIFO-Füllstand-Messschaltung 60 zur
Erfüllung
dieser Funktion den eingehenden unstrukturierten Bytetakt 48 und den
Ausgangs-Bytetakt 97 der zweiten Stufe 10b als Eingänge, um
die relative Füllmenge
der zweiten FIFO-Mittel 50 effizient
zu messen, und erstellt dann auf Grundlage der relativen Füllmenge
ein Kontrollsignal 79. Dieses Kontrollsignal 79 wird
dem spannungsgesteuerten Quarzoszillator (VCXO) 80 zugeführt, der
in Reaktion darauf den Ausgangs-Bytetakt 97 der Vorrichtung
erzeugt. So werden die Datenbytes in den zweiten FIFO-Mitteln 50 aus
den FIFO-Mitteln
als DS-4NA-(E4-)Signal entsprechend der Geschwindigkeit des Ausgangstakts 97 genommen.
-
4 zeigt
ein detaillierteres Blockschaltbild der ersten Stufe 10a einer
bevorzugten Ausführungsform
des Desychnronizers. Die Datenbyte-Bildungsmittel 20 werden,
wie gezeigt, vorzugsweise als Puffer ausgeführt, der Datenbits von Datenleitung 12 empfängt. Ob
die Daten auf Datenleitung 12 entweder null, sechs, sieben
oder acht Datenbits enthalten, ist selbstverständlich davon abhängig, welches
Byte des STS-3C-(STM-1-)Frames gerade empfangen wird. Transport
Overhead-Bytes und Pfad-Overhead-Bytes (siehe 1)
liefern beispielsweise keine Datenbits, wobei das H3-Byte des Pfad-Overheads
eine Ausnahme bildet, da es im Falle eines Pointer Decrements (Daten
Destuff) Daten enthalten kann. Während
die meisten Nutzdatenhüllen (SPE)-Bytes
acht Datenbits umfassen, enthalten die "X"-
und "Y"-Bytes keine Datenbits
und das "Z"-Byte beinhaltet
entweder sieben Da tenbits (kein Stuff) oder sechs Datenbits (Stuff)
in Abhängigkeit
davon, ob ein Bit-Stuff auftritt, was von den Kontrollbits C der "X"-Bytes angezeigt wird. Aus den Eingängen werden
bei Wahrung der Bit-Sequenz-Integrität von den Datenbyte-Bildungsmitteln 20 ganze
Acht-Bit-Bytes gebildet, die zu dem FIFO 25 weitergeleitet
werden. Wenn sich beispielsweise drei Rest-Bits in den Datenbyte-Bildungsmitteln 20 befinden
und das nächste eintreffende
Byte acht Datenbits enthält,
dann werden die drei Rest-Bits und die fünf signifikantesten Bits des
eingehenden Datenbytes verwendet, um ein neues Byte für das FIFO
zu schaffen, wobei die drei am wenigsten signifikanten Bits des
eingetroffenen Bytes übrigbleiben.
Handelt es sich bei dem nächsten
Byte um ein Stuff-Möglichkeits-Byte
mit Stuff, der aktiviert wurde und sechs Informationsbits enthält, so werden
fünf dieser
Bits mit den derzeitigen drei Rest-Bits zu einem Bytes geformt und
das am wenigsten maßgebliche
Bit als Rest zurückgelassen, um
mit dem als nächstes
eintreffenden Byte kombiniert zu werden, etc.
-
Das
Auslesen von Bytes aus dem FIFO wird von den FIFO-Lesekontroll-Mitteln 30 gesteuert,
die vorzugsweise einen FIFO-Read-Controller 32, Stuff-Bestimmungs-
oder Accounting-Mittel (Zähler) 34,
einen Zeiger-Leck-Zeit-Zähler 36 und
Rechenmittel für
die Berechnung des Zeigeroffsets 38 beinhalten, wobei die
beiden Letztgenannten zusammen den Zeiger-Leck-Mechanismus umfassen.
Der FIFO-Read-Controller 32, der mit der SONET Taktleitung/den
SONET Taktleitungen 14 verbunden ist, bewirkt, dass Datenbytes
aus dem ersten FIFO 25 entsprechend einer Liste gelesen
werden, die Bytes in acht oder neun von jeweils zehn STS-3C-Zyklen
liest. Insbesondere wird das Lesen des FIFO vorzugsweise nach der
empfangenen SONET Zeittaktfunktion, entsprechend dem folgenden Muster
für jede
Reihe von zweihundertsiebzig Byte-Times, ausgeführt: Lesen eines Bytes aus
dem FIFO bei neun von zehn Takten zwölf Mal hintereinander; einmaliges
Lesen eines Bytes aus dem FIFO bei acht von zehn Takten; Lesen eines
Bytes aus dem FIFO bei neun von zehn Takten dreizehn Mal hintereinander;
und einmaliges Lesen eines Bytes aus den FIFO-Mitteln bei entweder
acht oder neun von zehn Takten, wobei das acht- oder neunmalige
Auslesen von einem Kontrollsignal abhängig ist, das von den Stuff-Accounting-Mitteln 34 empfangen
wird. So werden für
jede Reihe des STS-3C-Frames entweder zweihunderteinundvierzig oder
zweihundertzweiundvierzig Bytes von den FIFO-Lesekontroll-Mitteln 30 aus
dem FIFO 25 entsprechend einem leicht unstrukturierten
Takt 48 gelesen, der auf einer Liste ist, die die Möglichkeit
einschließt,
in jeder Reihe ein Extrabyte zu lesen. Es ist zu beachten, dass
die angefertigte Liste in der Absicht aufgestellt wurde, den Jitter
im Datensignal 49 zu begrenzen, das aus dem FIFO 25 gelesen
wird. Vorzugsweise sind die Taktsignale, die bezüglich des Auslesens aus dem
FIFO übersprungen
werden, verhältnismäßig gleichmäßig über die
Reihe verteilt. In den Sequenzen, in denen beispielsweise neun von zehn
Takten gelesen werden, findet eventuell beim fünften der zehn Takte kein Lesevorgang
statt; während
in der Sequenz/den Sequenzen, in denen acht von zehn Takten gelesen
werden, eventuell beim dritten und achten von zehn Takten kein Leservorgang abläuft.
-
Ob
von den FIFO-Lesekontroll-Mitteln 30 zweihunderteinundvierzig
oder zweihundertzweiundvierzig Bytes aus dem FIFO 25 gelesen
werden, wird, wie zuvor erwähnt,
vom FIFO-Read-Controller 32 gesteuert.
Der FIFO-Read-Controller trifft diese Entscheidung seinerseits auf
Grundlage eines Hinweises des Stuff-Summierzählers 34; z. B. auf
Grundlage dessen, ob sich acht oder mehr Bit-Hinweise im Stuff-Summierzähler 34 angesammelt
haben oder nicht. Der Desynchronizer weist drei Mechanismen auf,
die bewirken, dass Stuff im Stuff-Summierzähler 34 gesammelt
oder aus ihm entfernt wird. Der erste Mechanismus gründet darauf,
dass no minell pro Reihe zweihundertzweiundvierzig Bytes aus dem
FIFO gelesen werden. Zweihundertzweiundvierzig Bytes entsprechen
1936 Bits. Es ist jedoch erwünscht,
dass 1935 Bits pro Reihe ausgelesen werden, wenn keinerlei Stuffing
vorhanden ist, da dies ja die Anzahl ist, welche von dem nominellen
Frame-Muster in 2 angegeben wird; beispielsweise
enthält
das nicht gestopfte "Z"-Byte sieben Datenbits.
Um dieses Extrabit zu kompensieren, wird der Stuff-Summierzähler 34 um
den Wert eins (z. B. um einen Bit-Hinweis) für jede empfangene Reihe (basierend
auf dem Takt 14, der mit dem Zähler 34 verbunden
ist) erhöht,
und dies ungeachtet jedweder empfangener Stuffing-Information. Der
zweite Summier-Mechanismus von Stuff-Hinweis-Bits besteht darin,
dass der Stuff-Summierzähler 34 jedes
Mal erhöht
wird, wenn das Bit-Stuff-Hinweis-Signal 17 anzeigt, dass
das "Z"-Byte sechs Informationsbits
und ein Stuff-Bit und nicht sieben Informationsbits enthält. Es ist
anzumerken, dass die (nicht dargestellte) "H"-Byte-
oder Zeiger-Byte-Reihe
null, eins oder zwei Stuff-Bit-Möglichkeiten
enthalten kann, was davon abhängig
ist, ob eine positive Zeigerbewegung, keine Zeigerbewegung oder
eine negative Zeigerbewegung auftritt. Es ist möglich, dass in einer der neun
Reihen des Frames zwei Stuffs auftreten und der Stuff-Summierzähler zweimal
erhöht
wird. Der dritte Mechanismus, der den Stuff-Summierzähler entweder
erhöhen
oder verringern kann, hängt
mit Zeigerbewegungen im STS-3C-Frame zusammen. Bei einem Zeiger-Increment,
das zu einem STS-3C Byte-Stuff führt,
wird der Stuff-Summierzähler
in Abhängigkeit
von der STS-3C-Signalphase schließlich um sechzehn, dreiundzwanzig
oder vierundzwanzig Bits erhöht,
wohingegen er bei einem Zeiger-Decrement, das zu einem STS-3C Byte-Destuff führt, in
Abhängigkeit
von der STS-3C-Signalphase letztlich um sechzehn, dreiundzwanzig
oder vierundzwanzig Bits verringert wird. Dies wird nachfolgend
detaillierter erörtert.
-
Das
Erhöhen
oder Verringern von Stuff-Bit-Hinweisen auf der Grundlage einer
Zeiger-Bewegung wird durch Verwendung des Zeiger-Leck-Zeit-Zählers 36 und
der Rechenmittel für die
Berechnung des Zeigeroffsets (Zähler) 38 umgesetzt.
Im Verlauf eines Zeiger-Decrements sind, während der drei Byte Times der
H3-Bytes des STS-3C-Signals, Extra-Nutzlast-Bytes vorhanden. In Abhängigkeit
von der Synchronisierung der Nutzlast, die vom SONET Eingangstakt 14 in
die Rechenmittel für
die Berechnung des Zeigeroffsets 38 getrackt wird, können eine
unterschiedliche Anzahl von Datenbits vorhanden sein. Handelt es
sich bei allen drei Bytes um reguläre Datenbytes, sind vierundzwanzig Extradatenbits
vorhanden. Stellt eines der Datenbytes ein Pfadkopfteil-Byte dar,
sind nur sechzehn Datenbits vorhanden. Letzteres gilt auch, wenn
eines der Bytes ein "X"-Byte oder ein "Y"-Byte ist. Falls jedoch eines der Bytes
ein "Z"-Byte ist, sind im
Falle eines No-Bit-Stuffing dreiundzwanzig Datenbits vorhanden,
wohingegen im Falle eines Bit-Stuffing zweiundzwanzig Datenbits
vorhanden sind. Das Vorhandensein von sechzehn, zweiundzwanzig,
dreiundzwanzig oder vierundzwanzig Datenbits beim Byte-Destuffing
deckt alle Fälle
ab, da niemals zwei Bytes, die weniger als acht Bits enthalten,
nebeneinander oder ein Byte auseinanderliegen. Basierend auf der
Phase der Nutzlast des STS-3C-Signals wird aus den Werten sechzehn,
dreiundzwanzig oder vierundzwanzig der geeignete ermittelt und von
dem Wert in dem Zeigeroffset-Zähler 38 subtrahiert,
wobei ein Increment auf Stuff-Accounting-Mittel 34 angewendet wird,
wenn in Datenbit-Stuff in einem der Destuff-Bytes vorhanden ist.
-
Im
Falle eines Zeiger-Increments wird eine ähnliche Gruppierung vorgenommen,
da die drei Byte-Positionen, die im TOH unmittelbar auf die H3-Byte-Positionen
folgen, mit Stuff gefüllt
sind. Dies führt
dazu, dass drei Bytes aus der aktuellen Reihe in die nächste geschoben
werden und die entsprechende Anzahl an Bits fehlt. Wieder bestehen
vier verschiedene Möglichkeiten:
Handelt es sich bei allen drei Bytes um Datenbytes, werden vierundzwanzig Bits
in die nächste
Reihe geschoben; handelt es sich bei einem Byte um ein Pfad-Overhead-Byte,
oder auch um ein "X"- oder "Y"-Byte,
werden sechzehn Bits in die nächste
Reihe geschoben; ist ein Byte ein "Z"-Byte,
werden zweiundzwanzig oder dreiundzwanzig Bits in die nächste Reihe
geschoben. Somit wird auf Grundlage der Nutzlast des STS-3C-Signals aus
den Werten sechzehn, dreiundzwanzig und vierundzwanzig der geeignete
ermittelt und zum Wert in den Rechenmitteln für die Berechnung des Zeigeroffsets 38 hinzugefügt. Wird
ein "Z"-Byte, das ein Stuff-Bit enthält, in die
nächste
Reihe geschoben, findet der Increment der Stuff-Accounting-Mittel 34 in der
nächsten
Reihe statt.
-
Wie
oben angeführt,
bedingen positive oder negative Zeiger-Bewegungen – in 4 sind
diese durch die Linien 16a und 16b angegeben – eine Addition
zu oder eine Subtraktion von dem Wert in den Rechenmitteln für die Berechnung
des Zeigeroffsets. Der Wert in dem Zähler kann über null steigen oder unter
null fallen. Jedoch ist es der Zeiger-Leck-Zeit-Zähler 36, der den Wert
des Zeigeroffset-Zählers 38 dazu
veranlasst, den Wert des Zählers
der Stuff-Accounting-Mittel 34 zu
beeinflussen. Insbesondere leckt der Überschuss oder Mangel an Bits
in dem FIFO aufgrund von Zeigerbewegungen – wie sie durch den Wert in
den Rechenmitteln für
die Berechnung des Zeigeroffsets 38 dargestellt werden – zu den
Stuff-Accounting-Mitteln 34 in isolierten One-Bit-Events
so lange durch, wie die Zählung
in den Rechenmitteln für
die Berechnung des Zeigeroffsets 38 nicht null ergibt.
Die zeitliche Steuerung dieser Leak-Out-Events wird von Beobachtungen
der Geschwindigkeit des Auftretens empfangener Zeigerbewegungen
hergeleitet. Jedes Mal wenn eine Zeigerbewegung auftritt, wird sie
gespeichert und der externen Software eines (nicht dargestellten)
Mikroprozessors gemeldet. Die Software des Mikroprozessors berechnet die
Durchschnittsgeschwindigkeit der Zeigerbewegungen und gibt einen
Wert für
die Zeiger-Leck-Geschwindigkeit (pointer leak rate – PLR) an
den Zeiger-Leck-Zeit-Zähler 36,
der den PLR-Wert lädt.
Als Zeiger-Leck-Zeit-Zähler 36,
der vorzugsweise auch mit der SONET Taktleitung/den SONET Taktleitungen 14 verbunden
ist, wird ein Zwölf-Bit-Rückwärtszähler bevorzugt, der bei jedem vierten
Frame einmal verringert wird. Wenn der Zeiger-Leck-Zeit-Zähler 36 auf
null zurückgeht,
wird ein Zeiger-Leck-Aktivierungs-Signal (pointer leak enable signal – PBLE)
erzeugt und der Zeiger-Leck-Zeit-Zähler 36 auf den PLR-Wert
zurückgesetzt.
Das PBLE-Signal wird verwendet, um den Wert des Zählers in
den Stuff-Accounting-Mitteln 34 und den Wert des Zählers der
Rechenmittel für
die Berechnung des Zeigeroffsets 38 zu verringern, falls
der Wert in den Rechenmitteln für
die Berechnung des Zeigeroffsets 38 größer als null ist, oder den
Wert des Zählers
in den Stuff-Accounting-Mitteln 34 und den Wert in den
Rechenmitteln für
die Berechnung des Zeigeroffsets 38 zu erhöhen, falls
der Wert des Zählers
der Rechenmittel für
die Berechnung des Zeigeroffsets 38 kleiner als null ist.
Wenn der Wert des Zählers
in den Rechenmitteln für
die Berechnung des Zeigeroffsets 38 gleich null ist, dann ändert das
PBLE-Signal die Zähler-Werte
weder in den Stuff-Accounting-Mitteln 34 noch in den Rechenmitteln
für die Berechnung
des Zeigeroffsets 38.
-
Da
der Zähler
der Stuff-Accounting-Mittel 34 zur Berücksichtigung des Extrabits
(des 1936-sten Bits) einmal pro Reihe erhöht wird, da er jedes Mal bei
einem Hinweis auf ein Bit-Stuff erhöht wird, und da er auf Grundlage
der Zeigerwerte verringert oder erhöht wird, die via das Zeiger-Leck-Aktivierungs-Signal
(PBLE) durchlecken, ist der Wert des Zählers der Stuff-Accounting-Mittel 34 selbstverständlich Änderungen
unterworfen. Der Stuff-Summierzähler zählt vorzugsweise
von minus eins (–1)
bis fünfzehn (15).
Wenn eine Entscheidung zu treffen ist, ob acht oder neun Datenbytes
in die letzte Reihe des Frames in Übereinstimmung mit der Liste
gesendet werden, wird der Wert des Stuff-Summierzählers 34 vom FIFO-Read-Controller 32 gelesen.
Beläuft
sich der Wert auf acht oder höher,
veranlasst der FIFO-Read-Controller 32 vorzugsweise, dass
nur acht Datenbytes während
der zehn Taktsignale gelesen werden. Nachdem eine solche Entscheidung
getroffen wurde, sendet vorzugsweise der FIFO-Read-Controller 32 ein
Signal an die Stuff-Accounting-Mittel 34, und der Wert
des Stuff-Summierzählers
wird um acht verringert, um das ausgelassene Byte zu berücksichtigen.
Wenn der Wert in dem Stuff-Accounting Zähler 34 geringer als
acht ist, bewirkt der FIFO-Read-Controller 32,
dass neun Bytes während
den zehn Taktsignalen gelesen werden, und am Stuff-Summierzähler wird
keine Änderung
vorgenommen.
-
Das
Ausgangsmuster von Daten aus der ersten Stufe 10a des Desynchronizers
beträgt
zweihunderteinundvierzig oder zweihundertzweiundvierzig Bytes pro
Reihe SONET/SDH Framedaten. Die Reihen-Wiederhol-Geschwindigkeit
beläuft
sich nominell auf 72 kHz (neun Reihen bei einer Frame-Geschwindigkeit von
8 kHz), so dass die primäre
Komponente des Ausgangs-Spektrums an diesem Punkt bei einer Frequenz
von 72 kHz liegt. Die Modulation zwischen zweihunderteinundvierzig
und zweihundertzweiundvierzig Bytes vollzieht sich mit einer Geschwindigkeit von
ungefähr
jeder achten Reihe (nicht eingerechnet sind Bit-Stuffing und Zeiger-Bewegung) oder etwa
9 kHz. Ein Wechsel von zweihundertzweiundvierzig zu zweihunderteinundvierzig
Bytes ist tatsächlich
ein acht Unit Interval Phasenschritt in den FIFO Ausgang oder in
die zweite Stufe 10b des Desynchronizers. Charakterisiert
sich die zweite Stufe durch einen einpoligen Tiefpassfilter mit
einer Grenzfrequenz von 100 Hz, so liegt die Frequenz des Jitters,
der in die zweite Stufe gebracht wird, fast zwei Größenordnungen über der
Grenzfrequenz. Folglich wird ein acht Unit Interval Eingang bei
9 kHz auf ungefähr
0,08 Unit Interval beim Ausgang der zweiten Stufe gedämpft; dieser
Wert liegt weit innerhalb des Grenzwerts von 0,4 Unit Interval Ausgangs-Jitter,
der voraussichtlich von dem anstehenden Internationalen Telecommunications
Union-Protokoll gefordert wird.
-
Die
zweite Stufe 10b der bevorzugten Ausführungsform des Desynchronizers
ist in 5 dargestellt und enthält im allgemeinen die zweiten FIFO-Mittel 50,
eine FIFO-Füllstand-Messschaltung 60 und
einen spannungsgesteuerten Quarzoszillator 80. Wie bereits
gezeigt wurde, beinhalten die zweiten FIFO-Mittel 50 ein
Byte RAM 52, der vorzugsweise Speicherplatz für zweiunddreißig Bytes
besitzt, einen Adressen-Generator mit write Byte Freigabe 54 und einen
Adressen-Generator 56 mit read byte Freigabe. Während die
Bytes aus der ersten Stufe 10a geschrieben werden, bewirkt
der leicht von den Kennzeitpunkten abweichende oder leicht unstrukturierte begleitende
Takt 48, dass der write Byte Adressen-Generator 54 auf
den neuesten Stand gebracht wird. Vorzugsweise handelt es sich beim
write Byte Adressen-Generator 54 um
einen zweiundreißig
Bit Shift-Umlaufpuffer mit einem einzigen Einser als Wert, die übrigen Werte
sind Nullen. Wenn das Taktsignal 48 vom write Byte Adressen-Generator empfangen
wird, wechselt der write byte Adressen-Generator 54 seine Werte. Dadurch
wird der nächste Byte-Platz in dem zweiunddreißig Byte
RAM 52 freigegeben, und das Datenbyte wird an den freigegebenen
Platz geschrieben.
-
Die
Lese-Seite der FIFO-Schaltung 50 ist im wesentlichen parallel
zur Schreib-Seite geschaltet. Der Unterschied besteht darin, dass
der Byte RAM 52 den Ausgangstakt 97 des Desynchronizers
bei sich als Eingang empfängt
und der Ausgangstakt als ein Kontrollsignal für den Addressen-Generator 56 der
Lese-Seite verwendet wird. Der read byte Addressen-Generator 56 ist
ebenfalls ein zweiunddreißig
Bit Schieberegister, das vorzugsweise mit seinem Wert "1" sechzehn Bits entfernt von dem Platz,
den Wert "1" in dem write byte
Adressen-Generator 54 belegt, initialisiert wird; das erste
Datenbyte, das aus Byte RAM 52 gelesen wird, wird beispielsweise
von einem Platz genommen, der im Byte RAM 52 sechzehn Bytes
entfernt von jenem Platz liegt, von dem das erste Datenbyte geschrieben
wird. Dadurch, dass die Lese- und
Schreib-Adressen in dieser Weise getrennt werden, schafft der Byte
RAM 52 mehr als genug Puffer, um das gleichmäßig getaktete
ausgehende DS4NA-Signals aus der leicht unstrukturierten Datenkomponente
des STS-3C-Signals zu desynchronisieren, das gerade aus der ersten
Stufe 10a des Desynchronizers gelesen wird.
-
Die
Funktion der Messschaltung 60 besteht darin, Hinweise bezüglich des
leicht unstrukturierten Taktsignals 49 und des Clock-Out-Signals 97 zu
vergleichen, um sicher zu bestimmen, ob die FIFO-Mittel 50 (z.
B. der Byte RAM 52) mit Daten angefüllt oder davon geleert werden.
Die Messschaltung leistet diese Bestimmung dadurch, dass sie das
leicht unstrukturierte Taktsignal 48 einem Schreib-Zähler 64 und das
Ausgangs-Taktsignal 97 einem Lese-Zähler 66 zuführt und
dass sie das MSB jedes Zählers
in ein XOR-Gate 68 zuführt
und mit einem Tiefpassfilter 70 den Ausgang des XOR-Gates 68 einer
Tiefpassfilterung unterzieht. Insbesondere wird das leicht unstrukturierte
Taktsignal 48 als ein Eingang zum Schreib-Zähler 64 verwendet,
der zuverlässig
Zyklen des leicht unstrukturierten Schreib-Takts zählt. Beim Schreib-Zähler 64 handelt
es sich vorzugsweise um einen fünf
Bit Binär-Zähler, obwohl
in Abhängigkeit davon,
wie schnell Änderungen
in Ausgangs-Takt-Geschwindigkeiten gewünscht werden, auch ein Zähler mit
anderer Kapazität
verwendet werden kann. Mit einem fünf Bit Binär-Zähler sind alle Plätze in dem
zweiunddreißig
Byte RAM 52 festgelegt. Somit weist die Änderung
des fünften
Bits darauf hin, dass der Adressen-Generator 54 einen ganzen Zyklus
durchlaufen hat; dass beispielsweise der Byte RAM vollständig mit
Daten überschrieben
wurde.
-
Das
Ausgangs-Taktsignal 97 des Desynchronizers wird in ähnlicher
Weise wie ein fünf
Bit Binär-Lese-Zähler 66 zugeführt, der
anzeigt, dass der Adressen-Generator 56 einen ganzen Zyklus
durchlaufen hat, dass beispielsweise zweiunddreißig Bytes aus dem Byte RAM
gelesen wurden. Als Folge davon, dass die MSBs aus jedem Zähler 64 und 66 genommen
und als Eingänge
dem XOR-Gate 68 zugeführt
werden, bildet dieses ein Signal, dessen Arbeitszyklus sich auf
die relativen Geschwindigkeiten bezieht, mit denen das Byte RAM
gefüllt
und geleert wird. Wenn beispielsweise die Voreinstellung der Adressen-Generator-Zeiger
so gewählt
ist, dass diese sechzehn Bytes auseinanderliegen und dann sechzehn
Bytes voneinander entfernt bleiben, stellt der Ausgang des XOR-Gates
ein Signal dar, das die Hälfte
der Zeit auf dem Wert eins und die Hälfte der Zeit auf dem Wert
null steht. Folglich beläuft
sich der Arbeitszyklus des XOR-Ausgangssignals
auf 50 Prozent. Werden jedoch Daten schneller in den Byte RAM gefüttert, als
sie herausgenommen werden, erhöht
sich der Arbeitszyklus genauso, wie sich die Zeit verlängert, während der
die MSBs einen anderen Wert besitzen. Die Zeit, während der
die MSB einen anderen Wert besitzen, verlängert sich, weil die Änderung
des MSB des Schreib-Zählers 64 früher vonstatten
geht als zuvor, während
die Änderung
des MSB des Lese-Zählers 66 zur
gleichen Zeit stattfindet. Werden im umgekehrten Fall Daten schneller aus
dem Byte RAM herausgenommen als zugeführt, dann verringert sich der
Arbeitszyklus des XOR-Ausgangssignals.
-
Da
das Datensignal, das der zweiten Stufe 10b aus der ersten
Stufe 10a des Desynchronizers zugeführt wird, leicht unstrukturiert
ist, wird jeder Fachkundige verstehen, dass der Arbeitszyklus bestimmter
Ausgänge
aus dem XOR-Gate in beide Richtungen sehr geringfügig variiert.
Um die Auswirkung dieser Störungen
erheblich zu senken, wird der Ausgang aus dem XOR-Gate durch einen
Tiefpassfilter 70 zugeführt,
der sich typischerweise aus einem 10K Widerstand und einem 1,0 Mikrofarad
Kondensator zusammensetzt (und so eine Grenzfrequenz von 100 Hz
bietet). Der Tiefpassfilter 70 mittelt den Arbeitszyklus
des Ausgangs des XOR-Gates effektiv über eine lange Zeitspanne hinweg
(wobei dies im Verhältnis
zu den Hochgeschwindigkeitssignalen, die empfangen und erzeugt werden,
zu bewerten ist). Der Ausgang des Tiefpassfilters ist ein Spannungssignal,
das als Reaktion auf langsame Änderungen
im Arbeitszyklus des XOR-Gate-Ausgangs
geringfügig variiert;
z. B. als Reaktion auf die Gleichstrom-Komponente des Arbeitszyklus.
Bei einem fünf
Volt System würde
beispielsweise ein Signal für
einen fünfzig Prozent
Langzeit-Arbeitszyklus einen Ausgang von 2.5 V (2.5 V = (50%) 5
V) erzeugen. Für
einen einundfünfzig
Prozent Langzeit-Arbeitszyklus (das Signal ist während 51% der Zeit hoch) würde die
Ausgangsspannung 2,55 V (2,55 V = (51%) 5 V) betragen. Das Ausgangs-Spannungssignal
aus dem Tiefpassfilter wird dem VCXO 80 zugeführt, der
seinen Ausgangstakt als Reaktion auf eine solche Spannungsänderung
nur geringfügig ändert. Die Änderung
in der Ausgangs-Frequenz hängt
von der Spannungsänderung
und von dem Verstärkungsfaktor
des VCXO 80 ab. Die bevorzugten Verstärkungsfaktoren liegen zwischen
15 und 40 ppm pro Volt. Für
einen VCXO, der einen Verstärkungsfaktor
von 25 ppm pro Volt aufweist und eine nominelle Frequenz von 139,264
Mbit/sec erzeugt, würde
die Langzeit Änderung
in der Gleichstrom-Komponente des Arbeitszyklus von fünfzig auf
einundfünfzig
Prozent (was, wie nachfolgend erörtert
wird, eine außergewöhnlich große Änderung
darstellen würde)
in einer Frequenzänderung
von ungefähr
174,1 Hz: 139,264 MHz × 25 ppm × 0,05 V
resultieren.
-
Wird
die Geschwindigkeit des Ausgangstakts als Reaktion auf das Spannungs-Kontrollsignal 79,
das vom Tiefpassfilter 70 an den VCXO 80 gesendet
wird, erhöht
oder verringert, werden die Daten dem gemäß dem Byte RAM 52 entnommen,
und die Geschwindigkeit, mit der der fünf Bit Lese-Zähler 66 zählt, wird
ebenfalls entsprechend geändert.
So wird ein Rückführkreis
erzeugt, der dazu tendiert, den Arbeitszyklus des XOR-Gates 68 in
ein Gleichgewicht von z. B. 50 Prozent zu treiben. In ähnlicher Weise
wird die Tiefe des FIFO, z. B. die Anzahl an Bytes im RAM 52,
dazu bewegt, sich auf sechzehn Bytes zuzubewegen, z. B. auf die
fünfzig
Prozent Füllmenge.
-
Der
Gleichgewichtspunkt des Arbeitszyklus des XOR-Gate-Signals kann selbstverständlich geändert werden,
z. B. durch Änderung
der Spannungsoffsets in der Schlaufe, und muss nicht bei fünfzig Prozent
liegen. Beispielsweise ist es möglich,
dass der VCXO zur Leistung der nominellen Geschwindigkeit von 139,264
MHz 2,8 V anstatt 2,5 V benötigt. Um
in diesem Falle das Gleichgewicht zu erhalten, wird das Systemgleichgewicht
bei einem von 50% abweichenden Wert mit dem Füllstand des FIFO 50 erhalten. Ähnlich verhält es sich
bei den Spannungen des Systems, die sich während dessen Funktion ändern können, ohne
dass sich ein Wechsel im Hinblick auf die Datengeschwindigkeit vollzieht.
Wenn beispielsweise die Spannung zum VCXO 80 erhöht wird, erhöht der VCXO
in dieser Situation zunächst
seine Ausgangs-Taktgeschwindigkeit.
Da sich jedoch die Eingangs-Datengeschwindigkeit nicht erhöht hat,
bewirkt die Erhöhung
der Ausgangs-Taktgeschwindigkeit eine Abnahme im Arbeitszyklus,
weil Daten schneller aus dem FIFO gelesen werden, als sie darin
platziert werden. Durch den verringerten Arbeitszyklus wird die
Spannung zum VCXO verringert, bis das Gleichgewicht bei einem niedrigeren
Arbeitszyklus und einem weniger vollen FIFO erreicht ist.
-
Es
ist eine Vorrichtung zur Erzeugung eines strukturierten DS4NA-(E4-)Signals
aus der Datenkomponente eines unstrukturierten STS-3C-Nutzlast-Signals
in Wort und Bild beschrieben worden. Obwohl besondere Ausführungsformen
der Erfindung beschrieben werden, ist nicht beabsichtigt, die Erfindung
dadurch in irgendeiner Weise einzugrenzen. Vielmehr ist beabsichtigt,
dass die Erfindung einen großen
An wendungsbereich hat und dass die Spezifikationen unter diesem
Gesichtspunkt gelesen werden. Zwar wird in der Beschreibung ein
Byte-Wide-RAM als FIFO-Mittel verwendet, aber natürlich können auch
andere Typen von FIFOs, wie z. B. ein byteparalleles asynchrones
FIFO, verwendet werden. Obwohl auch ein XOR-Gate zum Vergleich der MSBs
zweier Binärzähler beschrieben
wird, weil es einen Hinweis auf den Füllstand der FIFO-Mittel erteilt,
können
selbstverständlich
auch andere Messmittel angewendet werden. Beispielsweise könnte ein
Vergleicher zum Vergleichen (Subtrahieren) der Zählwerte der Zähler benutzt
werden, um einen Hinweis auf den Füllstand zu liefern. Oder ein
Vergleicher zum Vergleich der Adressplätze, die von den Adress-Generatoren
zur Verfügung
gestellt werden, könnte
benutzt werden. Jedoch ist zu bedenken, dass die Messleistung, die
solche Vergleicher erbringen, nicht so befriedigend ausfällt, wie
die der Binär-Zähler und
des XOR-Gates (das von dem Filter gefiltert wird), da die Messung,
die mit dem Vergleicher erfolgt, sowohl was die Zeit als auch was
die Amplitude anbelangt, typischerweise quantisiert wird. Bei Verwendung
der bevorzugten Mittel für
die Füllstandmessung
des FIFO tritt keine Amplituden-Quantisierung auf, da die Binär-Zähler asynchron
sind und das XOR-Gate ein Signal mit einem Arbeitszyklus bietet,
der nicht gestaffelt ist. Dass die Messung (aufgrund von asynchronen
Binär-Zählern) kontinuierlich
abläuft,
ist ein weiterer Grund dafür, dass
sie im Bezug auf die Zeit nicht quantisiert ist.
-
Fachleute
auf dem hier behandelten Gebiet werden weiterhin verstehen, dass
trotz der Beschreibung von RAMs und Zählern mit bestimmter Kapazität und der
Angabe von Werten für
Komponenten des Tiefpassfilters, auch Bauteile mit anderer Kapazität und anderen
Werten wirksam verwendet werden können, um die Schaltung nach
den gewünschten Parametern
zu gestalten. Tatsächlich
können
unterschiedliche Tiefpassfilter-Typen benutzt werden. Gleiches gilt
für den Zeiger-Leck-Mechanismus.
Obgleich ein bestimmter Zeiger-Leck-Mechanismus
beschrieben wurde, bei dem ein Geschwindigkeits-Kontrollsignal an
den Zeiger-Leck-Zeit-Zähler
gegeben wird, der seinerseits regelmäßig einen Bit-Leck-Ausführungs-Befehl
erzeugt, können
selbstverständlich auch
andere Zeiger-Leck-Mechanismen verwendet werden. Beispielsweise
kann der Mikroprozessor, der den Kontrollwert für die Zeiger-Leck-Geschwindigkeit
erzeugt, das Zeiger-Leck-Aktivierungs-Signal, das
zu den Stuff-Accounting-Mitteln gesendet wird, direkt erzeugen.
Die Berechnungen des Zeigeroffsets können ebenso im Mikroprozessor
durchgeführt werden.
Daraus wird ersichtlich, dass zwar spezielle Zähler und Puffer beim Anlegen
der Blocks der gezeigten Schaltbilder wünschenswert sind, aber viele, wenn
nicht sogar alle Funktionen, die in Blockform dargestellt sind,
von einem Mikroprozessor erfüllt werden
können.
Während
der erfindungsgemäße Desynchronizer
vorzugsweise als integrierte Schaltung in Chip-Form angelegt ist,
die mit einem Mikroprozessor verbunden ist, können die verschiedenen Teile
des Desynchronizers in separaten Bauteilen und/oder separater Software
und/oder im Mikroprozessor selbst angelegt werden. Weiter wird man
verstehen, dass anstelle der Erzeugung von Acht-Bit-Auslesungen
von zehn STS-3C-Taktsignalen, wenn die Stuffzählmittelanzeigen, dass Acht-Stuff-Bits
empfangen worden sind, die Stuffzählmittel von anderen Zahlen
als minus eins bis fünfzehn
zählen
können
und die Acht-Byte-Auslesungen
von zehn anstelle von neun Auslesungen von zehn bewirken können, wenn
eine unterschiedliche Anzahl von Stuff-Bits empfangen worden ist.
Unbedingt notwendig ist es, die Tatsache zu beachten, dass weniger
Bytes ausgelesen wurden (dass beispielsweise der Zähler um
acht verringert wurde). Anstatt den Desynchronizer so einzustellen,
dass er eine Reihe nach der anderen angeht, kann der Zwei-Stufen-Desynchronizer selbstverständlich bei gleicher
Leistung auf mehrere Reihen gleichzeitig angewandt werden (z. B.
können vier
oder acht Reihen zusammen gelistet werden), wobei Stuff-Bits, Zeiger-Bewegungen
und, wo dies notwendig ist, Nicht-Acht-Bit-Bytes akkurat berechnet
werden.