DE69508046T2 - Integrierte halbleiteranordnung - Google Patents

Integrierte halbleiteranordnung

Info

Publication number
DE69508046T2
DE69508046T2 DE69508046T DE69508046T DE69508046T2 DE 69508046 T2 DE69508046 T2 DE 69508046T2 DE 69508046 T DE69508046 T DE 69508046T DE 69508046 T DE69508046 T DE 69508046T DE 69508046 T2 DE69508046 T2 DE 69508046T2
Authority
DE
Germany
Prior art keywords
metal plate
integrated circuit
cpu chip
circuit board
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69508046T
Other languages
English (en)
Other versions
DE69508046D1 (de
Inventor
Masao Osaka 573 Iwata
Ryoichi Kouriyama-Shi Fukushima 963 Katsuragawa
Hayami Osaka 571 Matsunaga
Yoshikazu Nara 630-01 Suehiro
Takeo Osaka 572 Yasuho
Yasuhiko Osaka 573 Yokota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69508046D1 publication Critical patent/DE69508046D1/de
Application granted granted Critical
Publication of DE69508046T2 publication Critical patent/DE69508046T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0209External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/10Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1031Surface mounted metallic connector elements
    • H05K2201/10318Surface mounted metallic pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/1056Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

    Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf integrierte Schaltungsanordnungen zur Verwendung bei zivilen Geräten, etwa elektronischen Geräten, elektrischen Geräten, Kommunikationsgeräten und Meß- und Steuergeräten.
  • Stand der Technik
  • Im Folgenden wird eine konventionelle integrierte Schaltungsanordnung beschrieben.
  • Bei einer konventionellen integrierten Schaltungsanordnung sind ihre Bauteile, eine Leistungsversorgung, ein CPU-Chip, eine Cache-Steuerung, ein Cache-Speicher, ein LSI-Datenpuffer und ein Anschlußelement, auf einer einzigen ein- oder zweiseitigen Mehrschichtleiterplatte montiert, während sie elektrisch jeweils mit den gewünschten Bauteilen verbunden sind, und die Schaltungsanordnung weist Wärmeabstrahlungsplatten auf zum individuellen Abstrahlen von Wärme der Bauteile und einen den Wärmeabstrahlungsplatten zugewandten Kühlventilator.
  • Da bei dem Aufbau der oben beschriebenen konventionellen integrierten Schaltungsanordnung die Bauteile auf einer einzigen Mehrschichtleiterplatte montiert sind und zum individuellen Abstrahlen von Wärme Wärmeabstrahlungsplatten vorgesehen sind, besteht das Problem, daß die Leiterplattenfläche zunimmt und ohne Verwendung eines Kühlventilators eine ausreichende Wärmeabstrahlung nicht durchgeführt werden kann.
  • Die US-A-5426263 offenbart einen elektronischen Aufbau mit einem doppelseitigen kabellosen Bauteil.
  • Um das obige Problem des Standes der Technik zu lösen, ist es Aufgabe der Erfindung, eine integrierte Schaltungsanordnung anzugeben, die hinsichtlich des Integrationsgrades und der Wärmeabstrahlungseigenschaften verbessert ist.
  • Beschreibung der Erfindung
  • Das obige Problem wird gelöst durch eine integrierte Schaltungsanordnung nach dem Anspruch 1 oder 2 dieser Erfindung.
  • Die erfindungsgemäße integrierte Schaltungsanordnung weist einen Aufbau auf mit: einer Metallplatte mit einer Leistungsversorgung; einer Mehrschichtleiterplatte mit einer Mehrzahl von in sie eingepaßten und elektrisch mit der Leistungsversorgung an der Metallplatte verbundenen Anschlußstiften; einem CPU-Chip mit einer mit der Mehrschichtleiterplatte elektrisch verbundenen TAB-Verdrahtung zwischen der Metallplatte und der Mehrschichtleiterplatte; einem Cache-Speicherabschnitt und einem LSI-Datenpufferabschnitt, die elektrisch mit der Mehrschichtleiterplatte verbunden sind, an einer dem an der Mehrschichtleiterplatte vorgesehenen CPU- Chip entgegengesetzten Oberfläche; und einem mit der Mehrschichtleiterplatte elektrisch verbundenen Anschlußelement.
  • Kurzbeschreibung der Zeichnungen
  • Fig. 1 ist eine Schnittansicht einer integrierten Schaltungsanordnung nach einem erfindungsgemäßen Ausführungsbeispiel;
  • Fig. 2 ist eine perspektivische Explosionsansicht einer integrierten Schaltungsanordnung nach einem weiteren erfindungsgemäßen Ausführungsbeispiel;
  • Fig. 3 ist eine Schnittansicht eines Stifts, die einen wesentlichen Abschnitt derselben zeigt; und
  • Fig. 4 ist eine Schnittansicht eines wesentlichen Abschnitts derselben, die die Verbindung der Metallplatte, einer Schutzplatte, des CPU-Chips und der Mehrschichtleiterplatte untereinander zeigt.
  • Bevorzugte Ausführungsbeispiele (Ausführungsbeispiel 1)
  • Im Folgenden wird eine integrierte Schaltungsanordnung nach einem erfindungsgemäßen Ausführungsbeispiel anhand der Zeichnungen beschrieben.
  • Fig. 1 ist eine Schnittansicht einer integrierten Schaltungsanordnung nach einem erfindungsgemäßen Ausführungsbeispiel. In Fig. 1 ist mit der Ziffer 1 eine Metallplatte aus Aluminium oder eine Siliziumstahlplatte bezeichnet. 2 ist eine isolierende Schicht mit zumindest einem Epoxidharz oder einer Keramik, die auf einer Oberfläche der Metallplatte 1 vorgesehen ist. 3 ist eine leitende Schicht, etwa eine Kupferfolie mit einem gewünschten Verdrahtungsmuster, die auf einer oberen Oberfläche der isolierenden Schicht 2 auf der Metallplatte 1 mit der isolierenden Schicht 2 vorgesehen ist. 4 ist eine Leistungsversorgung, etwa ein Gleichstrom-/Gleichstromwandler, Wechselstrom-/Gleichstromwandler usw., die auf einer oberen Endoberfläche der leitenden Schicht 3 vorgesehen und elektrisch mit der leitenden Schicht 3 verbunden ist. 5 ist eine Mehrzahl von Anschlußstiften im wesentlichen in der Form eines Kreuzes, die über ein Hochtemperaturlot 6 metallisch an die leitende Schicht 3 gekoppelt sind, wodurch ein über die leitende Schicht 3 elektrisch mit der Leistungsversorgung 4 verbundener positiver Elektrodenanschluß oder negativer Elektrodenanschluß gebildet ist. 7 ist eine Mehrschichtleiterplatte, die so ausgebildet ist, daß die Anschlußstifte 5 in sie eingepaßt sind, wobei eine der der Metallplatte 1 zugewandten Oberfläche entgegengesetzte Oberfläche zumindest einen Datenbus, einen Adressenbus, einen Steuerbus, eine Leistungsversorgungsleitung und eine Masseleitung (nicht gezeigt) aufweist und zumindest die Leistungsversorgungsleitungen und die Masseleitung elektrisch mit dem Anschlußstift 5 verbunden sind. 8 ist ein CPU-Chip mit einer TAB-Verdrahtung 9 und ist elektrisch verbunden mit der Mehrschichtleiterplatte 7, wobei eine der Mehrschichtleiterplatte 7 entgegengesetzte Oberfläche des CPU-Chip an der leitenden Schicht 3 auf der Metallplatte 1 befestigt ist. 10 ist ein im wesentlichen auf der oberen Oberfläche des CPU-Chip 8 in der dem CPU-Chip 8 entgegengesetzten Oberfläche der Mehrschichtleiterplatte 7 vorgesehener Cache-Kontroller (Cache-Steuereinrichtung). 11 ist ein an derselben Oberfläche wie der Cache-Kontroller 10 vorgesehener und elektrisch mit dem Gache-Kontroller 10 über die Mehrschichtleiterplatte 7 verbundener Cache-Speicherabschnitt. 14 ist ein an derselben Oberfläche wie der Cache- Kontroller 10 vorgesehener und elektrisch mit dem Cache-Kontroller 10, dem Cache-Speicherabschnitt 11 und dem CPU-Chip 8 über die Mehrschichtleiterplatte 7 verbundener LSI-Datenpufferabschnitt. 12 ist ein an derselben Oberfläche wie der Cache-Kontroller 10 vorgesehenes und elektrisch mit dem Cache-Kontroller 10 verbundenes Anschlußelement.
  • Im Folgenden wird die Funktion der integrierten Schaltungsanordnung anhand des obigen erfindungsgemäßen Ausführungsbeispiels beschrieben.
  • Zunächst wird eine Spannung von 3,3 V aus der Leistungsversorgung 4 über die Anschlußstiftgruppe 5 an den CPU-Chip 8 angelegt.
  • Als nächstes werden dem Cache-Speicherabschnitt 11 durch den Cache-Kontroller 10 und den LSI-Datenpufferabschnitt 14 erforderliche Daten und Befehlskodes (im Folgenden als "Befehle" bezeichnet) aus einem damit verbundenen Hauptspeicher (nicht gezeigt) über das Anschlußelement 12 zugeführt, wobei der CPU-Chip 8 auf der Basis der Daten und Befehle in dem Cache-Speicherabschnitt 11 verschiedene Operationsschritte durchführt.
  • Schließlich werden die in verschiedener Weise durch den CPU-Chip 8 verarbeiteten Daten von der Mehrschichtleiterplatte 7 zu dem Cache-Kontroller 10 und dem Cache-Speicherabschnitt 11 übertragen und über die Mehrschichtleiterplatte 7 zu dem Verbindungselement 12 übertragen, um nach außen ausgegeben werden zu können.
  • Dabei wird die Wärme des CPU-Chip 8 und der Leistungsversorgung 4, die wärmeerzeugende Bauteile sind, über die Metallplatte 1 zu all den denjenigen Oberflächen entgegengesetzten Oberflächen abgeleitet und abgestrahlt, auf denen der CPU-Chip 8 und die Leistungsversorgung 4 vorgesehen sind, um in dieser Weise von der Metallplatte 1 abgestrahlt zu werden.
  • Zu beachten ist, daß eine weitere Verbesserung der Wärmeabstrahlungseigenschaften erzielt werden kann durch Aufbringen einer isolierenden Schicht aus anorganischem Material, etwa Keramik, auf der dem CPU-Chip 8 zugewandten Oberfläche der Metallplatte 1.
  • (Ausführungsbeispiel 2)
  • Im Folgenden wird ein weiteres erfindungsgemäßes Ausführungsbeispiel anhand der Zeichnungen beschrieben.
  • Fig. 2 ist eine perspektivische Explosionsdarstellung einer integrierten Schaltungsanordnung nach einem weiteren erfindungsgemäßen Ausführungsbeispiel. In Fig. 2 ist mit der Ziffer 21 eine Metallplatte aus Aluminium oder eine Siliziumstahlplatte usw. bezeichnet mit einem Verdrahtungsmuster (nicht gezeigt) auf ihrer oberen Oberfläche und, an ihren Seitenabschnitten, einem Leistungsversorgungsabschnitt 22, etwa einem Gleichstrom-/Gleichstromwandler oder einem Wechselstrom-/Gleichstromwandler, der elektrisch mit dem Verdrahtungsmuster verbunden ist. 23 ist eine Schutzplatte z. B. aus Kupfer oder Aluminium, die mit Lot an einen Mittenabschnitt der Metallplatte 21 gekoppelt ist und eine Mehrzahl von Säulen 23a an Seitenendabschnitten einer der Verbindung mit der Metallplatte 21 entgegengesetzten Oberfläche aufweist, wodurch der im Folgenden beschriebene CPU-Chip 24 geschützt und die Wärme des CPU-Chips 24 abgestrahlt wird. 24 ist ein CPU- Chip mit einer TAB-Verdrahtung 24a, der mit Hilfe eines Si- oder Epoxid-Klebstoffs an die von den an der Schutzplatte 23 vorgesehenen Säulen 23a umgebene Oberfläche geklebt ist. 25 ist eine Mehrschichtleiterplatte mit einer Mehrzahl von Stiften 26 im wesentlichen in der Form eines Kreuzes, wie in Fig. 3 gezeigt, die in ihre Seitenabschnitte eingepaßt oder mit Lot daran angekoppelt sind, wobei die Mehrzahl Stifte 26 und die Metallplatte 21 aneinander durch eine Lotverbindung (nicht gezeigt) elektrisch angeschlossen sind.
  • Fig. 4 ist eine Schnittansicht der Verbindung zwischen der Mehrschichtleiterplatte, der Schutzplatte und der Metallplatte, die einen Hauptabschnitt bilden. In der Figur ist der Stift 26 in die Metallplatte 21 eingepaßt und elektrisch mit einem Verdrahtungsmuster 21a auf einer oberen Oberfläche der Metallplatte 21 verbunden. Ferner sind die Schutzplatte 23 und die Mehrschichtleiterplatte 25 durch Anbringen von Lot an der Säule 23a miteinander verbunden, um eine Lötverbindung herzustellen. Darüber hinaus ist der CPU-Chip 24 elektrisch mit einer internen Verdrahtung (nicht gezeigt) der Mehrschichtleiterplatte 25 verbunden.
  • Die Funktion der integrierten Schaltungsanordnung nach dem obigen erfindungsgemäßen Ausführungsbeispiel wird im Folgenden beschrieben.
  • Zunächst wird eine Spannung von 3,3 V der Leistungsversorgung 22 über die Anschlußstiftgruppe 26 an den CPU-Chip 24 angelegt.
  • Als nächstes werden dem CPU-Chip 24 von außen über die Anschlüsse erforderliche Daten und Befehle zugeführt, wobei der CPU-Chip 24 auf der Basis der Daten und Befehle verschiedene Operationsschritte durchführt.
  • Schließlich werden die in verschiedener Weise von dem CPU-Chip 24 verarbeiteten Daten über die Mehrschichtleiterplatte zu den Anschlüssen übertragen, um nach außen ausgegeben zu werden.
  • Dabei wird die Wärme des CPU-Chip 24, der ein wärmeerzeugendes Bauteil ist, und der Leistungsversorgung 22 über die Schutzplatte/Metallplatte und über die Metallplatte 21 weitergeleitet und abgestrahlt zu all den denjenigen Oberflächen entgegengesetzten Oberflächen, an denen der CPU-Chip 24 und die Leistungsversorgung 22 vorgesehen sind, um von der Metalloberfläche 21 abgestrahlt zu werden.
  • Ferner kann der CPU-Chip 24, der durch über die Metallplatte 21 übertragenen äußere Kräfte zerbrochen werden könnte, durch die Schutzplatte 23 geschützt werden.
  • Natürlich können die Schutzplatte 23 und die Säulen 23a auch einstückig oder miteinander zusammengebaut vorgesehen sein.
  • Gewerbliche Anwendbarkeit
  • Mit der oben dargestellten erfindungsgemäßen integrierten Schaltungsanordnung erhöht sich der Integrationsgrad und vergrößert sich die Oberfläche der Metallplatte durch eine dreidimensionale Anordnung der Mehrschichtleiterplatte und der Metallplatte mit Hilfe einer Mehrzahl von Anschlußstiften, wodurch eine integrierte Schaltungsanordnung mit hervorragenden Wärmeabstrahlungseigenschaften be züglich der wärmeerzeugenden Bauteile, etwa der Leistungsversorgung und dem CPU-Chip, möglich wird.
  • Ferner ist es durch eine Konstruktion, bei der an einer Metallplatte eine Leistungsversorgung vorgesehen ist oder an einer Metallplatte mit einem Hochtemperaturlot eine Mehrzahl von Stiften befestigt ist, möglich, eine integrierte Schaltungsanordnung mit einer leitenden Schicht mit niedriger Impedanz herzustellen, weil die Leistung von einer den Anschlußstiften nahen Stelle aus zugeführt werden kann.
  • Weiterhin ist es möglich, eine integrierte Schaltungsanordnung mit einem noch höheren Integrationsgrad herzustellen, indem ein CPU-Chip in eine Konstruktion eingebaut wird mit einer von dem CPU-Chip herausgeführten und elektrisch mit der Mehrschichtleiterplatte verbundenen TAB-Verdrahtung, oder durch eine Konstruktion, bei der der CPU-Chip mit Hilfe eines Klebstoffs an einer oberen Oberfläche der Metallplatte oder einer oberen Oberfläche einer auf der Metallplatte vermittelt durch eine isolierende Schicht vorgesehenen leitenden Schicht befestigt ist.
  • Weiterhin ist es möglich, eine integrierte Schaltungsanordnung mit hervorragenden Wärmeabstrahlungseigenschaften herzustellen, und zwar durch eine Konstruktion, bei der auf einer Rückseitenoberfläche der Metallplatte, auf der ein CPU-Chip angeordnet ist, eine isolierende Schicht aufgebracht ist.

Claims (12)

1. Integrierte Schaltungsanordnung mit: einer Metallplatte (1) mit einer Leistungsversorgung (4); einer Mehrschichtleiterplatte (7) mit einer Mehrzahl von in sie eingepaßten und elektrisch mit der Leistungsversorgung an der Metallplatte verbundenen Anschlußstiften (5); einem elektrisch mit einer Oberfläche der Mehrschichtleiterplatte verbundenen und zwischen der Metallplatte und der Mehrschichtleiterplatte montierten CPU-Chip (8); einem mit der anderen, der mit dem CPU-Chip verbundenen Oberfläche entgegengesetzten Oberfläche der Mehrschichtleiterplatte elektrisch verbundenen Steuerabschnitt (10); und einem elektrisch mit der Mehrschichtleiterplatte verbundenen Anschlußelement (12).
2. Integrierte Schaltungsanordnung mit: einer Metallplatte (21) mit einer Leistungsversorgung (22) an einem Seitenabschnitt einer oberen Oberfläche von ihr; einer Schutzplatte (23) mit zwei entgegengesetzten Seiten, wobei eine Seite an der oberen Oberfläche an einem Mittenabschnitt der Metallplatte vorgesehen ist und die andere Seite der Schutzplatte eine Mehrzahl von Säulen (23a) an Seitenendabschnitten von ihr aufweist; einem an der von den Säulen umgebenen Seite der Schutzplatte vorgesehenen CPU- Chip; und einer über eine Mehrzahl Stifte (26) elektrisch mit der Metallplatte verbundenen und an der Mehrzahl Säulen montierten Mehrschichtleiterplatte (25).
3. Integrierte Schaltungsanordnung nach Anspruch 1, bei der die Metallplatte eine isolierende Schicht auf der Metallplatte aufweist, wobei auf der isolierenden Schicht auf der Metallplatte eine leitende Schicht vorgesehen ist.
4. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, bei der der CPU- Chip eine von der CPU herausgeführte und elektrisch mit der Mehrschichtleiterplatte verbundene TAB-Verdrahtung aufweist.
5. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, bei der der CPU- Chip mit Hilfe eines Klebstoffs an einer oberen Oberfläche der Metallplatte oder an einer oberen Oberfläche einer auf der Metallplatte über eine isolierende Schicht vorgesehenen leitenden Schicht befestigt ist.
6. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, bei der die Mehrzahl Stifte an der Metallplatte mit einem Hochtemperaturlot befestigt ist.
7. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, bei der auf eine Rückoberfläche der Metallplatte mit dem darauf angeordneten CPU-Chip eine isolierende Schicht aufgebracht ist.
8. Integrierte Schaltungsanordnung nach Anspruch 1, bei der der Steuerabschnitt zumindest eine Cache-Steuereinrichtung, einen Cache-Speicherabschnitt und einen Datenpuffer-LSI-Abschnitt aufweist.
9. Integrierte Schaltungsanordnung nach Anspruch 2, bei der die Schutzplatte und die Säulen einstückig miteinander gebildet sind oder die Säulen mit der Schutzplatte zusammengebaut sind.
10. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, bei der die Mehrzahl Stifte im wesentlichen die Form eines Kreuzes aufweist.
Bezugzeichenliste
1, 21 Metallplatte
2 Isolierende Schicht
3 Leitfähige Schicht
4 Leistunsversorgung
5, 26 Stift
6 Lot
7, 25 Mehrschichtleiterplatte
8, 24 CPU-Chip
9, 24a TAB-Verdrahtung
10 Cache-Kontroller
11 Cache-Speicherabschnitt
12 Verbindungselement
22 Leistungsversorgungsabschnitt
23 Schutzplatte
23a Säulenabschnitt
DE69508046T 1994-07-04 1995-07-03 Integrierte halbleiteranordnung Expired - Fee Related DE69508046T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15217794 1994-07-04
PCT/JP1995/001326 WO1996001498A1 (en) 1994-07-04 1995-07-03 Integrated circuit device

Publications (2)

Publication Number Publication Date
DE69508046D1 DE69508046D1 (de) 1999-04-08
DE69508046T2 true DE69508046T2 (de) 1999-07-15

Family

ID=15534738

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69508046T Expired - Fee Related DE69508046T2 (de) 1994-07-04 1995-07-03 Integrierte halbleiteranordnung

Country Status (6)

Country Link
US (1) US6303989B1 (de)
EP (1) EP0717443B1 (de)
KR (1) KR100208053B1 (de)
CN (1) CN1037134C (de)
DE (1) DE69508046T2 (de)
WO (1) WO1996001498A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006022107A1 (de) * 2006-05-11 2007-11-15 Siemens Ag Österreich Anordnung einer Leiterplatte und einem dazu in einem festen Abstand gehaltenen Kontaktträger

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864478A (en) * 1996-06-28 1999-01-26 Intel Corporation Power pod/power delivery system
DE59713027D1 (de) 1996-09-30 2010-03-25 Infineon Technologies Ag Mikroelektronisches bauteil in sandwich-bauweise
US6801431B2 (en) 1999-07-15 2004-10-05 Incep Technologies, Inc. Integrated power delivery and cooling system for high power microprocessors
US20030214800A1 (en) 1999-07-15 2003-11-20 Dibene Joseph Ted System and method for processor power delivery and thermal management
US6847529B2 (en) 1999-07-15 2005-01-25 Incep Technologies, Inc. Ultra-low impedance power interconnection system for electronic packages
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
US6947293B2 (en) 1999-07-15 2005-09-20 Incep Technologies Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6356448B1 (en) 1999-11-02 2002-03-12 Inceptechnologies, Inc. Inter-circuit encapsulated packaging for power delivery
US6304450B1 (en) 1999-07-15 2001-10-16 Incep Technologies, Inc. Inter-circuit encapsulated packaging
US6618268B2 (en) 1999-07-15 2003-09-09 Incep Technologies, Inc. Apparatus for delivering power to high performance electronic assemblies
US20030156400A1 (en) * 1999-07-15 2003-08-21 Dibene Joseph Ted Method and apparatus for providing power to a microprocessor with intergrated thermal and EMI management
US6452113B2 (en) 1999-07-15 2002-09-17 Incep Technologies, Inc. Apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6556455B2 (en) 1999-07-15 2003-04-29 Incep Technologies, Inc. Ultra-low impedance power interconnection system for electronic packages
US6741480B2 (en) 1999-07-15 2004-05-25 Incep Technologies, Inc. Integrated power delivery with flex circuit interconnection for high density power circuits for integrated circuits and systems
MXPA02006173A (es) * 1999-12-20 2003-09-25 Synqor Inc PATILLAS TERMINALES CON PESTAnA PARA CONVERTIDORES CC/CC.
US6896526B2 (en) 1999-12-20 2005-05-24 Synqor, Inc. Flanged terminal pins for DC/DC converters
US7085146B2 (en) 1999-12-20 2006-08-01 Synqor, Inc. Flanged terminal pins for DC/DC converters
WO2001065344A2 (en) * 2000-02-18 2001-09-07 Incep Technologies, Inc. Method and apparatus for providing power to a microprocessor with integrated thermal and emi management
US6884086B1 (en) * 2000-09-28 2005-04-26 Intel Corporation System and method for connecting a power converter to a land grid array socket
US6360431B1 (en) * 2000-09-29 2002-03-26 Intel Corporation Processor power delivery system
DE10107839A1 (de) * 2001-02-16 2002-09-05 Philips Corp Intellectual Pty Anordnung mit einem auf einem Träger montierten integrierten Schaltkreis und einer Stromversorgungsbaugruppenanordnung
US7167379B2 (en) 2001-02-16 2007-01-23 Dibene Ii Joseph T Micro-spring interconnect systems for low impedance high power applications
US6837719B2 (en) * 2002-02-25 2005-01-04 Molex Incorporated Connector with included filtered power delivery
US6845013B2 (en) * 2002-03-04 2005-01-18 Incep Technologies, Inc. Right-angle power interconnect electronic packaging assembly
JP4209130B2 (ja) * 2002-04-09 2009-01-14 株式会社ザナヴィ・インフォマティクス 多層モジュール基板
AT500260A1 (de) * 2003-05-08 2005-11-15 Siemens Ag Oesterreich Anordnung von leiterplatten
JP3896112B2 (ja) 2003-12-25 2007-03-22 エルピーダメモリ株式会社 半導体集積回路装置
CN1316608C (zh) * 2004-02-13 2007-05-16 上海三思科技发展有限公司 一种改善led温升的散热针结构
KR101053587B1 (ko) * 2004-06-04 2011-08-03 엘지전자 주식회사 세탁기의 원격제어용 기판 어셈블리
US20060291180A1 (en) * 2005-06-23 2006-12-28 Inventec Corporation PCI mezzanine card
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
JP5533787B2 (ja) * 2011-06-09 2014-06-25 株式会社豊田自動織機 放熱装置
US20140211421A1 (en) * 2013-01-29 2014-07-31 Tyco Electronics Corporation Circuit Board Assembly
US9142477B2 (en) * 2013-03-08 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor module
US10031864B2 (en) * 2013-03-15 2018-07-24 Seagate Technology Llc Integrated circuit
US10331161B2 (en) * 2014-12-24 2019-06-25 Fujitsu Limited Power supply board
CN208538435U (zh) * 2018-08-01 2019-02-22 京东方科技集团股份有限公司 一种显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4120041A (en) * 1975-12-05 1978-10-10 Sharp Kabushiki Kaisha Semiconductor device for use in an electronic apparatus having a plurality of circuit boards
JPH0487361A (ja) * 1990-07-31 1992-03-19 Sanyo Electric Co Ltd 混成集積回路装置
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
JPH05102390A (ja) * 1991-10-08 1993-04-23 Nec Corp ハイブリツドic
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
JP2936855B2 (ja) * 1991-12-26 1999-08-23 富士電機株式会社 電力用半導体装置
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5266912A (en) * 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JPH06151702A (ja) * 1992-11-09 1994-05-31 Nec Corp マルチチップモジュール
US5426263A (en) * 1993-12-23 1995-06-20 Motorola, Inc. Electronic assembly having a double-sided leadless component
US5469330A (en) * 1994-02-14 1995-11-21 Karabatsos; Chris Heat sink header assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006022107A1 (de) * 2006-05-11 2007-11-15 Siemens Ag Österreich Anordnung einer Leiterplatte und einem dazu in einem festen Abstand gehaltenen Kontaktträger

Also Published As

Publication number Publication date
EP0717443A4 (de) 1997-12-17
CN1130441A (zh) 1996-09-04
CN1037134C (zh) 1998-01-21
DE69508046D1 (de) 1999-04-08
EP0717443B1 (de) 1999-03-03
KR100208053B1 (ko) 1999-07-15
EP0717443A1 (de) 1996-06-19
WO1996001498A1 (en) 1996-01-18
US6303989B1 (en) 2001-10-16
KR960705363A (ko) 1996-10-09

Similar Documents

Publication Publication Date Title
DE69508046T2 (de) Integrierte halbleiteranordnung
DE112014001487B4 (de) Halbleitermodul
DE102004025609B4 (de) Anordnung in Schraub- Druckkontaktierung mit einem Leistungshalbleitermodul
EP1450404B1 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE69531177T2 (de) Kartenartige Halbleiteranordnung
EP0590354B1 (de) Anordnung mit einer Leiterplatte, mindestens einem Leistungsbauelement und einem Kühlkörper
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
EP0931346B1 (de) Mikroelektronisches bauteil in sandwich-bauweise
DE19928788B4 (de) Elektronisches Keramikbauelement
DE4218112B4 (de) Elektrisches Gerät, insbesondere Schalt- und Steuergerät für Kraftfahrzeuge
DE3511722A1 (de) Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
DE60038526T2 (de) Elektronische Baugruppe
DE69936189T2 (de) Elektrischer leiter mit als flanschen und geätzte rillen geformter oberflächenstruktur
DE10162749A1 (de) Schaltungsanordnung
DE2806099A1 (de) Halbleiter-baugruppe
DE10214363A1 (de) Kühlanordnung und Elektrogerät mit einer Kühlanordnung
DE4335946A1 (de) Anordnung bestehend aus einer Leiterplatte
EP0531984A1 (de) Elektronische Schaltung für Leistungshalbleiterbauelemente
DE112015005933T5 (de) Elektronische Steuervorrichtung
EP0489958A1 (de) Leiterplatte für elektronische Steuergeräte und Verfahren zum Herstellen einer solchen Leiterplatte
DE10334426A1 (de) Halbleitervorrichtung
EP0555668B1 (de) Leiterkarte für eine Leistungshalbleiter aufweisende Leistungselektronikschaltung
DE19805492C2 (de) Leiterplatte
DE10134187B4 (de) Kühleinrichtung für Halbleitermodule
DE102020110159A1 (de) Halbleitermodul

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee