DE69422585T2

DE69422585T2 - Kaskadierte Sigma-Delta-Modulatoren

Info

Publication number: DE69422585T2
Application number: DE69422585T
Authority: DE
Inventors: Carlin Dru Cabler
Original assignee: Advanced Micro Devices Inc
Current assignee: GlobalFoundries Inc
Priority date: 1993-11-03
Filing date: 1994-10-26
Publication date: 2000-08-10
Anticipated expiration: 2014-10-27
Also published as: JP3290314B2; US5446460A; EP0651518B1; EP0651518A1; DE69422585D1; JPH07193506A

Description

Der Gegenstand der vorliegenden Anmeldung bezieht sich auf den unserer Parallelanmeldung EP-A-0641085.
Die vorliegende Erfindung bezieht sich im wesentlichen auf Sigma-Delta- Modulatoren. Insbesondere bezieht sich die vorliegende Erfindung auf das Kaskadenanordnen von Sigma-Delta-Modulatoren,

Beschreibung der verwandten Technik

Über-abgetastete interpolative (oder Sigma-Delta-) Modulatoren weisen mindestens eine Integrationsstufe oder ein Filter mit nachgeschalteter Quantisierungsstufe (typischerweise einen Komparator) und Rückkopplung vom Ausgang der Quantisierungsstufe zum Eingang der Integrationsstufe auf. Je nach der Anzahl von Integrationsstufen können Sigma-Delta-Modulatoren in Ordnungstypen eingeteilt werden, z. B. zweiter Ordnung, dritter Ordnung oder vierter Ordnung.
Sigma-Delta-Modulatoren werden immer häufiger zur Durchführung von Analog/Digital- (A/D-) und Digital/Analog- (D/A-) Umwandlung in einer Reihe von Anwendungen eingesetzt. Diese Anwendungen umfassen Kodierer/Dekodierer (Codecs), dienstintegrierte Digitalnetze (ISDN-Einrichtungen) und Audio-Einrichtungen.
Der Einsatz von Sigma-Delta-Modulatoren höherer Ordnung ist aus verschiedenen Gründen in vielen Anwendungsbereichen wünschenswert. Ein Grund ist, dass durch die Einführung von Modulatoren höherer Ordnung die Anzahl von durchzuführenden Integrationen steigt, wodurch der Geräuschpegel des Durchlassbandes sinkt, da das Quantisiergeräusch auf einen höherfrequenten Pegel verschoben wird. Ein weiterer Grund ist, dass der Einsatz von Modulatoren höherer Ordnung das Über-Abtast-Verhältnis (d. h. das Verhältnis des Modulatortakts zur Nyquistrate) niedrig hält, was unter bestimmten Bedingungen wünschenswert ist.
Es hat bisher einige Bemühungen hinsichtlich der Entwicklung von Sigma- Delta-Modulatoren höherer Ordnung gegeben. Fünf solcher Versuche, nämlich die von Matsuya et al., Ribner, Chao et al., Karema et al. und des Erfinders der vorliegenden Erfindung, Cabler, werden nachstehend beschrieben.
Matsuya et al. hat in "A 16-Bit Oversampling A-D Conversion Technology Using Triple-Integration Noise Shaping", IEEE Journal of Solid State Circuits, Vol. SC-22, Nr. 6, Seite 921-929 von Dez. 1987 ein Verfahren zur Kaskadenanordnung von drei oder mehr Modulatoren erster Ordnung zwecks Realisierung einer Geräuschformung höherer Ordnung vorgestellt. Ein Blockschaltbild dieser Schaltung ist in Fig. 1 unserer oben genannten Anmeldung EP-A-0641085 dargestellt. Die bei dieser Schaltung angewandte Technik, die Fachleuten auf dem Gebiet als "MASH-Technik" bekannt ist, ist im US-Patent 5,061,928 von Karema ausführlich beschrieben. Obwohl die Schaltung aus Fig. 1 von EP-A-0641085 in Anbetracht des Kenntnisstandes der Fachleute auf dem Gebiet detailliert beschrieben werden könnte, soll es an dieser Stelle genügen, dass die Schaltung aus Fig. 1 drei in Kaskade angeordnete Modulatoren erster Ordnung (jeder generell mit Bezugszeichen 2 bezeichnet) aufweist. Jeder Modulator erster Ordnung 2 weist einen Integrator 4 und eine Quantisiervorrichtung 6 auf. Die Differenz zwischen den Ausgangssignalen der Integratoren 4 und der Quantisiervorrichtungen 6 der beiden obersten Modulatoren 2 werden den nachgeschalteten Modulatoren 2 zugeführt. Dadurch wird das quantisierte Geräusch aus dem Band genommen und kann dann leicht ausgefiltert werden. Die MASH-Technik hat jedoch eine Reihe von Nachteilen. Erstens erfordert die MASH-Technik eine genaue Anpassung der Merkmale der Modulatoren zwecks Erreichung einer guten Auflösung.
Ferner macht die MASH-Technik hohe Operationsverstärkungsfaktoren zur Erzielung der gleichen Resultate erforderlich. Außerdem hat es sich herausgestellt, dass diese Technik empfindlich gegenüber Fehlanpassung von Analogkomponenten ist, wenn sie für die A/D-Umwandlung angewandt wird. Fehlanpassungen bei der Analogschaltungsanordnung führen zu nicht unterdrückter Quantisiergeräuschleckage in das Durchgangsband. Theoretisch kann jedoch hinsichtlich der Schaltung aus Fig. 1 in EP-A-0641085 das Ausgangssignal y wie folgt ausgedrückt werden, wenn das Eingangssignal irr den Wandler als x und der Quantisierungsfehler des letzten Modulators als E&sub3; vorgegeben ist:
y = xz&supmin;³ + E&sub3;(1 - z&supmin;¹)³
Wie oben gesagt, hat Ribner auch an der Entwicklung von Sigma-Delta- Modulatoren höherer Ordnung gearbeitet. Ribner hat in "A Third-Order Multistage Sigma-Delta Modulator with Reduced Sensitivity to Nonidealities", IEEE J. Solid-State Circuits, Vol. 26, Nr. 12, Seite 1764-1774 von Dezember 1991 und in den US-Patenten 5,148,167, 5,148,166 und 5,065,157 ein Verfahren zur Kaskadenanordnung eines Modulators zweiter Ordnung mit einem Modulator erster Ordnung beschrieben. Ein Blockschaltbild dieser Schaltung ist in Fig. 2 aus EP-A-0641085 dargestellt, in dem der Modulator zweiter Ordnung generell mit dem Bezugszeichen 8 und der Modulator erster Ordnung generell mit dem Bezugszeichen 10 bezeichnet ist. Im untersten Bereich aus Fig. 2 in EP-A-0641085 ist gezeigt; dass Ribner die quantisierten Ausgangssignale y&sub1;, y&sub2; der Modulatoren 8, 10 derart kombiniert, dass das Quantisiergeräusch des Abschnitts zweiter Ordnung unterdrückt wird, während das Quantisiergeräusch des Abschnitts erster Ordnung gemäß der dritten Ordnung geformt wird. Auch hier kann mathematisch das Ausgangssignal y wie folgt ausgedrückt werden, wenn das Eingangssignal in den Wandler als x und der Quantisierungsfehler des Modulators erster Ordnung als E&sub2; vorgegeben ist:
y = z&supmin;³ x + C(1 - z&supmin;¹)³E&sub2;
In diesem Fall wurde eine Verstärkung von 1/C zwischen den Modulatoren 8, 10 hinzugefügt, um ein Überfließen des zweiten Modulators 10 zu vermeiden. Zum Kompensieren des Faktors 1/C wird eine Verstärkung C in der Korrekturlogik hinzugefügt. Dies geht aus Fig. 2 in EP-A-0641085 hervor, und zwar aus der Form des Elements 12 (Verstärkungshinzufügungsbereich) und des Elements 14 (Kompensationsbereich).
Chao et al. schlägt in "A Higher Order Topology for Interpolative Modulators for Oversampling A/D Converters", IEEE Transactions on Circuits and Systems, Vol. 37, Nr. 3, Seite 309-318 von März 1990 eine Einzelschleifenstruktur für Sigma-Delta-Modulatoren höherer Ordnung vor. Diese Modulatoren weisen eine Vielzahl von Integratoren, Weiterleitungswegen, Rückkopplungswegen und eine einzelne Quantisiervorrichtung zum Synthetisieren der gewünschten Geräuschformung auf. Bei diesen Modulatoren besteht die Möglichkeit, dass sie in einen Modus selbsterregter Oszillationen für bestimmte Eingangswerte eintreten. Es sind verschiedene Verfahren zum Desensibilisieren dieser Wandler gegenüber diesen Phänomenen vorgeschlagen worden, die aber alle die Struktur verkomplizieren. Es ist jedoch festgestellt worden, dass einstufige Modulatoren erster und zweiter Ordnung dieses Typs diesen Phänomenen nicht ausgesetzt sind.
Bei Audio-Anwendungen ist es wünschenswert, dass die Signalverzerrung, einschließlich des Geräusches, dem eines Standard-16-Bit-Linearwandlers gleich ist. Simulationen haben gezeigt, dass bei einem Über-Abtastverhältnis von 64 und der Anwendung praktischer Schalttechniken Modulatoren dritter Ordnung, die gemäß eines der oben genannten Verfahren hergestellt worden sind, die Leistung eines Standard-16-Bit Linearwandlers übersteigen. Die Toleranz jenseits der 16 Bits ist jedoch nicht sehr hoch. Daher ist es wünschenswert, dass ein Sigma-Delta-Wandler mit Geräuschformung vierter Ordnung hergestellt wird.
Karema et al. hat in dem US-Patent Nr. 5,061,924 eine Topologie vierter Ordnung vorgestellt, die eine Kaskadenanordnung zweier Modulatoren zweiter Ordnung umfasst. Diese ist in Fig. 3 aus EP-A-0641085 dargestellt, wobei die beiden Modulatoren zweiter Ordnung generell mit dem Bezugszeichen 16 bezeichnet sind. Wie dargestellt, ist eine Verstärkung von 1/C (in Form eines Verstärkungselements 18) zwischen den beiden Modulatoren hinzugefügt worden, um ein Überfließen des zweiten Modulators zu verhindern. Wie bei Ribners in Fig. 2 dargestelltem Modulator beschrieben, ist eine Digitalschaltung der Kaskadenanordnung von Karema et al. hinzugefügt worden. Diese Schaltung, die generell mit dem Bezugszeichen 20 bezeichnet ist, ist im unteren Teil von Fig. 3 in EP-A-0641085 gezeigt. Bei dieser Schaltung sind die quantisierten Ausgangssignale der beiden Abschnitte zweiter Ordnung y&sub1;, y&sub2; derart kombiniert, dass der Quantisierungsfehler des ersten Modulators aufgehoben wird und der Quantisierungsfehler des zweiten Modulators eine Formung vierter Ordnung erfährt. Algebraisch gesehen kann das Ausgangssignal y wie folgt ausgedrückt werden, wenn das Eingangssignal in den Wandler, als x und der Quantisierungsfehler des zweiten Modulators als E2 vorgegeben ist:
y = z&supmin;&sup4; · + C(1 - z&supmin;¹)&sup4;E&sub2;
In unserer vorgenannten Anmeldung EP-A-0641085 werden ein System und ein Verfahren zur Kaskadenanordnung von drei Sigma-Delta-Modulatoren beschrieben. Bei dem System und Verfahren wird ein nachgeschalteter Modulator mit einem Fehlersignal, das den Quantisierungsfehler eines vorhergehenden Modulators repräsentiert, beaufschlagt. Das Fehlersignal wird um einen Faktor skaliert, bevor der nachgeschaltete Modulator damit beaufschlagt wird. Das quantisierte Fehlersignal des nachgeschalteten Modulators wird dann um den Reziprokwert des Original-Skalierungsfaktors skaliert, bevor es mit den quantisierten Ausgangssignalen der vorgeschalteten Modulatoren kombiniert wird. Das Kombinieren der quantisierten Ausgangssignale der drei Modulatoren wird so durchgeführt, dass der Quantisierungsfehler der vorgeschalteten Stufen eliminiert wird, während das Geräusch der letzten Stufe geformt wird, so dass sich der größte Teil des Geräusches in Hochfrequenzbereichen befindet.
Somit wird in Cabler's Design das Quantisiergeräusch jeder Stufe durch Aufnehmen der Differenz zwischen dem Ausgangssignal und dem Eingangssignal der Quantisiervorrichtung jeder Stufe erhalten. Dieses Quantisiergeräusch wird dann der nachgeschalteten Stufe zugeführt. Ein Korrekturnetz entfernt dann das Quantisiergeräusch von jeder vorgeschalteten Stufe derart, dass das Ausgangssignal einfach nur eine verzögerte Version des Eingangssignals plus einer skalierten Version des Quantisiergeräusches von der letzten Stufe ist, welche mit einer Hochbandfunktion vierter Ordnung geformt worden ist.
Aufgrund des oben Gesagten sollte es klar sein, dass Sigma-Delta-Modulatoren vierter Ordnung bei bestimmten Anwendungen beträchtliche Vorteile gegenüber Modulatoren niedrigerer Ordnung aufweisen. Ferner wird das Signal-Rausch-Verhältnis (SNR) der idealen Sigma-Delta-Modulatoren durch die folgende Gleichung ausgedrückt:
SNR = (2L + 1)10 log (OSR) - 10 log (π2L/2L + 1),
wobei OSR das Über-Abtastverhältnis und L die Ordnung des Modulators ist. Wenn z. B. L = 3 und OSR = 64 ist, ist das SNR gleich 105 dB. Wenn L = 4 und OSR = 64 ist, ist das SNR gleich 132,3 dB. Somit hat eine Schleife vierter Ordnung eine höhere Eigentoleranz für eine 16-Bit-Leistung als eine Schleife dritter Ordnung mit dem gleichen Über-Abtastverhältnis. Obwohl Sigma-Delta-Modulatoren vierter Ordnung, wie die von Karema et al. beschriebenen, bis jetzt vorgeschlagen worden sind, ist es ein Mangel beim Stand der Technik, dass keine zusätzlichen Typen solcher Modulatoren eingesetzt werden können.
Wie detailliert in EP-A-0641085 dargelegt, stellt der darin beschriebene Modulator einen Sigma-Delta-Modulator vierter Ordnung dar, der ein guter Kompromiss ist zwischen dem Einsatz von Modulatoren erster Ordnung (die kostengünstiger sind als Modulatoren zweiter Ordnung) und dem Einsatz von Modulatoren zweiter Ordnung (die leichter anpassbar, aber teurer sind als Modulatoren ersten Ordnung). Der in EP-A-0641085 beschriebene Modulator ist jedoch etwas komplex und erfordert daher den Einsatz einer Anzahl von Analogkomponenten. Es ist ein Mangel beim Stand der Technik, dass es keine einfachere kostengünstigere Version dieses Modulators gibt, der in vielen Anwendungsgebieten sinnvoll eingesetzt werden könnte.
Wir haben diese oben genannten Mängel durch Bereitstellen eines neuen Verfahrens zur Kaskadenanordnung von drei Sigma-Delta-Modulatoren beseitigt. Bei diesem Verfahren wird das Eingangssignal der Quantisiervorrichtung jeder Stufe der nachgeschalteten Stufe zugeführt. Somit ist es nicht erforderlich, eine Differenz zwischen dem Ausgangssignal jeder Quantisiervorrichtung und dem Eingangssignal jeder Quantisiervorrichtung zu erhalten. Das Signal, das jeder nachgeschalteten Stufe zugeführt wird, ist die Differenz zwischen dem Ausgangssignal der vorhergehenden Stufe und dem Quantisiergeräusch der vorhergehenden Stufe. Ausführungsformen der vorliegenden Erfindung umfassen ein Korrekturnetz, das sowohl das Quantisiergeräusch der ersten beiden Stufen als auch das Ausgangssignal der ersten beiden Stufen entfernt. Somit ist das letzte Ausgangssignal der in Kaskade angeordneten Modulatoren eine verzögerte Version des Eingangssignals in diese plus eine skalierte Version der letzten Stufe, die mit einer Hochpassfunktion vierter Ordnung geformt worden ist.
Entsprechend werden ein System und ein Verfahren zur Durchführung einer Hochauflösungs-A/D-Umwandlung beschrieben.
Ferner werden ein neuer Typ eines Sigma-Delta-Modulators vierter Ordnung und ein A/D-Wandler beschrieben, bei dem gegenüber Wandlern gemäß dem Stand der Technik weniger Subtraktionen zwischen den Stufen stattfinden müssen und bei dem somit weniger Analogkomponenten benötigt werden.
Die Zeichnungen zeigen beispielhaft:
Fig. 1 eine schematische Darstellung einer Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine schematische Darstellung eines Korrekturnetzes gemäß der vorliegenden Erfindung;
Fig. 3 eine schematische Darstellung eines alternativen Korrekturnetzes gemäß der vorliegenden Erfindung;
Fig. 4 eine schematische Darstellung eines weiteren alternativen Korrekturnetzes gemäß der vorliegenden Erfindung;
Fig. 5 ein Kurvenbild eines simulierten SNR-Verhaltens für eine Ausführungsform der vorliegenden Erfindung.
In den Zeichnungen, in denen gleiche oder ähnliche Elemente mit gleichen Bezugszeichen in den verschiedenen Ansichten bezeichnet sind, und insbesondere in Fig. 1 ist eine schematische Darstellung einer Ausführungsform der vorliegenden Erfindung gezeigt, die generell mit dem Bezugszeichen 10 bezeichnet ist. Die Ausführungsform 10 weist einen herkömmlichen Sigma-Delta-Modulator zweiter Ordnung (generell mit dem Bezugszeichen 12 bezeichnet), einen Sigma-Delta-Modulator erster Ordnung (generell mit dem Bezugszeichen 14 bezeichnet) und einen zweiten Sigma- Delta-Modulator erster Ordnung (generell mit dem Bezugszeichen 16 bezeichnet) auf.
Wie Fachleuten auf dem Gebiet bekannt ist, lautet die Standard-Gleichung für einen Sigma-Delta-Modulator zweiter Ordnung wie folgt:
y = z&supmin;² x + (1 - z&supmin;¹)²E,
wobei E der Quantisierungsfehler ist. Es ist Fachleuten auf dem Gebiet ferner bekannt, dass die Standard-Gleichung für einen Sigma-Delta-Modulator erster Ordnung wie folgt lautet:
y = x&supmin;¹ x + (1 - x&supmin;¹)E.
Bei Anwendung der Standard-Gleichung auf Fig. 1 ergibt sich folgendes:
1) y&sub1; = z&supmin;² x + (1 - z&supmin;¹)²E&sub1;;
2) Y&sub2; = 1/C&sub1; z&supmin;¹ y&sub1; - 1/C&sub1; z&supmin;¹ E&sub1; + (1 - z&supmin;¹)E&sub2;; und
3) y&sub3; = 1/C&sub2; z&supmin;¹ y&sub2; - 1/C&sub2; z&supmin;¹ E&sub2; + (1 - z&supmin;¹)E&sub3;.
Zum Bestimmen der einfachsten und sinnvollsten Korrekturlogik ist es erforderlich, y&sub1;, y&sub2; und y&sub3; derart zu kombinieren, dass das kombinierte Gesamt- Ausgangssignal ("yout") nur eine Funktion des Eingangssignals x und E&sub3; (welches einer Formung vierter Ordnung unterzogen worden ist) ist.
Dieses Ziel kann wie folgt erreicht werden:

Schritt 1) Multiplikation von y&sub3; mal C&sub2; ergibt y&sub4;:

y&sub4; = z&supmin;¹ y&sub2; - z&supmin;¹ E&sub2; + C&sub2;(1 - z&supmin;¹)E&sub3;

Schritt 2) Subtraktion von z&supmin;¹ y&sub2; minus y&sub4; ergibt y&sub5;:

y&sub5; = -z&supmin;¹ E&sub2; + C&sub2;(1 - z&supmin;¹)E&sub3;

Schritt 3) Multiplikation von y&sub5; mal (1 - z&supmin;¹) ergibt y&sub6;:

y&sub6; = -z&supmin;¹ (1 - z&supmin;¹)E&sub2; + C&sub2;(1 - z&supmin;¹)²E&sub3;

Schritt 4) Multiplikation von y&sub2; mal z&supmin;¹ ergibt y&sub7;:

y&sub7; = 1/C&sub1; z&supmin;² y&sub1; - 1/C&sub1; z&supmin;²E&sub1; + z&supmin;¹(1 - z&supmin;¹)E&sub2;

Schritt 5) Addition von y&sub6; + y&sub7; ergibt y&sub8;:

y&sub8; = 1/C&sub1; z&supmin;² y&sub1; - 1/C&sub1; z&supmin;²E&sub1; + C&sub2;(1 - z&supmin;¹)²E&sub3;

Schritt 6) Multiplikation von y&sub8; mal C&sub1; ergibt y&sub9;:

y&sub9; = z&supmin;² y&sub1; -z&supmin;² E&sub1; + C&sub1; C&sub2;(1 - z&supmin;¹)²E&sub3;

Schritt 7) Subtraktion von z&supmin;² y&sub1; minus y&sub9; ergibt y&sub1;&sub0;:

y&sub1;&sub0; = -z&supmin;² E&sub1; + C&sub1; C&sub2;(1 - z&supmin;¹)²E&sub3;

Schritt 8) Multiplikation von y&sub1;&sub0; mal (1 - z&supmin;¹)² ergibt y&sub1;&sub1;:

y&sub1;&sub1; = -z&supmin;²(1 - z&supmin;¹)²E&sub1; + C&sub1; C&sub2;(1 - z&supmin;¹)&sup4;E&sub3;

Schritt 9) Multiplikation von y&sub1; mal z&supmin;² ergibt y&sub1;&sub2;:

y&sub1;&sub2; = z&supmin;&sup4; x + z&supmin;² (1 - z&supmin;¹)²E&sub1;

Schritt 10) Addition von y&sub1;&sub1; + y&sub1;&sub2; ergibt yout:

yout = z&supmin;&sup4; x + C&sub1; C&sub2;(1 - z&supmin;¹)&sup4;E&sub3;
Das oben Gesagte kann wie in Fig. 2 dargestellt in ein Blockschaltbild umgeformt werden. Somit können die y&sub1;-, y&sub2;- und y&sub3;-Ausgangssignale aus Fig. 1, die hier mit den Bezugszeichen 18, 20 bzw. 22 bezeichnet sind und die in der in Fig. 1 dargestellten Schaltung erzeugt werden, wenn diese mit einem Eingangssignal x (mit Bezugszeichen 24) beaufschlagt wird, mittels der Schaltung aus Fig. 2 "korrigiert" werden, so dass sich ein Gesamt-Ausgangs signal yout 30 ergibt, welches nur eine Funktion des Ausgangssignals x 24 und E&sub3; 26 (das einer Formung vierter Ordnung unterzogen worden ist) ist. Beginnend mit denselben drei Gleichungen wie oben, d. h.:
1) y&sub1; = z&supmin;² x + (1 - z&supmin;¹)²E&sub2;; und
2) y&sub2; = 1/C&sub1; z&supmin;¹ y&sub1;- 1/C&sub1; z&supmin;¹ E&sub1; + (1 - z&supmin;¹)E&sub2;; und
3) y&sub3; = 1/C&sub2; z&supmin;¹ y&sub2;- 1/C&sub2; z&supmin;² E&sub2; + (1 - z&supmin;¹)E&sub3;.
kann ein alternatives Korrekturnetz durch Durchführung folgender Schritte erhalten werden:
Schritt 1) y&sub4; = C&sub1; y&sub2; = z&supmin;¹ y&sub1; -z&supmin;¹ E&sub1; + C&sub1;(1 - z&supmin;¹)E&sub2;
Schritt 2) y&sub5; = y&sub4; -z&supmin;¹ y&sub1; = -z&supmin;¹ E&sub1; + C&sub1;(1 - z&supmin;¹)E&sub2;
Schritt 3) y&sub6; = C&sub2; y&sub3; = z&supmin;¹ y&sub2; -z&supmin;¹ E&sub2; + C&sub2;(1 - z&supmin;¹)E&sub3;
Schritt 4) y&sub7; = y&sub6; -z&supmin;¹ y&sub2; = -z&supmin;¹ E&sub2; + C&sub2;(1 - z&supmin;¹)E&sub3;
Schritt 5) y&sub8; = C&sub1; (1 - z&supmin;¹) y&sub7; = -z&supmin;¹ C&sub1; (1 - z&supmin;¹)E&sub2; + C&sub1; C&sub2; (1 - z&supmin;¹)²E&sub3;
Schritt 6) y&sub9; = z&supmin;¹ y&sub5; = -z&supmin;² E&sub1; + C&sub1; z&supmin;¹ (1 - z&supmin;¹)E&sub2;
Schritt 7) y&sub1;&sub0; = y&sub8; + y&sub9; = -z&supmin;² E&sub1; + C&sub1; C&sub2; (1 - z&supmin;¹)²E&sub3;
Schritt 8) y&sub1;&sub1; = z&supmin;² y&sub1; = z&supmin;&sup4; x + z&supmin;² (1 - z&supmin;¹)²E&sub1;
Schritt 9) y&sub1;&sub2; = (1 - z&supmin;¹)² y&sub1;&sub0; = -z&supmin;² (1 - z&supmin;¹)²E&sub1; + C&sub1; C&sub2; (1 - z&supmin;¹)&sup4;E&sub3;
Schritt 10 yout = y&sub1;&sub1; + Y&sub1;&sub2; z&supmin;&sup4; x + C&sub1; C&sub2; (1 - z&supmin;¹)&sup4;E&sub3;
Das oben Gesagte kann wie in Fig. 3 dargestellt in ein Blockschaltbild umgeformt werden.
Es kann ein weiteres alternatives "Korrekturnetz" wie folgt erhalten werden. Beginnend mit:
1) y&sub1; = z&supmin;² x + (1 - z&supmin;¹)²E&sub1;; und
2) y&sub2; = 1/C&sub1; z&supmin;¹ y&sub1; - 1/C&sub1; z&supmin;¹ E&sub1; + (1 - z&supmin;¹)E&sub2;; und
3) y&sub3; = 1/C&sub2; z&supmin;¹ y&sub2; - 1/C&sub2; z&supmin;² E&sub2; + (1 - z&supmin;¹)E&sub3;.
können folgende Schritte durchgeführt werden:
Schritt 1) Multiplikation von y&sub2; mal C&sub1; ergibt y&sub4;:
y&sub4; = z&supmin;¹ y&sub1; -z&supmin;¹ E&sub1; + C&sub1; (1 - z&supmin;¹)E&sub2;
Schritt 2) Subtraktion von z&supmin;¹ y&sub1; minus y&sub4; ergibt y&sub5;:
y&sub5; = -z&supmin;¹ E&sub1; + C&sub1; (1 - z&supmin;¹)E&sub2;
Schritt 3) Multiplikation von y&sub5; mal (1 - z&supmin;¹)² ergibt y&sub6;:
y&sub6; = -z&supmin;¹ (1 - z&supmin;¹)²E&sub1; + C&sub1; (1 - z&supmin;¹)³E&sub2;
Schritt 4) Multiplikation von y&sub1; mal z&supmin;¹ ergibt y&sub7;:
y&sub7; = z&supmin;³ x + z&supmin;¹ (1 - z&supmin;¹)²E&sub1;
Schritt S) Addition von y&sub6; plus y&sub7; ergibt y&sub8;:
y&sub8; = z&supmin;³ x + C&sub1; (1 - z&supmin;¹)³E&sub2;
Schritt 6) Multiplikation von y&sub3; mal C&sub2; ergibt y&sub9;:
y&sub9; = z&supmin;¹ y&sub2; -z&supmin;¹ E&sub2; + C&sub2; (1 - z&supmin;¹)E&sub3;
Schritt 7) Subtraktion von z&supmin;¹ y&sub2; minus y&sub9; ergibt y&sub1;&sub0;:
y&sub1;&sub0; = -z&supmin;¹ E&sub2; + C&sub2; (1 - z&supmin;¹)E&sub3;
Schritt 8) Multiplikation von y&sub1;&sub0; mal (1 - z&supmin;¹)³ ergibt y&sub1;&sub1;:
y&sub1;&sub1; = -z&supmin;¹ (1 - z&supmin;¹)³E&sub2; + C&sub2; (1 - z&supmin;¹)&sup4;E&sub3;
Schritt 9) Multiplikation von y&sub1;&sub1; mal C&sub1; ergibt y&sub1;&sub2;:
y&sub1;&sub2; = -C&sub1; z&supmin;¹ (1 - z&supmin;¹)³E&sub2; + C&sub1; C&sub2; (1 - z&supmin;¹)&sup4;E&sub3;
Schritt 10) Multiplikation von y&sub8; mal z&supmin;¹ ergibt y&sub1;&sub3;:
y&sub1;&sub3; = z&supmin;&sup4; x + C&sub1; z&supmin;¹ (1 - z&supmin;¹)³
Schritt 11) Addition von y&sub1;&sub2; plus y&sub1;&sub3; ergibt yout:
yout = z&supmin;&sup4; x + C&sub1; C&sub2; (1 - z&supmin;¹)&sup4;E&sub3;
Das oben Gesagte kann wie in Fig. 4 dargestellt in ein Blockschaltbild umgeformt werden.
Fig. 5 zeigt ein Kurvenbild eines simulierten Signal-Rausch-Verhaltens (SNR) für einen "modifizierten 2-1-1"-Modulator gemäß der vorliegenden Erfindung, wobei C&sub1; = 4 und C&sub2; = 2 ist.
Aufgrund des oben Gesagten sollten Fachleute auf dem Gebiet verstehen, auf welche Weise die vorliegende Erfindung ein neues Verfahren zur Kaskadenanordnung von drei Sigma-Delta-Modulatoren bereitstellt. Erfindungsgemäß wird das Eingangssignal der Quantisiervorrichtung (E&sub1;, E&sub2;, E&sub3;) jeder Stufe der nachgeschalteten Stufe zugeführt. Somit ist das jeder nachgeschalteten Stufe zugeführte Signal die Differenz zwischen dem Ausgangssignal der vorhergehenden Stufe und dem Quantisiergeräusch der vorhergehenden Stufe. Ausführungsformen der vorliegenden Erfindung umfassen ein Korrekturnetz (von denen drei Beispiele hier aufgeführt worden sind), das sowohl das Quantisiergeräusch der ersten beiden Stufen als auch das Ausgangssignal der ersten beiden Stufen entfernt. Das letzte Ausgangssignal yout der Ausführungsformen der vorliegenden Erfindung ist eine verzögerte Version des Eingangssignals plus eine skalierte Version der letzten Stufe, die mit einer Hochpassfunktion vierter Ordnung geformt worden ist. Die Ausführungsformen der vorliegenden Erfindung stellen einen bedeutenden Fortschritt gegenüber dem Stand der Technik dar, insofern als sie verbesserte Sigma-Delta-Modulatoren vierter Ordnung sowie verbesserte Systeme und Verfahren für eine Hochauflösungs-A/D-Umwandlung sind und insofern als sie einen A/D-Wandler bereitstellen können, bei dem verglichen mit dem Stand der Technik entsprechenden Wandlern weniger Subtraktionen zwischen den Stufen durchgeführt werden müssen und somit weniger Analogkomponenten erforderlich sind.

Claims

1. Verfahren zur Kaskadenanordnung von drei Sigma-Delta-Modulatoren (12, 14, 16), wobei jeder der drei Sigma-Delta-Modulatoren eine Stufe darstellt und die drei Stufen als erste, zweite und dritte Stufe miteinander in Beziehung stehen, wobei jede der Stufen eine Quantisiervorrichtung aufweist und das letzte verbundene Ausgangssignal (yout) der drei in Kaskade angeordneten Modulatoren eine verzögerte Version des dazugehörigen Eingangssignals (x) plus eine skalierte Version des Quantisiergeräusches (E&sub3;) der dritten Stufe (16) ist, die mit einem Hochpassfilter vierter Ordnung geformt worden ist, dadurch gekennzeichnet, dass das Verfahren folgende Schritte aufweist:

Erhalt des Eingangssignals y&sub1;-E&sub1; zur Quantisiervorrichtung der ersten Stufe (12), wobei y&sub1; das Ausgangssignal der ersten Stufe und E&sub1; das Quantisiergeräusch der ersten Stufe ist;

Zuführen des Eingangssignals y&sub1;-E&sub1; zur zweiten Stufe (14);

Erhalt des Eingangssignals y&sub2;-E&sub2; zur Quantisiervorrichtung der zweiten Stufe (14), wobei y&sub2; das Ausgangssignal der zweiten Stufe und E&sub2; das Quantisiergeräusch der zweiten Stufe ist;

Zuführen des Eingangssignals y&sub2;-E&sub2; zur dritten Stufe (16); und

Eliminieren des Quantisiergeräusches (E&sub1;) der ersten Stufe, des Quantisiergeräusches (E&sub2;) der zweiten Stufe, des Ausgangssignals (y&sub1;) der ersten Stufe und des Ausgangssignals (y&sub2;) der zweiten Stufe von dem Ausgangssignal (y&sub3;) der dritten Stufe zwecks Erhalts des letzten verbundenen Ausgangssignals (yout).

2. Verfahren nach Anspruch 1, wobei das Eingangssignal y&sub1;-E&sub1; zur Quantisiervorrichtung der ersten Stufe (12) um einen Faktor skaliert ist zwecks Bereitstellung eines ersten skalierten Eingangssignals und das erste skalierte Eingangssignal dem Eingang der zweiten Stufe (14) zugeführt wird.

3. Verfahren nach Anspruch 1, wobei die erste Stufe einen Sigma-Delta- Modulator zweiter Ordnung aufweist.

4. Verfahren nach Anspruch 3, wobei die zweite Stufe einen Sigma-Delta- Modulator erster Ordnung aufweist.

5. Verfahren nach Anspruch 4, wobei die dritte Stufe einen Sigma-Delta- Modulator erster Ordnung aufweist.

6. Verfahren nach Anspruch 1, wobei der Schritt des Entfernens mittels eines Korrekturnetzes durch Anwendung folgender Gleichung durchgeführt wird:

yout = z&supmin;&sup4; x + C&sub1; C&sub2; (1 - z&supmin;¹)&sup4;E&sub3;

wobei x das Ausgangssignal zur ersten Stufe ist, z-Werte aus Integrationsoperationen entstehen, E&sub3; das Quantisiergeräusch der dritten Stufe ist und C&sub1; und C&sub2; Konstanten sind.

7. Sigma-Delta-Modulatorsystem, wobei das System drei Sigma-Delta- Modulatoren (12, 14, 16) aufweist, jeder der drei Modulatoren eine Stufe darstellt, die drei Stufen als eine erste (12), eine zweite (14) und eine dritte (16) Stufe miteinander in Beziehung stehen, jede der Stufen eine Quantisiervorrichtung aufweist, das letzte verbundene Ausgangssignal (yout) des Systems eine verzögerte Version des dazugehörigen Eingangssignals plus eine skalierte Version des Quantisiergeräusches (E&sub3;) der dritten Stufe (16) darstellt, die mit einem Hochpassfilter vierter Ordnung geformt worden ist,

dadurch gekennzeichnet, dass das System folgendes aufweist:

Vorrichtung zum Erhalt des Eingangssignals y&sub1;-E&sub1; zur Quantisiervorrichtung der ersten Stufe (12), wobei y&sub1; das Ausgangssignal der ersten Stufe und E&sub1; das Quantisiergeräusch der ersten Stufe ist;

Vorrichtung zum Zuführen des Eingangssignals y&sub1;-E&sub1; zur zweiten Stufe;

Vorrichtung zum Erhalt des Eingangssignals y&sub2;-E&sub2; zur Quantisiervorrichtung der zweiten Stufe (14), wobei y&sub2; das Ausgangssignal der zweiten Stufe und E&sub2; das Quantisiergeräusch der zweiten Stufe ist;

Vorrichtung zum Zuführen des Eingangssignals y&sub2;-E&sub2; zur dritten Stufe (16); und

Vorrichtung zum Eliminieren des Quantisiergeräusches (E&sub1;) der ersten Stufe, des Quantisiergeräusches (E&sub2;) der zweiten Stufe, des Ausgangssignals (y&sub1;) der ersten Stufe und des Ausgangssignals (y&sub2;) der zweiten Stufe von dem Ausgangssignal (y&sub3;) der dritten Stufe zwecks Erhalts des letzten verbundenen Ausgangssignals (yout).

8. System nach Anspruch 7, wobei die erste Stufe einen Sigma-Delta- Modulator zweiter Ordnung aufweist.

9. System nach Anspruch 8, wobei die zweite Stufe einen Sigma-Delta- Modulator erster Ordnung aufweist.

10. System nach Anspruch 9, wobei die dritte Stufe einen Sigma-Delta- Modulator erster Ordnung aufweist.

11. System nach Anspruch 7, wobei die Vorrichtung zum Entfernen ein Korrekturnetz zum Anwenden folgender Gleichung aufweist:

yout = z&supmin;&sup4; x + C&sub1; C&sub2; (1 - z&supmin;¹)&sup4;E&sub3;

wobei x das Eingangssignal ist, z-Werte aus Integrationsoperationen entstehen, E&sub3; das Quantisiergeräusch der dritten Stufe ist und C&sub1; und C&sub2; Konstanten sind.