DE69428869T2

DE69428869T2 - Verfahren und Vorrichtung zum digitalen Formen des Quantisierungsrauschen eines n-bit digitalem Signals wie z.B. für digital-analog Wandlung

Info

Publication number: DE69428869T2
Application number: DE69428869T
Authority: DE
Inventors: Steven Robert Norsworthy; David Arthur Rich; Thayamkulangara Ramaswany Viswanathan
Original assignee: AT&T Corp
Current assignee: AT&T Corp
Priority date: 1993-12-21
Filing date: 1994-12-05
Publication date: 2002-07-11
Anticipated expiration: 2014-12-06
Also published as: TW252240B; DE69428869D1; EP0660532A2; US5424739A; EP0660532A3; KR950022176A; KR0174028B1; JPH07212236A; EP0660532B1

Description

Technisches Gebiet

Diese Erfindung betrifft das Formen des Quantisierungsrauschens eines digitalen Signals, wie sie beispielsweise während einer Digital-Analog-Wandlung durchgeführt wird.

Hintergrund der Erfindung

Die Digital-Analog-Wandlung, die ein Überabtasten (Oversampling) oder das Formen des Quantisierungsrauschens eines digitalen Signals umfasst, ist hinlänglich bekannt und besitzt einen weiten Anwendungsbereich, einschließlich im Bereich digitaler Tonsignale, digitaler Telefonie und digitaler Geräte, um nur einige zu nennen. Die Digital-Analog-Wandlung wird beispielsweise in folgenden Veröffentlichungen erörtert: "Oversampling Methods for A/D and D/A Conversions," von James C. Candy und Gabor C. Temes, erschienen in dem Text Oversampling Delta-Sigma Data Converters: Theory, Design and Simulation, herausgegeben von James C. Candy und Gabor C. Temes, und veröffentlicht durch IEEE Press (1992), "Oversampled, Linear Predictive and Noise-Shaping Coders of Order N> 1", von Stuart K. Tewksbury and Robert W. Hallock, und erschienen in dem zuvor genannten Text von Candy und Temes, "Optimal Nonrecursive Noise Shaping Filters for Oversampling Data Converters, Part 1: Theory" und "Optimal Nonrecursive Noise Shaping Filters for Oversampling Data Converters, Part 2: Applications" von Steven R. Norsworthy, erschienen in IEEE Proc. ISCAS '93, Vol. 2, pp 1353-1360, May 1993. Ein in "A 16-bit Fourth Order Noise-Shaping D/A Converter" von L. R. Candy and John Kenney, das auch in dem Text von Candy und Temes genannt ist, beschriebenes Umwandlungsverfahren umfasst das Koppeln eines Sigma-Delta-Modulators mit einem herkömmlichen Digital-Analog-Wandler, dem ein analoges Tiefpassfilter nachgeschaltet ist. Es ist selbstverständlich, dass die Begriffe Delta-Sigma-Modulator und Sigma-Delta-Modulator im folgenden Zusammenhang austauschbar verwendet sind. Das Digital- Analog-Wandlungsverfahren gemäß der Veröffentlichung von Carley und Kenney reduziert die Beschränkungen hinsichtlich des analogen Tiefpassfilters und reduziert den Anteil eines Außerband-Rauschens (out-of-band noise), das in dem dem analogen Tiefpassfilter zugeführten Signal vorhanden ist, wenn ein Mehrbit-Sigma-Delta-Modulator verwendet wird. Allerdings sind die Probleme im Zusammenhang mit dem Erreichen einer präzisen Umwandlung des Quantisierungspegels bei einem herkömmlichen Digital-Analog-Wandler, der an den Mehrbit-Sigma-Delta- Modulator gekoppelt ist, hinlänglich bekannt. Weiterhin müssen alle N Bit eines digitalen N-Bit-Signals bei der Architektur gemäß der Veröffentlichung von Carley und Kenney bearbeitet werden. Dieser lange Datenpfad verursacht eine gewisse Hardware-Komplexität bei dem Sigma-Delta-Modulator.
Ein weiterer Ansatz oder ein weiteres Verfahren wird in dem Digital-Analag-Wandlerchip PCM67 von Burr-Brown, der auf den Seiten 6.2.189-6.2.192 des Burr-Brown IC Databook Supplement, Vol. 33c beschrieben ist, angewendet. Dieser Chip verwendet einen herkömmlichen Digital-Analog-Wandler (digital-to-analog converter = DAC) mit 10 Bit für die oberen oder signifikantesten 10 Bit eines digitalen 18-Bit-Eingangssignals. Er verwendet auch einen 1-Bit-Sigma-Delta-Modulator erster Ordnung für die unteren oder am wenigsten signifikanten 8-Bit des digitalen 18-Bit-Eingangssignals. Der Sigma-Delta-Modulator führt eine Abtastung bei dem 384-fachen der Nyquist-Frequenz durch und erzeugt ein digitales 1-Bit-Signal, das einem 1- Bit-DAC (DAC = Digital-to-analog converter, Analog-Digital- Wandler) zugeführt wird. Die analogen Ausgangsströme von dem 10-Bit-DAC und dem 1-Bit-DAC werden dann summiert, um das analoge Ausgangssignal für den Chip zu bilden.
Der "Burr-Brown"-Ansatz besitzt einige Nachteile, obwohl er die Probleme reduziert, die mit der Umwandlung des Quantisierungspegels das Ausgangssignals eines herkömmlichen Mehrbit- Sigma-Delta-Modulators zusammenhängen. Insbesondere ist die Genauigkeit des erzeugten analogen Ausgangssignals begrenzt durch die Genauigkeit des Kombinierens der analogen Ausgangsströme von den beiden DACs. Zusätzlich werden jeder Gleichstrom-Offset, eine Begrenzung der Anstiegsgeschwindigkeit, thermisches Rauschen oder andere Abweichungen analoger Vorrichtungen zu einer nicht genauen Auslöschung des Approximationsfehlers/Abschneidefehlers (engl.: truncation error) führen, der auftritt, wenn das digitale 18-Bit-Signal abgeschnitten wird, um das digitale 10-Bit-Signal für den 10-Bit- DAC zur Verfügung zu stellen. Zusätzlich kann der dem 1-Bit- Sigma-Delta-Modulator erster Ordnung zugeführte Approximationsfehler dessen 1-Bit-Quantisierer überlasten, was zu Nichtlinearitäten führt, die nicht einfach entfernt werden können. Dieses Problem kann bei einem Sigma-Delta-Modulator höherer Ordnung als erster Ordnung sogar noch größer sein. Diese Situation kann daher das Grundrauschen des durch den 1-Bit- Sigma-Delta-Modulator erzeugten digitalen Ausgangssignals erheblich herabsetzen. Weiterhin ist es hinlänglich bekannt, dass ein 1-Bit-Sigma-Delta-Modulator erster Ordnung seinem. Ausgangssignal ein erhebliches periodisches Rauschen zufügt. Es besteht daher ein Bedürfnis nach einer Vorrichtung oder einem Verfahren zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals, beispielsweise zur Verwendung bei der Digital-Analog-Wandlung, die/das die vorangegangenen Probleme reduziert oder beseitigt.

Zusammenfassung der Erfindung

Zusammenfassend umfasst eine Vorrichtung zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals, wobei N eine positive ganze Zahl ist, in Übereinstimmung mit einer Ausführungsform der Erfindung folgende Merkmale: ein Register zum Ausblenden ausgewählter Bit des digitalen N-Bit- Signals, um ein digitales M-Bit-Signal zu erzeugen, wobei M eine positive ganze Zahl kleiner als N ist; einen digitalen Rauschformungskodierer, der an das Register gekoppelt ist, zum Formen des Quantisierungsrauschens der ausgeblendeten Bits; und einen Akkumulator, der an das Register und den Kodierer gekoppelt ist, zum Speichern der von dem Register und dem Kodierer empfangenen digitalen Signale. Entsprechend weist ein Verfahren zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals, wobei N eine positive ganze Zahl ist, die Verfahrensschritte auf: Ausblenden ausgewählter Bits eines digitalen N-Bit-Signals, um ein digitales M-Bit-Signal zu erzeugen, wobei M eine positive ganze Zahl kleiner als N ist; digitales Kodieren der ausgeblendeten Bits des digitalen N-Bit-Signals, um ein digitales B-Bit- Signal zu erzeugen, wobei B eine positive ganze Zahl kleiner als N-M ist; und Speichern des digitalen M-Bit-Signals und des digitalen B-Bit-Signals.

Kurze Beschreibung der Zeichnungen

Der als die Erfindung angesehene Gegenstand ist insbesondere dargestellt und beansprucht in dem abschließenden Abschnitt der Beschreibung. Die Erfindung wird jedoch sowohl hinsichtlich ihres Aufbaus als auch hinsichtlich ihrer Funktionsweise zusammen mit deren Aufgaben und Vorteilen am besten verständlich unter Bezug auf die folgende detaillierte Beschreibung im Zusammenhang mit den beigefügten Zeichnungen, bei denen Fig. 1 ein Blockdiagramm eines Mehrbit-Sigma-Delta-Modulators ist, der an einen herkömmlichen Digital-Analog-Wandler gekoppelt ist,
Fig. 2 ein Blockdiagramm eines Digital-Analog-Wandlers ist, bei dem ein überabtastender 1-Bit-Sigma-Delta-Modulator erster Ordnung verwendet ist,
Fig. 3 ein Blockdiagramm einer Ausführungsform einer Vorrichtung zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals in Übereinstimmung mit der Erfindung ist, die bei der Digital-Analog-Wandlung verwendet werden kann,
Fig. 4 ein Blockdiagramm einer weiteren Ausführungsform einer Vorrichtung zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals in Übereinstimmung mit der Erfindung ist, die bei der Digital-Analog-Wandlung verwendet werden kann.
Die Fig. 5 und 6 sind jeweils Darstellungen von Simulationsergebnissen, die die Leistung eines überabtastenden Mehrbit-Sigma-Delta-Modulators und die Leistung einer Vorrichtung zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals in Übereinstimmung mit der Erfindung, wobei die Vorrichtung eine Architektur gemäß dem in Fig. 4 dargestellten Ausführungsbeispiel aufweist, zeigen. In Fig. 5 wurde ein 10-Bit-Quantisierer verwendet, in Fig. 6 ein 3-Bit- Quantisierer.

Detaillierte Beschreibung

Fig. 1 ist ein Blockdiagramm einer möglichen Ausführungsform eines Digital-Analog-Wandlers, des Typs, wie er in der zuvor erwähnten Veröffentlichung von Candy und Kenney beschrieben ist. Wie in Fig. 1 dargestellt ist, wird ein digitales 18- Bit-Eingangssignal einem Mehrbit-Sigma-Delta-Modulator 9 zugeführt. Selbstverständlich dient die Anzahl der für die digitalen Signale in den Fig. 1 und 2 gewählten Bits ausschließlich der Veranschaulichung. Durch die Rauschformung des Sigma-Delta-Modulators wird ein digitales 10-Bit- Ausgangssignal von dem Modulator erzeugt und einem herkömmlichen 10-Bit-Digital-Analog-Wandler (DAC) 20 zugeführt. Das durch den DAC 20 erzeugte analoge Ausgangssignal wird dann einem analogen Tiefpassfilter 30 zugeführt, was zu dem gefilterten analogen Ausgangssignal führt. Ein derartiger Digital- Analog-Wandler bietet einige Vorteile dahingehend, dass wenigstens einige der Entwicklungsbeschränkungen hinsichtlich des analogen Tiefpassfilters wenigstens teilweise reduziert sind, da der Sigma-Delta-Modulator ein Mehrbit-Sigma-Delta- Modulator und kein 1-Bit-Sigma-Delta-Modulator ist. Trotzdem gehören zu den Problemen im Zusammenhang mit der Benutzung des Mehrbit-Sigma-Delta-Modulators des in Fig. 1 dargestellten Ansatzes beispielsweise Schwierigkeiten beim Erreichen einer präzisen Umwandlung eines linearen Quantisierungspegels bei einem herkömmlichen DAC. Weiterhin müssen alle 18 Bit des digitalen Signals bei dieser Architektur verarbeitet werden. Wie vorher erwähnt, führt dieser Ansatz zu einer zusätzlichen Hardwarekomplexität bei dem Sigma-Delta-Modulator.
Fig. 2 ist ein Blockdiagramm einer alternativen Ausführungsform eines Digital-Analog-Wandlers, wobei diese Ausführungsform einen überabtastenden 1-Bit-Sigma-Delta-Modulator 150 erster Ordnung verwendet. Die in Fig. 2 dargestellte Architektur entspricht dem zuvor erwähnten D/A-Wandlerchip PCM67 von Burr-Brown. Wie dargestellt ist, wird dem Chip ein digitales Eingangssignal mit 18 Bit zugeführt. Das digitale Eingangssignal wird abgeschnitten, wobei die 10 am meisten signifikanten Bit (engl.: most significant bit = MSB) dem Register 110 zugeführt werden und die 8 am wenigsten signifikanten Bit dem Register 140 zugeführt werden. Entsprechend werden die 10 am meisten signifikanten Bit von dem Register 110 einem 10-Bit-DAC zugeführt, der dann ein analoges Ausgangssignal bereitstellt. In einem parallelen Pfad werden die 8 am wenigsten signifikanten Bit dem überabtastenden 1-Bit-Sigma- Delta-Modulator 150 erster Ordnung zugeführt. Ein digitales 1-Bit-Ausgangssignal wird durch den Sigma-Delta-Modulator einem 1-Bit-DAC zugeführt, der auch ein analoges Ausgangssignal erzeugt. Wie in Fig. 2 dargestellt ist, werden die analogen Verstärkungen G1 und G2 derart kalibriert oder eingestellt, so dass sie gleich groß sind, so dass das durch den DAC 120 erzeugte analoge Ausgangssignal und das durch den DAC 160 erzeugte analoge Ausgangssignal an dem Knoten 180 summiert oder überlagert werden können, um das gesamte analoge Ausgangssignal für den Digital-Analog-Wandlerchip zu erzeugen. Üblicherweise werden die Verstärkungen G1 und G2 eingestellt oder kalibriert mittels durch Laser-einstellbare Widerstandselemente auf dem Chip.
Dieser Ansatz, obwohl er die Verwendung eines herkömmlichen Mehrbit-Sigma-Delta-Modulators vermeidet, besitzt, wie bereits erwähnt, andere Nachteile. Insbesondere ist die präzise Anpassung der Verstärkungen besonders wesentlich und begrenzt die Genauigkeit des durch den Wandlerchip erzeugten analogen Ausgangssignals. Entsprechend können andere Ungenauigkeiten analoger Vorrichtungen zu einem nicht perfekten Auslöschen des Approximationsfehlers führen, der im Zusammenhang mit dem Abschneiden des digitalen 18-Bit-Eingangssignals zur Erzeugung des digitalen 10-Bit-Signals für den DAC 120 auftritt. Diese Ungenauigkeiten umfassen thermisches Rauschen, ein Begrenzen der Anstiegsgeschwindigkeit und andere Ungenauigkeiten. Weiterhin kann der Approximationsfehler durch das Vorhandensein des 1-Bit-Sigma-Delta-Modulators erster Ordnung in dem parallelen Signalpfad den 1-Bit-Quantisierer des Sigma- Delta-Modulators 150 überlasten, was auch zu Nichtlinearitäten führen kann, die das Grundrauschen des erzeugten digitalen Ausgangssignals verschlechtern. Dieses Überlastungsproblem tritt verstärkt bei einem Sigma-Delta-Modulator höherer Ordnung auf.
Fig. 3 ist ein Blockdiagramm einer Ausführungsform einer erfindungsgemäßen Vorrichtung zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals. Wie dargestellt, wird ein digitales N-Bit-Signal, wobei N eine positive ganze Zahl ist, einem Register 230 zugeführt. Im vorliegenden Zusammenhang stellen digitale Signale, die mit Großbuchstaben, wie beispielsweise X+E&sub0; in Fig. 3 bezeichnet sind, die Z-transformierte Version eines korrespondierenden Zeit- oder Abtastsignals dar, die typischerweise durch korrespondierende Kleinbuchstaben, wie x(n)+e&sub0;(n) bezeichnet sind, wobei n ein beliebiger Signalindex ist. Das Register 230 blendet N-M ausgewählte Bits des digitalen N-Bit-Signals aus, um ein digitales M-Bit-Signal zur Verfügung zu stellen, wobei M eine positive ganze Zahl kleiner als N ist. Im Zusammenhang mit dieser Erfindung betrifft die Bezeichnung "Maskieren ausgewählter Bits eines digitalen N-Bit-Signals" ein Verfahren, bei welchem ausgewählte Bits des digitalen N-Bit- Signals entfernt oder "ausgeblendet" werden. Dies kann beispielsweise erreicht werden durch eine logische Und-Operation zwischen den ausgewählten Bits, d. h. zwischen den digitalen binären Signalen an den Positionen der ausgewählten Bits des digitalen N-Bit-Signals und Null. Abhängig von der speziellen Ausführungsform kann das Ausblenderegister 230 als Abschneider funktionieren, der die N-M ausgewählten Bits des digitalen N-Bit-Signals abschneidet. Daher sind bei dieser speziellen Ausführungsform die N-M ausgewählten Bits die N-M am wenigsten signifikanten Bits (engl.: least significant bit = LSB) des digitalen N-Bit-Signals. Wenn das Register 230 die N-M am wenigsten signifikanten Bits des digitalen N-Bit- Signals abschneidet, wird ein durch das Register 230 erzeugter Abschneidefehler, der in Fig. 3 durch E1 bezeichnet ist, in das digitale N-Bit-Signal eingefügt. Daher repräsentiert, wie in Fig. 3 veranschaulicht ist, X+E&sub0; das digitale N-Bit- Signal, einschließlich dessen Fehler E0, das dem Register 230 zugeführt ist, und X+E&sub0;-E&sub1; repräsentiert das digitale M-Bit- Signal, das durch das Register 230 erzeugt wird.
Die N-M ausgeblendeten Bits werden dann einem digitalen Rauschformungskodierer 240 zugeführt. Daher wird der Abschneidefehler E&sub1;, der den N-M am wenigsten signifikanten Bits des digitalen N-Bit-Signals entspricht, nun dem digitalen Rauschformungskodierer 240 zugeführt. Obwohl Fig. 3 eine spezielle Ausführungsform eines digitalen Rauschformungskodierers veranschaulicht, ist selbstverständlich, dass die Erfindung in ihrem Umfang nicht auf diese spezielle Ausführungsform, die nur zu Zwecken der Veranschaulichung dargestellt ist, beschränkt ist. Daher kann der digitale Rauschformungskodierer ohne Beschränkung einen Sigma-Delta-Wandler, beispielsweise einen der in Fig. 4 dargestellten Art, enthalten. Entsprechend kann der digitale Rauschformungskodierer einen Kodierer für eine beliebige Anzahl von Bits, beispielsweise einen 1-Bit-Kodierer oder einen Mehrbit-Kodierer aufweisen. Entsprechend kann der digitale Rauschformungskodierer ein Filter einer beliebigen Ordnung in seinem Rückkopplungspfad, seinem Vorwärtskopplungspfad, oder in beiden aufweisen, und zusätzlich kann er mehrere Vorkopplungsschleifen, Rückkopplungsschleifen oder beides aufweisen. Weiterhin kann der digitale Rauschformungskodierer mehrstufig oder kaskadiert ausgebildet sein. Daher ist abhängig von der speziellen Anwendung allgemein ein beliebiger digitaler Rauschformungskodierer ausreichend, bei welchem wenigstens ein Teil des In- Band-Quantisierungsrauschens des Kodierers zu Lasten eines Teils des Außer-Band-Quantisierungsrauschens reduziert ist. Weiterhin betrifft im Zusammenhang mit der Erfindung das digitale Formen des Quantisierungsrauschens ein Verfahren, bei welchem das mit dem Quantisierungsfehler zusammenhängende Leistungsdichtespektrum durch digitales Filtern geformt wird, so dass wenigstens ein Teil der über einem vorgegebenen Bereich relevanter Frequenzen vorhandenen Rauschenergie reduziert wird.
Wie durch den digitalen Rauschformungskodierer 240 von Fig. 3 veranschaulicht ist, kann dem digitalen Signal ein digital gefiltertes Fehlersignal überlagert sein, das mittels eines digitalen Rauschformungsfilters H(z)-1 gefiltert und dann mittels des Quantisierers 310 "erneut quantisiert" (engl.: requantized) wird. Dieses "erneut quantisierte" digitale Signal wird mit dem überlagerten digitalen Signal vor der "erneuten Quantisierung" verglichen, um das in Fig. 3 mit E&sub2; bezeichnete Fehlersignal der "erneuten Quantisierung" zu erzeugen. Dieses Fehlersignal E2 der "erneuten Quantisierung" ist das oben erwähnte, durch das digitale Rauschformungsfilter H(z)-1 gefilterte und zu dem von dem Register 230 bereitgestellten digitalen Signal mit N-M Bit hinzuaddierte oder diesem überlagerte Fehlersignal. Digitale Rauschformungsfilter sind detailliert beschrieben in den zuvor erwähnten Veröffentlichungen: "Oversampling Methods for A/D and D/A Conversion" und "Oversampled, Linear Predictive and Noise-Shaping Coders of Order N> 1". Wie dargestellt, ist es das Ergebnis der digitalen Signalverarbeitung, ein digitales B-Bit-Signal zu erzeugen, wobei B eine positive ganze Zahl kleiner als N-M ist, die zu dem digitalen M-Bit-Signal an dem Knoten oder Akkumulator 260 hinzuaddiert oder diesem überlagert werden kann, um ein digitales Signal mit M+B Bit zu erzeugen, wobei M+B eine positive ganze Zahl kleiner als N ist. Es kann wünschenswert sein, das durch den digitalen Rauschformungskodierer erzeugte Signal entweder als positives oder negatives Signal darzustellen. Wenn dieser Ansatz gewählt wird, dient eines der Bits des digitalen B-Bit-Signals als Vorzeichen-Bit und das an dem Akkumulator 260 erzeugte digitale Signal kann daher M+B-1 Bits anstelle von M+B Bits aufweisen. Durch dieses Verfahren zur Darstellung positiver und negativer Signale in dem Kodierer kann ein Überlasten das Quantisiers vermieden werden.
Das Ergebnis der Ausführungsform 200 ist es, das digitale Signal X+E&sub0; in ein anderes Signal, das weniger Bits aufweist, zur weiteren Signalverarbeitung erneut zu quantisieren. Weiterhin wurde das Quantisierungsrauschen oder das Rauschen der erneuten Quantisierung, das durch dieses Verfahren hinzugefügt wurde, digital geformt, so dass es im Vergleich mit dem Rauschen E&sub0; des anfänglichen Signal E&sub0; vernachlässigbar ist. Entsprechend kann dieses erneut quantisierte digitale Signal, wie in Fig. 3 dargestellt ist, einem herkömmlichen Digital- Analog-Wandler 270 zugeführt werden, um ein analoges Ausgangssignal zu erzeugen. Dennoch wird durch das durchgeführte Formen des Quantisierungsrauschens die Hardwarekomplexität des DAC 270 wenigstens teilweise reduziert, weil das dem DAC zugeführte digitale Signal weniger Bits als das anfängliche digitale Signal aufweist. Daher kann, wie dargestellt, die Ausführungsform 200 einer erfindungsgemäßen Vorrichtung zum Formen des Quantisierungsrauschens eines digitalen N-Bit- Signals auch bei einer Vorrichtung zum Wandeln eines digitalen N-Bit-Signals in ein analoges Signal angewendet werden, um einige Vorteile gegenüber Ansätzen für eine herkömmliche Digital-Analog-Wandlung zu erzielen.
Obwohl bei der Ausführungsform von Fig. 3 die am wenigsten signifikanten N-M Bits des digitalen N-Bit-Signals durch das Register 230 ausgeblendet werden, ist die Erfindung in ihrem Umfang nicht darauf beschränkt. Beispielsweise kann ein anderes Feld von Bits in dem digitalen N-Bit-Signal als die am wenigsten signifikanten Bits maskiert werden. Im Zusammenhang mit dieser Erfindung wird dies bezeichnet als "Bereichseingrenzen der Bits des digitalen Signals". Entsprechend können abhängig von der speziellen Anwendung nicht nebeneinander liegende Bits ausgeblendet werden. Weiterhin kann der in Fig. 3 dargestellte Quantisierer 310 entweder einen 1-Bit- Quantisierer oder einen Mehrbit-Quantisierer aufweisen. Ein Vorteil bei der Anwendung eines 1-Bit-Quantisierers ist die inhärente Linearität, die mit der Anwendung nur zweier Ausgangspegel für das digitale Signal zusammenhängt, wobei dies insbesondere einen Vorteil für kleine Eingangssignale darstellt, bei denen ein wesentlicher Anteil der Signalenergie den digitalen Rauschformungskodierer passiert. Dennoch können ändere Vorteile ebenso aus der Verwendung eines Mehrbit- Quantisierers resultieren. Beispielsweise kann bei der Verwendung eines 2- oder 3-Bit-Quantisierers eine Überlastung durch einen Abschneidefehler, der dem digitalen Rauschformungskodierer zugeführt wird, vermieden werden. Weiterhin bietet, wie bereits erwähnt, die in Fig. 3 dargestellte Architektur Vorteile im Vergleich mit dem Ansatz gemäß Fig. 1 dahingehend, dass geringere Umwandlungspegel für den DAC erforderlich sind, wodurch das vorliegende Linearitätsproblem reduziert wird.
Ein Vorteil, den die in Fig. 3 dargestellte Architektur im Vergleich zu der in Fig. 2 dargestellten Architektur bietet, betrifft das exakte Auslöschen des Abschneidefehlers. Der Abschneidefehler wird eingefügt, wenn das digitale N-Bit-Signal in ein digitales M-Bit-Signal umgewandelt wird, wobei M die am meisten signifikanten Bits des digitalen N-Bit-Signals in dieser speziellen Ausführungsform sind. Eine exakte Auslöschung oder Korrektur tritt auf, weil die Summierung oder die Überlagerung der zwei digitalen Signale in dem Akkumulator 260 gemäß Fig. 3 im digitalen Bereich im Gegensatz zu dem in Fig. 2 dargestellten analogen Bereich erfolgt. Weiterhin wird das Problem analoger Fehlanpassungen zwischen zwei unterschiedlichen DACs, wie beispielsweise dem DAC 120 und dem DAC 160 in Fig. 2 vermieden, wenn nur ein DAC verwendet wird.
Andere Vorteile können durch die Verwendung eines Sigma- Delta-Modulators, wie beispielsweise dem Modulator 250 in Fig. 4 anstelle des digitalen Rauschformungskodierers 240 erreicht werden. Dennoch ist, wie zuvor erwähnt wurde, die Erfindung in ihrem Umfang nicht auf die speziellen Ausführungsformen eines digitalen Rauschformungskodierers oder eines Sigma-Delta-Modulators beschränkt. Im Gegensatz zu dem zuvor beschriebenen digitalen Rauschformungskodierer, der im Detail in der zuvor genannten Veröffentlichung "Oversampled, Linear Predictive and Noise-Shaping Coders of Order N> 1" beschrieben ist, werden in Fig. 4 die N-M Bits des digitalen N-Bit- Signals, die dem Abschneidefehler E&sub1; entsprechen, mit dem digitalen Ausgangssignal des Sigma-Delta-Modulators als Offset versehen. Wie dargestellt, wird das digitale Ausgangssignal des Sigma-Delta-Modulators 250 erneut quantisiert, digital gefiltert und N-M Bits werden durch das digitale Ausgangssignal des Sigma-Delta-Modulators als Offset versehen. Auch hier kann der Quantisierer, wie beispielsweise der Quantisierer 320 in Fig. 4, entweder ein 1-Bit-Quantisierer oder ein Mehrbit-Quantisierer sein. Wenn ein Mehrbit-Quantisierer verwendet wird, kann der Sigma-Delta-Modulator dahingehend ausgebildet sein, für die Rauschformung von höherer Ordnung zu dienen und dennoch stabil zu sein. Dies bietet den Vorteil, dass das Überabtastungsverhältnis für einen überabtastenden Sigma-Delta-Modulator verwendet werden kann, um dadurch die verwendbare Geschwindigkeit und die Bandbreite des Digital- Analog-Wandlers 270 ohne eine Verschlechterung des Signal- Rausch-Abstands im Basisband zu erreichen. Alternativ kann, wie bereits vorher in Bezug auf Fig. 3 erörtert wurde, ein DAC mit reduzierter Hardwarekomplexität verwendet werden. Es ist natürlich verständlich, dass bei Verwendung eines überabtastenden Sigma-Delta-Modulators das Digital-Analog- Wandlersystem, das in Fig. 4 dargestellt ist, das System enthält, nachdem eine Interpolation von einer niedrigeren Abtastrate stattgefunden hatte. Daher ist das digitale Signal, das dem Register 230 zugeführt wird, bereits überabgetastet.
Die Fig. 3 und 4 veranschaulichen noch andere Ausführungsformen einer Vorrichtung zum Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals in Übereinstimmung mit der Erfindung. In diesen Figuren ist ein Phasenmodulator, wie er in dem US-Patent Nr. 5,144,308 mit dem Titel: "Idle Channel Tone and Periodic Noise Suppression for Sigma-Delta Modulators using High Level Dither", von Norsworthy, erteilt am 1. September 1992 für den Anmelder der vorliegenden Erfindung, beschrieben ist, gestrichelt eingezeichnet. In den Fig. 3 und 4 repräsentiert D die Z-transformierte Version eines phasenmodulierten Signals d(n) im Zeitbereich oder im Abtastbereich. Wie in den Fig. 3 und 4 dargestellt, kann die Phasenmodulation ausgeführt werden durch Überlagerung oder durch Hinzufügen eines phasenmodulierten Signals, überlicherweise von weißem Rauschen, wie es beispielsweise mittels eines Phasenmodulations-Signalgenerators erzeugt wird, zu dem digitalen Signal des in Fig. 4 dargestellten Sigma-Delta- Modulators oder des in Fig. 3 dargestellten digitalen Rauschformungskodierers, bevor der Quantisierer das digitale Signal quantisiert. Im Zusammenhang mit dieser Erfindung wird ein Sigma-Delta-Modulator, der auch eine Phasenmodulation durchführt, wie der in Fig. 4 dargestellte, auch als phasenmodulierender Sigma-Delta-Modulator bezeichnet.
Eine Vorrichtung zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals, wie es in Fig. 3 dargestellt ist, funktioniert in Übereinstimmung mit dem folgenden Verfahren. Ein digitales N-Bit-Signal wird einem Ausblenderegister 230 zugeführt. Ausgewählte Bits des digitalen N-Bit- Signals werden ausgeblendet, um ein digitales M-Bit-Signal zu erzeugen, wobei M eine positive ganze Zahl kleiner als N ist. In Fig. 3 wird, wie bereits zuvor erörtert, das digitale N- Bit-Signal abgeschnitten. Die N-M ausgeblendeten oder abgeschnittenen Bits des digitalen N-Bit-Signals werden digital. kodiert, bei dem in Fig. 3 dargestellten Ausführungsbeispiel die N-M am wenigsten signifikanten Bits, um ein digitales B- Bit-Signal zur Verfügung zu stellen, wobei B eine positive ganze Zahl kleiner N-M ist. Wie bereits zuvor erörtert, können viele unterschiedliche digitale Rauschformungskodierer, die verschieden von dem bei der in Fig. 3 dargestellten Ausführungsform sind, verwendet werden, um diesen Schritt durchzuführen. Das digitale M-Bit-Signal, das aus dem digitalen N- Bit-Signal erzeugt wurde und das digitale B-Bit-Signal, das aus dem digitalen Signal mit N-M Bit erzeugt wurde, werden dann durch den Akkumulator oder den Summierknoten 260 aufsummiert. Weiterhin kann ein herkömmlicher Digital-Analog- Wandler, wie der DAC 270, das aufsummierte digitale Signal in ein Analogsignal wandeln. Wie in Fig. 4 dargestellt, kann das digitale Kodieren der ausgeblendeten N-M Bits des digitalen N-Bit-Signals eine Sigma-Delta-Modulation der N-M Bits umfassen. Wie weiterhin gestrichelt in den Fig. 3 und 4 dargestellt ist, kann auch eine Phasenmodulation durchgeführt werden. Wo beispielsweise die Sigma-Delta-Modulation der verbleibenden Bits des digitalen N-Bit-Signals, die sich von den M-Bits unterscheiden, das Quantisieren eines digital gefilterten Signals umfasst, wie dies in Fig. 3 dargestellt ist, umfasst der Schritt, der Sigma-Delta-Modulation der verbleibenden oder ausgeblendeten N-M Bits das Überlagern eines phasenmodulierten Signals, wie zuvor erörtert, zu dem digital gefilterten Signal und das Quantisieren oder das "erneute Quantisieren" des überlagerten digitalen Signals.
Die Fig. 5 bzw. 6 sind Diagramme von Simulationsergebnissen, die die Leistung eines Mehrbit-Sigma-Delta-Modulators, wie er in Fig. 1 veranschaulicht ist, bei einer erfindungsgemäßen Vorrichtung zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals, die eine Architektur gemäß der in Fig. 4 veranschaulichten Ausführungsform aufweist, veranschaulichen. Um diese Ergebnisse zu erhalten, wurde ein 16-Bit-Sinussignal einem digitalen Mehrbit-Sigma- Delta-Modulator zweiter Ordnung zugeführt. Der Quantisierer des Modulators war ein 10-Bit-Quantisierer. Das Ausgangssignal des Quantisierers wurde dann einem "idealen" 10-Bit-DAC zugeführt. Bei dieser Simulation war das verwendete Überabtastungsverhältnis 16. Dies erzeugte ein Grundrauschen im Basisband von -105.1 dB. Das erzeugte Spektrum ist in Fig. 5 veranschaulicht, wobei fs die Überabtastfrequenz ist, und wobei 1024 "Daten" dargestellt sind. Als nächstes wurde für einen direkten Vergleich das oben beschriebene 16-Bit- Sinussignal auf 8 Bit abgeschnitten. Die 8 am wenigsten signifikanten Bit wurden einem Sigma-Delta-Modulator zweiter Ordnung mit nur einem 3-Bit-Quantisierer anstelle des vorherigen 10-Bit-Quantisierers zugeführt. Das Ausgangssignal des Quantisierers wurde den 8 am meisten signifikanten Bits des anfänglichen 16-Bit-Signals zugeführt, um ein 10-Bit- Ausgangssignal zu erzeugen. Dies wurde ebenfalls einem "idealen" 10-Bit-DAC zugeführt. Wie zuvor war das verwendete Überabtastungsverhältnis 16, das in diesem Fall zu einem Basisband-Grundrauschen von -104.4 dB geführt hat. Das erzeugte Spektrum ist in Fig. 6 veranschaulicht. Wie die jeweiligen Spektren und die jeweiligen Grundrauschen zeigen, führt die digitale Rauschformung, die angewendet wird, um Fig. 6 zu erzeugen, zu einigen leichten zusätzlichen Fehlern in dem resultierenden Signal, allerdings ist dieser Fehler vernachlässigbar im Vergleich zu dem anfänglichen Basisband- Grundrauschen. Daher wurde eine Reduktion bei der Komplexität der Hardware, in diesem Fall eine Reduktion von einem digitalen 16-Bit-Signal zu einem digitalen 8-Bit-Signal für den Sigma-Delta-Modulator erreicht, ohne eine wesentliche Verschlechterung der Qualität des digitalen Signals zu erhalten.

Claims

1. Vorrichtung (z. B. 215, 220) zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals, wobei N eine positive ganze Zahl ist, dadurch gekennzeichnet, dass die Vorrichtung (z. B. 215, 220) aufweist:

ein Register (z. B. 230) zum Ausblenden ausgewählter Bits des digitalen N-Bit-Signals, um ein digitales M-Bit-Signal zu erzeugen, wobei M eine positive ganze Zahl kleiner als N ist;

einen digitalen Rauschformungskodierer (z. B. 240, 250), der an das Register (z. B. 230) gekoppelt ist, zum Formen des Quantisierungsrauschens der ausgeblendeten Bits, um ein digitales B-Bit-Signal zu erzeugen, wobei B eine positive ganze Zahl kleiner als N-M ist; und

einen Akkumulator (z. B. 260), der an das Register (z. B. 230) und den Kodierer (z. B. 240, 250) gekoppelt ist, zum Summieren der von dem Register (z. B. 230) und dem Kodierer (z. B. 240, 250) empfangenen digitalen Signale.

2. Vorrichtung (z. B. 215, 220) nach Anspruch 1, bei der das Register (z. B. 230) einen Abschneider (z. B. 230) aufweist; und

bei der die ausgeblendeten Bits, die N-M niedrigstwertigen Bits des digitalen N-Bit-Signals umfassen.

3. Vorrichtung (z. B. 215, 220) nach Anspruch 1, bei der der Kodierer (z. B. 240) einen digitalen Mehrbit-Rauschformungskodierer (z. B. 240) aufweist.

4. Vorrichtung (z. B. 215, 220) nach Anspruch 1, bei der der Kodierer (z. B. 240, 250) einen Mehrbit-Sigma-Delta-Modulator (z. B. 250) aufweist.

5. Vorrichtung (z. B. 215, 220) nach Anspruch 1, die weiterhin aufweist:

einen Digital-Analog-Wandler (z. B. 270), der an den Akkumulator (z. B. 260) gekoppelt ist, zum Umwandeln des von dem Akkumulator empfangenen digitalen Signals (z. B. 260) in ein analoges Signal.

6. Verfahren zum digitalen Formen des Quantisierungsrauschens eines digitalen N-Bit-Signals, wobei N eine positive ganze Zahl ist, dadurch gekennzeichnet, dass das Verfahren die Schritte aufweist:

Ausblenden ausgewählter Bits des digitalen N-Bit-Signals, um ein digitales M-Bit-Signal zu erzeugen, wobei M eine positive ganze Zahl kleiner als N ist;

digitales Kodieren der ausgeblendeten Bits des N-Bit-Signals, um ein digitales B-Bit-Signal bereitzustellen, wobei B eine positive ganze Zahl kleiner N-M ist; und

Summieren des digitalen M-Bit-Signals und des digitalen B- Bit-Signals.

7. Verfahren nach Anspruch 6, bei dem der Ausblendeschritt das Abschneiden des digitalen N-Bit-Signals umfasst, um das digitale M-Bit-Signal zu erzeugen; und

bei dem das digitale M-Bit-Signal die höchstwertigen Bits des digitalen N-Bit-Signals umfasst, wobei M eine positive ganze Zahl größer als 1 ist.

8. Verfahren nach Anspruch 7, bei dem der Schritt zum digitalen Kodieren der ausgeblendeten Bits eine Sigma-Delta- Modulation der ausgeblendeten Bits umfasst.

9. Verfahren nach Anspruch 6, das weiterhin den Schritt aufweist, das summierte digitale Signal in ein analoges Signal umzuwandeln.