DE69420499T2

DE69420499T2 - Methode zur Reduzierung des Leckstroms in Dünnfilmtransistoren

Info

Publication number: DE69420499T2
Application number: DE69420499T
Authority: DE
Inventors: Robert Forrest Kwasnick; George Edward Possin
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1993-10-04
Filing date: 1994-09-30
Publication date: 2000-05-18
Anticipated expiration: 2014-10-01
Also published as: DE69420499D1; US5384271A; EP0646953B1; JPH07211919A; EP0646953A2; EP0646953A3

Description

Hintergrund der Erfindung

Diese Erfindung bezieht sich auf die Herstellung von Dünnfilm- Feldeffekttransistoren und insbesonders auf ein Verfahren zum Behandeln der Kanalzone des Transistors derart, daß man den Leckstrom im Ausschaltzustand verringert.
In Vorrichtungen der Festkörperelektronik werden Dünnfilm- Feldeffekttransistoren (TFTs) gewöhnlich als Schalter benutzt. Besonders bei Bildgebungs- und Anzeigevorrichtungen ist gewöhnlich ein ITT einem jeden Pixel beigeordnet, um die Verbindung eines jeweiligen elektrischen Signals zu oder von jedem einzelnen Pixel zu ermöglichen. Einer der wichtigen Gütefaktoren des TFT ist ein geringer Ausschalt- oder Leckstrom; ein geringer Leckstrom ist wünschenswert, damit die Anzeigevorrichtung bzw. das Display oder der Bildgeber ein geringes Rauschen zeigt und daß somit ein Bildgeber ein lineares Antwortverhalten auf einfallendes Licht hin aufweist. Der Ausschaltstrom bezieht sich auf den Leckstrom zwischen der Source- und der Drain- Elektrode bei einer Spannung an der Gate-Elektrode, die einige oder mehrere Volt unterhalb der Schwellenspannung liegt, wobei diese die Spannung bedeutet, bei der der Transistor ausgeprägt Strom zu führen beginnt.
Bildgeber- und Display-Arrays werden typischerweise auf großen Substraten hergestellt, auf denen viele Komponenten unter Einschluß von TFTs, Adressleitungen sowie von Bauteilen wie Photosensoren durch Abscheiden und Musterausbildung von Schichten aus leitenden, halbleitenden und isolierenden Materialien ausgebildet werden. Der TFT Herstellungsprozeß beinhaltet verschiedene Schritte der Mustererzeugung, um die gewünschte Anordnung einer Kanalzone zwischen einer Source- und einer Drain-Elektrode mit der gewünschten Anordnung von halbleitendem Material zwischen den Elektroden sowie über der Gate-Elektrode zu erzeugen. Der Zustand der Kanalzone eines TFT nach diesem Herstellprozeß kann den Ausschaltstrom des Bauteils beeinflussen. Übliche Passivierungstechniken, zum Beispiel das Abscheiden einer dielektrischen Schicht über dem Kanalbereich des TFT, nachdem er hergestellt worden ist, haben nicht zu reproduzierbaren Ergebnissen hinsichtlich eines niedrigen Ausschaltleckstromes geführt. Ein weiterer Ansatz für eine Passivierung ist beschrieben im US Patent No. 4,704,783 von Possin et al. (Possin '783), das dem Oberbegriff vom Anspruch 1 entspricht und welches Patent auf den Anmelder der vorliegenden Erfindung eingetragen ist. Der Passivierungsprozeß nach Possin '783 beinhaltet die Schritte: Entfernen eines Teils des Halbleitermaterials am Boden der Lücke für den Kanalbereich, Plasmaätzen des Bereichs, Aussetzen des Bereichs einer Monoethanolaminlösung, Reinigen mit destilliertem Wasser und Temperaturbehandlung bzw. Backen in Luft vor dem Abscheiden eines passivierenden Überzugs aus dielektrischem Material. Wie in Possin '783 berichtet wird, verringert diese Passivierungsmethode in vorteilhafter Weise den Ausschaltleckstrom bei TFTs auf einen Nominalwert von etwa 1 Picoampere (im Vergleich zu etwa 50 Picoampere bei einem TFT, bei dem das passivierende Dielektrikum ohne die vorhergehende Behandlung aufgebracht wurde).
Es ist somit eine Aufgabe dieser Erfindung, ein TFT Herstellverfahren für eine zuverlässige Passivierung der Kanalzone eines TFT anzugehen, um TFTs mit einem niedrigen Ausschaltstrom zu erzeugen.

Zusammenfassung der Erfindung

Ein Verfahren zum Herstellen eines Dünnfilm-Transistors (TFT) mit einem kleinen Ausschaltstrom enthält die Schritte des Bildens eines TFT Körpers, des Bildens einer Kanalzone in dem TFT Körper und der Passivierung der Kanalzone. Der TFT Körper enthält eine Gate-Elektrode, eine über der Gate-Elektrode angeordnete dielektrische Gate-Schicht, eine Schicht aus Halb leitermaterial, die über der dielektrischen Gate-Schicht angeordnet ist, eine dotierte Halbleiterschicht über der Schicht aus Halbleitermaterial sowie eine Source-Drain-Metallschicht über dem dotierten Halbleitermaterial. Der Kanalbereich wird gebildet bzw. abgegrenzt durch Ätzen der Source-Drain-Metallschicht, der darunter liegenden dotierten Halbleiterschicht sowie eines Teils des darunter liegenden Halbleitermaterials, um die in einer ausgewählten abstandsmäßigen Beziehung zur Gate-Elektrode angeordneten Source- und Drain-Elektroden zu bilden. Der Schritt des Passivierens des Kanalbereichs enthält die Schritte: Naßätzen des freiliegenden Kanalbereichs über eine erste ausgewählte Ätzzeit, die relativ kurz ist; Trockenätzen des freiliegenden Kanalbereichs über eine zweite ausgewählte Ätzzeit und erneutes Naßätzen des freiliegenden Kanalbereichs über eine dritte ausgewählte Ätzzeit; Behandeln des freiliegenden Kanalbereichs mit einer ausgewählten Reinigungslösung und Temperaturbehandlung bzw. Anneal des TFT bei freiliegendem Kanalbereich.
Das Ätzmittel bei den Naßätzschritten enthält in typischen Fällen Flußsäure (HF), und der Trockenätzschritt enthält in typischen Fällen ein reaktives Ionenätzen des freiliegenden Kanalbereichs. Die ausgewählte Reinigungslösung ist im allgemeinen ein Photolack-Abstreifer, und der Annealschritt enthält typischerweise eine Temperaturbehandlung bzw. ein Backen des freiliegenden Kanalbereichs bei einer Temperatur von etwa 250ºC über etwa 30 Minuten.

Kurze Beschreibung der Zeichnungen

Die als neu angesehenen Merkmale der Erfindung sind im einzelnen in den beigefügten Ansprüchen aufgeführt. Die Erfindung selbst kann jedoch sowohl hinsichtlich ihrer Ausgestaltung als auch hinsichtlich des Verfahrens bei ihrem Betrieb zusammen mit weiteren Aufgaben und Vorteilen am besten verstanden werden unter Bezugnahme auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen, in denen durchweg gleiche Bezugszeichen gleiche Teile in den Zeichnungen bedeuten, und in denen zeigen:
Fig. 1 eine schematische Querschnittsansicht eines gemäß dieser Erfindung hergestellten Dünnfilm-Transistors; und
Fig. 2 eine graphische Darstellung von Ausschaltstromdaten von Dünnfilm-Transistoren, die entsprechend der vollständigen Passivierungsbehandlung nach der vorliegenden Erfindung hergestellt wurden, sowie von Dünnfilm-Transistoren, die ohne die vollständige Passivierungsbehandlung nach der vorliegenden Erfindung hergestellt wurden.

Detaillierte Beschreibung der Zeichnungen

Ein Dünnfilm-Transistor (TFT) mit verringertem Ausschaltleckstrom, wie er in Fig. 1 veranschaulicht ist, weist einen TFT Körper 100 auf, der auf einem Substrat 105 gebildet ist. In der hier benutzten Form bezieht sich der Ausdruck "TFT Körper" allgemein auf die Struktur der Materialien, wie sie zur Bildung des TFT zu irgendeinem Punkt im Herstellprozeß abgeschieden und zu einem Muster ausgebildet werden; Fig. 1 zeigt einen TFT bei dem Punkt im Herstellprozeß, bei dem die bei der Herstellung des TFT benutzten Schichten aus verschiedenen Materialien zu einem Muster ausgebildet worden sind, um die gewünschte Bauelementstruktur zu schaffen.
Der TFT Körper 100 wird in typischer Weise mittels bekannter Techniken für eine Musterausbildung geformt und enthält eine auf einem Substrat 105 angeordnete Gate-Elektrode 110, eine über der Gate-Elektrode und Teilen des Substrats 105 angeordnete dielektrische Gate-Schicht 120, eine über der dielektrischen Gate-Schicht 120 angeordnete Halbleiterschicht 130, eine dotierte Halbleiterschicht 140, die über der Halbleiterschicht 130 angeordnet ist, sowie eine über der dotierten Halbleiterschicht 130 angeordnete Source-Drain-Metallschicht 150.
Das Substrat 105 besteht in typischen Fällen aus einem Glas (zum Beispiel Corning 7059 Glas) oder dergleichen. Die Gate- Elektrode 110 enthält typischerweise ein Metall, zum Beispiel Chrom, Aluminium, Wolfram oder dergleichen, und kann alternativ eine oder mehrere Schichten eines leitfähigen Materials aufweisen. Die Gate-Elektrode weist in typischen Fällen eine Dicke im Bereich von etwa 0,1 um bis 0,5 um auf. Die dielektrische Gate- Schicht 120 beinhaltet in typischen Fällen Siliciumnitrid, Siliciumoxid oder dergleichen und besitzt eine Dicke im Bereich zwischen etwa 50-500 nm. Die Schicht 130 aus Halbleitermaterial enthält typischerweise ein ammorphes Halbleitermaterial, wie zum Beispiel im wesentlichen intrinsisches amorphes Silicium, mit einer Dicke im Bereich zwischen etwa 50 nm bis 500 nm. Typischerweise werden die dielektrische Gate-Schicht 120 und die Schicht 130 aus Halbleitermaterial mittels eines Plasmaunterstützten chemischen Niederschlags aus der Dampfphase (plasma enhanced chemical vapor desposition PECVD) in einem einzigen Vakuum-Abpumpvorgang abgeschieden (auch andere Materialien, zum Beispiel das weiter unten beschriebene dotierte Halbleitermaterial, werden vorzugsweise während desselben Vakuum-Abpumpvorgangs abgeschieden).
Die Source- und Drain-Elektroden in dem TFT werden gebildet, indem man über dem TFT Körper 100 (der an diesem Punkt im Herstellungsprozeß das Gate 110, die dielektrische Gate-Schicht 120 sowie die Halbleiterschicht 130 aufweist) ein geeignetes Source-Drain-Material aufbringt, um die Elektroden zu bilden. In typischen Fällen wird als erstes über dem TFT Körper 100 eine Schicht aus dotiertem Halbleitermaterial 140 abgeschieden, zum Beispiel Silicium, das so dotiert ist, daß es eine n+ Leitfähigkeit aufweist. Das dotierte Halbleitermaterial besteht aus amorphem n+ Silicium (n+ Si) oder alternativ aus mikrokristallinem n+Silicium. Das dotierte halbleitende Material wird in einem PECVD Verfahren abgeschieden und weist eine Dicke im Bereich zwischen etwa 10 nm und 100 nm auf. Das dotierte Halbleitermaterial bedeckt die freiliegenden Bereiche der amorphen Siliciumschicht 130. In dem typischen Herstellprozeß wird sodann eine relativ dünne (zum Beispiel 10 nm - 50 nm dicke) Source-Drain-Metallschicht 150 über der Schicht 140 aus dotiertem Halbleitermaterial abgeschieden, und zwar üblicherweise in einem Sputter- oder Aufdampfprozeß. Diese Schichten des Source- Drain-Materials werden dann geätzt, um die Inselstruktur für den Feldeffekt-Transistors (FET) zu bilden. In einer Ausführung wird zusätzliches Source-Drain-Metall bis zu einer Dicke zwischen etwa 100 nm bis 1000 nm über die in einem Muster ausgebildeten Source-Drain-Elektroden abgeschieden.
In dem TFT Körper 100 wird eine Kanalzone 175 der FET Inselstruktur ausgebildet. Die Kanalzone bzw. der Kanalbereich 175 wird abgegrenzt, indem man eine Maske (unter Einsatz zum Beispiel von photolithographischen Techniken) mit derart ausgewählten Abmessungen zu einem Muster ausbildet, daß man das gewünschte abstandsmäßige Verhältnis der Source- und Drain- Elektroden zu der Gate-Elektrode vorsieht (in typischen Fällen eine ausgewählte Überlappungsdistanz über dem Gate), und indem man die Source-Drain-Metallschicht 150, die darunter liegende dotierte Halbleiterschicht 140 sowie einen Teil der darunter liegenden Halbleiterschicht 130 entsprechend dem Maskierungsmuster ätzt. Die Überlappung der Source- bzw. Drain-Elektroden über der Gate-Elektrode wird in typischen Fällen so gewählt, daß man so klein wie möglich ausführbare Source-Gate- sowie Drain-Gate Kapazitäten vorsieht, wie das in den Grenzen für die Maskenjustage zwischen den Musterausbildungsschritten möglich ist. Das in einem Muster ausgebildete dotierte Halbleitermaterial 140 sowie das Source-Drain-Metall 150 weist eine Source- Elektrode 171 sowie eine Drain-Elektrode 172 auf; die Festlegung, welcher Teil dieser zu einem Muster ausgebildeten Schichten die Source-Elektrode und welcher die Drain-Elektrode bildet, wird bestimmt von den zu den jeweiligen Elektroden vorgesehenen Verbindungen und ist für die Zwecke der Beschreibung dieser Erfindung nicht kritisch. Der Teil der weggeätzten Halbleiterschicht 130 liegt im wesentlichen unter dem Teil der Source-Drain-Metallschicht und der dotierten Halbleiterschicht, die zur Bildung der Source- und der Drain-Elektrode entfernt wird, und es wird ein relativ dünner Anteil (zum Beispiel etwa 300 Å bis etwa 1000 Å) von der Halbleiterschicht 130 im Kanalbereich 175 entfernt.
Nachdem der Kanalbereich im TFT Körper 100 gebildet worden ist, wird gemäß dieser Erfindung der Kanalbereich passiviert, so daß man den Ausschaltleckstrom des TFT verringert. Der erste Schritt bei der Passivierungsbehandlung umfaßt ein Naßätzen der freiliegenden Teile des Kanalbereichs (zum Beispiel der dem Kanalbereich 175 zugewandten Seitenwände der Source- und Drain- Elektroden sowie der Schnittstelle zwischen der dotierten Halbleiterschicht 140 und der Halbleiterschicht 130 sowie der freiliegenden Oberfläche der Halbleiterschicht 130 im Kanalbereich). Das für den Prozeß des Naßätzens benutzte Ätzmittel enthält gepufferte Flußsäure (BHF), die typischerweise auf 1% verdünnt ist. Dieses Naßätzen wird über eine erste gewählte Ätzzeit durchgeführt, die relativ kurz ist, zum Beispiel ungefähr 30 Sekunden, obwohl ein Naßätzen im Bereich von etwa 20 Sekunden bis 90 Sekunden zufriedenstellende Ergebnisse liefern wird.
Im Anschluß an das Naßätzen über die erste gewählte Ätzzeit werden die freiliegenden Teile des Kanalbereichs 175 in einem reaktiven Ionenätzverfahren (RIE) über eine zweite gewählte Ätzzeit im Bereich von etwa 15 Sekunden bis 60 Sekunden (und typischerweise über 30 Sekunden) trocken geätzt. Der RIE Prozeß umfaßt typischerweise den Einsatz von Schwefelhexafluorid (SF&sub6;) und von Salzsäure- (HCL-) Gasen im Verhältnis von etwa 20 : 30 (bestimmt durch den Gasstrom) bei einer Leistung von etwa 0,16 W/cm² sowie einem Druck von 100 mTorr, und zwar mit einer gesamten Strömung von ungefähr 50 sccm.
Nach dem Trockenätzen über die zweite gewählte Ätzzeit wird der freiliegende Teil des Kanalbereichs 175 unter Einsatz eines HF enthaltenden Ätzmittels erneut naß geätzt. Dieser Naßätzschritt wird über eine dritte gewählte Ätzzeit durchgeführt, die in einem Bereich von etwa 30 Sekunden bis 90 Sekunden liegt und in typischen Fällen etwa 60 Sekunden beträgt.
Als nächstes wird der freiliegende Kanalbereich mit einer Reinigungslösung behandelt; dabei ist daran gedacht, daß die Einwirkung der Reinigungslösung auf die Oberfläche die Entfernung von Rückständen nach den vorausgehenden Ätzschritten sowie von einer möglichen chemischen Oxidation der freiliegenden Oberfläche umfaßt. Bei der Reinigungslösung handelt es sich in typischen Fällen um einen Photolack-Abstreifer (zum Beispiel PRS-1000 oder -3000 von J. T. Baker, Inc. oder alternativ um R-10 von KTI, Inc.), der bei einer Temperatur von 80ºC über eine Zeitperiode von etwa 5 Minuten aufgebracht wird, und zwar gefolgt von einem Reinigungsschritt mit destilliertem Wasser. Als Alternative stellt das Reinigungsmittel lediglich destilliertes Wasser dar.
Schließlich wird der freigelegte Kanalbereich einer Anneal- bzw. Wärmebehandlung in einem Wärmeschritt unterzogen, bei dem der freiliegende Kanalbereich (typischerweise durch Aufheizen des ganzen, den TFT Körper 100 enthaltenden Wafers) über einen Zeitraum von etwa 30 Minuten auf eine Temperatur von etwa 250ºC aufgeheizt wird. Der Wärmebehandlungs- bzw. Annealprozeß wird typischerweise in einer Luftatmosphäre durchgeführt.
Falls gewünscht, kann eine dielektrische Passivierungsschicht mit einer anorganischen dielektrischen Schicht (zum Beispiel Siliciumnitrid, Siliciumoxid oder dergleichen) oder alternativ mit einer organischen dielektrischen Schicht (zum Beispiel Polyimid) auf dem (in Fig. 1 nicht gezeigten) passivierten Kanalbereich abgeschieden werden.
Es wurden Wafer gemäß dieser Erfindung hergestellt, wie sie in einem Strahlungsbildgeber (d. h. einem Photosensor-Array mit zugeordneten TFTs) benutzt werden könnten. Beispiele von Leckstromdaten von gemäß dieser Erfindung hergestellten TFTs (bezeichnet als "mit voller Passivierungshandlung") sind in der Tabelle 1 dargestellt, und zwar sowohl nach der Herstellung der TFTs als auch nach Abschluß der Herstellungsschritte des Bildgeber-Arrays (zum Beispiel nach dem Abscheiden der darüber liegenden Komponenten zur Bildung des Photosensor-Arrays). Die gezeigten Daten stellen Mittelwerte von gemessenen Ausschaltleckströmen von sechzehn (oder mehr) TFTs auf einem Wafer mit einem Bildgeber-Array dar. Es wird aus den Daten ersichtlich, daß die volle Passivierungsbehandlung nach der vorliegenden Erfindung zu beständig niedrigen Meßwerten für den Ausschaltstrom führt; selbst nach der Herstellung des zusammengesetzten Bauteils (d. h. wenn die Komponenten für ein Photosensor-Array über den TFTs aufgebracht sind) blieb der gemessene Ausschaltleckstrom gering, und zwar gut innerhalb des für einen Einsatz in einem Bildgeber-Array akzeptablen Bereichs. Die Messungen für den TFT Ausschaltstrom wurden vorgenommen mit typischen Vorspannungswerten für die Drain-Spannung von etwa 10 Volt und für die Gate-Spannung von etwa -5 Volt. Die Kanallänge (die Abmessung des Kanals zwischen der Source- und Drain-Elektrode) der getesteten Bauteile betrug etwa 3 um, und die Kanalbreite betrug etwa 30 um. Zum Vergleich zeigt die Tabelle 2 Beispiele von Leckstromdaten von Bauteilen, die lediglich mit einer "anfänglichen Passivierungsbehandlung" hergestellt wurden, d. h. von Bauteilen, bei denen die Passivierungsbehandlung des Kanalbereichs zusammengesetzt war aus den Schritten: Naßätzen in verdünnter HF, Aussetzen der Einwirkung des Photolack- Abstreifers und Wärmebehandlung bzw. Anneal. Die oben mit Bezug auf die Daten in Tabelle 1 beschriebenen Meßparameter wurden in gleicher Weise zum Erhalt der in Tabelle 2 dargestellten Daten genutzt.
Die Testdaten von TFTs, die mit der vollen Passivierungsbehandlung gemäß dieser Erfindung hergestellt wurden, sind wie folgt: TABELLE 1 Ausschaltstrom (Leckstrom in Picoampere) für einen gemäß der Erfindung hergestellten Bildgeber
Die Daten aus Tests von TFTs, die lediglich mit einem anfänglichen Passivierungsschritt, wie oben beschrieben, hergestellt wurden, sind wie folgt: TABELLE 2 Ausschaltstrom (Leckstrom in Picoampere) für einen lediglich mit anfänglicher Passivierung hergestellten Bildgeber
Wie aus den in den Tabellen 1 und 2 dargestellten Daten ersichtlich ist, lieferte der Passivierungsprozeß nach der vorliegenden Erfindung beständig Bauteile mit niedrigem Leckstrom, die einen relativ niedrigen Leckstrom sogar beibehielten nach Abschluß der Bildgeberherstellung (welche das Aufbringen von zusätzlichen Materialien, zum Beispiel von Indium-Zinn-Oxid, für die Ausbildung des Photosensor-Arrays beinhaltet). Bei solchen Bauteilen, bei denen der Leckstrom nach Abschluß des anfänglichen Passivierungsprozesses hoch war, zeigte das fertiggestellte Bauteil nicht durchgehend einen niedrigen Leckstrom (vgl. zum Beispiel die Daten von den TFT Proben "G", "H" und "I" in Tabelle 2, welche Proben einen Leckstrom über 0,3 pA hinaus besitzen (was einen typischen maximal akzeptablen Wert für einen TFT Leckstrom nach dem Zusammenbau darstellt)).
Eine graphische Darstellung der Daten aus den Tabellen 1 und 2 ist in Fig. 2 gezeigt, wobei der anfängliche Ausschaltstrom (ohne jegliche Passivierungsbehandlung) gegenüber den Daten für das zusammengesetzte Bauteil aufgetragen ist, um einen graphischen Vergleich zu liefern, der den durchgehend verminderten Leckstrom zeigt, wie er mit der vollständigen Passivierungsbehandlung nach der vorliegenden Erfindung erzielt wird. In allen Fällen zeigten die zusammengesetzten Bildgeber mit TFTs, die die vollständige Passivierungsbehandlung gemäß dieser Erfindung erfahren hatten (dargestellt durch das ausgefüllte rhombusförmige Symbol in der Graphik) eine Verbesserung (d. h. eine Verringerung beim Ausschaltstrom) um einem Faktor zehn gegenüber dem unbehandelten TFT. Zusammengesetzte bzw. fertig aufgebaute Bildgeber mit TFTs, die lediglich die anfängliche Passivierungsbehandlung erhalten hatten (dargestellt anhand der nicht ausgefüllten Kästchen in der Graphik) zeigten auf der anderen Seite keine durchgehende Verbesserung, wobei der Leckstrom von einigen Bauteilen zunimmt und wobei die Abnahme des Leckstroms bei solchen TFTs, bei denen der Ausschaltstrom verringert wurde, im allgemeinen geringer ausfällt als um einen Faktor zehn.
Es hat sich gezeigt, daß das Passivierungsverfahren nach der vorliegenden Erfindung durchgehend niedrige Ausschaltleckstromwerte für TFTs liefert, und zwar sogar dann, wenn solche TFTs auf Wafern zusammen mit anderen Komponenten prozessiert werden, zum Beispiel mit Photodioden-Arrays, wie sie in Strahlungsbildgebern verwendet werden.
Die Erfindung beinhaltet ebenfalls einen Dünnfilm-Transistor, der ein unmittelbares Erzeugnis des hierin beschriebenen Verfahrens darstellt.

Claims

1. Verfahren zum Herstellen eines Dünnfilm-Transistors (TFT) mit einem relativ kleinen Ausschaltstrom, enthaltend die Schritte:

Bilden eines TFT Körpers mit einer Gate-Elektrode, einer dielektrischen Gate-Schicht, die über der Gate- Elektrode angeordnet ist, einer Halbleiterschicht, die über der dielektrischen Gate-Schicht angeordnet ist, einer dotierten Halbleiterschicht, die über der Halbleiterschicht angeordnet ist, und einer Source-Drain- Metallschicht, die über der dotierten Halbleiterschicht angeordnet ist,

Bilden einer Kanalzone in dem TFT Körper, wobei die Kanalzone durch Ätzen der Source-Drain-Metallschicht, der darunterliegenden dotierten Halbleiterschicht und eines gewählten Abschnittes von der darunterliegenden Halbleiterschicht gebildet wird, um so Source- und Drain- Elektroden zu formen, und Passivieren der Kanalzone, dadurch gekennzeichnet, daß der Passivierungsschritt ferner in der gegebenen Reihenfolge die Schritte von Naßätzen der freiliegenden Kanalzone für eine erste gewählte Ätzzeit, Trockenätzen der freiliegenden Kanalzone für eine zweite gewählte Ätzzeit, Naßätzen der freiliegenden Kanalzone für eine dritte gewählte Ätzzeit, Behandeln der freiliegenden Kanalzone mit einer gewählten Reinigungslösung und Vergüten der freiliegenden Kanalzone enthält.

2. Verfahren nach Anspruch 1, wobei die Schritte des Naßätzens der freiliegenden Kanalzone für eine erste gewählte Ätzzeit und für eine dritte gewählte Ätzzeit ferner enthalten, daß ein Ätzmittel aufgebracht wird, das Fluorwasserstoffsäure (HF) aufweist.

3. Verfahren nach Anspruch 2, wobei der Schritt des Trockenätzens der freiliegenden Kanalzone ein reaktives Ionenätzen (RIE) der freiliegenden Kanalzone aufweist.

4. Verfahren nach Anspruch 3, wobei die gewählte Reinigungslösung einen Photoplack-Abstreifer aufweist.

5. Verfahren nach Anspruch 3, wobei die gewählte Reinigungslösung destilliertes Wasser aufweist.

6. Verfahren nach Anspruch 3, wobei der Schritt des Vergütens der freiliegenden Kanalzone ein Backen des TFT Körpers bei einer Temperatur von etwa 250ºC für eine Dauer von etwa 30 Minuten aufweist.

7. Verfahren nach Anspruch 3, wobei die erste gewählte Ätzzeit in dem Bereich zwischen etwa 20 Sekunden und 90 Sekunden liegt.

8. Verfahren nach Anspruch 3, wobei die zweite gewählte Ätzzeit in dem Bereich zwischen 15 und 60 Sekunden liegt.

9. Verfahren nach Anspruch 3, wobei die dritte gewählte Ätzzeit in dem Bereich zwischen etwa 30 bis 90 Sekunden liegt.

10. Verfahren nach Anspruch 4, wobei der Schritt des Behandelns der freiliegenden Kanalzone mit Photolack- Abstreifer enthält, daß der Photolack-Abstreifer auf die freiliegende Kanalzone für eine Dauer von etwa fünf Minuten und bei einer Temperatur von etwa 80ºC aufgebracht wird.

11. Verfahren nach Anspruch 1, wobei die dotierte Halbleiterschicht dotiertes Silicium aufweist, um n+ Leitfähigkeit aufzuweisen.

12. Verfahren nach Anspruch 1, wobei die Halbleiterschicht amorphes Silicium aufweist.

13. Verfahren nach Anspruch 3, wobei ferner der Schritt vorgesehen ist, daß eine Schicht aus dielektrischem Passivierungsmaterial über dem TFT Körper und der Kanalzone abgeschieden wird.