DE69408552T2 - Elektrostatische Entladungsschutzvorrichtung für integrierte MOS-Schaltungen - Google Patents

Description

• Die vorliegende Erfmdung betrifft einen Schutz für Eingänge integrierter Schaltungen gegen elektrostatische Entladungen (ESD), die bei ihrer Handhabung auftreten können. Die zu schützenden integrierten Schaltungen sind MOS-Schaltungen, d.h. sie umfassen ein Substrat, das aus gedopten Halbleitern hergestellt ist, auf dem MOS-(Metall-Oxid-Halbleiter)-Transistoren gebildet sind, wobei einige der Transistoren ihren Gate-Steuer-Eingang mit einer Eingangseinheit der Schaltung verbunden haben. Die Erfindung bezieht sich besonders auf CMOS-(Komplementäre MOS)-Schaltungstypen.
• Wenn die Schaltung gehandhabt wird, können elektrische Ladungen an der Eingangseinheit auftreten und eine Entladungsgefahr (typischerweise einige tausend Volt innerhalb einiger Nanosekunden) begründen, was das Gateoxide der Transistoren zerstören kann.
• Der MOS-Transistor nutzt den Effekt des elektrischen Feldes durch ein dünnes Oxid, um eine Umwandlung der an dem Gate liegenden Spannung in Strom zu veranlassen. Die wachsende Integration von Technologie führt dazu, daß diese Oxiddicken reduziert werden, um eine bessere Verstärkungsleistung für den Transistor zu erhalten, mit dem Nachteil hinsichtlich seiner Fähigkeit, hohen Spannungen zu widerstehen. Die Eingänge von integrierten CMOS-Schaltungen bestehen im allgemeinen aus Steuergates von MOS-Transistoren und zeigen sowohl eine hohe Impedanz als auch eine große Empfmdlichkeit gegenüber elektrostatischen Entladungen.
• Um den Gesetzen der Integration zu genügen, werden heutzutage immer dünnere Gateoxide hergestellt, bei denen die Durchschlagsspannung für die fortgeschrittenste Technologie von nun an weniger als 20 Volt ist.
• Die ersten Schutzvorrichtungen verwendeten den Lawinenbereich von Dioden, die umgekehrt zwischen der Eingangseinheit und dem Vss- und dem Vcc-Energieversorgungsanschluß angeordhet sind. Solange die Lawinenspannung dieser Dioden niedriger als die Durchschlagsspannung des Gateoxids der MOS-Transistoren bleibt, konnte die Energie der elektrostatischen Entladung in den Dioden abgebaut werden. Unglücklicherweise fielen mit der technischen Entwicklung die Lawinenspannungen dieser Dioden nicht genauso stark wie die Durchschlagsspannungen der Gateoxide der Transistoren ab. Eine häufig angewandte Lösung ist dann das Hinzufiigen eines Widerstands in Reihe zwischen der Eingangseinheit und dem Gate des Transistors, wobei der Widerstand eine Zeitkonstante mit der Kapazität des MOS-Transistors bilden wird.
• Das Verwenden von abgeschalteten MOS-Transistoren parallel zu dem Eingang stellt ebenfalls eine interessante Alternative dar. Während der elektrostatischen Entladung steigt die Spannung an dem Drain bis auf den Lawinenbereich der Grenzschicht an. Im Falle einer N+-Diffusion bei dem Drain diffundieren die Löcher, die auf diese Weise durch die Lawine hervorgerufen sind, in das Substrat. Die Emission dieser Löcher verursacht einen Spannungsabfall in der Region der Source-Diffiision, die sich an scmießend wie der Emitter eines bipolaren Transistors verhält, der leitend wird. Dieser Effekt entspricht dem Leitbereich des MOS-Transistors durch ein "Zurückschnappen" (im Originaltext: "snap-back"). Der Transistor wird leitend und baut die Energie ab. Der Vorteil dieser Lösung mit Transistoren liegt daran, daß der Abbau der Energie für Spannungen realisiert werden kann, die geringer als im Fall von Dioden sind. Jedoch gibt es eine Gefahr hinsichflich des Zerstörens des Schutztransistors, wenn der Lawinenstrom zu hoch wird.
• Es ist bekannt, (s. US-A 4 896243 oder den Artikel "A synthesis of ESD input protection scheme" von C. Duvvury et al., der im Journal of Electronics, Vol 29, Nr.1, Dezember 1992, Seiten 1 - 19 erschienen ist) einen Schutzthyristor parallel zu einem abgeschalteten MOS-Transistor zu schaffen. Jedoch triggert der Thyristor gemäß diesen Dokumenten nur unter dem Effekt des Spannungsanstiegs, mit dem er beaußchlagt wird. Der relativ hohe Wert der Schwellenspannung, die erreicht werden muß, um den Thyristor zu triggern, bildet eine Grenze dieser bekannten Vorrichtung.
• Aufgabe der Erfmdung ist, die bekannten Schutzvorrichtungen zu verbessern, um eine effektivere Beseitigung der elektrostatischen Entladungen zu ermöglichen, während die Gefahren einer Beschädigung der Vorrichtung reduziert werden.
• Hinsichtlich dieser Aufgabe schlägt die Erfmdung eine elekrostatische Entladeschutzvorrichtung für eine integrierte Schaltung gemäß dem Anspruch 1 vor.
• Wenn die Spannung an der Eingangseinheit ansteigt, steigt die Spannung über dem Thyristor zur gleichen Zeit wie die über dem MOS-Transistor an. Wenn diese Spannung ausreichend wird, um durch eine Lawine Elektronen-Loch-Paare innerhalb der Grenzschicht des MOS-Transistors hervorzurufen, wandern die Ladungsträger in Richtung des Bereichs des Substrats ab, der die Steuerelektrode des Thyristors konstituiert. Der letztere wird anschließend leitend, um die Energie der Entladung abzubauen. Das Triggern des Thyristors kann mit einem relativ geringen Strom von Ladungsträgern realisiert werden, so daß die Risiken einer Beschädigung des MOS- Transistors wesentlich reduziert werden. Außerdem ist das Abbauen der Entladungsenergie durch einen getriggerten Thyristor effektiver als bei den bekannten Vorrichtungen, bei denen dies prinzipiell aus einem Lawinenstrom resultiert.
• Weitere Merkmale und Vorteile der vorliegenden Erfindung werden in der anschließenden Beschreibung eines bevorzugten aber nicht begrenzenden Ausführungsbeispiels offenbart. Die beiliegenden Zeichnungen zeigen:
• Fig. 1 ein elektrisches Diagramm einer integrierten Schaltung, die eine erfindungsgemäße Vorrichtung umfaßt;
• Fig. 2 und 3 diagrammatische Ansichten einer erfindungsgemäßen Vorrichtung im Querschnitt bzw. als Draufsicht; und
• Fig. 4 ein Diagramm, das eine Strom-Spannungs-Kennlinie der Vorrichtung nach Fig. 2 und 3 aufzeigt.
• In Fig. 1 wurde eine integrierte Schaltung symbolisch d&gestellt, die aus einem herkömmlichen Substrat (Silicium) hergestellt ist und eine CMOS- Schaltung 5 und eine Schutzvorrichtung 6 gemaß der Erfmdung umfaßt. Die CMOS-Schaltung 5 umfaßt CMOS-Transistoren 7, 8, die mit Energie zwischen einem Referenzanschluß 9 bei einer Spannung Vss und einem Referenzanschluß 11 bei einer Spannung Vcc versorgt werden. Der Anschluß 9 ist typischerweise ein Erd-Anschluß (Vss = 0 V) und der Anschluß 11 ist ein positiver Energieversorgungsanschluß (Vcc = + 5 v). Die MOS-Transistoren 7, 8 weisen dünne Gateoxide (typischerweise 20 nm) auf, und einige von diesen haben ihre Gatesteuereingänge 12 mit einer Eingangseinheit 13 mittels der Schutzvorrichtung 6 verbunden.
• Die Schutzvorrichtung umfaßt einen MOS-Transistor 14, der zwischen den Gatesteuereingang 12 und dem Erd-Anschluß 9 geschaltet ist, und einen Thyristor 16, der zwischen die Eingangseinheit 13 und den Erd-Anschluß 9 geschaltet ist.
• Wenn das Substrat 20 ein P-Typ ist, d.h. mit Unreinheiten des Elektronen- Akzeptortyps (z. B. ein Substrat, das aus Silicium mit 10¹&sup5; Bor-Atomen pro cm³ hergestellt ist) gedopt ist, ist der Transistor 14 ein NMOS-Typ (Fig. 2). Sein Drain 17, der mit dem Gatesteuereingang 12 verbunden ist, besteht aus emem N+-Diffusionstyp, der in dem Substrat 20 gebildet ist, und seine Source 18, die mit dem Erd-Anschluß 9 verbunden ist, besteht aus einem weiteren N+-Diffusionstyp, der in dem Substrat 20 gebildet ist. Diese zwei Diffiisionen entsprechen einem Dopen des Halbleiters mit Unreinheiten des Elektronen-Donortyps (z.B. Silicium mit 1020 Phosphor-Atomen pro cm³). Der Gate 19 des Transistors 14, der aus polykristallinem Silicium hergestellt ist, wird auch mit dem Erd-Anschluß 9 verbunden, so daß der NMOS- Transistor 14 abgeschaltet wird.
• Der Thyristor 16 umfaßt eine Potentialmulde 21, die in dem Substrat gebildet, und mit Verunreinigungen des Elektronen-Donortyps (z.B. Silicium mit 10¹&sup6; Phosphor-Atomen pro cm³) N- -dotiert wird, mit der die Anode 22 des Thyristors gebildet wird, die aus einem P&sub4;+-Diffiisionstyp besteht (z. B. Silicium mit 10²&sup0; Bor-Atomen pro cm³) besteht. Anode 22 ist mit der Eingangseinheit 13 verbunden. Die Kathode 23 des Thyristors 16, die mit dem Erdanschluß 9 verbunden ist, besteht aus einem N+-Diffusionstyp, der in dem Substrat 20 zwischen der Potentialmulde 21 und dem Drain 17 des NMOS-Transistors 14 gebildet wird. Ein weiterer N+-Diffusionstyp 24 wird in der Potentialmulde 21 neben der Anode 22 gebildet und mit der Einheit 13 verbunden, um die Spannungsmulde des Thyristors unter Vorspannung zu setzen.
• Die Steuerelektrode 26 des Thyristors 16 besteht aus dem Bereich des Substrats 20, der zwischen der Potentialmulde 21 und der Kathode 23 des Thyristors angeordnet ist.
• Der Substrat 20 wird auf der Spannung Vss durch eine Verbindung 27 gehalten, die aus einem P+-Diffusionstyp besteht, der in dem Substrat 20 gebildet wird. Die Potentialmulde 21 des Thyristors wird zwischen dieser Diffusion 27 und dem NMOS-Transitor 14 angeordnet.
• In Fig. 2 wurden die Widerstände und die bipolaren Transistoren symbolisch dargestellt, die ein äquivalentes Diagramm des Thyristors 16 bilden. Das Halbleitermaterial der Schutzvorrichtung wird mit einer dicken Oxidschicht 28 bedeckt, die die Bereiche offen laßt, die mit den anderen Teilen der Schaltung verbunden werden müssen. Um die Diffusionen 22 und 24 des Thyristors mit der Eingangseinheit 13 zu verbinden, wird eine Metallisierung 29 verwendet, die über dem Oxid 28 im wesentlichen die ganze Zone bedeckt, die zwischen der Anode 22 und der Kathode 23 des Thyristors angeordnet ist. Diese Metallisierung 29 steht mit den Diffiisionen 22, 24 in Kontakt und wird mit der Eingangseinheit 13 verbunden.
• Eine diagramatische Draufsicht auf die Schutzvorrichtung wird in Fig. 3 dargestellt. Es ist zu sehen, daß die Vorrichtung, insbesondere der NMOS- Transistor 14 und der Thyristor 16, eine allgemeine Ringkonfiguration auf dem Substrat aulweist, deren Mittelteil nicht dargestellt ist, um das Verstehen der Zeichnung zu erleichtern. Der N+-Diffiisionstyp 17, 18, 23, 24 wird durch die strichlierten Konturen dargestellt. Der P+-Diffusionstypus 22, 27 wird mit Hilfe der durchgezogen Linien dargestellt. Die N- -Typ- Spannungsmulde 21 wird mittels der strichpunktierten Kontur dargestellt.
• Das polykristalline Silikongate 19 des NMOS-Transitors wird mittels eines schraffierten Feldes dargestellt. Schließlich werden die Metallisierung 29 wie auch die Metallisierungen 31, 32 und 33, die bezüglich der Diffusionen 17 (Drain des Transistors 14), 18 (Source des Transistors 14) und 27 (Verbindung für das Substrat 20) Kontakte herstellen, durch Bereiche mit unterbrochener Schraffur dargestellt. Der NMOS-Transistor 14 bedeckt den Mittelteil der Ringkonfiguration. Die Diffusion 17, die den Drain dieses Transistors bildet, und ihre Metallisierung 31 sind auf einer Seite des Rings unterbrochen, um eine gemeinsame Verbindung mit dem Erdanschluß 9 des Gates 19 und der Source 18 des Transistors 14 und der Kathode 23 des Transistors 16 in einem Bereich zu gewährleisten, der mit der Zahl 34 beziffert ist.
• Auf der gegenüberliegenden Seite des Ringes wird die Potentialmulde 21 durch einen Vorsprung 36 erweitert, der sich zu einem Kontaktbereich 37 hinauserstreckt. Auf einer nicht dargestellten Weise wird dieser Kontaktbereich 37 mit dem Gatesteuereingang 12 und mit einem weiteren Kontaktbereich 38 verbunden, der einen Teil der Metallisierung 31 bildet, die sich auf den Drain des NMOS-Transistors 14 bezieht. Der Vorsprung 36 der Potentialmulde 21 bildet einen Widerstand in der Größenordnung von 1 kΩ, der den Gatesteuereingang 12 mit der Eingangseinheit 13 verbindet, die direkt mit der N- -Potentialmulde 21 durch die N+-Diffusion 24 verbunden ist (s. Fig. 1).
• Wenn elektrostatische Ladungen an der Eingangseinheit 13 auftreten, tritt ein Spannungsanstieg zwischen dem Substrat 20 bei der Spannung Vss und dem Drain 17 des NMOS-Transistors 14 auf. Von einer gewissen Schwellenspannung an werden Elektronen-Lochpaare durch eine Lawine innerhalb der PN-Grenzschicht zwischen dem Drain und dem Substrat hervorgerufen. Dies führt zu einem Strom von Löcher, die in das Substrat eindiffundieren. Wegen des Leitungswiderstandes des Substrats und wegen der Tatsache, daß die Verbindung 27 weiter von dem Drain 17 als der Bereich 26 entfernt ist, der die Triggerelektrode des Thyristors 16 bildet, kommen die Löcher in diesem Bereich 26 an, bevor sie durch die Verbindung 27 (Pfeil F in Fig. 1 und 2) entfernt werden. Dieser lokale Abbau der Vorspannung des Substrats in dem Bereich 26 verursacht ein Triggern des Thyristors 16, der mit einem sehr geringen Leitungswiderstand leitend wird, um so die Energie der Entladung abzubauen. Der Abbau der Energie ist besonders effektiv, wenn die in Fig. 3 dargestellte Ringkonfiguration übernommen wird. Die Tatsache, daß die Metallisierung 29 den Bereich bedeckt, der zwischen der Potentialmulde 21 und der Kathode 23 des Thyristors angeordnet ist, verbessert außerdem das Abbauen der Energie durch den zusätzlichen Effekt des Dickschicht-Oxid-Feld-Effekt-Transistors der auf diese Weise zwischen der N- -Potentialmulde und der N+-Kathode hervorgerufen wird. Der Widerstand 36, der zwischen der Eingangseinheit und dem Gatesteuereingang geschaltet ist, dient dazu, den Spannungsanstieg am Drain des NMOS-Transistors zu begrenzen, bevor der Thyristor gezündet wird.
• Die Stromspannungs-Kennlinie einer Schutzvorrichtung gemäß der Erfindung wird in Fig. 4 dargestellt, in der die Abszisse die Spannung U in Volt zwischen der Eingangseinheit 13 und dem Erd-Anschluß 9 aufzeigt und in der die Ordinate in logarithmischen Koordinaten die Stromstärke I in Ampere eines Stroms aufzeigt, der in die Eingangseinheit eingeleitet wird. Dieser elektrische Ausdruck wurde erhalten, indem ein Stromrampensignal 1 eingespeist wurde, das es ermöglicht, das Triggern des Thyristors und seinen Haltepunkt, die in Fig. 4 durch die Punkte A und B gekennzeichnet werden, deutlicher erkennbar zu machen. Diese Kennlinie zeigt, daß die Überspannung, die an der Eingangseinheit auftritt, 11 V nicht überschreitet und daß ein Strom von 100 mA durch die Strukrur ohne Verschlechterung ausgehalten werden kann. Auf eine elektrostatische Entladung hin wird der gleiche Schutzmechanismus durch einen Kurzschluß implementiert.
• Die Vorrichtung gemaß der Erfmdung ist besonders geeignet für integrierte CMOS-Schaltungstypen, da diese Technologie bereits die Bildung von N- Potentialmulden in einem P-Substrat vorschlägt, um die komplementären MOS-Transistoren herzustellen. Demgemäß benötigt die Herstellung der Thyristoren 16 keinen zusätzlichen Verfahrensschritt zur Herstellung der Potentialmulde 21. Es ist unnötig zu erwahnen, daß eine Schutzvorrichtung für jede Eingangseinheit vorgesehen sein wird, falls die Schaltung mehrere Eingangseinheiten umfaßt.

Claims (9)

1. Elektrostatische Entladeschutzvorrichtung für eine integrierte Schaltung, wobei die integrierte Schaltung ein Substrat (20) anlweist, das aus einem dotierten Halbleiter besteht, auf dem mindestens ein MOS-Transistor (7, 8) ausgebildet ist, dessen Gate-Steuereingang (12) elektrisch verbunden mit einer Eingangseinheit (13) ist, wobei die Schutzvorrichtung (6) einen abgeschalteten MOS-Transistor (14), der auf einem Substrat ausgebildet ist, wobei der Drain elektrisch mit dem Gate-Steuereingang (12) verbunden ist und Source und Gate elektrisch mit einem Referenzanschluß (9) der integrierten Schaltung verbunden sind, und einen Thyristor (16) aufweist, der auf dem Substrat ausgebildet ist und zwischen der Eingangseinheit (13) und dem Referenzanschluß (9) elektrisch verbunden ist, dadurch gekennzeichnet, daß die Steuerelektrode (26) des Thyristors (16) aus einer Zone des Substrats (20) besteht, die angeordnet ist, um durch Diffusion in dem Substrat einen Strom von Ladungsträgern zu empfangen, der durch eine Lawine innerhalb der Grenzschicht zwischen dem Substrat (20) und dem Drain (17) des abgeschalteten MOS-Transistors (14) produziert wird, wodurch der Thyristor getriggert wird, wenn ein Spannungsanstieg in der Grenzschicht auftritt.

2. Vorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß das Substrat (20) mit Unreinheiten eines ersten Typs dotiert ist, daß der Thyristor (16) eine Potentialmulde (21), die im Substrat (20) ausgebildet ist und mit Unreinheiten eines zweiten Typs dotiert ist, eine erste Elektrode (22), die aus einer Diffusion von Unreinheiten des ersten Typs, die in der Potentialmulde (21) gebildet ist, besteht und elektrisch mit der Eingangseinheit (13) verbunden ist und eine zweite Elektrode (23), die aus einer Diffusion von Unreinheiten des zweiten Typs, die in dem Substrat (20) gebildet ist, besteht und elektrisch mit dem Referenzanscmuß (9) verbunden ist, aufweist, daß der abgeschaltete MOS-Transistor (14) umfaßt ein Gate (19), das elektrisch mit dem Referenzanschluß (9) verbunden ist, eine erste Elektrode (17), die aus einer Diffusion von Unreinheiten des zweiten Typs, die in dem Substrat (20) gebildet ist, besteht und elektrisch mit dem Gate- Steuereingang (12) verbunden ist, und eine zweite Elektrode (18), die aus einer Diffusion von Unreinheiten des zweiten Typs, die in dem Substrat (20) gebildet ist, besteht und elektrisch mit dem Referenzanschluß (9) verbunden ist, und daß die zweite Elektrode (23) des Thyristors zwischen der Potentialmulde (21) und der ersten Elektrode (17) des abgeschalteten MOS-Transistors angeordnet ist.

3. Vorrichtung gemäß Anspruch 2, dadurch gekennzeichnet, daß eine Diffusion (24) von Unreinheiten des zweiten Typs in der Potentialmulde (21) des Thyristors gebildet ist und elektrisch mit der Eingangseinheit (13) verbunden ist.

4. Vorrichtung gemaß Anspruch 2 oder 3, dadurch gekennzeichnet, daß eine Diffusion (27) von Unreinheiten des ersten Typs in dem Substrat (20) gebildet ist und elektrisch mit dem Referenzanschluß (9) verbunden ist, wobei die Potentialmulde (21) des Thyristors zwischen dieser Diffusion (27) der Unreinheiten des ersten Typs und dem abgeschalteten MOS- Transistors (14) angeordnet ist.

5. Vorrichtung gemäß einem der Ansprüche 2 bis 4, gekennzeichnet durch eine Metallisierung (29), die mit der Eingangseinheit (13) verbunden ist, wobei die Metallisierung in Kontakt mit der ersten Elektrode (22) des Thyristors (16) steht und im wesentlichen die gesamte Zone bedeckt, die zwischen den ersten und zweiten Elektroden (22, 23) des Thyristors angeordnet ist.

6. Vorrichtung gemäß einem der Ansprüche 2 bis 5, gekennzeichnet durch einen Widerstand (36), der elektrisch zwischen die Eingangseinheit (13) und den Gate-Steuereingang (12) geschaltet ist.

7. Vorrichtung gemäß Anspruch 6, dadurch gekennzeichnet, daß der Widerstand (36) aus einer Zone der Potentialmulde (21) des Thyristors besteht.

8. Vorrichtung gemäß einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß der abgeschaltete MOS-Transistor (14) und der Thyristor (16) eine allgemeine Ringkonfiguration auf dem Substrat (20) aufweisen.

9. Vorrichtung gemäß Anspruch 8, dadurch gekennzeichnet, daß der abgeschaltete MOS-Transistor (14) den zentralen Teil der Ringkonfiguration besetzt.