DE69314783T2

DE69314783T2 - Leistungstreiberschaltung

Info

Publication number: DE69314783T2
Application number: DE69314783T
Authority: DE
Inventors: John Prentice
Original assignee: Harris Corp
Current assignee: Harris Corp
Priority date: 1992-04-09
Filing date: 1993-04-09
Publication date: 1998-05-28
Anticipated expiration: 2013-04-10
Also published as: US5504449A; EP0635174A1; DE69314783D1; EP0635174B1; WO1993021690A1

Description

Die vorliegende Erfindung betrifft eine Leistungstreiberschaltung für eine Halbleiterschaltvorrichtung gemäß des Oberbegriffs von Anspruch 1 und ein Verfahren zum Steuern des Betriebs der Halbleiterschaltvorrichtung.
Die Vorrichtung und das Verfahren gemäß dem Oberbegriff von Anspruch 1 und 12 bzw. 17 sind aus dem Dokument JP-A-6 454 925 bekannt.
Die vorliegende Erfindung betrifft Leistungstreiberschaltungen zum Steuern des Betriebs einer Halbleiterschaltvorrichtung abhängig von Eingangssteuersignalen, die von einer Steuerschaltung kommen. Gemäß eines Aspekts betrifft die vorliegende Erfindung ein Verfahren und eine Vorrichtung zum Einschalten eines Halte-Schalters (Latch-Schalter) in der Leistungstreiberschaltung mit einer Geschwindigkeit, die unabhängig von der Änderungsrate der Eingangsspannung des Steuersignals ist. Gemäß eines anderen Aspekts reagiert die vorliegende Erfindung auf das Steuersignal, um den Betrieb des Halteschalters über die Halbleiterschaltvorrichtung zu steuern.
Obwohl in der vorliegenden Beschreibung der Begriff "MOSFET" verwendet wird, um die Halbleiterschaltvorrichtung zu beschreiben, wird man verstehen, daß die vorliegende Erfindung auch für andere Halbleiterschaltvorrichtungen gültig ist, wie FETs (Feldeffekttransistor), IGBTs (insulated-gate bipolar transistor Bipolartransistor mit isolierter Gateelektrode), MOS-gesteuerte Thyristoren (MCTs), BJTs (bipolar junction transistor bipolarer Sperrschichttransistor), Triacs, SCRs (silicon controlled rectifier gesteuerter Siliziumgleichrichter), GTO-Thyristoren (gate turn-off thyristor = Abschaltthyristor) und SITs (static induction transistor = statischer Induktionstransistor). Das Gate des MOSFET hat in diesen Vorrichtungen äquivalente Strukturen, und eine Bezugnahme auf ein Gate umfaßt im vorliegenden Fall auch die äquivalenten Strukturen dieser Vorrichtungen.
Halbleiterschaltvorrichtungen werden üblicherweise dazu verwendet, Leistung zu regeln, die mit einer von einer Steuerschaltung bestimmten Frequenz ein- und ausgeschaltet werden soll. Eine Leistungstreiberschaltung dient üblicherweise als ein Puffer zwischen der Steuerschaltung und der Schaltvorrichtung und übersetzt Steuersignale von der Steuerschaltung in Signale, welche die Schaltvorrichtung mit der erforderlichen Frequenz ein- und ausschalten können. Eine schaltende Leistungsversorgung (eine Halbleiterschaltvorrichtung) kann z.B. von einem Impulstransformator (einer Steuerschaltung) mit 300 kHz über eine Leistungstreiberschaltung betrieben werden.
Wie bekannt ist, verbrauchen die Halbleiterschaltvorrichtungen während der Übergangsperiode zwischen ihren zwei stabilen Zuständen Ein und Aus mehr Leistung als während einer der beiden Ein- und Ausperioden. Eine Art, die Wirksamkeit einer Schaltvorrichtung zu verbessern, die bei einer bestimmten Frequenz arbeitet besteht daher darin, die Länge der Perioden zu kürzen, während derer die Schaltvorrichtung im Übergangszustand ist.
Der Hintergrund der Erfindung wird mit Bezug auf Figur 1 deutlicher, in der eine Leistungstreiberschaltung des Standes der technik dargestellt ist. Ein FET 10 kann von einer Steuerschaltung 12 über eine Leistungstreiberschaltung 14 angesteuert werden. Um den FET einzuschalten, wird ein Strom an das Gate 16 des FET geführt, so daß der FET zwischen seiner Source 18 und seinem Drain 20 einen Strom führen kann. Um den FET abzuschalten und den Stromfluß zwischen seiner Source und seinem Drain zu unterbrechen, wird der Strom vom Gate 16 weggenommen.
Das Steuersignal wird über D1 angelegt, um C1 in einem Zyklus zu laden, und der FET wird eingeschalteten, wenn ein Steuersignal von der Steuerschaltung 12 in einem zweiten Zyklus über D2 und D3 zur Basis des BJT Q1 geführt wird, wodurch Q1 eingeschaltet wird. Wenn Q1 eingeschaltet ist, wird der Strom von C1 an das Gate 16 angelegt, um den FET einzuschalten.
Der FET wird abgeschaltet, wenn der Strom am Gate 16 durch einen Halteschalter 22 abgezogen wird (der Halteschalter in Figur 1 wird durch die Kombination der BJTs Q2 und Q3 gebildet). Der Strom von dem FET-Gate 16 wird abgezogen, wenn der Halteschalter 22 eingeschaltet wird, wobei der Halteschalter 22 eingeschaltet wird, wenn die Spannung über R2 gleich einem Wert ist, die um die Spannung VBE von Q1 unter der Gatespannung des FET liegt. Mit anderen Worten, R2 liefert einen Triggerstrom zum Einschalten des Halteschalters 22.
Die Rate, oder Geschwindigkeit, mit welcher der FET abschaltet, und somit die Länge der Übergangsperiode, wird von der Geschwindigkeit gesteuert, mit der die Ladung am Gate 16 abgezogen wird. Die Geschwindigkeit, mit der die Ladung vom Gate 16 abgezogen wird, wird ihrerseits durch die Geschwindigkeit gesteuert, mit welcher der Halteschalter 22 einschaltet.
Üblicherweise muß ein Halteschalter, wie ein SCR, eine Ladung aufbauen, bevor er einschaltet. Das Triggerelement des Standes der Technik (R2), das den Leitzustand des Halteschalters steuert, leitet seinen Strom von dem Steuersignal ab, und somit ist die Geschwindigkeit, mit welcher der Halteschalter leitet, eine Funktion des Steuersignals.
Im Gegensatz dazu ist der Halteschalter der vorliegenden Erfindung unabhängig von dem Wesen des Steuersignals.
Genauer betrachtet wird der Halteschalter, der die Abschaltrate des FET steuert, unmittelbar nach einer Veränderung der Polarität des Steuersignals abgeschaltet, indem ein kleiner Teil des Stroms von dem FET als ein Triggerstrom sowohl zu dem Anodengate, oder Anodentor, als auch zu dem Kathodengate, oder Kathodentor, des Halteschalters geleitet wird.
Im Gegensatz zum bekannten Stand der Technik, der ein Triggersignal an nur eine Seite des Halteschalters liefert, werden Triggersignale an beide Seiten des Halteschalters geführt, um die Konditionierung für den Leitzustand zu beschleunigen.
Diese Unterscheidung erkennt man deutlicher mit Bezug auf die Figuren 2 und 3, in denen die vorliegende Erfindung (Figur 2) ein Triggersignal von dem FET-Gate verwendet, um den Halteschalter 2 einzuschalten, im Gegensatz zum Stand der Technik (Figur 3), bei dem der Schalter 3 nur über das Steuersignal eingeschaltet wird.
Wie man in Figur 3 sieht, wird die Leistung von der Steuerschaltung (möglicherweise über den Kondensator C1 der Figur 1) über einen Schalter 1 an das Gate des FET angelegt. Der Leitzustand (oder das Einschalten) des FET wird somit erreicht, indem ein Steuersignal von der Steuerschaltung an den Steueranschluß des Schalters 1 und ein Steuersignal an den Trigger- Schalter angelegt wird, der sicherstellt, daß ein Schalter 2 nicht leitet, so daß sich die Ladung am FET-Gate aufbauen kann.
Das Abschalten des FET wird erreicht, indem die Leitzustände des Schalters 1 und des Schalters 2 gesteuert durch die Steuerschaltung umgekehrt werden, der Schalter 1 wird geöffnet, um die Leistung vom FET-Gate wegzunehmen, und der Schaltung 2 wird geschlossen, um die Ladung vom FET-Gate abzuziehen. Der Trigger-Schalter spricht jedoch nicht sofort auf die Umkehr der Polarität des Steuersignals an und ist abhängig von dessen Amplitude. Der Beginn des Abschaltens des FETs ist somit eine Funktion der Eigenschaft des Steuersignals und eilt der Polaritätsumkehr nach.
Wie in Figur 2 gezeigt, wird das Abschalten des FET auf dieselbe Weise wie oben in Verbindung mit Figur 3 beschrieben, erreicht. Das Abschalten wird jedoch beschleunigt, weil der Triggerschalter in Figur 2 sofort auf die Polaritätsumkehr des Steuersignals unabhängig von dessen Amplitude anspricht und ein Triggersignal von dem Gate des FET an den Schalter 2 angelegt wird, wobei der Schalter 2 sofort zu leiten beginnt. Das Abschalten des FET ist somit unabhängig von dem Wesen des Steuersignals.
Es ist somit eine Aufgabe der vorliegenden Erfindung, ein neues Verfahren und ein Vorrichtung zum Verbessern der Wirksamkeit von Halbleiterschaltvorrichtungen vorzusehen.
Es ist eine weiter Aufgabe der vorliegenden Erfindung, ein neues Verfahren und eine Vorrichtung zum Vorsehen einer Triggerung eines Halteschalters in einer Leistungstreiberschaltung vorzusehen.
Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, ein neues Verfahren und eine Vorrichtung vorzusehen, mit denen Strom vom Gate der Halbleiterschaltvorrichtung genutzt werden kann, um den Betrieb eines Halteschalters in einer Leistungstreiberschaltung zu starten.
Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, ein neues Verfahren und eine Vorrichtung vorzusehen, um die Länge der Übergangsperioden zwischen den zwei stabilen Zuständen einer Halbleiterschaltvorrichtung zu verkürzen.
Es ist eine weiter Aufgabe der vorliegenden Erfindung, eine neue Leistungstreiberschaltung vorzusehen, bei der eine Hochgeschwindigkeitsdiode und ein Hochgeschwindigkeits-SCR zur Verringerung der Länge der Übergangsperiode zwischen den beiden stabilen Zuständen einer Halbleiterschaltvorrichtung beitragen.
Die vorliegende Erfindung sieht hierzu eine Leistungstreiberschaltung mit den Merkmalen von Anspruch 1 sowie ein Verfahren zum Steuern des Betriebs einer Halbleiterschaltvorrichtung gemäß Anspruch 12 bzw. 17 vor.
Diese sowie viele andere Aufgaben und Vorteile der vorliegenden Erfindung ergeben sich für den Fachmann auf dem Gebiet, welches die Erfindung betrifft, aus den Ansprüchen, den Zeichnungen und der folgenden detaillierten Beschreibung bevorzugter Ausführungsformen.
In den Figuren zeigt:
Figur 1 ein schematisches Schaltdiagramm einer Leistungstreiberschaltung des Standes der Technik;
Figur 2 zeigt ein Funktionsblockdiagramm des Betriebs der Leistungstreiberschaltung der vorliegenden Erfindung;
Figur 3 zeigt ein Funktionsblockdiagramm des Betriebs der Leistungstreiberschaltung des Standes der Technik, wie sie in Figur 1 gezeigt ist;
Figur 4 zeigt ein schematisches Schaltdiagramm einer Ausführungsform der Leistungstreiberschaltung der vorliegenden Erfindung;
Figuren 5A bis 5C zeigen schematisch die Abfolge von Betriebsschritten der Schaltung der vorliegenden Erfindung;
Figur 6 zeigt eine schematisches Schaltdiagramm einer Ausführungsform der vorliegenden Erfindung mit einem Impulstransformator als Steuerschaltung;
Figur 7 zeigt ein Schaltdiagramm eine Ausführungsform der vorliegenden Erfindung mit einem einpoligen Transformator als der Steuerschaltung;
Figur 8 zeigt ein Schaltdiagramm einer Ausführungsform der vorliegenden Erfindung mit einem PWM-Strombooster als Steuerschaltung;
Figur 9 zeigt ein schematisches Schaltdiagramm eines Halteschalters des Standes der Technik, der in der Schaltung der vorliegenden Erfindung eingesetzt werden kann;
Figur 10 zeigt eine Draufsicht auf eine Diodenstruktur, die in der Schaltung der vorliegenden Erfindung eingesetzt werden kann;
Figur 11 zeigt ein Schaltdiagramm der in Figur 10 gezeigten Diode;
Figur 12 zeigt einen Graphen des Stroms und der Spannung der Dioden, die bei der vorliegenden Erfindung verwendet werden können;
Figur 13 ist eine Draufsicht auf eine Diodenstruktur des Standes der Technik;
Figur 14 ist eine weitere Ausführungsform der in Figur gezeigten Diode, die in der Schaltung der vorliegenden Erfindung eingesetzt werden kann;
Figur 15 ist ein Graph, der die Anstiegszeiten über der Lastkapazität für die Schaltung der vorliegenden Erfindung und für Schaltungen des Standes der Technik wiedergibt; und
Figur 16 ist ein Graph&sub1; der die Abfallzeiten über der Lastkapazität für die Schaltung der vorliegenden Erfindung und für Schaltungen des Standes der Technik wiedergibt.
Mit Bezug auf die Figuren, in denen verschiedene Ausführungsformen der Leistungstreiberschaltung der vorliegenden Erfindung gezeigt sind, sollte man beachten, daß die verschiedenen angegebenen Pinnummern Verbindungspins bezeichnen, die man bei einem Chip finden kann, in dem die vorliegende Erfindung realisiert ist, und man sollte weiter beachten, daß die Erfindung nicht auf diese Pinanordnung beschränkt wird.
Wie in Figur 4 gezeigt, kann die Schaltung der vorliegenden Erfindung einen Versorgungspin P1 und Massepins P4 und P5 umfassen, welche als die Referenzanschlüsse betrachtet werden. Ein Leistungseingang beim Pin P7 ist mit dem Leistungsversorgungspin P1 und dem Massepin P4 über Dioden D1 bzw. D5 verbunden. Ein Steuereingangspin P2 ist mit dem Steueranschluß eines Ausgangsschalters, der als ein Transistor Q1 dargestellt ist, über Dioden D2 und D3 verbunden. Der Kollektor-Emitter-Strompfad von Q1 ist zwischen dem Versorgungspin P1 und einem Source-Ausgangspin P3 angeschlossen&sub1; und er sollte wenigstens 6 Ampère Strom führen können.
Der zweite Ausgangsschalter ist als SCR1 dargestellt, dessen Anode mit einem Verbraucher-Ausgangspin P3 und dessen Kathode mit dem Massepin P5 verbunden ist. Der Widerstand R1 verbindet die Kathode mit dem Kathodengate CG des SCR1, und ein Widerstand R2 verbindet die Anode mit dem Anodengate AG des SCR1. Eine Triggerschaltung, welche einen PNP-Transistor Q2 umfaßt, ist zwischen dem Anodengate AG und den Kathodengate CG angeschlossen. Eine Diode D6 verbindet den Emitter von Q2 mit dem Anodengate AG. Eine Diode D4 verbindet die Basis von Q2 mit dem Steuerpin P2. Ein Widerstand R4 verbindet die Basis von Q1 mit dem Verbraucher-Ausgangspin P3 über den Widerstand R2.
Die Leistungstreiberschaltung der Figur 4 sieht getrennte Ausgangspins P8 und P3 zum Liefern (Sourcing) bzw. Entnehmen (sinking) des Stroms vor.
Der SCR1 wird zum Entnehmen großer Ströme verwendet, vorzugsweise wenigstens 10 Ampere. Wenn das Eingangssignal am Pin P2 niedrig wird, liefert der Widerstand R3 die Basisansteuerung für Q2. Der Transistor Q2 triggert den SCR1 sowohl bei dem Anoden- als auch bei dem Kathodengate. Diese Triggerfolge beginnt, sobald D4 in Sperrichtung vorgespannt wird. Die Triggerverzögerungszeit ist somit unabhängig von der Abfallzeit des Eingangssignals. Der Widerstand R4 sieht einen Basis-Entladepfad für Q1 vor. Die Diode D6 erhöht die Eingangshysterese, um die Möglichkeit zu reduzieren, daß eine Schwingung am Eingang oder am Ausgang den SCR triggert. Die Widerstände R1 und R2 entfernen überschüssige gespeicherte Ladung von dem SCR und tragen ferner dazu bei, eine falsche Triggerung zu verhindem. Die Diode D5 begrenzt (klemmt) die niedrige Eingangsspannung. Ein hohes Eingangssignal schaltet Q1 ein. Die Dioden D2 und D3 verhindern zusammen mit D1 eine Sättigung von Q1. Die Diode D1 schafft auch ein Mittel zum Weitergeben der Ladung vom Eingangspin P7 zum Versorgungspin P1.
Der Betrieb der vorliegenden Erfindung wird mit Bezug auf die Figuren 5A-C deutlicher, in denen der Ablauf der Betriebsschritte dargestellt ist. Wie in Figur 5A gezeigt, wird der FET eingeschaltet, wenn über den Transistor Q1 ein Strom an das FET-Gate geliefert wird. Der Transistor Q1 ist eingeschaltet, wenn das Steuersignal positiv ist. Der Transistor Q2 und SCR1 sind eingeschaltet. Wie man nun in Figur 5B sieht, wird dann, wenn das Steuersignal zuerst negativ wird, ein kleiner Triggerstrorn von dem FET-Gate sowohl an das Anodengate als auch an das Kathodengate des SCR1 geliefert, um den SCR1 einzuschalten zu beginnen (d.h. um eine Ladung in dem SCR aufzubauen). Der Triggerstrom fließt durch den Widerstand R2, die Diode D6 und den Emitter-Kollektorpfad des Transistors Q2, der durch die Polaritätsänderung des Steuersignals eingeschaltet wurde. Schließlich wird, wie in Figur 5C gezeigt, der SCR1 eingeschaltet und zieht die Ladung von dem FET-Gate.
Eine der Anwendungen für die Leistungstreiberschaltung des Treibers der Figur 4 ist ein im Gegentakt betriebener Impulstransformator. Die Schaltung der vorliegenden Erfindung ist in Figur 6 mit einem solchen Transformator verbunden dargestellt.
Der Impulstransformator T1 sieht das Steuersignal beim Pin P2 und die Ladung für das MOSFET-Gate beim Pin P7 vor. Die Primärwicklung des Transformators wird bidirektional angesteuert, um den Kern zurückzusetzen. Viele Pulsbreiten-Modulations- Schaltungen (PWM-Schaltungen) sehen komplementäre Ausgänge vor, so daß jedes Ende der Primärwicklung wechselnd mit der Versorgung oder mit Masse des PWM-Chips verbunden wird. Dies erzeugt ein bidirektionales Signal in dem Transformator. Der Kondensator CIN sieht einen Sekundärspannungsausgleich für die Sekundärwicklung des Transformators vor, indem er diese auf die mittlere Ausgangsspannung lädt. Üblicherweise muß ein ähnlicher Kondensator vorgesehen werden, der mit der Primärwicklung des Transformators in Reihe geschaltet wird. Diese Kondensatoren sind üblicherweise so bemessen, daß sich ihre Spannung in einem Zyklus um einen Bruchteil von einem Volt ändert. Sie übertragen eine Ladung, die gleich der MOSFET-Gateladung plus dem Produkt aus dem Schaltungseingangsstrom mal der Einschaltzeit ist.
Wenn das Ausgangssignal des Transformators positiv wird, wird das MOSFET-Gate hochgezogen. Ein Kondensator C arbeitet als Energieversorgung, welche die Gateladung liefert. Er ist so bemessen, daß er wenigstens das 10-fache der MOSFET-Gateladung halten kann, so daß seine Spannungsänderung während eines Zyklus gleich dem Bruchteil von einem Volt ist. Der Widerstand ROUT schneidet die Impedanzanpassung zwischen dem Transformator und dem MOSFET zu. Sein Wert wird bei dem Steuereingangspin P2 mit der NPN-Stromverstärkung von Q1 multipliziert, üblicherweise mit 200. Während des Übergangs von niedrig auf hoch wird der Transformator somit leicht belastet, wodurch Signalzeitverzögerungen aufgrund von Leckinduktivitäten minimiert werden. Der Widerstand ROUT dämpft auch Schwingungen, welche versehentlich den SCR1 abschalten könnten.
Nachdem das MOSFET-Gate auf einen hohen Zustand gebracht ist, wird die Ladung von dem Transformator zu den Speicherkondensatoren CS über die Diode D1 übertragen, die zwischen dem Leistungseingangspin P7 und dem Versorgungspin P1 angeschlossen ist. Diese Ladungsspeicherung ermöglicht es dem MOSFET-Treiber Spitzenströme zuzuführen, die wesentlich größer sind als die maximalen Nennströme der PWM-Schaltung, welche die Primärwicklung des Transformators ansteuert.
Wenn sich die Polarität des Transformators umkehrt, wird der SCR1 eingeschaltet, wodurch sich das MOSFET-Gate schnell entlädt. Die Diode D5, die mit dem Leistungseingangspin P7 verbunden ist, begrenzt den Eingang P2 auf einen Spannungswert, der etwa 1 Volt unter der MOSFET-Source liegt, und schafft einen Pfad für die Transformator-Kern- und CIN-Rücksetzströme.
Der Betrieb während der ersten paar Zyklen der Anlaufphase ist ein bißchen anders. Da die MOSFET-Gateversorgung am Anfang entladen ist, liefert der Impulstransformator den Strom für das MOSFET-Gate und den Versorgungskondensator CS gleichzeitig. Das bedeutet, daß der MOSFET während des ersten Zyklus nicht so abrupt oder schnell wie normal einschaltet, was üblicherweise jedoch kein Problem darstellt. Solange das Gate über 3 Volt liegt, läuft die Abschaltfunktion jedoch auf dieselbe Weise ab. Die MOSFET-Treiberschaltung zieht keinen Versorgungs-Ruhestrom, so daß jede Ladung bis zum nächsten Übergang von niedrig auf hoch in CS bleibt.
Ein signifikanter Vorteil dieses Vorgehens ist, daß kein Teil des MOSFET-Treiberschaltkreises irgendeine Vorladung oder Ruhestromversorgung benötigt, um zu arbeiten zu beginnen. Wenn ein Vorladen oder ein Anlaufstrom notwendig wären, müßten diese am wahrscheinlichsten von einer hohen Gleichspannungsversorgung geliefert werden. Dies würde den Gesamtwirkungsgrad der Energieversorgung verschlechtern oder zusätzlichen Schaltungsaufwand und Kosten erfordern, um die Vorladungs-Versorgung zu sperren, wenn die Hauptenergieversorgung ihren Betrieb begonnen hat.
Es ist möglich, einen Haltezustand (Latch-Zustand) einzurichten, bei dem der Speicherkondensator C&sub8; entladen wird. Wenn ein positiv werdendes Steuersignal, das Q1 einschaltet, auftritt, bevor sich der SCR1 erholt hat, können sowohl Q1 als auch SCR1 eingeschaltet sein. Der resultierende Querstrom entläd den Speicherkondensator CS. Der Widerstand ROUT begrenzt den Spitzenstrom auf einen sicheren Wert, und die Schaltung verläßt den Haltezustand (Unlatch), wenn entweder der Kondensator entladen wird oder das Eingangssteuersignal niedrig wird. Dieser Haltezustand tritt nicht auf, wenn der Ubergang von niedrig auf hoch ungefähr 1 µs nach dem vorhergehenden Übergang von hoch auf niedrig erfolgt. Die SCR-Erholungszeit begrenzt die maximale Betriebsfrequenz.
Figur 6 ist lediglich ein Beispiel des Einsatzes der Leistungstreiberschaltung der Figur 4. Weitere Abwandlungen können kleinere Dioden umfassen, die parallel zu den Dioden D1 und D2 außerhalb der integrierten Schaltung des Treibers angeschlossen sind. Dieses Dioden reduzieren die Erholungszeit für die Eingangsströme über z.B. 100 mA. Ähnlich können bei Abwandlungen der Schaltung der Eingangskondensator CIN und die Speicherkondensatoren CS weggelassen und durch geeignete Widerstände ersetzt werden. ROUT würde ebenfalls weggelassen werden, obwohl dies die Einschaltzeit des MOSFET senkt.
Bei einer Energieversorgung hoher Leistung (hoher Wattzahl) können mehrere MOSFETs parallel geschaltet werden, wobei für die gesamten Gateströme ein Impulstreiber mit unipolarem Transformator benötigt würde. Wie in Figur 7 gezeigt, wird der unipolare Transformator T2 von dem FET2 gesteuert und umfaßt Dioden D10 und D11 und eine Widerstand R10, die parallel zur Primärwicklung des Transformators T2 geschaltet sind. Eine Zenerdiode D11 begrenzt (oder klemmt) die Rückschwingung der Primärwicklung, wodurch auch die Rückschwingung in der Sekundärwicklung begrenzt wird. Der Widerstand R10 läßt weiter den Kern des Demagnetisierungsstroms durch, nachdem die Rückwärtsspannung unter die Leitungsspannung der Zenerdiode fällt. Aufgrund der Begrenzung (Kiemmbetrieb) der Zenerdiode D11 werden die Klemmdioden D1 und D5 des Treibers nicht benötigt, und der Pin P7 kann offen (nicht angeschlossen) bleiben. Die externe Diode D2, welche die Sekundärwicklung des Transformators T2 mit dem Pin P1 verbindet, lädt den Speicherkondensator CS. Der Steuereingang P2 ist ebenfalls mit der Sekundärwicklung des Transformators T2 verbunden, und die Dioden D2, D3, D11 müssen die Rückwärtsschwingungen der Spannung des Transformators aushalten können. Bei einer Alternative kann die Diode D12 den Ausgang der Sekundärwicklung des Transformators T2 sowohl mit dem Leistungseingangspin P7 als auch mit dem Steuereingangspin P2 verbinden. Die Diode D12 verhindert dann, daß die Treiberschaltung die Rückwärtsspannung auf einen Diodenabfall begrenzt.
Der Treiber der Figur 4 wird mit den meisten PWM-Chips verbindbar sein und liefert eine größere Gate-Ansteuerkapazität als der PWM-Chip alleine. Wie in Figur 8 gezeigt, ist die Versorgung V&sub8; der Treiberschaltung gleich der für die PWM-Schaltung. Der Widerstand Rf sieht einen Gate-Entladepfad mit niedriger Impedanz vor, wenn der SCRI abgeschaltet hat. Der Widerstand R&sub5; zusammen mit dem Kondensator C sieht eine Filterung vor, um Schaltspitzen auf der Versorgungsleitung zu reduzieren. Er verhindert auch, daß die Treiberschaltung die PWM-Versorgung zusammenbrechen läßt, wenn diese in einem Haltezustand ist. Der Kondensator CS sollt etwa 10 mal soviel Ladung enthalten wie das MOSFET-Gate des FET1.
Die Leistungstreiberschaitung der vorliegenden Erfindung wurde mit minimalem Platzbedarf in einer integrierten Schaltung realisiert. Die integrierte Schaltung wurde mit einer komplementären bipolaren Hochfrequenztechnik mit dielektrischer Isolation aufgebaut. Es wurde eine Schaltung aufgebaut, bei der die Dioden eine maximale Fläche von 5000 mils² (Milli-Inch²) haben. Der Ausgangstransistor Q1 wurde so entworfen, daß er ohne Sättigung wenigstens 2 A aushalten kann, und er benötigt mit seinen Anschlüssen etwa 1900 mils².
Ein SCR, der bei der vorliegenden Erfindung verwendet werden kann und der schnell ein- und ausschalten kann, ist in Figur 9 gezeigt. Der SCR hat eine Sperrspannung von 25 Volt, kann über 10 A aushalten und in weniger als 10 ns einschalten, und er benötigt etwa 300 mils². Der SCR umfaßt einen vertikalen Hochgeschwindigkeits-PNP-Transistor Q11 mit hohem Verstärkungsfaktor und einen vertikalen Hochgeschwindigkeits-NPN-Transistor Q12 mit hohem Verstärkungsfaktor, die in einer SCR-Anordnung angeschlossen sind, wobei ihre Basen und Kollektoren verbunden sind, und wobei der Emitter von Q11 die Anode und der Emitter von Q12 die Kathode bildet. Parallel zwischen den Emittern, Kollektoren bzw. Basen der vertikalen Transistoren Q11 und Q12 sind ein langsamerer lateraler PNP-Transistor Q13 mit niedrigem Verstärkungsfaktor und ein langsamerer lateraler NPN-Transistor Q14 mit niedrigem Verstärkungsfaktor angeschlossen. Ein Triggerstrom schaltet zuerst die vertikalen Vorrichtungen Q11 und Q12 ein, die dann die lateralen Vorrichtungen Q13 und Q14 ansteuern. Die Vorwärtsspannungen beim Einschalten erzeugen ein elektrisches Feld, das die Bewegung von Überschußladungen ins Innere der Einrichtung unterstützt. Dadurch schaltet der SCR schnell ein.
Zum Abschalten des SCR dienen zwei weitere laterale Transistoren, nämlich der NPN-Transistor Q15 und der PNP-Transistor Q16, um den Anodengate-Anodenübergang und den Kathodengate- Kathodenübergang kurzzuschließen, wenn der SCR eingeschaltet ist. Der Kollektor-Emitterpfad von Q15 verbindet die Anode und das Anodengate, und seine Basis wird von dem Kathodengate oder Kollektor von Q12 gesteuert. Der Kollektor-Emitterpfad von Q16 verbindet die Kathode und das Kathodengate, und seine Basis wird von dem Anodengate oder Kollektor von Q12 gesteuert. Der Transistor Q15 leitet einen großen Teil der von Q12 und Q14 injizierten Elektronen zum Anodenanschluß und reduziert so die Basisansteuerung von Q11 und Q13. Dies begrenzt die in den Basen von Q11 und Q13 gespeicherte Ladung. Der Transistor Q6 leitet auf ähnliche Weise den gesamten Strom im Nebenschluß (Shunt) zur Kathode.
Die SCR-Struktur mit den Transistoren Q11, Q12, Q13, Q14 ist im einzelnen in der US-A-4,979,011 beschrieben. Der sich schnell erholende SCR mit den Transistoren Q11, Q12, Q11 und Q16 an sich und in Kombination mit den schnellen Einschaitabschnitten Q13 und Q14 ist in der US-A-5,086,242 beschrieben.
Die Dioden D1 bis D5 der Schaitüng von Figur 4 können die Geschwindigkeit der Schaltung begrenzen. Eine verbesserte Diode mit ausreichender Geschwindigkeit und Durchbruchskapazität ist in Figur 10 gezeigt. Ein Anodenbereich AP wird von einem Bereich des P-Typs gebildet, und ein Kathodenbereich CN wird von einem Bereich des N-Typs gebildet, die beide in einem N-Substrat dargestellt sind. Der Anodenkontakt umfaßt einen P&spplus;-Abschnitt AP+ und einen N&spplus;-Abschnitt AN&spplus;. Ähnlich umfaßt der Kathodenkontakt einen P&spplus;-Abschnitt CP&spplus; und einen N&spplus;-Abschnitt CN+. Die Kontaktbereich haben gemeinsame Grenzen.
Die Diode der Figur 10 speichert bei einem gegebenen Strom eine geringere Ladung, weil die entgegengesetzten Diffusionen bei den Anoden- und Kathodenkontakten hinzugefügt sind. Die N&spplus;-Kontaktdiffusion AN&spplus; in der P-Anode AP erhöht die Elektronendiffusions-Stromdichte in dem AP-Material für eine gegebene Konzentration in dem N-Bereich. Die Diode verhält sich, als ob sie eine sehr flache Kontaktdiffusion hat, abgesehen davon, daß die Diodendurchbruchsspannung nicht reduziert wird.
Die Diodenvorwärtsspannung ist wegen der Reduktion der Trägerkonzentration in dem N-Bereich höher. Da jedoch sowohl Löcher als auch Elektronen zum Anschlußstrom beitragen, nimmt der Spannungsabfall nicht proportional mit der Abnahme der Trägerkonzentration zu. Auch wird das effektive Übergangsgrenzpotential durch die Anwesenheit der "entgegengesetzten" Diffusion bei den Kontakten reduziert, was wiederum die Vorwärtsspannung bei niedrigen Stromdichten reduziert und bei hohen Strömen teilweise kompensiert.
Ein Schaltungsmodell der Diode von Figur 10 ist eine Parallelschaltung aus einem PNP-Transistor in Diodenschaltung mit einem NPN-Transistor in Diodenschaltung, wie in Figur 11 gezeigt. Die gezeigten Widerstände entstehen aus den reduzierten Kontaktdiffusionsflächen, weil ungefähr die Hälfte des Kontakts den entgegengesetzten Dotierungstyp hat. Der Widerstandswert kann durch eine stark ineinandergreifende Struktur des N- und des P-Materials für den Kontakt minimiert werden.
Figur 12 zeigt das Spannungs- und Stromverhalten einer üblichen Diode des Standes der Technik, die nicht mit Gold dotiert wurde (wie in Figur 13 gezeigt), einer Diode der Figuren 10 und 11 und einer mit Gold dotierten Diode (einer 1N914 Diode). Ein Impulsgenerator legte durch eine in Reihe geschaltete Diode eine Vorwärtsspannung gefolgt von einer Rückwärtsspannung an. Die Dioden-Erholungszeiten sind in dem Graphen von Figur 12 gezeigt. Die gespeicherte Ladung ist gleich dem Integral des Rückwärtsstroms oder Sperrstrom über der Zeit. Die Zeit, während derer der Strom negativ bleibt, ist die Diodenerholungszeit. Die Diode Der Figuren 10 und 11 hat, obwohl sie nicht so schnell ist wie die mit Gold dotierte Diode 1N914 (und nicht so teuer), eine wesentlich schnellere Erholungszeit als die Diode des Standes der Technik, die in Figur 13 gezeigt ist, und somit eine wesentlich geringere Rückwärtsladung.
Weiter mit Bezug auf die Figuren 10 und 11, kann der N-Substratbereich der Substrat- oder Kollektorbereich eines vertikalen bipolaren Transistors in derselben integrierten Schaltung sein. Die P-Anode AP und die N-Kathode CN sind die Basisbereiche der vertikalen biploaren Transistoren, und die Anoden-und Kathodenkontaktbereiche AP&spplus;, NP&spplus;, CP&spplus; und CN&spplus; sind die Emitterbereiche der bipolaren Transistoren. Die Dioden können auch mit lateralen bipolaren Transistorbereichen gebildet werden, wie in Figur 14 gezeigt. Die P-Anode AP ist ein Kollektor eines lateralen bipolaren Transistors. Die Kathode CN- ist das N-Substrat. Die Anodenkontakte sind ineinandergreifende AN&spplus;- und AP&spplus;-Bereiche. Die Kathodenkontakte sind ineinandergreifende CN&spplus;- ünd CP&spplus;-Bereiche. Obwohl die Figuren 10 und 11 ein einziges Kontaktpaar für die Anode und die Kathode zeigen, kann die ineinandergreifende Struktur der Figur 14 auch bei den Dioden der Figuren 10 und 11 eingesetzt werden. Für die Dioden mit größerer Kapazität, z.B. die Dioden D1 und D5 der Figur 4, können mehrere Kathodenbereiche parallel geschaltet werden und mit mehreren parallel geschalteten Anodenbereichen verschränkt sein.
Um die Eigenschaften der Leistungstreiberschaltung der vorliegenden Erfindung zu messen, wurden Tests durchgeführt, um ihn mit in der Industrie üblichen Leistungstreiberschaitungen zu vergleichen, welche eine Kombination aus CMOS- und bipolaren Transistoren enthalten. Ein 50 Ohm-Impulsgenerator wurde mit dem Eingang verbunden und ein Kondensator wurde an den Ausgang angeschlossen. Die Messung der Laufzeitverzögerung vorn Eingang zum Ausgang bei dem Treiber der Figur 4 ergab 4 ns. Die Ausgangs-Anstiegs- und Abfallzeiten für einen Bereich von Lastkapazitäten sind in den Figuren 15 bzw. 16 gezeigt. Diese Figuren zeigen Daten für 10 % bis 90 % der Übergangszeiten, wenn die Kondensatoren auf 15 Volt geladen werden. Eine Abfallzeit von 80 ns für eine Last von 100 nF zeigt an, daß der SCR-Spitzenstrom 15 A zu hoch ist.
Die Verwendung der Leistungstreiberschaltung der vorliegenden Erfindung gemäß der obigen Beschreibung ist lediglich ein Beispiel vieler möglicher Einsätze, wobei sich dem Fachmann auf diesem Gebiet weitere Realisierungsmögiichkeiten erschließen.
Die Treiberschaltung der Figur 4 könnte z.B. zum Ansteuern von IGBTs, Leistungs-NPN-transistoren und GTO-SCRs bei vielen Anwendungen eingesetzt werden, die ähnlich den gezeigten sind, weil ein an ihre Gates (Basen) angeiegtes (niedriges) Signal nicht zu einem Gleichstrom durch den SCR führt. Der NPN-Transistor kann als ein Puffer oder ein Schaltelement verwendet werden. Lasten können entweder an den Koliektor oder an den Emitter angeschlossen werden, solange die Grenzen für den Strom, die Spannung und die Leistungsaufnahme beachtet werden.
Obwohl die vorliegende Erfindung mit vielen Einzuelheiten beschrieben und gezeigt wurde, muß man verstehen, daß die Beschreibung nur der Erläuterung dient und ein Beispiel betrifft.

Claims

1. Leistungstreiberschaltung für eine Halbleiter-Schaltvorrichtung (Q1; FET1) mit einem Steueranschluß (P2) zum Empfangen eines Steuersignals zum Steuern der Halbleiter- Schaltvorrichtung (Q1; FET1), einem gesteuerten Siliziumgleichrichter (SCR1) in dem Entladeweg eines Gates der Halbleiter-Schaltvorrichtung und einer Triggervorrichtung (Q2, D6) für den gesteuerten Siliziumgleichrichter, wobei der gesteuerte Siliziumgleichrichter (SCR1) ein Anodengate (AG) und ein Kathodengate (CG) hat,

die Triggervorrichtung (Q2, D6) einen Triggerstrom sowohl an dem Anodengate als auch an dem Kathodengate vorsieht, um dadurch die Geschwindigkeit zu erhöhen, mit welcher der gesteuerte Siliziumgleichrichter einschaitet, und die Triggervorrichtung (Q2, D6) eine Vorrichtung zum Ziehen des Triggerstroms von dem Gate der Halbleiter-Schaltvorrichtung (Q1; FET1) aufweist, dadurch gekennzeichnet, daß die Triggervorrichtung (Q2, D6) eine Diode (D6) und einen Transistor (Q2) aufweist, die zwischen dem Anodengate (AG) und dem Kathodengate (CG) des gesteuerten Siliziumgleichrichters (SCR1) in Reihe geschaltet sind, wobei die Basis des Transistors (Q2) mit dem Steueranschluß (P2) verbunden ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Transistor (Q2) den Triggerstrom bei dem Anodengate (AG) und dem Kathodengate (CG) vorsieht, wenn die Polarität des Steuersignals zum Steuern der Schaltvorrichtung (Q1; FET1) negativ wird.

3. Schaltung nach Anspruch 2, bei welcher der Transistor (Q2) ein pnp-Transistor ist.

4. Schaltung nach einem der Ansprüche 1 bis 3, bei welcher der gesteuerte Siliziumgleichrichter (SCR1) einen relativ großen Strom an dem Gate der Halbleiter-Schaitvorrichtung (FET1) entladen kann, um die Halbleiter-Schaitvorrichtung auszuschalten, wenn der gesteuerte Siliziumgieichrichter eingeschaltet ist; und

die Triggervorrichtung (Q2, D6) mit einem Transformator (T1) verbunden ist und eine Vorrichtung aufweist, die einen relativ kleinen Triggerstrom von dem Gate der Halbleiter-Schaltvorrichtung zieht, wenn die Transformatorspannung negativ wird.

5. Schaltung nach einem der Ansprüche 1 bis 4, bei welcher der gesteuerte Siliziumgleichrichter folgende Merkmale aufweist:

einen vertikalen pnp-Transistor, der zu einem lateralen pnp-Transistor über deren Kollektoren, Basen und Emitter parallel geschaltet ist;

einen vertikalen npn-Transistor, der zu einem lateralen npn-Transistor über deren Kollektoren, Basen und Emitter parallel geschaltet ist; wobei

der Kollektor und die Basis des vertikalen npn-Transistors mit der Basis bzw. dem Kollektor des lateralen npn- Transistors verbunden ist;

der Kollektor und die Basis des lateralen pnp-Transistors mit der Basis bzw. dem Kollektor des vertikalen npn-Transistors verbunden ist; und

die Basis des lateralen pnp-Transistors das Anodengate ist und die Basis des lateralen npn-Transistors das Kathodengate ist.

6. Schaltung nach Anspruch 5, bei weicher der gesteuerte Siliziumgleichrichter ferner eine erste Nebenschiußvorrichtung zum Begrenzen einer Ladung, die in den Basen des lateralen pnp-Transistors und des vertikalen pnp-Transistors gespeichert ist, und eine zweite Nebenschlußvorrichtung zum Begrenzen einer Ladung, die in den Basen des lateralen npn-Transistors und des vertikalen npn-Transistors gespeichert ist, aufweist.

7. Schaltung nach Anspruch 6, bei der die erste Nebenschluß vorrichtung einen zweiten lateralen npn-Transistor aufweist und die zweite Nebenschlußvorrichtung einen zweiten lateralen pnp-Transistor aufweist.

8. Schaltung nach einem der vorangehenden Ansprüche, bei der die Triggervorrichtung eine Diode zum Verhindern eines unerwarteten Einschaltens des gesteuerten Siliziumgleichrichters aufweist.

9. Schaltung nach Anspruch 8, bei der die Diode einen pnp- Transistor und einen npn-Transistor aufweist, wobei die Basis jedes Transistors mit dem Emitter des anderen Transistors verbunden ist und der Emitter jedes Transistors mit dem Kollektor des anderen Transistors verbunden ist, und wobei in jeder der Emitter-Kollektor-Verbindungen ein Widerstandselement vorgesehen ist.

10. Schaltung nach einem der vorangehenden Ansprüche, bei der die Halbleiter-Schaltvorrichtung ein MOSFET, ein IGBT, ein MCT, ein BJT, ein Triac, ein gesteuerter Siliziumgleichrichter oder Siliziumthyristor, ein GTO-Thyristor oder ein SIT ist.

11. Schaltung nach einem der vorangehenden Ansprüche, bei der der gesteuerte Siliziumgleichrichter eine Sperrspannung von 25 Volt und eine Stromkapazität von 10 mA hat und innerhalb von 10 ns oder weniger vollständig leitend werden kann.

12. Verfahren zum Steuern des Betriebs einer Halbleiter-Schaltvorrichtung (Q1; FET1) abhängig davon, ob ein Halte-Schalter (SCR1) leitet, um die Ladung von dem Gate der Halbleiter-Schaitvorrichtung, die deren Leitzustand steuert, zu entfernen, wobei der Halte-Schalter eine Anode und eine Kathode aufweist, wobei ein Teil der Ladung an dem Gate der Halbleiter-Schaltvorrichtung dazu verwendet wird, den Leitzustand des Halte-Schalters bei einem Anodengate (AG) und einem Kathodengate (CG) des Halte- Schalters auszulösen, dadurch gekennzeichne t, daß der Teil der Ladung von einer Triggervorrichtung mit einer Diode (D6) und einem Transistor (Q2) geleitet wird, welche zwischen dem Anodengate (AG) und dem Kathodengate (CG) des Halte-Schalters (SCR1) in Reihe geschaltet sind.

13. Verfahren nach Anspruch 12, bei dem der Halte-Schalter ein gesteuerter Siliziumgleichrichter (SCR1) mit einem Anodengate (AG) und einem Kathodengate (CG) ist, und bei dem der Leitzustand des gesteuerten Siliziumgleichrichters ausgelöst wird, indem ein relativ kleiner Triggerstrom von dem Gate der Schaltvorrichtung (Q1; FET1) gezogen wird und der Triggerstrom bei dem Anodengate und dem Kathodengate vorgesehen wird.

14. Verfahren nach Anspruch 13, bei dem der Triggerstrom bei dem Anodengate und dem Kathodengate vorgesehen wird, wenn die Polarität eines Steuersignals zum Steuern der Schaltvorrichtung (Q1; FET1) negativ wird.

15. Verfahren nach Anspruch 14, bei dem der Transistor (Q2) ein pnp-Transistor ist und von dem Steuersignal eingeschaltet wird, wenn das Steuersignal eine negative Polarität hat, wodurch das Anodengate und das Kathodengate operativ verbunden werden, um einen Triggerstrom an das Anodengate und das Kathodengate zu liefern.

16. Verfahren nach einem der Ansprüche 12 bis 15, mit den weiteren Verfahrensschritten: Erfassen eines Steuersignais für die Schaltvorrichtung (Q1; FET1); und Auslösen des Leitzustands des Halte-Schalters (SCR1) abhängig von der Erfassung des Steuersignals.

17. Verfahren zum Ansteuern einer Halbleiter-Schaltvorrichtung mit den folgenden Verfahrensschritten:

(a) Vorsehen eines gesteuerten Siliziumgleichrichters (SCR1) mit einem Anodengate (AG) und einem Kathodengate (CG) zum Entladen eines Gates der Halbleiter-Schaltvorrichtung (Q1; FET1), welche angesteuert werden soll; und

(b) Vorsehen eines Triggerstroms an dem Anodengate und dem Kathodengate des gesteuerten Siliziumgleichrichters durch Ziehen eines Triggerstroms von dem Gate der Halbleiter-Schaltvorrichtung, wodurch die Geschwindigkeit erhöht wird, mit der der gesteuerte Siliziumgleichrichter einschaltet,

dadurch gekennzeichnet, daß der Triggerstrom von einer Triggervorrichtung (Q2, D6) mit einer Diode (D6) und einem Transistor (Q2) gezogen wird, welche zwischen dem Anodengate (AG) und dem Kathodengate (CG) des gesteuerten Siliziumgleichrichters (SCR1) in Reihe geschaltet sind.

18. Verfahren nach Anspruch 17, bei dem die Halbleiter- Schaltvorrichtung ein Gate hat, das von einer Leistungstreiberschaltung abhängig von einem Transformator (T1) angesteuert wird, dadurch gekennzeichnet, daß in einem Schritt (a) ein relativ großer Strom entladen wird, um die Halbleiter-Schaltvorrichtung auszuschalten, wenn der gesteuerte Siliziumgleichrichter eingeschaltet wird; und

in einem Schritt (b) ein relativ kleiner Triggerstrom von dem Gate der Halbleiter-Schaltvorrichtung gezogen wird, wenn die Spannung des Transformators (T1) negativ wird.