DE69312263T2 - Testverfahren und -anordnung für integrierte Leistungsschaltungen - Google Patents
Testverfahren und -anordnung für integrierte LeistungsschaltungenInfo
- Publication number
- DE69312263T2 DE69312263T2 DE69312263T DE69312263T DE69312263T2 DE 69312263 T2 DE69312263 T2 DE 69312263T2 DE 69312263 T DE69312263 T DE 69312263T DE 69312263 T DE69312263 T DE 69312263T DE 69312263 T2 DE69312263 T2 DE 69312263T2
- Authority
- DE
- Germany
- Prior art keywords
- determining
- voltage drop
- integrated circuit
- contact pins
- electrical quantity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010998 test method Methods 0.000 title description 4
- 238000012360 testing method Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 6
- 230000002596 correlated effect Effects 0.000 claims description 5
- 230000017525 heat dissipation Effects 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 5
- 230000002123 temporal effect Effects 0.000 claims 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP93830186A EP0622733B1 (fr) | 1993-04-30 | 1993-04-30 | Procédé et dispositif pour tester des dispositifs intégrés de puissance |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69312263D1 DE69312263D1 (de) | 1997-08-21 |
DE69312263T2 true DE69312263T2 (de) | 1997-10-30 |
Family
ID=8215158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69312263T Expired - Fee Related DE69312263T2 (de) | 1993-04-30 | 1993-04-30 | Testverfahren und -anordnung für integrierte Leistungsschaltungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US5521511A (fr) |
EP (1) | EP0622733B1 (fr) |
JP (1) | JPH07146327A (fr) |
DE (1) | DE69312263T2 (fr) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0720023B1 (fr) * | 1994-12-30 | 2003-05-07 | STMicroelectronics S.r.l. | Procédé de test pour éléments intégrés de puissance |
EP0752593A3 (fr) * | 1995-07-07 | 1998-01-07 | Siemens Aktiengesellschaft | Procédé pour la reconnaissance anticipée de pannes dans des modules de semi-conducteurs de puissance |
US5786700A (en) * | 1996-05-20 | 1998-07-28 | International Business Machines Corporation | Method for determining interconnection resistance of wire leads in electronic packages |
FR2769131B1 (fr) * | 1997-09-29 | 1999-12-24 | St Microelectronics Sa | Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif |
JP3179394B2 (ja) | 1997-11-28 | 2001-06-25 | 富山日本電気株式会社 | 印刷配線板の電気検査装置及び電気検査方法 |
GB2394780B (en) | 2002-10-29 | 2006-06-14 | Ifr Ltd | A method of and apparatus for testing for integrated circuit contact defects |
US6946856B1 (en) * | 2004-06-24 | 2005-09-20 | Texas Instruments Incorporated | Thermal testing method for integrated circuit chips and packages |
DE102006025031A1 (de) * | 2006-05-26 | 2007-11-29 | Micronas Gmbh | Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung |
FR2951828B1 (fr) * | 2009-10-28 | 2012-10-26 | Peugeot Citroen Automobiles Sa | Procede et dispositif de signalement de point chaud |
JP6229876B2 (ja) * | 2013-08-27 | 2017-11-15 | 日本電産リード株式会社 | 検査装置 |
JP6090523B1 (ja) * | 2016-08-10 | 2017-03-08 | 富士電機株式会社 | 無停電電源装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0075079A1 (fr) * | 1981-09-21 | 1983-03-30 | International Business Machines Corporation | Système pour contrôler le réseau d'un circuit |
NL8801835A (nl) * | 1988-07-20 | 1990-02-16 | Philips Nv | Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel. |
DE3933311A1 (de) * | 1989-10-05 | 1991-04-18 | Endress Hauser Gmbh Co | Temperaturmessschaltung |
US5166627A (en) * | 1991-05-30 | 1992-11-24 | The United States Of America As Represented By The United States Department Of Energy | Method and apparatus for remote tube crevice detection by current and voltage probe resistance measurement |
AT397311B (de) * | 1991-08-16 | 1994-03-25 | Hans Dr Leopold | Verfahren zur bestimmung einer messgrösse sowie schaltungsanordnung zur durchführung des verfahrens |
-
1993
- 1993-04-30 EP EP93830186A patent/EP0622733B1/fr not_active Expired - Lifetime
- 1993-04-30 DE DE69312263T patent/DE69312263T2/de not_active Expired - Fee Related
-
1994
- 1994-04-26 US US08/233,645 patent/US5521511A/en not_active Expired - Lifetime
- 1994-04-28 JP JP6091769A patent/JPH07146327A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0622733A1 (fr) | 1994-11-02 |
US5521511A (en) | 1996-05-28 |
DE69312263D1 (de) | 1997-08-21 |
EP0622733B1 (fr) | 1997-07-16 |
JPH07146327A (ja) | 1995-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3884049T2 (de) | System zur Übertragungskontrolle eines integrierten Schaltkreises. | |
DE69128189T2 (de) | Identifizierung von nichtverbundenen Anschlussstiften durch kapazitive Kopplung durch das Gehäuse der integrierten Schaltung | |
DE3877862T2 (de) | Bestimmung der ausrichtung von bauteilen. | |
DE69930433T2 (de) | Verfahren und Vorrichtung zur "Flip-Chip" Montage eines elektronischen Bauteils | |
DE69312263T2 (de) | Testverfahren und -anordnung für integrierte Leistungsschaltungen | |
DE19915398A1 (de) | Skew-Einstellverfahren in einem IC Testgerät und Pseudoeinrichtung zur Verwendung bei dem Verfahren | |
DE602004010116T2 (de) | Verfahren und vorrichtung zum testen elektrischer eigenschaften eines zu prüfenden objekts | |
DE10323668A1 (de) | Intergrierter Schaltkreischip und Wafer sowie Prüfverfahren und -vorrichtung | |
EP0795756A2 (fr) | Procédé d'estimation de la durée de vie d'un élément semi-conducteur de puissance | |
EP0507168A1 (fr) | Méthode pour tester des circuits integrés semi-conducteurs soudés sur platines, et utilisation d'un testeur de transistor pour cette méthode | |
DE4324207C2 (de) | Integrierte Halbleiterschaltung sowie Verfahren zum Ausbilden eines Verdrahtungsmusters und Testen einer so hergestellten integrierten Halbleiterschaltung | |
DE69019436T2 (de) | Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen. | |
DE69203252T2 (de) | Gesteuertes Burn-in-System für Halbleiterbauelemente. | |
DE69021036T2 (de) | Test-Anordnungssystem für integrierte Schaltungen unter Verwendung von lateralen Transistoren. | |
DE2349607A1 (de) | Verfahren zur wechselstrom-guetepruefung von integrierten schaltungen | |
DE68914005T2 (de) | Leitende Muster für den elektrischen Test von Halbleiterbausteinen. | |
DE102006007439A1 (de) | Verfahren und Vorrichtung zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE10063102A1 (de) | Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung | |
DE10252588A1 (de) | Selektive Lötmittelhöckeraufbringung | |
DE19813503C1 (de) | Schaltungsanordnung zum Verhindern von bei Kontaktfehlern auftretenden falschen Ergebnissen beim Testen einer integrierten Schaltung | |
EP0980005B1 (fr) | Procédé et circuit pour le test fonctionnel d'un circuit d'allumage pour un système de protection de passagers | |
DE10319119A1 (de) | Interne Erzeugung einer Referenzspannung | |
DE102010038453A1 (de) | Lötstellenkontrolle | |
EP0729034A2 (fr) | Circuit et procédé de test pour le test fonctionnel de circuits électroniques | |
DE10114291C1 (de) | Verfahren zum Überprüfen von lösbaren Kontakten an einer Mehrzahl von integrierten Halbleiterbausteinen auf einem Wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |