-
Diese Erfindung betrifft Verfahren zur
Herstellung von integrierten Haibleiterschaltungen.
-
Statische Haibleiterspeicher werden oft als
SRAM's bezeichnet ("statische Schreib-Lese-Speicher"),
weil sie (im Unterschied zu DRAM's oder dynamischen
Schreib-Lese-Speichern) keine periodischen
Auffrischungssignale benötigen, um die gespeicherten Daten zu
erhalten. Der Bit-Zustand in einem SRAM wird in einem Paar
kreuzgekoppelter Inverter gespeichert, die eine als
"Flipflop" bezeichnete Schaltung bilden. Die Spannung an
jedem der zwei Ausgänge einer Flipflop-Schaltung ist nur
bei einem von zwei möglichen Spannungspegeln stabil, weil
die Wirkungsweise der Schaltung einen Ausgang auf ein
hohes Potential und den anderen auf ein niedriges
Potential zwingt. Flipflops behalten einen bestimmten Zustand
bei, solange die Schaltung elektrisch gespeist wird,
können aber dazu gebracht werden, daß sie nach dem
Anlegen einer Triggerspannung hinreichender Höhe und
Dauer an den geeigneten Eingang ihren Zustand ändern
(d.h. kippen).
-
Im Zuge der Weiterentwicklung der SRAM's erfolgte
ein Dichtezuwachs. Der Großteil des Dichtezuwachs ergab
sich aus der Verwendung kleinerer Linienbreiten. Als die
Linienbreiten schmaler als ein Mikrometer wurden,
stellten die Techniker fest, daß Probleme infolge des
Astigmatismus der Stepperlinsen es äußerst schwierig,
wenn nicht unmöglich, machen, eine konstante Linienbreite
über ein Belichtungsfeld hinweg einzuhalten. Praktiker
stellten häufig fest, daß Linien in einer speziellen
Richtung eine größere Übereinstimmung der Abmessungen
aufweisen, als Linien in anderen Richtungen.
-
Typische SRAM-Zellen verwenden Gates, die durch
die oben genannten lithografischen Verfahren hergestellt
werden. Die oben genannte Schwankung der Linienbreite
beeinflußt die Abmessung des Gate und somit das
Betriebsverhalten der Vorrichtung und letztendlich das
Betriebsverhalten der Zelle.
-
In den Patent Abstracts of Japan, Bd. 15, Nr.311
und der JP-A-3 114 256 wird ein RAM offenbart, bei dem
die MOS-Transistoren parallel zueinander ausgebildet
sind. Verbindungsleitungen zum Verbinden jeder Gate-
Elektrode mit jedem Source-Drain-Bereich sind linear und
parallel zueinander ausgebildet.
-
Gemäß dieser Erfindung ist ein Verfahren nach
Anspruch 1 vorgesehen.
-
Bei einem solchen Verfahren sind
"Schaltungsstrukturen kritischer Breite" zum Beispiel oft Gates, die
ein Oxid mit einer Deckschicht aus Polysilizium und
gegebenenfalls Silizid umfassen.
-
Die vorliegende Erfindung trägt dazu bei, die
durch den Astigmatismus des Steppers hervorgerufenen
Probleme zu erleichtern, indem eine integrierte Schaltung
mit einer Vielzahl von Transistoren hergestellt wird, bei
der sich jedes Gate über einen aktiven Bereich erstreckt
und alle Gates zueinander parallel sind. Um auf den
aktiven Bereich (der Source und Drain enthält) des
Transistors Bezug zu nehmen, wird auch die Bezeichnung
"Thinox"-Abschnitt verwendet. Bei vielen herkömmlichen
Verfahren der Transistorherstellung werden die Thinox-
Abschnitte von Feldoxiden oder Gruben begrenzt.
-
Bei einer veranschaulichenden Ausführungsform
einer integrierten Schaltung mit wenigstens einer Zelle
eines statischen Schreib-Lese-Speicher mit einer Vielzahl
von Transistoren, weist jeder Transistor ein Gate auf,
das sich über einen Thinox-Abschnitt erstreckt, und alle
Gates sind über den Thinox-Abschnitt hinweg parallel
zueinander.
Kurze Beschreibung der Zeichnung
-
Figur 1 ist eine Schaltung, die eine typische
SRAM-Zelle zeigt;
-
Figuren 2-5 sind graphische Darstellungen, die
das Layout einer veranschaulichenden Ausführungsform
zeigen; und
-
Figuren 6-7 sind Querschnittsansichten eines
Teils der in Figur 5 dargestellten Vorrichtung.
Ausführliche Beschreibung
-
Figur 1 ist ein Schaltplan, der eine typische
SRAM-Zelle darstellt. Die Wirkungsweise der in Figur 1
dargestellten SRAM-Zelle umfaßt im wesentlichen zwei
Inverter und verhält sich wie ein Flipflop. Transistoren
mit Gates 19 und 21 dienen als Zugangstransistoren. Wenn
beispielsweise Transistor 19 geöffnet wird, wird eine am
Knoten 17 auftretende logische Eins zu Knoten 15
weitergeleitet. Knoten 15 ist mit dem Gate des Pull-down-
Transistors 23 verbunden. Der Pull-down-Transistor 23
wird leitend und bewirkt dadurch, daß am Knoten 13 ein
logischer Zustand L auftritt. Der logische Zustand L am
Knoten 13 sperrt den Pull-down-Transistor 25. Folglich
wird über den Lastwiderstand 27 am Knoten 15 eine
logische Eins beobachtet. Die verkoppelten Transistoren 23
und 25 dienen somit als bistabile Kippschaltung. Sobald
ein logischer Zustand L (0) oder ein logischer Zustand H
(1) am Knoten 15 oder 13 eingegeben wird, wird er von der
Schaltung dynamisch verstärkt aufrechterhalten.
-
Obschon es viele Implementierungen der in Figur
1 gezeigten Schaltung gibt, sind Anwender bestrebt, die
Schaltung der Figur 1 in einer Zelle zu implementieren,
die eine geringe Größe hat und dennoch ein gutes
Betriebsverhalten zeigt.
-
Wie zuvor bemerkt, können Designer, die vor der
Aufgabe stehen, SRAM-Zellen zu entwerfen, häufig nichts
dagegen tun, daß die Gates der Zutritts- und Pull-down-
Transistoren sich in verschiedene Richtungen erstrecken.
-
Jedoch stellte sich heraus, daß der Astigmatismus der
üblicherweise zu der Halbleiterherstellung verwendeten
lithografischen Stepper schwankende Gatebreiten
hervorbringen kann, wenn sich die Gates in verschiedene
Richtungen erstrecken. Viele Stepper zeigen eine
astigmatische Bildfeldwölbung, bei der die Brennebene für eine
spezielle Orientierung von Strukturen flacher ist und
eine geringere Neigung der optischen Achse zum Wafer
aufweist als andere Orientierungen. Die vorliegende
Erfindung trägt zu einer Lösung des Astigmatismusproblems
bei, indem alle Gates der Vorrichtung sich in eine
Richtung erstrecken (gemeinhin wird diejenige Richtung
ausgewählt, in der astigmatische Effekte am wenigsten zu
beanstanden sind). Verfahren zum Messen und Erfassen der
astigmatischen Bildfeldwölbung werden in der
US-Patentanmeldung mit der Seriennr. 664.187 mit der Bezeichnung
"Semiconductor Integrated Circuit Fabrication Utilizing
Latent Imaging" (Herstellung integrierter
Halbleiterschaltungen mittels Erzeugung latenter Bilder), die auf
den Anmelder der vorliegenden Erfindung übertragen ist,
erläutert.
-
Figur 2 zeigt eine graphische Darstellung, die
die Polysilizium-Gates und Thinox-Abschnitte eines zur
Erläuterung dienenden Ausführungsbeispiels (in einer
Draufsicht) darstellt. Unterhalb jedes Thinox-Abschnitts
befindet sich eine geeignete Halbleitergrenzschicht.
Folglich werden um der Einfachheit der folgenden
Erläuterung willen den Knoten in Figur 1 verschiedene Thinox
Abschnitte zugeordnet. Die Gates und Thinox-Abschnitte in
den Figuren 2-5 sind im großen und ganzen maßstäblich
gezeichnet. (Fachleute werden erkennen, daß in den
graphischen Darstellungen der Figuren 2-5
Zwischenschichten aus Oxidschichten sowie Gateoxide weggelassen sind.)
Außerdem wurden vergrößerte Kontaktierungsinseln aus
Polysilizium in Figur 2 ebenfalls weggelassen. Beim
Betrachten von Figur 2 erkennt man, daß der
Polysiliziumstreifen 20 die beiden Gates 19 und 21 im Schaltplan von
Figur 1 bildet. Die Knoten 17 und 11 des Schaltplans der
Figur 1 sind in Figur 2 als entsprechende
Thinox-Abschnitte dargestellt. Ebenso sind die Knoten 15 und 13
der Figur 1 in Figur 2 als entsprechende
Thinox-Abschnitte dargestellt. Der Polysiliziumstreifen 25 ist das Gate
des linksseitigen Pull-down-Transistors 25 in Figur 1.
Man erkennt, daß der Polysiliziumstreifen 25 parallel zu
dem Polysiliziumstreifen 20 ist. Gleichermaßen entspricht
Polysiliziumstreifen 23 in Figur 2 dem Gate 23 des
rechtsseitigen Pull-down-Transistors in der Schaltung der
Figur 1. Man erkennt, daß der Polysiliziumstreifen 23
parallel zu den Streifen 25 und 20 ist. Man erkennt
somit, daß alle Gates in paralleler Weise ausgelegt sind.
Aus beiden Figuren läßt sich entnehmen, daß Gate 25 sich
zwischen Knoten 15 und dem VSS-Bereich und Gate 23 sich
zwischen Knoten 13 und VSS befindet.
-
Die Gates werden in der jeweiligen astigmatisch
bevorzugten Richtung ausgerichtet. Der Astigmatismus der
Linse kann durch verschiedene Techniken ausgewertet
werden, einschließlich des Strukturierens von Testmuster
linien und nachfolgenden SEM-Analysen, um zu bestimmen,
in welcher Richtung der Stepperastigmatismus am ehesten
toleriert werden kann. Zusätzlich kann eine Auswertung
der latenten Bilder in dem Photoresist durchgeführt
werden, wie es in der zuvor genannten US-Patentanmeldung
der Seriennr. 664.187 gelehrt wird. Nachdem die
bevorzugte Richtung bestimmt und der Stepper für Strukturen
der gewählten Orientierung optimiert wurde, kann der
Zellen-Layout gemaß Figur 2 durchgeführt werden.
-
Figur 3 ist Figur 2 darin ähnlich, daß sie drei
parallele Polysiliziumstreifen 20, 25 und 23 zeigt.
Jedoch umfaßt Figur 3 auch zusätzliche Polysilizium-
Kontaktierungsinseln 26 und 28. Um der Einfachheit willen
werden die Polysilizium-Kontaktierungsinseln 26 und 28
natürlich zu derselben Zeit wie die Polysiliziumstreifen
20, 25 und 23 ausgebildet. Obwohl die
Kontaktierungsinseln 26 und 28 sich hinsichtlich ihrer Abmessung und
Orientierung von den Polysiliziumstreifen 20, 25 und 23
etwas unterscheiden, beeinträchtigt ihre Gegenwart und
Orientierung das Betriebsverhalten der Transistoren der
SRAM-Zelle nicht. Serife verschiedener Arten können in
dem Layout der Polysiliziumleitungen eingesetzt werden.
(Um der Einfachheit willen wurden Serife weggelassen.)
Im allgemeinen werden bei dieser Erfindung alle
Polysilizium-Gates silizidiert, obwohl dies für die
Erfindung nicht kritisch ist.
-
Figuren 4 und 5 veranschaulichen zusätzliche
Schichten der Zelle und dienen dazu, die Machbarkeit des
Zellen-Layouts mit parallelen Gates zu demonstrieren.
Figur 4 ist eine weitere Draufsicht der in Figur 3
gezeigten Zelle mit einer zusätzlichen aufgebrachten
Schicht aus Polysilizium. Diese Schicht wird
üblicherweise als "Poly 2" bezeichnet. (Es versteht sich für
Fachleute, daß eine Schicht aus Oxid über dem Poly 1 des
Gateniveaus der Figur 2 aufgebracht und bei der
Kontaktierungsinsel
28 in dem darüberliegenden Oxid eine
geeignete Öffnung für einen Kontakt zwischen der Schicht
Poly 2 und der Kontaktierungsinsel 28 hergestellt wurde).
Zurückkehrend zu Figur 4 wurden strukturierte
Polysilizium-Kontaktierungsinseln 31, 33 und 35 aufgebracht und
ausgeformt. Die Polysilizium-Kontaktierungsinseln 31 und
33 dienen dazu, einen vergrößerten
Kontaktierungsinselbereich für den nachfolgenden Anschluß an die Bitleitung
zu schaffen. Die Polysiliziumschicht 35 stellt eine
Verbindung zu der Polysilizium-Kontaktierungsinsel 28
her. Die Polysiliziumschicht 35 hat keinerlei direkte
elektrische Verbindung zu Gate 25. Wie im folgenden
erklärt werden wird, dient die Polysiliziumschicht 35
dazu, das Gate 25 vor dem anschließenden Ätzen zu
schützen. Die Polysiliziumschicht 35 bedeckt außerdem
teilweise den Thinox-Abschnitt 15. Jedoch besteht wegen der
Gegenwart eines Zwischenschichtoxids (beispielsweise
Bezugszeichen 51 in Figur 6) zu diesem Zeitpunkt des
Herstellungsvorgangs kein elektrischer Kontakt zwischen
der Polysiliziumschicht 35 und dem Thinox-Abschnitt 15.
Die Gegenwart der Polysiliziumschicht 35 bedeutet, daß es
nicht notwendig ist, daß Gate 25 mit einem schützenden
Material wie Nitrid abgedeckt wird.
-
Wegen des Vorhandenseins der schützenden
Polysiliziumschicht 35 ist die Ausrichtung eines späteren
Kontaktfensters zu dem Thinox-Abschnitt 15 nicht
notwendigerweise besonders kritisch, da durch eine geringe
Fehlausrichtung lediglich die Polysiliziumschicht 35
kontaktiert und nicht das Gate 25 beschädigt wird. Diese
Eigenschaft wird in der folgenden Erläuterung deutlich
werden.
-
Figur 6 veranschaulicht an einem
Querschnittsausschnitt, wie die Polysiliziumschicht 35 das Gate 25
überdeckt und den Thinox-Abschnitt 15 teilweise abdeckt.
Man erkennt, daß die Oxidschicht 51 (die natürlich in den
Figuren 2-5 nicht gezeigt ist) die Polysiliziumschicht 35
daran hindert, einen Kontakt mit der Grenzschicht nahe
dem Thinox-Abschnitt 15 herzustellen. Außerdem erkennt
man, daß über der Polysiliziumschicht 35 eine weitere
Oxidschicht 53 aufgebracht wurde.
-
Bezug nehmend auf Figur 5, versteht es sich für
den Fachmann, daß, nachdem die in Figur 4 gezeigte
Struktur hergestellt wurde, eine weitere Schicht aus Oxid
(beispielsweise 53 in den Figuren 6-7) aufgebracht wird,
Kontaktfenster an geeigneten Stellen geöffnet werden und
schließlich eine in Figur 5 dargestellte dritte Schicht
aus Polysilizium 60 aufgebracht und strukturiert wird. Es
werden insbesondere zwei Kontaktfenster geöffnet, ein
Kontaktfenster über dem Thinox-Abschnitt 13 und das
andere über dem Thinox-Abschnitt 15. Eine dritte Schicht
aus Polysilizium 60 wird aufgebracht und wie in Figur 5
dargestellt strukturiert. Teil 41 der Polysiliziumschicht
60 dient dazu, wenn sie auf dem Thinox-Abschnitt 13
aufgebracht wird, über die
Polysilizium-Kontaktierungsinsel 26 eine elektrische Verbindung zwischen dem
Polysilizium-Gate 25 und dem Thinox-Abschnitt 13
herzustellen. Bezug nehmend auf Figur 1, stellt daher die
Polysilizium-Kontaktierungsinsel 41 die Kreuzverbindung
zwischen dem linksseitigen Pull-down-Transistor und
Knoten 13 her.
-
Der Teil 43 der Polysiliziumschicht 60 dient
dazu, einen elektrischen Kontakt zwischen dem Knoten
(Thinox 15), zu dem hin ein Kontaktfenster 100 geöffnet
wurde, wie man sich erinnern wird, und dem Gate 23 über
seine Verbindung mit der Polysiliziumschicht 35 und der
Polysilizium-Kontaktierungsinsel 28 herzustellen.
-
Die Querschnittsansicht von Figur 7
veranschaulicht, wie die Polysiliziumschicht 43 dazu beiträgt,
einen elektrischen Kontakt zwischen dem Thinox-Abschnitt
und Gate 23 herzustellen. Figur 7 veranschaulicht die
in Figur 6 gezeigte Struktur, nachdem in der Oxidschicht
53 ein Kontaktfenster geöffnet und der Polysiliziumteil
43 der Schicht 60 darin abgeschieden wurde. Man erkennt,
daß die in Figur 7 gezeigte Struktur mehrere Vorteile
aufweist: Die Polysiliziumschicht 35 schützt das Gate 25.
davor, während des Vorgangs der Kontaktfensteröffnung
geätzt zu werden. Wie sich aus Figur 7 entnehmen läßt,
muß das in der Oxidschicht 53 geöffnete Kontaktfenster
100 nicht sehr genau positioniert werden, d. h. die
Abmessungen des Fensters können die Größe des Thinox-
Abschnitts 15 überschreiten und sich über Gate 25 hinaus
erstrecken. Dennoch besteht wegen der schützenden
Polysiliziumschicht 35 keine Gefahr einer Schädigung für Gate
25. Außerdem entnimmt man Figur 7, daß der
Polysiliziumteil 43 die Polysiliziumschicht 35 und die Grenzschicht
kontaktiert. Zurückgehend zu Figur 5 erkennt man, das
die Polysiliziumschicht 43 die nötige Verbindung zwischen
Gate 23 und Knoten 15 von Figur 1 bereitstellt.
-
Zurückgehend zu Figur 5 wird man auch erkennen,
daß der Polysiliziumteil 45 der Polysiliziumschicht 60
über dem VSS-Bereich 46 ausgebildet wird, um die VCC
Leitung herzustellen. (Natürlich werden die Polysilizium
teile 41, 43 und 45 alle zu derselben Zeit als Teil von
Schicht 60 ausgebildet. Sie sind lediglich um der
Erläuterung willen getrennt bezeichnet.)
-
Zuletzt werden in den Polysiliziumteilen 43
beziehungsweise 41 die Lastwiderstände 27 beziehungsweise
29 ausgebildet, indem man die Kontaktierungsinseln
selektiv dotiert, wobei ein Abschnitt in dem allgemeinen
Bereich der Bezugszeichen undotiert bleibt, um einen
Lastwiderstand zu bilden. Das Dotieren wird durch
Verwendung einer Maske bewerkstelligt.
-
An Kontaktierungsinseln in der Nachbarschaft der
Polysilizium-Kontaktierungsinseln 31 und 33 werden
Bitleitungen aus Metall angebracht. Diese
Kontaktierungsinseln tolerieren vorteilhafterweise ein beträchtliches
Ausmaß einer Fehlausrichtung der Maske für die
Bitleitung.