FR2518809A1 - Circuits integres a finesse de motif variable et procede de fabrication - Google Patents

Circuits integres a finesse de motif variable et procede de fabrication Download PDF

Info

Publication number
FR2518809A1
FR2518809A1 FR8123725A FR8123725A FR2518809A1 FR 2518809 A1 FR2518809 A1 FR 2518809A1 FR 8123725 A FR8123725 A FR 8123725A FR 8123725 A FR8123725 A FR 8123725A FR 2518809 A1 FR2518809 A1 FR 2518809A1
Authority
FR
France
Prior art keywords
lines
rectangle
pattern
corners
intervals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8123725A
Other languages
English (en)
Other versions
FR2518809B1 (fr
Inventor
Alain Roche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EFCIS
Original Assignee
EFCIS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EFCIS filed Critical EFCIS
Priority to FR8123725A priority Critical patent/FR2518809A1/fr
Publication of FR2518809A1 publication Critical patent/FR2518809A1/fr
Application granted granted Critical
Publication of FR2518809B1 publication Critical patent/FR2518809B1/fr
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

LA PRESENTE INVENTION CONCERNE LES CIRCUITS INTEGRES A TRES FORT TAUX D'INTEGRATION DANS LESQUELS LA LARGEUR DES MOTIFS EST DE L'ORDRE DE 1 A 3 MICRONS. POUR EXPOSER PAR PHOTOREPETITION DES SURFACES DE PUCES DE CIRCUIT PLUS IMPORTANTES OU PLUSIEURS PUCES A LA FOIS, ON PREVOIT QUE LES MOTIFS DES MASQUES DE PHOTOGRAVURE SONT DESSINES AVEC UNE FINESSE MOINS GRANDE DANS LES COINS (HACHURES) DE LA PUCE ALORS QU'UNE TRES GRANDE FINESSE DE DESSIN EST PREVUE DANS LE RESTE DE LA PUCE. AINSI, AU LIEU DE LIMITER LE CHAMP UTILE DE L'OBJECTIF A UNE ZONE DE DIAMETRE LIMITE B, ON PEUT PROFITER DE TOUT LE CHAMP ILLUMINE A ET EXPOSER SOIT UNE PUCE DE GRANDE SURFACE, SOIT SIMULTANEMENT DEUX OU QUATRE PUCES G, H, I, J. DANS CE DERNIER CAS, UN SEUL COIN DE LA PUCE EST DESSINE AVEC UNE FINESSE MOINS GRANDE ET LE MASQUE COMPREND QUATRE DESSINS DE CIRCUIT ORIENTES A 90 LES UNS DES AUTRES POUR PLACER A LA PERIPHERIE DU CHAMP DE L'OBJECTIF LES COINS DESSINES AVEC UNE FINESSE MOINS GRANDE.

Description

CIRCUITS INTEGRES A FINESSE DE MOTIF VARIABLE ET
PROCEDE DE FABRICATION
La présente invention concerne la fabrication des circuits intégrés à très fort taux d'intégration.
Pour réaliser ces circuits intégrés, on part d'une tranche semiconductrice qui sera ultérieurement- découpée en
puces rectangulaires toutes identiques correspondant chacune à un circuit individuel. Les circuits sont définis par des opérations de dépôt de substances variées, de dopages, de gravure sélective, etc., effectuées sur l'ensemble de la tranche, ctest-à- dire sur la multiplicité de puces qu'elle comporte.
On s'intéresse ici aux phases de gravure sélective d'une couche photosensible recouvrant la surface de la tranche.
Une telle gravure est effectuée par exposition sélective de la couche à un rayonnement, à travers un masque définissant des zones transparentes et des zones opaques, après quoi on grave la couche photosensible au moyen d'un produit qui dissout sélectivement les zones exposées (ou au contraire non exposées) sans agir sur les autres.
L'exposition sélective à travers un masque peut se faire par photorepetition directe sur tranche, c'est-à-dire que le masque définit un motif élémentaire correspondant à la gravure à effectuer sur une puce de circuit, la tranche étant déplacée pas à pas sous l'appareil de photorépétition pour exposer successivement, à l'aide d'un seul masque, chacun des rectangles correspondant à la surface d'une puce de circuit, ceci sur toute la tranche.
L'appareil de photorépétition comporte une source de rayonnement (lumineux ou ultraviolet par exemple) et un objectif réducteur qui projette sur la tranche l'image du masque place devant la source.
L'objectif a un champ d'illumination limite, ctest-à- dire qu'il ne peut focaliser une image du masque sur une grande surface. De plus, l'image projetée n'a pas une qualité uniforme et le pouvoir de résolution de l'objectif diminue à mesure que l'on s'éloigne de l'axe de l'objectif, en même temps que la distorsion de l'image projetée augmente.
Pour donner un exemple concret, on peut avoir un objectif illuminant un champ de diamètre 14 millimètres environ, dans lequel la résolution au centre est de l'ordre de 0,8 microns (très proche des limites physiques qu'on peut théoriquement atteindre), mais dans lequel la résolution à la périphérie n'est plus que de 1,2 micron environ ou plus.
Or, on cherche à réaliser des circuits qui ont des taux d'intégration et donc une finesse de dessin tels que seule une résolution inférieure a 1 micron est tolérable. Dans l'exemple numérique donné ci-dessus, cette résolution ntest~atteinte qu'a l'intérieur d'un cercle de diamètre environ 10 millimetres, bien inferieur au diamètre du champ illuminé ; toute la périphérie du champ est inutilisable à cause de la résolution moins bonne de l'objectif loin de l'axe optique.
Pratiquement, on ne peut donc placer dans le champ de l'objectif que la surface d'une seule puce carrée ou rectangulaire (seules formes pratiquement acceptables) de- c8tes inférieurs à 7 millimètres.
Ceci signifie
- que le masque utilisé correspond toujours au dessin d'un circuit unique et que la tranche semiconductrice est soumise à une exposition autant de fois qu'il y a de circuits à réaliser ;
- que la puce doit etre de dimension moyenne (5 x 5 mm2, en tous cas pas plus de 7 x 7 mm2 pour l'exemple donné), et par conséquent qu'il faudrait utiliser un objectif à plus grand champ et de même qualité si la puce est plus grande,
- et en tous cas que le champ de l'objectif-n'est pas utilisé au mieux puisqutune partie de sa surface (presque 50 Z) est perdue.
Les dimensions numériques du champ de l'objectif et des valeurs de résolution ne sont données qu'à titre d'exemple, le pouvoir de résolution dépendant d'ailleurs de la longueur d'onde du rayonnement utilisé. Cependant, la présente invention concerne spécifiquement les circuits à très haute intégration dans lesquels la finesse des motifs à graver au cours du procédé de fabrication est de l'ordre de grandeur de la résolution optique maximale que lton peut physiquement obtenir avec le rayonnement utilisé ; en pratique les couches photosensibles utilisées sont sensibles à la lumière visible ou au proche ultraviolet (longueurs d'onde de quelques dixièmes de microns) et la présente invention ne concerne donc que les circuits intégrés dont le taux d'intégration est tel que les motifs à graver au cours du procédé de fabrication comprennent des traits ou intervalles entre-traits dont certains ont une largeur au plus égale à 1 à 3 3 microns. Les circuits dont la finesse n'est pas aussi grande sortent complètement du cadre de la présente invention car ils ne sont pas affectés par le# problème des limites de résolution et de distorsion inhérentes au système optique du photorépétiteur.
La présente invention vise à remédier aux inconvenients cités précédemment en proposant deux mesures qui sont les suivantes
- d'une part les images projetées par l'objectif sur un rectangle correspondant à une puce occupent le champ de l'objectif de telle manière qu'au moins un coin de la puce, tout en se situant bien dans le champ de l'objectif, se trouve à la périphérie de celui-ci, en dehors de la zone où le pouvoir de résolution est considéré comme acceptable compte-tenu des dimensions les plus fines du circuit à réaliser sur la pu-ce,
- d'autre part, la portion d'image projetée dans ce coin de la puce est dépourvue d'éléments dessinés ayant une aussi grande finesse que dans le reste de l'image.
Autrement dit, on conçoit et on dessine le circuit à réaliser sur une puce de telle manière qu'au moins un coin de ce circuit soit dépourvu d'éléments de très grande finesse (qui seraient incompatibles avec le pouvoir de résolution obtenu à la périphérie du champ de l'objectif), tandis que le reste du circuit est conçu et dessiné avec des règles de dessin qui correspondent pratiquement a ce qui est permis par la résolution dans la partie centrale du champ de l'objectif.Ensuite, lors de l'operation de photorepetition, le masque dessiné avec ces règles est projeté sur la tranche semiconductrice non pas comme on le faisait jusqu'à maintenant, c'est-à-dire de manière que l'image du circuit se situe entièrement à l'intérieur d'une zone centrale limitée du champ de l'objectif, mais au contraire de manière que le ou les coins dessinés avec une finesse de motif moins grande se situent dans la zone périphérique, de résolution plus faible, du champ.
Cette double -mesure permet, en conservant le même objectif, soit de réaliser des puces de surface beaucoup plus grande (jusqu'à 10 x 10 nits2 donc quatre fois plus grandes dans l'exemple numerique choisi), soit de multiplier la productivité du photorepéteur en utilisant comme masque un masque regroupant les circuits accolés de deux ou quatre puces adjacentes.
Dans le cas de puces de grande surface, on prévoira que les quatre- coins du dessin du circuit sont dépourvus d'éléments d'aussi grande finesse que#dans le centre. Quant aux puces de plus petites dimensions, elles pourront être illuminées simultanément à travers un masque regroupant quatre circuits, et on prévoira qu'un seul coin du dessin d'un circuit est dépourvu d'éléments de très grande finesse, et que les- quatre dessins regroupés sur le masque sont orientés à 900 les uns des autres de telle manière que les coins dépourvus d'élements de tres grande finesse se retrouvent tous à l'exterieur et forment les coins du rectangle plus grand dans lequel s'inscrivent les quatre dessins accolés.
Les autres coins de chaque circuit individuel, c'est-a-- dire ceux qui ne se trouveront pas aux coins du rectangle plus grand constitue par le regroupement de quatre puces, comportent quant à eux des éléments de circuit dessinés avec la finesse maximale autorisée en fonction de la résolution de l'objectif dans la partie centrale du champ.
On a utilisé jusqu'ici le terme rectangle pour désigner la forme d'une puce ou du circuit inscrit dans cette puce ; on comprendra qu'il peut s'agir de carrés car on préfère souvent-travailler sur des puces carrées. Toutefois, dans le cas où il s'agit effectivement d'un rectangle, on peut concevoir que l'invention permette de multiplier par environ deux la cadence de travail d'un photorépéteur en utilisant un masque regroupant deux circuits accolés et orientés à 1800 l'un de l'autre de manière à former un rectangle ou un carré plus grand.L'image projetée présente alors des angles qui débordent dans la zone géripherique du champ de l'objectif, là où la résolution est moins grande, et on prévoira que les circuits individuels sont dessinés de manière que deux coins seulement du rectangle correspondent à un circuit (les coins qui se retrouveront à l'exterieur du rectangle plus grand forme par deux circuits opposes accolés) soient dépourvus d'éléments d'aussi grande finesse que dans le re-ste du circuit. Cette disposition sera utile lorsque les dimensions des puces de circuit sont telles que deux puces mais non quatre peuvent être regroupées, tout en restant dans le champ de l'objectif.
D'autres caractéristiques et avantages de l'invention apparattront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels
- la figure 1 schématise le champ agrandi d'un objectif de photorepeteur avec le tracé rectangulaire ou carré dans lequel s'inscrit l'image du dessin correspondant à une puce de circuit intégré :
- la figure 2 est analogue à la figure 1 mais pour une puce de plus grande dimension.
- la figure 3 montre comment on peut juxtaposer quatre dessins de circuit et illuminer simultanément la surface correspondant à quatre puces de circuit.
A la figure 1, on a tracé à échelle dilatée un cercle extérieur A délimitant le champ d'un exemple d'objectif de photorépéteur. L'objectif, la source qui l'illumine, et le masque utilise dans l'opération de photogravure ne sont pas représentés.
A l'intérieur du champ de l'objectif, le pouvoir de résolution, exprimé en microns varie : il est meilleur au centre C (axe optique), où on peut espérer une résolution de 0,8 micron en lumière visible, et il est beaucoup moins bon à la périphérie du champ où il peut atteindre 1,25 micron. Dans l'exemple choisi, le diamètre du champ (cercle A) est de 14 millimètres environ. On peut délimiter un cercle B concentrique au cercle A et de plus petit diamètre, dans lequel le pouvoir de résolution est acceptable compte-tenu de la finesse des motifs à graver dans la couche photosensible déposée sur la surface illuminée (q#ui peut être celle d'une tranche semiconductrice). Cette résolution peut être de 1 micron (permettant de graver des motifs dont les largeurs de traits ou les intervalles entre traits peuvent descendre jusqu'à 1 à 3 microns).Ce cercle B peut avoir un diamètre d'environ 10 millimètres.
Dans la zone périphérique du champ de l'objeetif, entreles cercles A et B, la résolution est considérée comme inacceptable pour obtenir une telle finesse de motifs.
Le masque placé devant l'objectif permet de projeter sur la tranche à illuminer une image réduite du dessin de ce masque, dessin qui comprend normalement un ensemble de traces de zones opaques et transparentes inscrites dans un rectangle (ou plus souvent un carré) qui correspond à une puce de circut intégré individuel.
L'image du dessin projeté n'est pas représentée sur la figure 1, mais on a représenté un carré D correspondant à la surface d'une puce individuelle, carre dans lequel s'inscrit le dessin projeté du masque.
Pour que l'image projetée reste dans les limites de résolution et de distorsion tolérées, on exposait jusqu'à maintenant la tranche semiconductrice puce par puce, en de plaçant pas à pas la tranche sous l'objectif, l'image projetée se situant bien à l'intérieur du cercle B dans lequel la résolution est acceptable (inférieure à 1 micron). Ceci convenait pour des puces de dimensions pas trop grandes telles que 5 millimètres de côté (carré D) et, comme on le voit sur la figure, on pouvait aller jusqu'à des puces de 7 millimètres de cota (figurées par le carré en traits tiretés E) tout en restant dans la zone où la résolution optique et la distorsion sont acceptables.Mais on ne pouvait pas, pour les circuits de très grandeOfinesse, aller au delà de ces dimensions, et on ne pouvait pas non plus loger deux ou plusieurs puces, mêmes de 5 x 5 millimètres, simultanément sous le champ de l'objectif à l'intérieur du cercle B.
La présente invention permet, dans une première étape, de loger des puces de grandes dimensions > par exemple 10 x 10 mm2 dans le champ du même objectif, les coins du rectangle ou du carre définissant la puce se situant dans la zone périphérique du champ de l'objectif, là où la résolution est considérée comme inaccep#table pour la finesse de motifs prévue pour le circuit.
Pour cela, le dessin du masque est conçu avec des règles qui ne sont pas les mêmes au centre et dans les coins : on s'arrange pour loger dans les quatre coins des éléments de circuits (conducteurs, transistors, capacités, etc.) dont les dimensions sont telles que la resolution et la distorsion de l'objectif à la périphérie du champ soient tout à fait acceptables pour la réalisation de ces éléments. Les quatre coins de la puce seront totalement dépourvus d'éléments de circuits dont la réalisation nécessite la gravure de traits ou d'intervalles entre traits de largeur égale à la largeur minimale qu'on trouve dans le reste du circuit. Les traits et intervalles entre traits dans les coins seront plus larges d'au moins 25 à 50 % que les traits les plus fins que l'on trouve dans le centre de la puce.Les éléments de très petites dimensions (transistors d'éléments de mémoire, transistors logiques n ayant pas à supporter de puissance, conducteurs de liaison entre ceuxci, etc) se situeront dans le centre de la puce.
En pratique, environ 20 X au moins de la surface de la puce, repartie dans les quatre coins, ne comprendra que des éléments de circuit dont les traits ou intervalles entre traits auront une largeur d'au moins 1,25 à 1,5 fois la largeur minimale de traits ou entre traits du reste du circuit.
La figure 2 représente, avec la même échelle que la figure 1, la dimension de puce (carre F) que l'on peut ainsi exposer, les quatre coins hachurés représentant le zones où les règles de dessin du circuit doivent être modifiées.
Dans une autre étape d'amélioration des procédés de photorepetition existants, la présente invention propose d'accélérer la cadence de travail du photorépéteur, pour des puces de dimensions moins grandes, par exemple des puces de 5 x 5 millimètres comme celle de la figure 1, ou moins encore.
Cette accélération est obtenue en exposant en une opération, une surface de tranche correspondant à plusieurs puces, le masque placé devant l'objectif comportant les dessins accolés de plusieurs circuits correspondant chacun à une puce. Le nombre d'étapes d'exposition necessaires pour couvrir toute la tranche est divisé par le nombre de puces exposées simultanément.
Comme on le voit sur la figure 3, tracée à la même échelle que la figure 1, on peut faire tenir dans le champ de l'objectif (cercle A) la surface de quatre puces adjacentes identiques à celle de la figure 1, c'est à dire par exemple de 5 x 5 millimetres. On a désigné respectivement par G, H, I et J, les carrés (ou plus généralement rectangles) correspondant aux surfaces de quatre puces -adjacentes. Dans ces carrés s'inscrivent les images de quatre circuits adjacents dessinés sur un masque unique.
Comme on peut le voir les coins de l'imagé globale débordent du cercle B correspondant à une résolution et une distorsion acceptables pour les circuits réalisés. Au lieu d'en conclure qu'on ne peut exposer qu'une puce à la fois, on prévoit que les circuits des puces sont conçues de telle sorte que dans un coin de la puce, les éléments de circuit sont dessinés avec une finesse de traits moins grande que dans le reste de la puce.Chaque puce comprend dbnc une zone principale où les règles de dessin sont choisies en fonction de la résolution maximale de l'objectif, et un coin, occupant au moins 20 % environ de la surface de la puce, dans lequel les règles de dessin choisies sont moins fines et sont telles que les traits ou intervalles entre -traits du dessin de circuit-ont une largeur supérieure, d'au moins 25 à 50 %, à la largeur-minimale des traits ou intervalles entre traits du reste de la puce.
De plus, le coin de la puce qui est dépourvu d'éléments de finesse maximale est celui qui doit se trouver dans la zone périphérique du champ de l'objectif, et c'est pourquoi on propose selon l'invention que le masque comportant quatre circuits identiques accolés soit composé de circuits tournés de 900 les uns par rapport aux autres. Autrement dit, les circuits formas sur le substrat ne seront pas tous parallèles comme c'est le cas habi tuellement mais seront agencés par groupes de quatre circuits tous orientés différemment de manière que les coins dépourvus de traits de finesse maximale se trouvent aux angles du carré ou du rectangle plus grand dans lequel s'inscrivent les quatre circuits correspondant aux quatre puces illuminées simultanément.
A la différence du cas de la figure 2, les puces de circuit intégré réalisées par ce procédé de photorepetition ne comportent qu'un coin, occupant environ 20 Z de la surface de la puce, dessiné avec des règles de dessin moins fines ; les autres coins comprennent dans ce cas, de même que le centre de la puce des éléments de circuit correspondant à la finesse maximale que permet la résolution optique de l'objectif du photorépéteur. Les éléments de circuit qui sont loges dans la coin extérieur comprennent par exemple les circuits d'alimentation, les amplificateurs, etc.
Une variante de réalisation qui s'inspira de ce qui vient d'être décrit consisterait à utiliser un masque correspondant au dessin de deux puces accolées tournées de 1800 l'une par rapport à l'autre, chaque étape d'illumination du photprepeteur servant à exposer deux puces à la fois (doublant donc la cadence par rapport à l'exposition d'une puce unique). Ces deux puces peuvent avoir des surfaces quelconques telles que les deux puces accolées tiennent dans le champ (cercle A) illuminé par l'objectif même si les angles du rectangle plus grand formé par les deux puces se situent dans la zone périphérique de plus faible résolution.
Par exemple on peut imaginer deux puces rectangulaires dont l'une serait formée par les carrés G et H de la figure 3, et l'autre par les carrés I et J. La puce G-H et la puce I-J peuvent être illuminées simultanément a condition que les circuits dessinés sur ces puces soient dépourvus, dans les coins qui se retrouvent à la périphérie (c'est à dire dans deux coins pour chaque puce), d'éléments de circuits dont la finesse de motif serait incompatible avec la résolution et la distorsion à la périphérie du champ.
Ainsi, les puces comprennent sur la majeure partie de leur surface des éléments de grande finesse de motif correspondant à ce que permet la résolution dans la partie centrale du champ, mais, dans deux coins adjacents de chaque puce, correspondant à une surface totale d'environ 20 Z au moins de la surface de la puce, il n'y a que des éléments de circuit ayant des largeurs de trait ou intervalles entre traits d'au moins 25 à 50 Z plus élevées que la largeur minimale qu'peut trouver dans le resta du circuit.
Finalement, on peut mentionner que ce qui a été dit de la photorépétition sur tranche, dans laquelle c'est une tranche semiconductrice couverte dlune résine photosensible qui est illuminée et gravée, est aussi valable pour exécuter une photorépetition sur masque, c1 est à dire lorsque c'est un masquemère, représentant un motif de circuit individuel, qui est utilise répétitivement pas à pas, pour exposer toute la surface d'une pla; que photosensible servant de masque-fille et comportant# tout un réseau de circuits identiques.
Que le procédé soit utilisé avec une ou plusieurs photorépétitions sur masque ou avec une ou plusieurs photorépétitions sur tranche, on aboutit à des puces circuits intégrés à fort taux d'intégration, présentant des motifs de dessin superposés sur plusieurs niveaux, dans lesquels au moins un motif comprend des traits ou intervalles entre traits ayant une largeur minimale au plus égale à 1 à 3 microns et dans lesquels la motif dessiné dans au moins un coin de la puce, occupant une surface d'au moins 20 % environ de la surface de la puce, ne comprend que des traits ou intervalles entre traits de largeur supérieure d'au moins 25 % à la largeur minimale rencontrée sur le reste du motif.
On entend ici par niveaux superposés, les motifs graves au cours d'étapes successives ; par exemple le circuit peut comprendre un ou plusieurs niveaux de silicium polycristallin ou un ou plusieurs niveaux de métallisation. La dimension de traits ou intervalles entre traits dont il est question dans cette demande ne concerne que les traits d'un même motif (ceux qui correspondent à un masque donné) et non les traits rapprochés de deux motifs différents : par exemple, un niveau de gravure peut concerner la formation d'ouvertures de contact dans une couche d'oxyde de silicium au dessus d'une couche de silicium mono ou polycristallin ; les largeurs de traits et intervalles entre traits considérés ne sont pas l'intervalle qui peut exister entre une ouverture et le bord d'une zone de silicium polycristallin mais bien la largeur de l'ouverture ou la largeur de la zonarde silicium, ou encore l'intervalle entre deux ouvertures ou entre deux zones de silicium polycristallin.

Claims (5)

REVENDICATIONS
1. Procédé de photorépétition d'un dessin de circuit intégré à tres haute intégration sur une su#rface revêtue d'une couche photosensible, consistant en une illumination de la surface à travers un objectif devant lequel est placé un masque définissant un motif de dessin à reproduire, cette illumination étant répétée avec un déplacement relatif pas à pas de l'objectif par rapport à la surface pour exposer à chaque fois une petite portion rectangulaire de la#surfaca, et le motif à reproduire surla surface ayant une finesse telle que certains traits ou intervalles entre traits du dessin ont une largeur au plus égale à un à trois microns, caractérisé par le fait que le motif à reproduire, inclus dans un rectangle, est tel que dans au moins un coin. du rectangle, occupant au moins 20 pour cent de la surface du rectangle, le dessin-ne comporte que des traits ou intervalles entre traits ayant une largeur supérieure d'au moins 25 pour cent à la largeur minimale rencontrée sur le reste du dessin.
2. Procédé selon la revendication 1, caractérise par le fait que dans les quatre coins du rectangle, sur une surface totale d'au moins 20 %-de la surface du rectangle, le motif est dessine avec une largeur de traits ou d'intervalles entre traits supérieure d'au moins 25 % à la largeur minimale rencontrée sur le reste du dessin.
3. Procédé selon la revendication 1, caractérisé par le fait que dans deux coins adjacents du rectangle le motif est dessiné avec une plus gtande largeur minimale de traits ou d'intervalles entre traits que dans lewreste du rectangle, et par le fait que le masque comprend deux motifs élémentaires identiques accolés par leur plus grand côté, l'un étant tourné de 180 degrés par rapport à l'autre, de manière que lesdits coins des deux rectangles constituant les quatre coins du rectangle plus grand forme par les deux rectangles accolés.
4. Procédé salon la revendication 1, caractérisé par le fait que dans un seul coin du rectangle le motif est dessiné avec une plus grande largeur minimale de traits ou d'intervalles entre traits que dans le reste du rectangle, et par la fait que le masque comprend quatre motifs élémentaires rectangulaires identiques, accolés de manière à former un rectangle plus grand, trois motifs élémentaires étant respectivement tournés de 90 degrés, 1800 et 2700 par rapport au quatrième, et les coins dessinas avec une largeur minimale de traits supérieure constituant les quatre coins du rectangle plus grand.
5. Puce de circuit intégré à fort taux d'intégration, présentant des motifs de dessin superposés sur plusieurs niveaux, dans lequel au moins un motif comprend des traits ou intervalles entre traits ayant une largeur minimale au plus égale à i a 3 microns, caractérisée par le fait que dans au moins un coin de la puce, occupant une surface d'au moins 20 % environ de la surface de la puce, les traits ou intervalles entre traits dudit motif ont tous une largeur supérieure d'au moins 25 Z a la largeur minimale rencontrée sur le reste du motif.
FR8123725A 1981-12-18 1981-12-18 Circuits integres a finesse de motif variable et procede de fabrication Granted FR2518809A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8123725A FR2518809A1 (fr) 1981-12-18 1981-12-18 Circuits integres a finesse de motif variable et procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8123725A FR2518809A1 (fr) 1981-12-18 1981-12-18 Circuits integres a finesse de motif variable et procede de fabrication

Publications (2)

Publication Number Publication Date
FR2518809A1 true FR2518809A1 (fr) 1983-06-24
FR2518809B1 FR2518809B1 (fr) 1984-04-06

Family

ID=9265179

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8123725A Granted FR2518809A1 (fr) 1981-12-18 1981-12-18 Circuits integres a finesse de motif variable et procede de fabrication

Country Status (1)

Country Link
FR (1) FR2518809A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503472A2 (fr) * 1991-03-05 1992-09-16 Hitachi, Ltd. Appareil et méthode d'exposition
EP0514094A2 (fr) * 1991-05-16 1992-11-19 AT&T Corp. Procédé de fabrication d'un circuit intégré

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EXBK/69 *
EXBK/78 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503472A2 (fr) * 1991-03-05 1992-09-16 Hitachi, Ltd. Appareil et méthode d'exposition
US5767949A (en) * 1991-03-05 1998-06-16 Hitachi, Ltd. Exposure apparatus and method
US6016187A (en) * 1991-03-05 2000-01-18 Hitachi, Ltd. Exposure apparatus and method
EP0503472B1 (fr) * 1991-03-05 2001-10-24 Hitachi, Ltd. Appareil et méthode d'exposition
US7012671B2 (en) 1991-03-05 2006-03-14 Renesas Technology Corp. Exposure apparatus and method
US7277155B2 (en) 1991-03-05 2007-10-02 Renesas Technology Corp. Exposure apparatus and method
US7598020B2 (en) 1991-03-05 2009-10-06 Renesas Technology Corporation Exposure apparatus and method
US7604925B2 (en) 1991-03-05 2009-10-20 Renesas Technology Corporation Exposure apparatus and method
EP0514094A2 (fr) * 1991-05-16 1992-11-19 AT&T Corp. Procédé de fabrication d'un circuit intégré
EP0514094A3 (en) * 1991-05-16 1992-12-30 American Telephone And Telegraph Company Integrated circuit using sram cells

Also Published As

Publication number Publication date
FR2518809B1 (fr) 1984-04-06

Similar Documents

Publication Publication Date Title
FR2598233A1 (fr) Procede de fabrication d'un substrat a circuits integres comprenant differents des independants
EP0818782B1 (fr) Procédé de réalisation de graphiques sur des disques d'information en matière plastique
BE1007364A3 (fr) Procede, systeme et masque de projection.
US3598604A (en) Process of producing an array of integrated circuits on semiconductor substrate
FR2813434A1 (fr) Mesures d'erreur d'alignement du recouvrement faites simultanement pour plus de deux couches deposees sur une pastille semi-conductrice
AU723223B2 (en) Methods for providing generic and specific artwork on plastic information discs
FR2877767A1 (fr) Marque de metrologie de recouvrement et procede de mesure d'erreur de recouvrement dans un dispositif a semiconducteur
LU86722A1 (fr) Feuille en matiere vitreuse portant un dessin grave et procede pour graver un dessin sur un substrat en matiere vitreuse
FR2491833A1 (fr) Support d'elements d'information comportant un motif figuratif surmonte d'un dessin lineaire, et procede de fabrication d'un tel support
EP1951610B1 (fr) Procede de formation de moules pour nano-impression
TW462073B (en) Manufacturing method of semiconductor device
FR2510768A1 (fr) Construction de lentille intraoculaire et extraoculaire et procede pour sa fabrication
EP2697689B1 (fr) Procédé de lithographie
FR2518809A1 (fr) Circuits integres a finesse de motif variable et procede de fabrication
WO2003019669A1 (fr) Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement
EP2772802B1 (fr) Procédé de photolithographie à double masque minimisant l'impact des défauts de substrat
EP3465112A1 (fr) Procédé de limitation de la diaphonie dans un capteur d'imagerie
FR2755238A1 (fr) Procede de caracterisation d'un photorepeteur
WO2006069886A1 (fr) Capteur d'image a zones de couleur globalement separees
FR2560399A1 (fr) Procede de fabrication d'un pochoir
CN110596803B (zh) 一种并列式斜孔结构光栅板的制作方法及光栅板
EP1695145B1 (fr) Procédé de réparation d' erreurs de motifs réalisés dans des couches minces
FR3115397A1 (fr) Procede de fabrication d’un ensemble de composants electroniques sur la face avant d’une plaque semi-conductrice
FR3108781A1 (fr) Procédé de réalisation sur une plaque d’une pluralité de puces comprenant chacune une zone d’individualisation
JPH06150397A (ja) 光ディスク原盤の製造方法

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights