DE69211234T2

DE69211234T2 - Feldeffekt-Transistor mit dünnen Barrierenschichten und einer dünnen, dotierten Schicht

Info

Publication number: DE69211234T2
Application number: DE69211234T
Authority: DE
Inventors: Jacques Favre; Jean-Michel Gerard
Original assignee: France Telecom SA
Current assignee: Oclaro North America Inc
Priority date: 1991-07-08
Filing date: 1992-07-06
Publication date: 1997-01-30
Anticipated expiration: 2012-07-07
Also published as: FR2679071A1; EP0522952B1; JPH05211178A; DE69211234D1; EP0522952A2; US5343057A; EP0522952A3; FR2679071B1

Description

Die Erfindung betrifft einen Feldeffekttransistor mit dünnen Schichten des gesteuerten Energiebands, verwendbar insbesondere zur Ausbildung von elektronischen oder optoelektronischen Schaltungen, insbesondere für den Bereich der Entfernungsmessung, der integrierten Optik und der Telekommunikation.
Genauer gesagt, bezieht sich die Erfindung auf Halbleiterstrukturen mit einem oder mehreren Leitungskanälen und modulierten beweglichen Ladungen, so zum Beispiel Feldeffekttransistor-Strukturen des Typs TEGFET (Feldeffekttransistor mit zweidimensionalem Elektronengas) und von dem TEGFET abgeleitete Strukturen wie zum Beispiel HEMT- Transistoren (Transistor mit erhöhter Elektronenbeweglichkeit), MODFET (dotierter Modulations-Feldeffekttransistor) und DMT (dotierter Transistor vom MIS-Typ (Metall-Isoiator-Halbleiter)).
Das Prinzip der Feldeffekttransistoren ist bekannt.
Insbesondere wird Bezug genommen auf die Schrift IEEE Transactions on Electron Devices, Vol ED-29, Nr.6, Juni 1982, D. Delagebeaudeuf und N.T. Linh, "Metal-(n) AlGaAs-GaAs two-dimensional electron gaz FET", Seiten 955-960, wo die Funktionsweise eines TEGFET beschrieben ist; und die Schrift IEEE Transactions on Electron Devices, Vol 35, Nr. 7, Juli 1988, M.C. Foisy et al. "The role of inefficient charge modulation in limiting the current-gain cutoff frequency in the MODFET", Seiten 871-878, wo die Funktionsweise eines MODFET beschrieben ist.
Dieser Strukturtyp wird realisiert durch Anordnen von in ihrer Beschaffenheit unterschiedlichen Halbleiterschichten, die dotiert oder nicht dotiert sind und auf einem im allgemeinen halbisolierenden Substratmaterial angeordnet werden. Die Funktionsweise beruht auf dem Prinzip des Transfers elektrischer Ladungen (Elektronen oder Löcher) aus gewissen dotierten Schichten heraus, die Donatorschichten für bewegliche elektrische Ladungen darstellen, zu anderen dotierten oder nicht dotierten Schichten hin, welche den Leitungskanal oder die Leitungskanäle des Transistors bilden. Ein auf der Oberfläche der Halbleiterstruktur befindliches metallisches Gate macht es möglich, die Konzentration der Ladungsträger in jeder dieser Schichten zu modifizieren und die Leitungseigenschaften des Bauteils zu steuern. Auf dieser Schichtanordnung aus halbleitenden Schichten befinden sich außerdem zwei Metallkontakte für die Source und den Drain, die auf der einen bzw. der anderen Seite des Gates angeordnet sind.
Bei einer solchen Struktur ist einer der wesentlichen Faktoren zum Verbessern der Leistungswerte, insbesondere im Ultrahochfrequenzbereich, die räumliche Verteilung der beweglichen Ladungsträger, also der Elektronen oder Löcher.
Das Volumen des Bauelementes trennt sich in zwei Teilbereiche, nämlich einerseits die elektrisch leitenden Kanäle (SD1), und andererseits die halbleitenden Schichten (SD2), während sich zwischen dem Substrat und den Leitungskanälen im allgemeinen Geberschichten für bewegliche elektrische Ladungen und Pufferschichten befinden.
Man definiert die Konzentration der beweglichen Ladungen in den Teilbereichen des Bauelements für ein gegebenes Miniband als das Produkt der Ladungsträgerkonzentration für dieses Miniband und der Aufenthaltswahrscheinlichkeit eines Trägers dieses Minibands innerhalb des betrachteten Teilbereichs. Die Gesamtkonzentration der beweglichen Ladungen in dem Teilbereich SD1 wird als NS1, diejenige des Teilbereichs SD2 als NS2 bezeichnet.

1) - Die Grenzfrequenz

Die Grenzfrequenz Fc für die Stromverstärkung des Bauelements kann man als proportional zu folgender Beziehung ansehen.
wobei Vg das an das Gate angelegte Potential ist.
Welchen Anwendungsfall man auch immer betrachtet (einen rauscharmen Transistor, einen Leistungstransistor etc.), für eine gegebene Betriebsfrequenz und folglich für ein möglichst fixes Verhältnis dNS2/dNS1 sucht man stets den größtmöglichen Spielraum für die möglichen Werte von NS1 zu erhalten, das heißt 0< NS1< NS11im, wobei NS11im der maximale Grenzwert für NS1 ist.
Wenn man nun die Gatespannung Vg modifiziert, um NS1 zu steigern, steigt das Verhältnis dNS2/dNS1 gleichzeitig mit an.
Es wurden verschiedene Mittel untersucht, um die Leistung von Feldeffekttransistoren zu steigern mit Hilfe einer Vergrößerung des Bänderabstands (der Leitungsbänder, wenn der Transport durch Elektronen erfolgt, ansonsten der Valenzbänder).
Um die Effizienz des Ladungstransfers zu steigern und das Verhältnis dNS2/dNS1 bei gegebenem NS1 zu verringern, kommen zwei Lösungen in Betracht:
a - Modifizieren der Geberschicht oder -schichten für bewegliche Ladungen (oder des Teilbereichs SD2),
b - Modifizieren des Stoffs, in welchem der Leitungsvorgang stattfindet (oder des Teilbereichs SD1).
a - Die dotierten III-V- oder II-VI-Materiallegierungen, die üblicherweise als Donatorschichten für Ladungen (SD2) verwendet werden, führen Fangstellen für an Dotierstoffatome gebundene Ladungsträger ein, so wie das Zentrum DX in III-V-Legierungen, die Aluminium enthalten. Die Bindungsenergie ist also groß, was die Effizienz des Ladungstransports von den Schichten 5D2 in die Schichten SD1 begrenzt.
Es ist das Vorhandensein dieser lokalen Zustände (oder Ladungsträger- Fangstellen) in dem Teilbereich SD2, welches die Leistungsfähigkeit von Transistoren begrenzt, die auf einem Substrat aus GaAs oder InP ausgebildet sind, wie sie in der Schrift L.D. Nguyen et al., Proc. IEEE/Cornell, Conf. 1987, Seiten 60-69 "AlGaAs/InGaAs modulationdoped field effect transistors (MODFET's)" beschrieben sind.
Auf einem GaAs-Substrat scheinen diese Effekte beschränkt zu sein auf die Legierung In0,51Ga0,49P, welches aus deni Gesichtspunkt des Kristallgitters angepaßt ist, allerdings ist die Höhe des Heteroübergangs weniger ausgeprägt als die, die bei einem System AlGaAs/GaAs erreichbar ist.
Im Fall von AlGaAs/GaAs-Strukturen wurde bereits der Ersatz der ternären AlGaAs-Legierung durch ein Übergitter mit ausreichend kurzer Periode von typischerweise unterhalb 5 nm erwogen. Dieses Übergitter besteht aus einer Wechselfolge dünner Schichten aus GaAs Lind AlAs. Lediglich die GaAs-Schichten sind dotiert. Ein solcher Autbau ist insbesondere beschrieben in der Schrift Proc. IEEE/Cornell Conf., Seiten 199-208 (1985) von L.H. Camnitz "The role of charge control on drift mobility in AlGaAs/GaAs MODFET's".
Der Zweck des Übergitters besteht darin, ein Material zu erhalten, dessen Bandstruktur derjenigen der ternären AlGaAs-Legierung sehr nahe kommt, wobei jedoch die Bindungsenergie für Ladungsgeber-Dotierstoffe sehr schwach ist. Diese Methode muß von vornherein die Möglichkeit bieten, die mittlere Zusammensetzung von Aluminium der Ladungsgeberschichten dadurch zu steigern, daß man das Zentrum DX unterdrückt und folglich die Effizienz des Transfers der beweglichen Ladungen aus den Ladungsgeberschichten in die Leitungsschichten steigert.
Diese Lösung hat aber tatsächlich keine Verbesserung erbracht und wurde folglich von den Entwerfern und Herstellern von Feldeffekttransistoren nicht aufgegriffen.
b - Was nun die Modifizierung des für den Leitungsmechanismus vorgesehenen Stoffs, des Teilbereichs SD1, angeht, sind in großem Umfang die InxGa1-xAs-Legierungen mit nicht-angepaßtem Gitterparameter sowohl auf einem GaAs-Substrat mit 0< x≤1 als auch auf einem InP-Substrat mit 0,53< x≤1 anstelle von GaAs bzw. In0,53Ga0,47As eingesetzt worden.
Zu diesem Thema kann Bezug genommen werden auf den Artikel von N. Moll et al., IEEE Transaction on Electron Devices, Vol 35, Nr.7, Juli 1988, Seiten 879-886, "Pulse-doped AlGaAs/InGaAs pseudomorphic MODFET's", der sich auf den Einsatz von In0,25Ga0,75As auf GaAs bezieht.
Die InGaAs-Legierungen, die ein kleineres verbotenes Energieband aufweisen als die Legierung aus GaAs oder In0,35Ga0,47As, ermöglichen eine Vergrößerung der Bandlücken. Ihre Kristallgitter-Parameter unterscheiden sich dennoch von denen des GaAs und des InP, und folglich sind diese Schichten belastet. Dies beschränkt folglich den nutzbaren Zusammensetzungsbereich für Indium typischerweise 0< x< 0,25 auf GaAs und 0,53< x< 0,65 auf InP.
Folglich verhindert die Beschränkung der Anzahl von Stoffen, deren Gitterparameter demjenigen des Nenn- oder Basismaterjals ausreichend nahekommt, neue Kombinationen aufzufinden, die das Verhältnis dNS2/dNS1 verringern.

2) Anwendungen mit erhöhtem Strom

Der verfügbare Drainstrom in derartigen Transistoren ist typischerweise das Produkt von NS11im und der mittleren Ladungsträgergeschwindigkeit unterhalb des Gates. Letztere hängt bei gegebener Form im wesentlichen von der Beschaffenheit der halbleitenden Schichten ab. Die möglichen Lösungen und deren Grenzen sind die, die in den Abschnitten a und b angegeben sind.

3) Die Linearität

In diesen Transistoren versucht man außerdem, eine möglichst lineare Strom-Spannungs-Kennlinie zu erreichen. Nun wird die Linearität des Verhaltens eines Transistors beeinflußt durch die Modifizierung der Aufteilung der elektrischen Ladungen in der Struktur zwischen den Teilbereichen (SD1 und SD2) und auf dem Teilbereich SD1.
Genauer gesagt, die Dichten der Aufenthaltswahrscheinlichkeit, die zu jedem der Minibänder gehören, verformen sich mit Änderung der an das Gate angelegten Spannung, was sich überträgt als Modifizierung der mittleren Lage der Elektronen in Bezug auf das Gate. Dies führt zu einer nicht-linearen Änderung in der Spannung bei der Konzentration der Ladungsträger in den Leitungskanälen. Die Verwendung von AlGaAs/InGaAs/AlGaAs-Strukturen anstelle von AlGaAs/InGaAs/GaAs- Strukturen hat bereits eine Beschränkung dieses Effekts ermöglicht.
Zu diesem Thema kann man Bezug nehmen auf den Artikel von C. Gaonach et al., Proc. GaAs and related compounds, Jersey, 1990, "Characterization of pseudomorphic HEMT structures AlGaAs/InGaAs/AlGaAs".
Im Hinblick auf die Minimierung des Verhältnisses dNS2/dNS1 in einem HEMT-Transistor verwendet man im übrigen eine lokale Störung der Energie des Potentials der Struktur, um selektiv die richtigen Energien und die Wellenfunktionen an dem betrachteten Punkt der untersuchten Minibänder zu modifizieren, welche von Ladungsträgern besetzt werden können. Die Theorie der quantenmechanischen Störungen zeigt tatsächlich, daß die Wirkung der Einführung einer solchen lokalisierten Störung des Potentials eine Verschiebung der Rohenergie hervorruft, die um so größer ist, je höher die Überlappung dieses Potentials mit der Wahrscheinlichkeit des Vorhandenseins in dem nicht gestörten System ist. Eine solche lokalisierte Störung erhält man durch Änderung des Mateirals einer dünnen Schicht der Struktur.
Folglich wurde erwogen, eine einlagige InAs-Schicht in den Leitungskanal der AlGaAs/GaAs- und der AlGaAs/InGaAs-Strukturen einzubauen, um einen Potentialtopf zu realisieren. Dies ist beschrieben in der Schrift Japanese Journal of Applied Physics, Vol 30, Nr. 2A, Februar 1991, Seiten L166-L169, "A new high electron mobility transistor (HEMT) structure with a narrow quantum well formed by inserting a few monolayers in the channel" von K. Matsumura et al.
Das Einbringen dieses Potentialtopfs an einer gegebenen Stelle steigert die Aufenthaltswahrscheinlichkeit an dieser Stelle und erhöht ihre Besetzung durch Verringerung ihrer Energie um so stärker, je größer die Dichte der Aufenthaltswahrscheinlichkeit an dieser Stelle vor der Störung war.
Außerdem wurde in der FR-A-2 646 290 das Einbringen einer dünnen dotierten AlInAs-Schicht am Rand des Leitungskanals in einer AlGaAs/InGaAs/GaAs-Struktur erwogen, um einen Barrierentunnel zwischen der Leitungs-Schichtanordnung und der Geber-Schichtanordnung zu schaffen und so den Durchgang von Elektronen von jener zu dieser zu unterbinden (dynamischer Effekt). Allerdings hat sich dieses Konzept als nicht betriebsfähig erwiesen.
Aufgabe der Erfindung ist die Schaffung eines Feldeffekttransistors mit dünnen Schichten mit gesteuertem Energieband, die im Vergleich zu den derzeitig bekannten Bauelementen verbesserte Eigenschaften aufweisen. Insbesondere ermöglicht die Erfindung das selektive Einwirken auf das Quantenniveau durch Einführen von dünnen Schichten in die Leitungskanäle und die Geberkanäle für bewegliche Ladungen, welche die Rolle von Potentialtöpfen bzw. -barrieren spielen. Im Vergleich zu bekannten Transistoren gestattet die Erfindung eine Verbesserung der Betriebsfrequenzen, der nutzbaren Drainstromdichte und des linearen Verhaltens der Bauelemente.
Genauer gesagt, zielt die vorliegende Erfindung ab auf einen Feldeffekttransistor mit einem halbisolierenden Substrat, mit mindestens einer ersten Schichtanordnung aus Leitungs-Halbleiterschichten und mindestens einer zweiten Schichtanordnung aus Halbleiterschichten als Donator für elektrisch bewegliche Ladungen, welche übereinander liegen und von dem Substrat getragen werden, mit einer einmaligen dünnen Schicht einer Dicke von weniger als 5 nm, die stark dotiert ist und im Inneren der zweiten Schichtanordnung liegt, um dieser ihre Donatoreigenschaft zu verleihen, mit mindestens zwei Potentialbarneren, die in der zweiten Schichtanordnung auf der einen bzw. der anderen Seite der stark dotierten dünnen Schicht liegen, um die Trägerkonzentration in der zweiten Schichtanordnung zu verringern, wobei jede Barriere aus mindestens einer isolierenden oder halbleitenden einlagigen Schicht aus einem Material besteht, dessen verbotenes Energieband oberhalb von demjenigen der Materialien der anderen Schichten der zweiten Schichtanordnung liegt, mit einem metallischen Gate, welches auf der zweiten Schichtanordnung liegt, um die Konzentration von Ladungsträgern in der ersten Schichtanordnung zu modifizieren, mit zwei ohmschen Kontakten, die auf diesen Schichtanordnungen auf der einen bzw. der anderen Seite des Gates liegen und die Rolle von Source bzw. Drain spielen. Die Transistoren, bei denen die vorliegende Erfindung Anwendung findet, sind im wesentlichen TEGFET's und deren Verwandte wie zum Beispiel HEMT, MODFET, DMT.
Das Einbringen von Potentialbarrieren in eine gegebene Stelle der Halbleiterstruktur verringert die Aufenthaltswahrscheinlichkeit an dieser Stelle für bewegliche Ladungsträger und entvölkert das betrachtete Niveau dadurch, daß dessen Energie um so mehr angehoben wird, desto stärker die Dichte der Besetzungswahrscheinlichkeit an dieser Stelle vor der Störung war.
Leistungsfähig ist die Erfindung lediglich für eine Ebenen-Dotierung, das heißt eine Dotierung, die in eine Atomebene oder in eine sehr dünne Schicht eingebracht ist, deren Dicke unterhalb von etwa 5 nm liegt.
Außerdem ist die Erfindung nur brauchbar, wenn die Dotierebene von zwei Barrieren derart eingefaßt ist, daß in wirksamer Weise verhindert wird, daß die Quantenniveaus eine starke Aufenthaltswahrscheinlichkeit in der Nachbarschaft der Dotierebene besitzen.
Die Verwendung von zwei Barrieren auf der einen bzw. der anderen Seite der Dotierebene bewirkt, daß im thermischen Gleichgewichtszustand die Anzahl von Ladungsträgern in der Donatorschichtanordnung für freie Ladungsträger gering ist. Anders und sehr verallgemeinernd ausgedrückt, die Elektronen haben in diesem Fall keinerlei Grund, in diese Schichtanordnung zu gelangen, was besser ist, als sie an einem Übergang zu hindern (oder zu versuchen, sie zu hindern), wenn sie dies wollen.
In vorteilhafter Weise enthält der Transistor außerdem mindestens einen Potentialtopf in der erwähnten ersten Schichtanordnung, um die Konzentration von Ladungsträgern in dieser ersten Schichtanordnung zu erhöhen, wobei dieser Topf aus mindestens einer einlagigen halbleitenden Schicht aus einem Material besteht, dessen verbotenes Energieband unterhalb von demjenigen der Materialien der anderen Schichten der ersten Schichtanordnung liegt.
Das Einbringen eines Potentialtopfs in die Leitungsbänder steigert die Ladungsträger-Aufenthaltswahrscheinlichkeit in den Leitungsbändern und folglich deren Besetzung.
Indem man mehrere Potentialbarrieren in den Donatorschichten auf der einen und der anderen Seite der Ebene der Ladungsgeber und schließlich ein oder mehrere Potentialtöpfe in den Leitungsschichten verwendet, ist es möglich, die Dichte von Ladungsträgern in der elektrischen Leitungs- Schichtanordnung (SD1) zu steigern und die Dichte der Ladungsträger in der Leitungs-Schichtanordnung (SD2) zu verringern; dies ermöglicht eine Senkung des Verhältnisses dNS2/dNS1 bei gegebenem NS1, außerdem eine Steigerung von NS1 auf einen maximal zulässigen Wert des Verhältnisses dNS2/dNS1.
Außerdem ermöglichen die Potentialtöpfe in der Leitungs-Schichtanordnung das Lokalisieren gewisser Niveaus, insbesondere des Grundniveaus, in dem Raum; die Dichte der Aufenthaltswahrscheinlichkeit, die zu einem solchen Energieniveau gehört, ist also um die Schicht oder die Schichten herum konzentriert, welche die attraktive Störung oder die Störungen erzeugen. Die Potentialbarrieren verhindern, daß die Dichte der Aufenthaltswahrscheinlichkeit in Verbindung mit diesen Niveaus sich in Richtung der Leitungsschichten (SD2) verschiebt und es ermöglicht, daß sie für sämtliche an das Gate des Transistors angelegte Spannungen konzentriert bleibt.
Die Erfindung ist anwendbar bei jeder Halbleiter-Bauelementanordnung, die Heteroübergänge verwendet, um Barrieren zu erhöhen und Potentialtöpfe zu vertiefen. Die Halbleiterstoffe mit großem verbotenen Band bilden in den meisten Fällen die Potentialbarrieren, und Stoffe mit kleinem verbotenem Band bilden im Prinzip die Potentialtöpfe.
Insbesondere findet die Erfindung Anwendung bei jeder III-V-, II-VI- und IV-VI-Halbleiterstruktur. Genauer gesagt, die Erfindung wird angewendet auf Strukturen auf einem GaAs- oder InP-Substrat.
Wenn das Substrat aus GaAs ist, bestehen die Schichten der ersten Schichtanordnung mit Ausnahme des Potentialtopfs oder der Potentialtöpfe aus InxGa1-xAs mit 0≤x< 1, der oder die Potentialtöpfe bestehen aus InxoGa1-xoAs mit x< xo≤1 die Schichten der zweiten Schichtanordnung mit Ausnahme der Potentialbarrieren bestehen aus AlyGa1-yAs mit 0< y≤1, und die Potentialbarrieren bestehen aus Aly0Ga1-yoAs mit y< yo≤1.
Vorzugsweise bestehen bei einem GaAs-Substrat die Potentialtöpfe aus InAs, und die Potentialbarrieren aus AlAs. Außerdem verwendet man in der Praxis als Schichtanordnung für Donatorschichten flir bewegliche Ladungen AlGaAs mit 0,20< y< 1.
Außerdem ist es möglich, bei einem GaAs-Substrat die Donatorschichten aus AlGaAs zu ersetzen durch Schichten aus InzGa1-zP mit 0< z≤0,7, und die Potentialbarrieren aus AlAs zu ersetzen durch ein]agige Schichten aus InzoGa1-zoP mit 0< zo< z.
Wenn das Substrat aus InP besteht, bestehen die Schichten der ersten Schichtanordnung mit Ausnahme der Potentialtöpfe aus IntGa1-tAs mit 0,3≤t≤1 der oder die Potentialtöpfe bestehen aus IntonGa1-toAs mit t< to≤1, die Schichten der zweiten Schichtanordnung mit Ausnahme der Potentialbarrieren bestehen aus AluIn1-uAs mit 0,3≤u≤1, und die Potentialbarrieren bestehen aus AluoIn1-uoAs mit u≤uo≤1.
Vorzugsweise verwendet man für ein InP-Substrat Potentialtöpfe aus InAs und Potentialbarrieren aus AlAs.
Auf CdTe-Substraten verwendet man Leitungsschichten und Ladungsgeberschichten aus Hg1-vCdvTe mit 0≤v≤1, die Barnerenschichten werden aus Zusammensetzungen vo aus Cd mit vo> v erhalten, und die Potentialtöpfe werden erhalten durch Zusammensetzungen aus Cd mit vo< v, wobei v und vo größer als 0,15 sind, ein Wert, diesseits von welchem das Material halbmetallisch wird.
Die Anzahl der Potentialbarrieren und -töpfe bestimmt sich so, daß die elektrischen Leistungsmerkmale des Bauelements optimiert werden. Im übrigen können die Potentialbarrieren und -töpfe jeweils aus einer oder mehreren einlagigen Materialschichten bestehen.
Die Anzahl von einlagigen Schichten für Barrieren und Töpfe wird in der Praxis durch den Stand der Technik bei der Bildung dieser Schichten begrenzt. Derzeit können Schichten, die bezüglich ihres Kristallgitters fehlangepaßt sind (Gitterfehlanpassung > 2%) nicht jenseits einer gewissen Grenze gebildet werden, jenseits von welcher die aufgebrachte Schicht ein dreidimensionales Wachstum annimmt, was mit der Erzielung einer qualitativ hochstehenden Heterostruktur unvereinbar ist.
Folglich ist die genannte Grenze derzeit gebildet durch zwei einlagige Schichten für InAs auf GaAs. Im Fall von InAs auf In0,3Ga0,7As liegt sie weit unterhalb einer einlagigen Schicht, was den Einsatz von Potentialtöpfen aus InAs in GaAs/Ga0,7In0,3As/GaAlAs-Strukturen in der Praxis wenig interessant macht.
Schließlich stört eine solche Grenze insofern nicht, als die eingefügte Schicht an den Gitterparameter des Substrats quasi angepaßt ist. Dies ist der Fall bei einer Schicht aus AlAs auf einem GaAs-Substrat. Die Barrieren aus AlAs sind folglich sehr geeignet für den Einsatz bei TEGFET-Strukturen aus GaAs/GaAlAs oder GaAs/GaInAs/GaAlAs.
Erfindungsgemäß entspricht eine einlagige Schicht für ein binäres III-V- Material (bzw. ein II-IV-Material) einer Atomschicht des Elements III (bzw. II) zusätzlich eine Atomschicht des Elements V (bzw. VI). Gleichermaßen entspricht eine einlagige Schicht aus ternärem III-V-Material (bzw. II-VI-Material) einer Schichtung von drei Atomschichten, jeweils eine Atomschicht für ein Element des ternären Materials.
Beispielsweise kann man für ein GaAs-Substrat mit Geberschichten aus AlGaAs und Leitungsschichten aus InGaAs zwei bis fünf Potentialbarrieren aus AlAs mit jeweils zwei einlagigen Schichten und einen Potentialtopf verwendet, der durch eine einlagige InAs-Schicht gebildet wird.
Bei einem GaAs-Substrat mit Ladungsgeberschichten aus AlGaAs sowie Leitungsschichten aus GaAs kann man zwei bis fünf Barrierenschichten aus AlAs mit jeweils zwei einlagigen Schichten und zwei Potentialtöpfe aus jeweils zwei einlagigen InAs-Schichten verwenden.
Für ein Substrat aus InP mit Donatorschichten aus AlInAs und Leitungs schichten aus InGaAs ist es möglich, zwei bis fünf Barrieren aus AlAs in Form von zwei bis vier jeweils einlagigen Schichten und einen bis fünf Potentialtöpfe aus InAs, jeweils bestehend aus zwei bis vier einlagigen InAs-Schichten, zu verwenden.
Weitere Merkmale und Vorteile der Erfindung ergeben sich besser aus der nachfolgenden Beschreibung, die lediglich beispielhaft ohne Beschränkung zu verstehen ist, unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:
Fig. 1 schematisch einen einkanaligen Feldeffekttransistor gemäß der Erfindung,
Fig. 2, 3 und 4 Leitungsbandprofile für einen erfindungsgemäßen Transistor mit zwei Potentialtöpfen und drei Potentialbarrieren, bzw. eines dem Stand der Technik entsprechenden Transistors ohne Störung und eines erfindungsgemäßen Transistors mit drei Potentialbarrieren, wobei die Gesamt-Konzentration der beweglichen Ladungsträger NS2 in den Donatorschichten für bewegliche Ladungen und die Pufferschicht (SD2) etwa 10% der Elektronenkonzentration in dem Leitungskanal ausmacht; diese Figuren zeigen die Änderungen des Energiebands (E), ausgedrückt in meV, als Funktion der Position (p), gemessen in nm in der Halbleiterstruktur, wobei die Position 0 der Oberfläche der aktiven Halbleiterschichten in Berührung mit dem Gate entspricht,
Fig. 5 die Entwicklungen der zweidimensionalen Elektronenkonzentration bei Parallel-Leitung, das heißt NS2, als Funktion der Elektronenkonzentration in dem Leitungskanal, nämlich NS1, für die Bandstrukturen gemäß den Figuren 2, 3 und 4.
In Fig. 1 ist schematisch ein Einkanal-Feldeffekttransistor vom Typ TEGFET gemäß der Erfindung dargestellt. Dieser Transistor enthält ein halbisolierendes monokristallines Substrat 2 aus III-V-Material, welches eine keine gezielte Dotierung aufweisende Pufferschicht 4 trägt, die die gleiche Zusammensetzung wie das Substrat 2 aufweist und den Zweck hat, die aktiven Halbleiterschichten von dem Substrat wegzurücken.
Diese aktiven Schichten setzen sich zusammen aus einer ersten Schichtanordnung 6 von Halbleiterschichten, die nicht gezielt dotiert sind und aus III-V-Material bestehen, um den Leitungskanal des Transistors zu bilden, ferner aus einer zweiten Schichtanordnung 8 aus Halbleiterschichten, die eine n&spplus;-Dotierung aufweist und als Donator für bewegliche Ladungsträger fungiert. Der Leitungskanal 6 ist hier zwischen der Pufferschicht 4 und der als Geber für bewegliche Ladungen fungierenden Schichtanordnung 8 eingefaßt.
An der Oberseite dieser aktiven Schichten befinden sich ein Metall- Steuergate G und zwei ohmsche Kontakte 5 und D, die sich auf den aktiven Schichten auf der einen und der anderen Seite des Gates G befinden und die Rolle der Source bzw. des Drain spielen. Die elektrische Kontaktgabe von Source und Drain auf den aktiven Schichten wird gewährleistet durch eine aktive n&spplus;-dotierte Schicht 10 aus III-V- Material, die so geätzt ist, daß das Gate des Transistors elektrisch von der Source und dem Drain getrennt ist.
Erfindungsgemäß wird die Donatoreigenschaft der Schichtanordnung 8 erreicht durch eine stark dotierte dünne Schicht 18 mit einer Dicke von weniger als 5 nm. Außerdem ist mindestens ein Potentialtopf 12 in der Leitungs-Schichtanordnung 6 vorgesehen, während mindestens zwei Potentialbarrieren 17 bzw. 19 in der Donator-Schichtanordnung 8 für bewegliche Ladungen vorgesehen sind. Im übrigen befinden sich diese Barrieren 17 und 19 auf der einen bzw. der anderen Seite der stark dotierten dünnen Schicht 18.
Der Potentialtopf 12 wird gebildet durch einige einlagige, nicht gezielt dotierte III-V-Material-Schichten, deren verbotenes Energieband unterhalb dessen der übrigen Halbleiterschichten 14 und 16 der Schichtanordnung 6 liegt.
Parallel dazu sind die Potentialbarrieren 17 und 19 gebildet aus einigen einlagigen Schichten aus III-V-Material, welches nicht gezielt dotiert ist, und dessen verbotenes Energieband oberhalb desjenigen der übrigen Halbleiterschichten 20 und 22 der Geberschichtanordnung 8 für bewegliche Ladungen liegt.
Beispielsweise verwendet man für ein Substrat 2 aus GaAs Leitungsschichten 14 und 16 aus InxGa1-xAs mit 0≤x< 1, die nicht gezielt dotiert sind und eine Dicke von 2 bis 20 nm haben, ein oder mehrere Potentialtöpfe 12 aus InAs, die nicht gezielt dotiert sind und eine Dicke von 0,6 nm haben (d.h. zwei einlagige Schichten), Schichten 20 und 22 als Donatoren für bewegliche Ladungen aus AlyGa1-yAs mit 0,20< y< 1 mit einer Dicke von 2 bis 20 nm in Verbindung mit einer n&spplus;-dotierten Schicht 18, zwei oder mehr Barrierenschichten 17 und 19 aus AlAs mit einer Dicke von jeweils 0,6 nm (d.h. zwei einlagige Schichten), eine Pufferschicht 4 aus GaAs, die nicht gezielt dotiert ist und eine Dicke von 1µm aufweist, und schließlich eine elektrische Kontaktschicht 10 aus N&spplus;-dotiertem GaAs, die geätzt wird und eine Dicke von 100 nm besitzt.
Die Dotierung der zum Liefern beweglicher Ladungen dienenden Schichtanordnung 8 wird erreicht durch Unterbrechen des Wachstums von AlGaAs, Dotieren von 1 bis 10 10¹² Atomen/cm² Si und anschließendes Wiederaufnehmen des Wachstums des AlGaAs. Auf diese Weise erhält man eine sogenannte "flächige" Dotierung.
In der Kontaktschicht verwendet man 10¹&sup8; bis 10¹&sup9; Atome/cm³ Silizium.
Im folgenden werden verschiedene Ausführungsbeispiele von erfindungsgemaßen Feldeffekttransistoren sowie ein Vergleichsbeispiel angegeben.
Bei diesen Beispielen sowie dem Vergleichsbeispiel werden die Schichten in der Reihenfolge angegeben, wie sie ausgehend von der N&spplus;- dotierten Halbleiterschicht für den elektrischen Kontakt bis zu dem Substrat auftreten.

Beispiel 1

Dieses Beispiel bezieht sich auf einen TEGFET des Typs n- AL0,22Ga0,78As/In0,15Ga0,85As/GaAs mit Ein kanal-Leitung bei einer flächigen Dotierung von 5 10¹² jonisierten Elektronendonator-Ätomen pro cm². Dieser TEGFET enthält drei Potentialbarrieren aus AlAs mit jeweils zwei einlagigen Schichten und zwei Potentialtöpfen aus InAs, gezielt beschränkt auf jeweils zwei einlagige Schichten.
ngd bedeutet eine "nicht gezielt dotierte" Schicht.

Vergleichsbeispiel

Das Vergleichsbeispiel bezieht sich auf einen TEGFET vom Typ n Al0,22Ga0,78As/In0,15Ga0,85As/GaAs mit Einkanal-Leitung und einer flächigen Dotierung von 5 10¹² ionisierten Elektronendonator-Atomen pro cm². Der TEGFET ist nicht gestört und bezieht sich auf den Stand der Technik.

Beispiel 2

Dieses Beispiel bezieht sich auf einen TEGFET des Typs n- Al0,22Ga0,78As/GaAs mit Einkanal-Leitung bei einer flächigen Dotierung von 5 10¹&sup5; ionisierten Elektronendonator-Atomen pro cm². Dieser TEGFET enthält drei Potentialbarrieren aus AlAs aus jeweils zwei einlagigen Schichten.
In den Fig. 2, 3 und 4 sind die Leitungsbandprofile des erfindungsgemäßen TEGFET nach Beispiel 1, des zum Stand der Technik gehörigen TEGFET des Vergleichsbeispiels bzw. des TEGFET gemäß der Erfindung nach Beispiel 2 dargestellt, wobei die Elektronenkonzentration NS2 in den Donatorschichten und der Pufferschicht (Teilbereich SD2) bei etwa 10% der zweidimensionalen Elektronenkonzentration NS1 im Leitungskanal liegt. Genauer gesagt, zeigen diese Figuren die Änderungen des Energiebandes E in meV als Funktion der Position p in nm innerhalb der Halbleiterstruktur. Der Wert p = 0 entspricht der Oberseite der Donator-Schichtanordnung 8 (der mit dem Gate G in Berührung befindlichen Fläche).
In diesen Fig. 2, 3 und 4 ist die Beschaffenheit der Halbleiterschichten der Transistoren angegeben. P in den Fig. 3 und 4 zeigt die Ebene oder Dotierungsschicht der Donatorschichten an. C2, C3 und C4 repräsentieren die Leitungsbandprofile des gestörten Transistors gemäß Beispiel 1, des nicht gestörten Transistors nach dem Vergleich sbeispiel bzw. des gestörten Transistors nach Beispiel 2.
Durch Vergleich dieser Figuren 2, 3 und 4 sieht man, daß die Potentialtöpfe aus InAs die Wirkung haben, die Energie der zwei in der Leitungs-Schichtanordnung aus In0,15Ga0,85As vorhandenen Minibänder abzusenken, und daß die Barrieren aus AlAs teilweise das Parallel-Leiten und das daraus erfolgende Wieder-Ansteigen des Energieniveaus der betrachteten Minibänder unterbinden.
Die Kurven E2, E3 und E4 in Fig. 5 zeigen die jeweiligen Entwicklungen der zweidimensionalen Elektronenkonzentration der Parallel- Leitung, d.h. NS2, als Funktion der Konzentration NS1 der Elektronen in der Leitungsschichtanordnung 6 für die jeweiligen Strukturen nach dem Beispiel 1, nach dem Vergleichsbeispiel und nach dem Beispiel 2.
In Fig. 5 ist bei A, B und C die jeweilige Steigung 1/10 der zugehörigen Kurven E2, E3 bzw. E4 dargestellt, und bei D ist die entsprechende Gerade für NS2/NS1 = 10% dargestellt.
Man sieht, daß die gestörte Struktur nach Beispiel 1 (Kurve E2) 2,2- mal soviel Nutz-Elektronen zurückgewinnt, wie die nicht-gestörte Struktur (Kurve E3) für gleiche Parallel-Leitung NS2/NS1 = 10%. Tatsächlich erhält man für NS2/NSL = 10% 1,7-mal 10¹² Elektronen/cm² in der Leitungs-Schichtanordnung der nicht-gestörten Struktur im Vergleich zu 3,7.1012 Elektronen/cm² in der Leitungs-Schichtanordnung der erfindungsgemäßen gestörten Struktur.
Für benachbarte Sollwerte der Ladungen dNS2/dNS1 = 0,1 (Steigung bei A und B der Kurven E2 und E3) erhöht sich NS1 um einen Faktor in der Nähe von 3, wenn man von der nicht-gestörten Struktur (Kurve E3) zu der erfindungsgemäßen Struktur (Kurve E2) geht.
Wenn man die Kurven E3 und E4 vergleicht, stellt man fest, daß die gestörte Struktur nach Beispiel 2 mehr Nutz-Elektronen wiedergewinnt als die nicht-gestörte Struktur bei gleicher Parallel-Leitung NS2/NS1 = 10%, nämlich 1,7 10¹² gegenüber 2,6 10¹² Elektronen/cm². Für benachbarte Soll-Werte der Ladungen dNS2/dNS1 = 0,1 (Steigung F und B) erhöht sich NS1 um etwa einen Faktor 2.

Beispiel 3

Dieses Beispiel betrifft einen HEMT-Transistor vom Typ n- Al0,48In0,52As/In0,53Ga0,47As/InP mit Einkanal-Leitung bei einer Dotierungs ebene von 6 10¹² Elektronendonator-Atomen pro cm². Bei diesem Beispiel sind die InGaAs- und InAlAs-Legierungen praktisch an das InP- Substrat angepaßt.
Dieser Transistor enthält drei Potentialbarrieren aus AlAs in der Donatorschichtanordnung und zwei Potentialtöpfe aus InAs in der Leitungsschichtanordnung. Außerdem enthält dieser Transi stor eine Potentialbarrierenschicht aus Al0,48In0,52As zwischen der Pufferschicht und der Leitungs-Schichtanordnung, die keine Elektronen liefert, um zu verhindem, daß die Elektronen den Leitungskanal verlassen.

Beispiel 4

Dieses Beispiel betrifft einen HEMT-Transistor mit zwei Leitungskanälen vom Typ n-Al0,22Ga0,78As/In0,15Ga0,85As/GaAs mit zwei Dotierungsebenen für 5 10¹² bzw. 1,5 10¹² Atorne/cm². Dieser Transistor enthält drei Potentialbarrieren aus AlAs in den beiden Donatorschichtanordnungen für bewegliche Ladungen und zwei Potentialtöpfe aus InAs in der Leitungs-Schichtanordnung, angeordnet zwischen den zwei Ladungsdonator-Schichtanordnungen.

Claims

1. Feldeffektransistor mit einem halbisolierenden Substrat, mindestens einer ersten Schichtanordnung (6) aus Leitungs-Halbleiterschichten und mindestens einer zweiten Schichtanordnung (8) aus Halbleiterschichten als Donator für elektrische bewegliche Ladungen, welche übereinander liegen und von dem Substrat (2) getragen werden, mit einer einmaligen dünnen Schicht (18), deren Stärke unterhalb von 5 nm liegt, die stark dotiert ist und im Inneren der zweiten Schichtanordnung liegt, um dieser ihre Donator-Eigenschaft zu verleihen, mit mindestens zwei Potentialbarrieren (17, 19), die in der zweiten Schichtanordnung auf der einen bzw. der anderen Seite der stark dotierten dünnen Schicht liegen, um die Trägerkonzentration in der zweiten Schichtanordnung zu verringern, wobei jede Barriere (17, 19) aus mindestens einer halbleitenden Einzelschicht aus einem Material besteht, dessen verbotenes Energieband oberhalb von denjenigen der Materialien der anderen Schichten (20, 22) der zweiten Schichtanordnung liegt, mit einem metallischen Gate (G), welches auf der zweiten Schichtanordnung liegt, um die Konzentration von Ladungsträgern in der ersten Schichtanordnung zu modifizieren, und mit zwei Ohmschen Kontakten (S, D), die auf einer der Schichtanordnungen auf der einen und der anderen Seite des Gates angeordnet sind und die Rolle von Source bzw. Drain spielen.

2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß er weiterhin mindestens einen Potentialtopf (12) in der ersten Schichtanordnung aufweist, um die Trägerkonzentration in dieser ersten Schichtanordnung zu erhöhen, wobei dieser Topf (12) aus mindestens einer haibleitenden Einzeischicht eines Materials besteht, dessen verbotenes Energieband unterhalb derjenigen der Materialien der übrigen Schichten (14, 16) der ersten Schichtanordnung liegt.

3. Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (2), die Schichten der ersten Schichtanordnung (6) und die Schichten der zweiten Schichtanordnung (8) aus einem III-V-Material gebildet sind.

4. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß das Substrat (2) aus GaAs besteht, daß die Schichten (14, 16) der ersten Schichtanordnung (6) mit Ausnahme des Potentialtopfs (12) aus InxGa1-xAs mit 0< x< 1 besteht, daß der Potentialtopf (12) aus InxoGa1- xoAs mit x< x0< 1 besteht, die Schichten (20, 22) der zweiten Schichtanordnung mit Ausnahme der Potentialbarriere aus AlyGa1-yAs mit 0< y< 1 bestehen und die Potentialbarrieren (17, 19) aus AlyoGa1-yoAs mit y< yo< 1 bestehen.

5. Transistor nach Anspruch 4, dadurch gekennzeichnet, daß der Potentialkopf (12) aus InAs besteht, die Schichten (20, 22) der zweiten Schichtanordnung mit Ausnahme der Potentialbarrieren aus AlyGa1-yAs mit 0,20< y< 1 bestehen und die Potentialbarrieren (17, 19) aus AlAs bestehen.

6. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß das Substrat aus GaAs besteht, die Schichten (14, 16) der ersten Schichtanordnung (6) mit Ausnahme des Potentialtopfs (12) aus InxGa1-xAs mit 0< x< 1 bestehen, der Potentialtopf (12) aus InxoGa1-xoAs mit x< xo< 1 besteht, die Schichten (20, 22) der zweiten Schichtanordnung mit Ausnahme der Potentialbarrieren aus InzGa1-zP mit 0< z< 0,7 bestehen, und die Potentialbarrieren (17, 19) aus InzoGa1-zoP mit 0< zo< z bestehen.

7. Transistor nach Anspruch 6, dadurch gekennzeichnet, daß der Potentialtopf aus InAs und die Potentialbarrieren aus GaP bestehen.

8. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß das Substrat (2) aus InP besteht, die Schichten (14, 16) der ersten Schichtanordnung mit Ausnahme des Potentialtopfs (12) aus IntGa1-tAs mit 0,3< t< 1 bestehen, der Potentialtopf (12) aus IntoGa1-toAs mit t< to< 1 besteht, die Schichten (20, 22) der zweiten Schichtanordnung mit Ausnahme der Potentialbarrieren (18) aus AluIn1-uAs mit 0,3< u< 1 bestehen und die Potentialbarrieren (17, 19) aus AluoIn1-uoAs mit u< uo< 1 bestehen.

9. Transistor nach Anspruch 8, dadurch gekennzeichnet, daß der Potentialtopf aus InAs und die Potentialbarrieren aus AlAs bestehen.

10. Transistor nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß eine haibleitende Pufferschicht (4) ohne beabsichtigte Dotierung zwischen dem Substrat (2) und der ersten Schichtanordnung (6) vorgesehen ist, wobei diese Pufferschicht die gleiche Beschaffenheit wie das Substrat besitzt.

11. Transistor nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß zwischen der zweiten Schichtanordnung (8) und jeweils der Source und dem Drain (S, G) ein stark dotiertes Halbleitermaterial (10) liegt, wobei dieses Material die gleiche Beschaffenheit wie das Substrat (2) aufweist.

12. Transistor nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß es sich um einen Transistor vom Typ TEGFET oder einen von diesem Transistortyp abgeleiteten Transistor handelt.