DE69128676D1 - Halbleiterspeicheranordnung mit einer Wortleitungstreiberschaltung - Google Patents

Halbleiterspeicheranordnung mit einer Wortleitungstreiberschaltung

Info

Publication number
DE69128676D1
DE69128676D1 DE69128676T DE69128676T DE69128676D1 DE 69128676 D1 DE69128676 D1 DE 69128676D1 DE 69128676 T DE69128676 T DE 69128676T DE 69128676 T DE69128676 T DE 69128676T DE 69128676 D1 DE69128676 D1 DE 69128676D1
Authority
DE
Germany
Prior art keywords
memory device
word line
semiconductor memory
driver circuit
line driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69128676T
Other languages
English (en)
Other versions
DE69128676T2 (de
Inventor
Toshiya Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17120911&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69128676(D1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE69128676D1 publication Critical patent/DE69128676D1/de
Publication of DE69128676T2 publication Critical patent/DE69128676T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
DE69128676T 1990-09-14 1991-09-13 Halbleiterspeicheranordnung mit einer Wortleitungstreiberschaltung Expired - Lifetime DE69128676T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2244585A JP2564695B2 (ja) 1990-09-14 1990-09-14 半導体記憶装置

Publications (2)

Publication Number Publication Date
DE69128676D1 true DE69128676D1 (de) 1998-02-19
DE69128676T2 DE69128676T2 (de) 1998-04-23

Family

ID=17120911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69128676T Expired - Lifetime DE69128676T2 (de) 1990-09-14 1991-09-13 Halbleiterspeicheranordnung mit einer Wortleitungstreiberschaltung

Country Status (5)

Country Link
US (1) US5227996A (de)
EP (1) EP0475852B1 (de)
JP (1) JP2564695B2 (de)
KR (1) KR960001332B1 (de)
DE (1) DE69128676T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254275A (ja) * 1994-01-31 1995-10-03 Toshiba Corp 半導体記憶装置
US5636158A (en) * 1995-03-13 1997-06-03 Kabushiki Kaisha Toshiba Irregular pitch layout for a semiconductor memory device
KR0170903B1 (ko) * 1995-12-08 1999-03-30 김주용 하위 워드 라인 구동 회로 및 이를 이용한 반도체 메모리 장치
US6154056A (en) * 1997-06-09 2000-11-28 Micron Technology, Inc. Tri-stating address input circuit
US6381166B1 (en) * 1998-09-28 2002-04-30 Texas Instruments Incorporated Semiconductor memory device having variable pitch array
JP3566608B2 (ja) * 1999-12-28 2004-09-15 Ｎｅｃエレクトロニクス株式会社 半導体集積回路
JP4632287B2 (ja) * 2003-10-06 2011-02-16 株式会社日立製作所 半導体集積回路装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319342A (en) * 1979-12-26 1982-03-09 International Business Machines Corporation One device field effect transistor (FET) AC stable random access memory (RAM) array
JPS6059677B2 (ja) * 1981-08-19 1985-12-26 富士通株式会社 半導体記憶装置
JPH073862B2 (ja) * 1983-07-27 1995-01-18 株式会社日立製作所 半導体記憶装置
JPS61110459A (ja) * 1984-11-02 1986-05-28 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリ
JPS61112365A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体集積回路装置
JP2560020B2 (ja) * 1987-02-18 1996-12-04 株式会社日立製作所 半導体記憶装置
US4992981A (en) * 1987-06-05 1991-02-12 International Business Machines Corporation Double-ended memory cell array using interleaved bit lines and method of fabrication therefore

Also Published As

Publication number Publication date
EP0475852A2 (de) 1992-03-18
DE69128676T2 (de) 1998-04-23
KR960001332B1 (ko) 1996-01-26
EP0475852B1 (de) 1998-01-14
JPH04123385A (ja) 1992-04-23
EP0475852A3 (en) 1995-10-11
US5227996A (en) 1993-07-13
JP2564695B2 (ja) 1996-12-18

Similar Documents

Publication Publication Date Title
DE69317927D1 (de) Halbleiterspeicheranordnung mit einer Adressübergangsabfühlschaltung
DE69326310D1 (de) Halbleiterspeichervorrichtung mit geteilter Wortleitungsstruktur
DE69232525D1 (de) Halbleiterspeicheranordnung
DE69430683D1 (de) Halbleiterspeicheranordnung
KR950703763A (ko) 고장허용 한계를 갖는 메모리장치
DE69224315D1 (de) Halbleiterspeichervorrichtung
DE59205881D1 (de) Integrierter halbleiterspeicher mit redundanzeinrichtung
DE69227011D1 (de) Löschbare Halbleiterspeicheranordnung mit verbesserter Zuverlässigkeit
DE69331562D1 (de) Halbleiterspeicheranordnung
DE69130589D1 (de) Halbleiterspeicheranordnung mit einer Treiberschaltung zur zweifachen Wortleitungsspannungserhöhung
DE3885532D1 (de) Halbleiter-Speicherschaltung mit einer Verzögerungsschaltung.
DE69125052D1 (de) Halbleiterspeichervorrichtung mit Redundanzschaltung
DE3883865D1 (de) Halbleiterspeicheranordnung mit einem Register.
DE69432882D1 (de) Halbleiterspeicheranordnung
DE69118049D1 (de) Halbleiterspeicheranordnung mit einer Leistungserhöhungsschaltung
DE68921900D1 (de) Halbleiterspeicheranordnung mit serieller Zugriffsanordnung.
ITMI930074A1 (it) Dispositivo di memoria a semiconduttore avente un elemento di comando di parola
DE3751760D1 (de) Halbleiter-Speichereinrichtung mit einer Erkennungsschaltung für Adressenübergänge
DE69220101D1 (de) Halbleiterspeichereinrichtung
DE69219518D1 (de) Halbleiterspeicheranordnung
DE69121503D1 (de) Halbleiterspeicheranordnung mit einer rauscharmen Abfühlstruktur
DE69223333D1 (de) Halbleiterspeicheranordnung
DE69222793D1 (de) Halbleiterspeicheranordnung
DE69225298D1 (de) Halbleiterspeichervorrichtung
DE68921062D1 (de) Nichtflüchtige Halbleiterspeicheranordnung mit einer Referenzspannungsgeneratorschaltung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE