DE69128295T2 - Verfahren zur Herstellung eines Dünnschicht-Halbleiterbauteils auf einem transparenten, isolierenden Substrat - Google Patents

Verfahren zur Herstellung eines Dünnschicht-Halbleiterbauteils auf einem transparenten, isolierenden Substrat

Info

Publication number
DE69128295T2
DE69128295T2 DE69128295T DE69128295T DE69128295T2 DE 69128295 T2 DE69128295 T2 DE 69128295T2 DE 69128295 T DE69128295 T DE 69128295T DE 69128295 T DE69128295 T DE 69128295T DE 69128295 T2 DE69128295 T2 DE 69128295T2
Authority
DE
Germany
Prior art keywords
resist
gate electrode
channel protection
protection layer
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69128295T
Other languages
English (en)
Other versions
DE69128295D1 (de
Inventor
Shuichi C O Intellect Uchikoga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69128295D1 publication Critical patent/DE69128295D1/de
Application granted granted Critical
Publication of DE69128295T2 publication Critical patent/DE69128295T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die vorliegende Erfindung betrifft ganz allgemein ein Verfahren zur Herstellung einer Dünnschicht-Halbleitervorrichtung auf einem durchsichtigen isolierenden Substrat, und insbesondere ein Verfahren zur Herstellung einer Dünnfilm- Halbleitervorrichtung mit Hilfe eines seitenverkehrten Belichtungsverfahrens.
  • Als übliche Dünnfilm-Halbleitervorrichtung ist ein in Fig. 3 dargestellter Dünnfilm-Transistor (TFT) umgekehrter Abstufung bekannt.
  • Der TFT mit umgekehrter Abstufung wird wie folgt hergestellt: Auf einem isolierenden Substrat 1 wird ein dünner Metallfilm abgelagert. Dann erfolgt eine Mustergebung des dünnen Metallfilms auf photolitographischem Wege mit Hilfe einer Photomaske, wobei eine Gateelektrode 2 entsteht. Danach werden mittels Plasma-CVD isolierende Schichten 3 und 4, eine aktive Halbleiterschicht 5 und eine Kanalschutzschicht 6 abgelagert. Anschließend erfolgt eine Mustergebung der Kanalschutzschicht 6 auf photolitographischem Wege unter Verwendung einer Photomaske. Schließlich wird nach Ablagerung einer Kontaktschicht 7 die aktive Schicht 5 für den TFT auf lithographischem Wege unter Verwendung einer Photomaske inselförmig ausgebildet. Zur Herstellung eines Kontakts mit der Gateelektrode 2 des TFT wird die isolierende Schicht 3 auf lithographischem Wege unter Verwendung einer Photomaske zur Bildung einer Öffnung einer Mustergebung unterworfen. Nach Bildung der Öffnung werden eine Metallschicht zur Bildung einer Source/Drain-Elektrode abgelagert und eine Source/Drain-Elektrode 8 mit Hilfe einer Photomaske auf lithographischem Wege gebildet.
  • Wie zuvor beschrieben, sind bei der Herstellung des TFT mindestens fünf Photomasken erforderlich. Bei dem in Fig. 3 dargestellten Beispiel muß mit Ausnahme der Gatemustergebung die Mustergebung mit Photomasken durchgeführt werden, während die Muster miteinander ausgerichtet sind. Die Ausrichtung der Muster bestimmt direkt die Form der Halbleitervorrichtung. Sind die Muster nicht genau ausgerichtet, erreicht man die gewünschten Kennwerte nicht. Insbesondere bei einer Flüssigkristallanzeigevorrichtung mit einem derartigen, großflächigen TFT führen die Ungleichmäßigkeit der Form und Kennwerte des TFT zu einer ungleichmäßigen Bildqualität Folglich verschlechtern sich die Produktivität und die Ausbeute.
  • Bei der in Fig. 3 dargestellten TFT-Form ist die Bildung der Kanalschutzschicht 6 von besonderer Bedeutung. Der Grund dafür ist, daß die Kanalschutzschicht 6 nicht nur als Schutzschicht, sondern auch als Muster zur Bestimmung der Kanallänge und Kanalbreite des TFT dient. Erfolgt die Mustergebung mit Hilfe einer Photomaske, ist eine exakte Ausrichtung zwischen dem Muster und der Gateelektrode 2 sehr wichtig, damit konstante TFT-Kennwerte erreicht werden. In diesem Falle muß das Muster in bezug auf vertikale/horizontale Komponenten sowie kreisende Komponenten ausgerichtet werden. Folglich unterliegt die Genauigkeit der Ausrichtung strengen Anforderungen.
  • Andererseits sind nicht nur die Form und Ausrichtung der Kanalschutzschicht 6, sondern auch die Überlappung von Source/Drain- und Gateelektrode 2 zur Gewährleistung einer Zuverlässigkeit von wesentlicher Bedeutung. In Fig. 3 ist die Länge des Überlappungsbereichs zwischen Source/Drain- und Gateelektrode 2 ΔL. Der Bereich entsprechend ΔL ist für eine Gewährleistung eines stabilen Kontakts zwischen der Kontakt schicht 7 und der aktiven Schicht 5 unabdingbar. Wird an die Gateelektrode 2 eine Spannung angelegt, werden innerhalb der aktiven Halbleiterschicht 5 eine Trägersammeischicht gebildet und der TFT angeschaltet. Da die Sammelschicht 5 in einem Bereich gebildet wird, über den sich ein elektrisches Feld der Gateelektrode 2 erstreckt, hängt der wesentliche Übergang zwischen der aktiven Schicht 5 und der Kontaktschicht 7 von der Fläche des Bereichs ΔL ab. Somit beeinträchtigt im Falle einer Mustergebung eine fehlerhafte Ausrichtung des Bereichs AL in starkem Maße die Kennwerte des TFT.
  • In anderen Worten gesagt, kann es bei fehlerhafter Ausrichtung des Bereichs ΔL zu einer Änderung im Durchschaltstrom des TFT oder der Trägermobilität kommen. Man erhält dann einen Offset-TFT, mit dem sich kein(e) angemessene(r) Durchschaltstrom und Trägermobilität erreichen lassen. Wird der TFT bei einer Flüssigkristallvorrichtung eingesetzt, können Nachteile, z.B. eine ungleichmäßige Anzeige, ein Flackern oder Leuchtpunkte, auftreten.
  • Gemäß dem Stand der Technik wird in einer Belichtungsvorrichtung eine Photomaske manuell ausgerichtet oder man bedient sich in einer Stufenbelichtungsvorrichtung einer mechanischen Selbstausrichtung. Wird die Photomaske manuell ausgerichtet (wie im ersteren Falle), variiert die Mustergenauigkeit in Abhängigkeit von der Bedienungsperson der Belichtungsvorrichtung. In letzterem Falle hängt die Ausrichtungsgenauigkeit von mechanischen Betriebsvorgängen ab. Die Mustergenauigkeit wird durch die mechanische Genauigkeit der Belichtungsvorrichtung begrenzt. Unter diesen Umständen bereitet es bei der Herstellung einer Flüssigkristallanzeigevorrichtung mit einem TFT erhebliche Schwierigkeiten, über die gesamte Fläche eine Musterausrichtung durchzuführen. Insbesondere ist es gemäß dem Stand der Technik schwierig, große Flüssigkristallanzeigevorrichtungen mit hoher Reproduzierbarkeit herzustellen.
  • Wie bereits ausgeführt, ist bei dem bekannten Verfahren zur Herstellung einer Dünnfilm-Halbleitervorrichtung eine Anzahl von Photomasken erforderlich. Es wurde auch bereits erwähnt, daß eine genaue Ausrichtung der Muster der Photomaske mit hoher Reproduzierbarkeit große Schwierigkeiten bereitet. Insbesondere beeinträchtigt bei dem TFT eine fehlerhafte Ausrichtung der Kanalschutzschichten in hohem Maße die TFT- Kennwerte
  • Eine Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Verfahrens zur Herstellung einer Dünnfilm- Halbleitervorrichtung, bei welcher die Anzahl der benutzten Photomasken verringert und eine Kanalschutzschicht eines TFT und dgl. mit einer Gateelektrode genau ausgerichtet werden können.
  • Aus der EP-A-338 766 ist die Herstellung eines Dünnfilm- Transistors auf einem durchsichtigen isolierenden Substrat durch Ausbilden einer opaken Metallelektrode auf dem Substrat mit anschließender Bildung eines isolierenden Films, danach einer aktiven Schicht, anschließend einer Kanalschutzschicht und schließlich eines positiven ersten Resists, photolithographisches Belichten des ersten Resists von der Substratrückseite unter Verwendung der Gateelektrode als Maske und schließlich Mustergebung der aktiven Schicht in entsprechender Weise bekannt.
  • Gegenstand der Erfindung ist ein Verfahren gemäß der Definition von Anspruch 1.
  • Diese Erfindung läßt sich anhand der folgenden detaillierten Beschreibung bevorzugter Ausführungsbeispiele im Zusammenhang mit den beigefügten Zeichnungen noch besser verstehen. In den Zeichnungen zeigen:
  • Fig. 1A bis 1F Querschnittsdarstellungen zur Veranschaulichung eines Verfahrens zur Herstellung eines TFT gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 2 eine Querschnittsdarstellung einer Elementstruktur zur Erläuterung eines Verfahrens gemäß einer zweiten Ausführungsform und
  • Fig. 3 eine Querschnittsdarstellung der Elementstruktur eines üblichen TFT.
  • Im folgenden werden erfindungsgemäße Ausführungsformen näher erläutert.
  • Die Fig. 1A bis 1F stellen Querschnittsdarstellungen zur Veranschaulichung eines Verfahrens zur Herstellung eines TFT gemäß einer ersten Ausführungsform der vorliegenden Erfindung dar.
  • Wie aus Fig. 1A hervorgeht, wird auf einem durchsichtigen isolierenden Substrat 11 aus beispielsweise Glas durch Zerstäubung beispielsweise Mo-Ta abgelagert, um auf dem Substrat 11 einen opaken dünnen Metallfilm auszubilden. Dann erfolgt eine Mustergebung des Metallfilms durch übliche Lithographie, wobei eine Gateelektrode 12 entsteht. Anschließend werden durch Plasma-CVD auf dem Substrat 11 und der Gateelektrode 12 ein Laminat aus einem Siliciumoxidfilm 13 und einem Siliciumnitridfilm 14 gebildet. Als aktive Schicht 15 wird mittels Plasma-CVD beispielsweise ein amorpher Siliciumfilm abgelagert. Danach wird als Kanalschutzschicht 16 ein Siliciumnitridfilm abgelagert. Schließlich werden auf den als Kanalschutzschicht 16 abgelagerten Siliciumnitridfilm ein erster Photoresist 21 vom positiven Typ aufgetragen und die Rückseite des Substrats 11 belichtet. Bei der sei tenverkehrten Belichtung wird die Belichtungsmenge in ausreichendem Maße gegenüber der zur Mustergebung (d.h. der zur Bildung eines Resistmusters entsprechend dem Muster der Gateelektrode 12 (erforderlichen) Lichtmenge erhöht.
  • In der Belichtungsstufe dient die Gateelektrode 12 als Maske. Der Resist 21 wird selektiv belichtet. Die Belichtungsmenge ist überhöht, weswegen die Breite des entwickelten Resistmusters geringer ist als diejenige der als Maske verwendeten Gateelektrode 12 (vgl. Fig. 1B). Unter Verwendung des Resists 21 wird der als Kanalschutzschicht 16 dienende Siliciumnitridfilm selektiv geätzt, so daß lediglich ein ausgewählter Bereich der Kanalschutzschicht 16 über der Gateelektrode 12 erhalten bleibt.
  • Nach Entfernung des Resists 21 werden erneut ein zweiter Photoresist 22 vom positiven Typ aufgetragen (vgl. Fig. 10) und die Rückseite des Substrats 11 belichtet. In diesem Fall ist die Belichtungsmenge geringer als die zur Bildung der Kanalschutzschicht 16 benutzte Belichtungsmenge.
  • Der Resist 22 wird nach der Belichtung entwickelt, wobei ein Resistmuster entsteht (vgl. Fig. 1D). Das Resistmuster besitzt eine größere Breite als die Kanalschutzschicht 16. Anschließend werden unter Benutzung des Resists 22 als Maske die aktive Haibleiterschicht 15 und der Siliciumnitridfilm 14 selektiv geätzt. Auf diese Weise läßt sich die aktive Halbleiterschicht 15 mit einer die Breite der Kanalschutzschicht 16 übersteigenden Breite herstellen. In anderen Worten gesagt, lassen sich die aktive Halbleiterschicht 15 und die Kanalschutzschicht 16 in selbstausgerichteter Weise in bezug auf die Gateelektrode 12 herstellen. Darüber hinaus kann die Länge der Kanalschutzschicht 16 in Kanalrichtung geringer gemacht werden als diejenige der aktiven Haibleiterschicht 15. Nach Beendigung dieser Stufe wird der Resist 22 entfernt.
  • Nachdem in der geschilderten Weise die Kanalschutzschicht 16 und die aktive Halbleiterschicht 15 hergestellt worden waren, wird ein als Kontaktschicht 17 dienender Phosphordotierter amorpher Silicium (n&spplus;a-Si)-Film abgelagert (vgl. Fig. 1E). Anschließend wird zur Verhinderung der Bildung eines parasitären TFT auf dem Gatemuster das amorphe Silicium unter Verwendung einer Photomaske einer inselförmigen Mustergebung unterworfen. In diesem Falle werden die unnötigen Bereiche der Kanalschutzschicht 16 gleichzeitig weggeätzt. Die Ätzung erfolgt in diesem Falle beispielsweise durch chemische Trockenätzung (CDE) unter Verwendung von gasförmigem Freon. Bei diesem Verfahren braucht die Genauigkeit der Ausrichtung zwischen Photomaske und sonstigen Mustern nicht so streng zu sein, da der aktive Schichtbereich und der Kontaktbereich mit der aktiven Schicht, die die TFT- Kennwerte bestimmen, bereits gebildet sind.
  • Danach werden, wie bei dem bekannten Verfahren, eine Source/Drain-Elektrode 18 in Form einer Verbundschicht aus Chrom und Aluminium sowie ein Kontaktloch zur Herstellung eines Kontakts mit der Gateelektrode 12 ausgebildet. Damit ist die Herstellung des TFT beendet. Bei dieser Ausführungsform erfolgt die seitenverkehrte Belichtung zweimal mit unterschiedlichen Belichtungsmengen. Somit läßt sich die Mustergebung der Kanalschutzschicht 16 und der aktiven Halbleiterschicht 15, die üblicherweise sehr schwierig ist, in seibstausgerichteter Weise in bezug auf die Gateelektrode 12 durchführen. Dadurch vereinfacht sich das Herstellungsverfahren unter gleichzeitiger Gewährleistung einer hohen Reproduzierbarkeit und hohen Produktivität. Da die Breite der Kanalschutzschicht 16 unter derjenigen der aktiven Halbleiterschicht 15 liegt, lassen sich die Verbindung zwischen der aktiven Haibleiterschicht 15 und der Kontaktschicht 17 stabilisieren und ein in hohem Maße zuverlässiger TFT herstellen.
  • Bezüglich dieser Ausführungsform ist zu bemerken, daß die Länge ΔL eines Überlappungsbereichs zwischen Source/Drain- Bereich und Gateelektrode 12 mit hoher Genauigkeit festgelegt und die Länge ΔL auf einer Seite ohne Schwierigkeiten gleich groß mit der Länge ΔL auf der anderen Seite gemacht werden können, da die Kanalschutzschicht 16 innerhalb der Gateelektrode 12 in seibstausgerichteter Weise ausgebildet werden kann.
  • Der Wert ΔL beeinflußt die Kennwerte des TFT in erheblichem Maße. Der Wert ΔL bestimmt die parasitäre Kapazität zwischen Gate und Source im TFT und die Stabilität des Kontakts zwischen den Schichten 15 und 17. Wenn der Wert ΔL steigt, steigt auch die Stabilität des Kontakts zwischen den Schichten 15 und 17 allerdings unter (gleichzeitiger) Erhöhung der parasitären Kapazität. Sinkt andererseits der Wert ΔL, sinkt auch die parasitäre Kapazität, es verschlechtert sich jedoch auch die Stabilität des Kontakts zwischen den Schichten 15 und 17.
  • Unter diesen Umständen muß ein Kompromiß zwischen der parasitären Kapazität und dem Kontakt gefunden werden. Darüber hinaus müssen auch noch Verfahrensschwierigkeiten, z.B. ein Schlechterwerden der Haftung eines Resists und eine Dickeabnahme des Resists infolge übermäßiger seitenverkehrter Belichtung, überwunden werden. Zieht man dies in Betracht, sollte der Wert ΔL im TFT
  • 0,3 µm ≤ ΔL ≤ 3,0 µm
  • sein.
  • Bei obiger Ausführungsform konnte diesem Erfordernis ohne Schwierigkeiten Rechnung getragen werden, indem man ohne notwendige Ausrichtung ganz einfach die Belichtungsmenge (Überbelichtung) auf dem Resist 21 bestimmt.
  • Fig. 2 ist eine Darstellung zur Beschreibung eines Verfahrens gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Bei der zweiten Ausführungsform gelangt der TFT gemäß der ersten Ausführungsform bei einer Flüssigkristallanzeigevorrichtung vom aktiven Matrixtyp zum Einsatz.
  • Bei dem Verfahren zur Herstellung des TFT gemäß der ersten Ausführungsform wird nach der inselförmigen Mustergebung des amorphen Siliciums auf dem Siliciumoxidfilm 13 eine durchsichtige Elektrode 25, beispielsweise aus ITO (Indiumzinnoxid), abgelagert. Das ITO erfährt eine Mustergebung in Form einer Anzeigeelektrode. Danach wird eine Source/Drain-Elektrode 18 gebildet. Zwischen der hierbei erhaltenen TFT-Substratanordnung und einem mit einer durchsichtigen Elektrode 26 versehenen Glassubstrat 27 wird ein Flüssigkristallwerkstoff 28 eingefügt, um eine Flüssigkristallanzeigevorrichtung herzustellen.
  • Wird eine große Flüssigkristallanzeigevorrichtung hergestellt, führt eine fehlerhafte Mustergebung unter Verwendung einer Photomaske zu einem fehlerhaften Anzeigeschirm. Mit Hilfe des Verfahrens dieser Ausführungsform lassen sich die Anzahl der benutzten Photomasken vermindern und ohne Schwierigkeiten Muster, die gemäß dem Stand der Technik nicht ohne Schwierigkeiten ausgerichtet werden konnten, herstellen. Darüber hinaus lassen sich nach dieser Ausführungsform ohne von der mechanischen Genauigkeit einer stufenweise arbeitenden Vorrichtung und dgl. abhängig zu sein, Produkte mit ho her Genauigkeit herstellen. Folglich läßt sich der Produktionsgrad steigern.
  • Wie bereits ausgeführt, werden erfindungsgemäß bei der Herstellung der Dünnfilm-Halbleitervorrichtung zur Mustergebung der Kanalschutzschicht und der aktiven Halbleiterschicht von der Gateelektrode auf dem durchsichtigen isolierenden Substrat Gebrauch gemacht und die Rückseite des Substrats belichtet. Somit lassen sich die Kanalschutzschicht und die aktive Halbleiterschicht ohne Positionieren unter Verwendung von Photomasken herstellen. Folglich erfolgt die Mustergebung genau mit hoher Reproduzierbarkeit. In anderen Worten gesagt, läßt sich der Hauptteil der Dünnfilm-Halbleitervorrichtung in seibstausgerichteter Weise in bezug auf die Gateelektrode herstellen. Darüber hinaus kann die Breite der Kanalschutzschicht dünner gemacht werden als die Kanalbreite der aktiven Halbleiterschicht, wodurch in hohem Maße zuverlässige, hohe TFT-Kennwerte erreicht werden.
  • Da die Mustergebung der Kanalschutzschicht und der aktiven Haibleiterschicht unter Verwendung der Gateelektrode als Maske erfolgt, können - in anderen Worten gesagt - die Anzahl der verwendeten Photomasken vermindert und die Kanalschutzschicht und die aktive Halbleiterschicht genau aufeinander ausgerichtet werden. Somit lassen sich die Zuverlässigkeit und die Kennwerte der Dünnfilm-Halbleitervorrichtung verbessern.

Claims (5)

1.Verfahren zur Herstellung eines Dünnschicht-Halbleiterbauteils auf einer ersten Hauptfläche eines durchsichtigen isolierenden Substrats (11), welches auch eine der ersten Hauptfläche gegenüberliegende zweite Hauptfläche aufweist, in folgenden Stufen:
Ablagern eines opaken Metallfilms auf der ersten Hauptfläche des Substrats (11) und Mustergebung des opaken Metallfilms zur Bildung einer Gateelektrode (12);
sukzessives Ausbilden eines isolierenden Films (13, 14), einer aktiven Halbleiterschicht (15) und einer Kanalschutzschicht (16) auf der ersten Hauptfläche des Substrats (11) und der Gateelektrode (12);
Mustergebung der Kanalschutzschicht (16) auf photolitographischem Wege mit einem durch rückseitige Überbelichtung unter Verwendung der Gateelektrode (12) als Maske belichteten ersten Resist (21), und
Mustergebung der aktiven Halbleiterschicht (15) auf photolitographischem Wege mit einem durch rückseitige Belichtung belichteten zweiten Resist (22), wobei die Belichtungsmenge geringer ist als bei der Bemusterung der Kanalschutzschicht (16) unter Verwendung der Gateelektrode (12) als Maske, um die Breite der aktiven Haibleiterschicht (15) in der Kanalrichtung gegenüber derjenigen der Kanalschutzschicht (16) zu vergrößern,
dadurch gekennzeichnet, daß der Isolierfilm ein Laminat aus zwei auf der Hauptfläche des Substrats (11) und der Gateelektrode (12) gebildeten Filmen, von denen der eine aus einem Siliciumoxidfilm (13) und der andere aus einem Siliciumnitridfilm (14) besteht, umfaßt.
2. Verfahren nach Anspruch 1, wobei der Abstand &Delta;L zwischen einem Endteil der gemusterten aktiven Halbleiterschicht (15) und einem Endteil der gemusterten Kanalschutzschicht (16) auf 0,3 µm < &Delta;L < 3,0 µm eingestellt ist.
3. Verfahren nach Anspruch 1, bei welchem zusätzlich bei der Mustergebung der Kanalschutzschicht folgende Stufen:
Auftragen eines positiven ersten Resists (21) auf die Kanalschutzschicht (16);
Aufstrahlen von Licht auf die zweite Hauptfläche des Substrats (11) und Belichten des ersten Resists (21) unter Verwendung der Gateelektrode (12) als Maske, um einen gemusterten Teil des ersten Resists (21), der kleiner ist als die Gateelektrode (12), zurückzulassen;
Mustergebung der Kanalschutzschicht (16) unter Verwendung des ersten Resists (21) als Maske;
und bei der Mustergebung der aktiven Haibleiterschicht (15) folgende Stufen:
Entfernen des ersten Resists (21) und Auftragen eines positiven zweiten Resists (22) auf die aktive Halbleiterschicht (15) und die gemusterte Kanalschutzschicht (16);
Aufstrahlen von Licht auf die zweite Hauptfläche des Substrats (11) und Belichten des zweiten Resists (22) unter Verwendung der Gateelektrode (12) als Maske, um einen gemusterten Teil des zweiten Resists (22), der größer ist als der gemusterte Teil des ersten Resists (21) zurückzulassen;
Mustergebung der aktiven Halbleiterschicht (15) unter Verwendung des zweiten Resists (22) als Maske,
und zusätzlich der zweite Resist (22) entfernt und auf der gemusterten aktiven Halbleiterschicht (15) eine Source/Drain-Elektrode (17) gebildet werden
durchgeführt werden.
4. Verfahren nach Anspruch 3, wobei der Abstand &Delta;L zwischen einem Endteil des gemusterten Bereichs des ersten Resists (21) und einem Endteil des gemusterten Bereichs des zweiten Resists (22) auf 0,3 µm &le; &Delta;L &le; 3,0 µm eingestellt wird.
5. Verfahren nach Anspruch 3 oder 4, wobei der erste Resist (21) durch Überbelichtung mit einer größeren Belichtungsmenge, als zur Bildung eines Resistmusters einer zum Gateelektrodenmuster gleichen Größe erforderlich ist, belichtet wird.
DE69128295T 1990-03-30 1991-01-28 Verfahren zur Herstellung eines Dünnschicht-Halbleiterbauteils auf einem transparenten, isolierenden Substrat Expired - Fee Related DE69128295T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2081356A JP2938121B2 (ja) 1990-03-30 1990-03-30 薄膜半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69128295D1 DE69128295D1 (de) 1998-01-15
DE69128295T2 true DE69128295T2 (de) 1998-04-09

Family

ID=13744076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69128295T Expired - Fee Related DE69128295T2 (de) 1990-03-30 1991-01-28 Verfahren zur Herstellung eines Dünnschicht-Halbleiterbauteils auf einem transparenten, isolierenden Substrat

Country Status (3)

Country Link
EP (1) EP0449404B1 (de)
JP (1) JP2938121B2 (de)
DE (1) DE69128295T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306648A (en) * 1986-01-24 1994-04-26 Canon Kabushiki Kaisha Method of making photoelectric conversion device
TW237562B (de) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
US5717223A (en) * 1995-12-22 1998-02-10 Xerox Corporation Array with amorphous silicon TFTs in which channel leads overlap insulating region no more than maximum overlap
US5733804A (en) * 1995-12-22 1998-03-31 Xerox Corporation Fabricating fully self-aligned amorphous silicon device
JP2001189461A (ja) * 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びそれを用いた液晶表示装置
JP4789915B2 (ja) * 2000-08-28 2011-10-12 シャープ株式会社 アクティブマトリクス基板及びその製造方法
GB2421115A (en) * 2004-12-09 2006-06-14 Seiko Epson Corp A self-aligning patterning method for use in the manufacture of a plurality of thin film transistors
JP2007012652A (ja) * 2005-06-28 2007-01-18 Sony Corp 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法
US9401431B2 (en) * 2009-04-21 2016-07-26 Cbrite Inc. Double self-aligned metal oxide TFT
CN102655095B (zh) * 2011-06-01 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法
JP5668696B2 (ja) * 2012-01-13 2015-02-12 ソニー株式会社 薄膜トランジスタ基板の製造方法
CN117440711A (zh) * 2023-10-19 2024-01-23 惠科股份有限公司 阵列基板及其制备方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2590406B1 (fr) * 1985-11-15 1988-10-28 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci
US4862234A (en) * 1986-11-29 1989-08-29 Sharp Kabushiki Kaisha Thin-film transistor
JPH01173650A (ja) * 1987-12-26 1989-07-10 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法

Also Published As

Publication number Publication date
JPH03283539A (ja) 1991-12-13
JP2938121B2 (ja) 1999-08-23
DE69128295D1 (de) 1998-01-15
EP0449404A1 (de) 1991-10-02
EP0449404B1 (de) 1997-12-03

Similar Documents

Publication Publication Date Title
DE68921567T2 (de) Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
DE3782683T2 (de) Verfahren zur herstellung eines duennfilmtransistors.
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE68923727T2 (de) Verfahren zur Herstellung eines aktiven Matrixsubstrats.
DE4107318C2 (de) Flüssigkristallanzeigenvorrichtung mit TFT-Matrixsubstrat
DE69120329T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE69833717T2 (de) Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung
DE19610283B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung
DE19758065C2 (de) Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
DE69633378T2 (de) Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung
DE69110563T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE69625750T2 (de) LCD mit durch Bildelektroden überlappten Busleitungen und lichtempfindlicher Isolierschicht dazwischen
DE3884891T2 (de) Aktive Matrixzelle und deren Herstellungsverfahren.
DE69023976T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate.
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE69622607T2 (de) Flüssigkristall-Anzeige und Verfahren zu ihrer Herstellung
DE69128295T2 (de) Verfahren zur Herstellung eines Dünnschicht-Halbleiterbauteils auf einem transparenten, isolierenden Substrat
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE102008050200B4 (de) Flüssigkristallanzeige und Verfahren zum Herstellen derselben
DE19916073A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE102009044337A1 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE19605670A1 (de) Aktivmatrixanzeigegerät
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE102006061594A1 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee