DE69126642T2

DE69126642T2 - Verfahren und Gerät zur Verarbeitung von Tonsignalen

Info

Publication number: DE69126642T2
Application number: DE69126642T
Authority: DE
Inventors: Mitsuyoshi Fukuda
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-04-26
Filing date: 1991-04-26
Publication date: 1998-02-05
Anticipated expiration: 2011-04-27
Also published as: EP0462381A2; US5216718A; EP0462381B1; DE69126642D1; EP0462381A3

Description

1. Erfindungsgebiet

Die Erfindung betrifft eine nichtlineare Digitaldatenumwandlung zur Erzeugung von Ausgabedaten, die in Bezug auf die Eingabedaten nicht linear sind, und insbesondere eine Audiosignalverarbeitungsvorrichtung, die eine nichtlineare Digitaldatenumwandlung verwendet.

2. Beschreibung des Stands der Technik

Es wurde ein neues Stereosystem entwickelt, das in der Lage ist, in einem Kino das Klangfeld effektiv wiederzugeben. Es wurde auch eine Heim-Stereovorrichtung entwickelt, bei der das neue Stereosystem auf die linken und rechten Kanäle eines bekannten Stereosystems als Hintergrund-Umgebungskanal angewendet wird, um eine Stereoklangfeldwiedergabe zu Hause zu ermöglichen.
Kürzlich wurde mit dem Fortschritt auf diesem Gebiet ein Umgebungsstereosystem entwickelt, das einen Stereoklangfeldwiedergabeeffekt schafft, der zumindest so gut wie jener im Kino ist. Dieses System befaßt sich mit der Verarbeitung der ursprünglichen Audiosignale der rechten und linken Kanäle mit einem Verfahren, das als Richtungsverstärkung bezeichnet wird zur Verdeutlichung der normalen Position des Tons. Bei diesem wiedergabeverfahren werden ein linker Kanal L, ein rechter Kanal R, ein Umgebungskanal S und ein Mittelkanal C aus den Audiosignalen der linken und rechten Kanälen erzeugt. Beim Erzeugen dieser Kanäle wird die Richtungsverstärkung beruhend auf der Pegeldifferenz zwischen dem linken Signal und dem rechten Signal hinzuaddiert.
Fig. 12 der beiliegenden zeichnungen ist ein Schaltdiagramm, das ein eine Richtungsverstärkung durchführendes Signalverarbeitungsgerät zeigt.
Das Audiosignal an jedem Kanal L, R, wird dem jeweiligen Bandpaßfilter 1 eingegeben, um die für die Pegeldetektion unnötigen Bänder zu entfernen. Ein L-R-Signal (Umgebungskanalsignal S) und ein L+R-Signal (Mittelkanalsignal 0) werden in einer Additions- und Subtraktionsschaltung 2 aus der Ausgabe der Bandpaßfilter 1 erzeugt. Ein Audiosignal an jedem Kanal wird in einer Allwellen-Gleichrichterschaltung 3 gleichgerichtet und dann in Spannung Lv, Rv, Sv, Cv, die jeweils die Pegel an jedem Kanal darstellen, umgewandelt. Des weiteren werden diese Pegel Lv, Rv, Sv, Cv einer Logarithmuswandlerschaltung 4 mit Differenz-Eingängen eingegeben, wobei die Pegeldifferenzen der Kanäle Lv-Rv, Cv-Sv logarithmisch umgewandelt werden. Die logarithmisch gewandelten Pegeldifferenzen Lv-Rv, Cv-Sv werden der Integrierschaltung 5 eingegeben. Die Integrierschaltung 5 hat eine Integrationszeitkonstante, die durch eine Zeitkonstantenumschaltschaltung 6 beruhend auf der Detektion der Geschwindigkeit der Änderung der Pegeldifferenzen Lv-Rv, Cv-Sv umgeschaltet wird. Aus den integrierten Pegeldifferenzen Lv- Rv, Cv-Sv erzeugt die Polaritätsentscheidungsschaltung 7 vier Steuersignale EL, ER, EC, ES. Die Polaritätsentscheidungsschaltung 7 gibt aus: ein Spannungssignal abhängig von dem integrierten Wert von Lv - Rv an EL, wenn R/L > 1 ist; ein Spannungssignal abhängig von dem integrierten Wert von Lv - Rv an ER, wenn RIL < 1 ist; ein Spannungssignal abhängig von dem integrierten Wert Cv - Sv an EC, wenn S/C > 1 ist; und ein Spannungssignal abhängig vom integrierten Wert von Cv -Sv an ES, wenn S/C < 1 ist. Ein VCA (voltage controlled amplifier; spannungsgesteuerter Verstärker> 8 verstärkt die Audiosignale des linken Kanals L und des rechten Kanals R mittels Verstärker, die jeweils durch die Steuersignale EL, ER, EC, ES gesteuert werden, wobei 8 Signale ausgegeben werden. Eine Addierschaltung 9 addiert diese acht Signale zu den Audiosignalen der linken und rechten Kanäle, um so Ausgabesignale jeweils für L, R, C, S zu erzeugen. Diese Endsignale sind richtungsverstärkte Signale.
Diese als "Dolby Pro Logic Surround System" bezeichnete Technik, die von Dolby Laboratories Liconsign Corporation, USA vorgeschlagen wurde, ist detaillierter in "Nikkei Electronics" 1988, 6, 27 (Nr. 450) auf den Seiten 88-89 und in "Electronics Wond & Wireless World", Vol 96, Nr. 1647, Januar 1990, Seiten 35-44 von P. Dolmen in "Surrounded by Sound" beschrieben.
Die Audiosignalverarbeitungsvorrichtung zur Richtungsverstärkung, die in Fig. 12 gezeigt ist, bearbeitet eingegebene Analog-Audiosignale in einem Analog-Modus.
Es wurde jedoch kürzlich ein neuer DSP (Digital Signal Processor) für Audiosignale entwickelt, der in der Lage ist, einfach die Verfahren zum graphischen Abgleichen oder Nachhallen von Tönen ohne Beeinträchtigung der Tonqualität durchzuführen. Dieser DSP bearbeitet nämlich Digitalsignale, die zur Durchführung verschiedener anzuwendender Toneffekte aus Analogsignalen umgewandelt werden, und anschließend wird die sich ergebende digitale Ausgabe des DSP erneut in ein Analosignal umgewandelt. Hierbei wird die Abtastfrequenz bei der A/D- und der D/A-Wandlung bei 48 KHz, 44.1 KHz oder 32 KHz gewählt.
Dann wurde vorgeschlagen, eine Audiosignalverarbeitungsvorrichtung mit einer Richtungsverstärkungseigenschaft unter Verwendung des DSP vorzusehen, wie es in Fig. 12 gezeigt ist. Es ist jedoch wegen der enorm erhöhten Anzahl von Schritten für den DSP schwierig, alle in Fig. 12 gezeigten Verfahren auf die Digitaldaten anzuwenden, die mit einer Abtastfreguenz von 44,1 KHz eingegeben werden. Des weiteren führt die Forderung nach einem sehr schnell arbeitenden DSP zu übersteigerten Produktionskosten, wodurch es schwierig wird, eine allgemein akzeptierbare Audiovorrichtung zu erzeugen.
Des weiteren sind bei dem DSP die Integrierschaltung 5 und die Zeitkonstantenumschaltschaltung 6, wie es in Fig. 12 gezeigt ist, im allgemeinen aus Digitaltiefpaßfiltern zusammengesetzt. Es ist jedoch anzumerken, daß die Abschneidefrequenzen der Integrierschaltung 5 und der Zeitkonstantenumschaltschaltung 6 niedrig, etwa 7 Hz bzw. 0,34 Hz, sind. Deshalb ist, wenn die Abtastfrequenz auf 44,1 KHz gesetzt wird, die Anzahl effektiver Stellen hinter dem Dezimal, und die Anzahl der Datenbits, die die Multiple-Konstante darstellen, so groß, daß sie nicht mit einem DSP mit 32 Bits dargestellt werden kann.
Des weiteren ist zur Ausbildung der Logarithmuswandlerschaltung 4 in einem DSP eine Rechnung nötig, die auf einer Näherung - wie beispielsweise einer Taylernäherung oder einer Chebyshev-Näherung - beruht. In diesem Fall neigt der Programmierschritt und die für die Berechnung benötigte Zeit dazu, zu groß zu werden, um die Verwirklichung in dem DSP zu ermöglichen.
Andererseits gibt es ein weiteres Verfahren für die logarithmische Umwandlung ohne Verwendung von Näherungsrechnungen. Dieses Verfahren ist, wie es in Fig. 13 gezeigt ist, wie folgt ausgebildet: gleichmäßiges Aufteilen der Eingabe; Speichern der umgewandelten Werte entsprechend jeder aufgeteilten Eingabe und Berechnen der umgewandelten Ausgabedaten, wobei die Eingabedaten als Adresse verwendet werden. Entsprechend diesem Verfahren werden jedoch alle verschiedenen Eingabewerte innerhalb eines einzelnen Unterteilungsbereichs als gleiche Ausgabedaten ausgegeben, wobei der Fehler gegenüber dem jeweiligen wahren logarithmisch gewandelten Wert zu groß wird. Zusätzlich ist es nötig, um den Fehler zu minimieren, die Zahl der Unterteilungen für die Eingabe zu erhöhen, wodurch eine erhöhte Anzahl von Daten verursacht wird. Demzufolge ist ein Speicher mit enormer Kapazität nötig, wodurch die Verwendungseffizienz des Speichers gesenkt wird.
WO-90/00851 offenbart ein Stereotonwiedergabesystem, bei dem Audiosignale digital gewandelt und unterabgetastet (down-sampled) werden, bevor sie verarbeitet werden.

Zusammenfassung der Erfindung

Es ist deshalb eine erfindungsgemäße Aufgabe, eine Audiosignalverarbeitungsvorrichtung zu schaffen, die eine Richtungsverstärkung unter Verwendung eines DSP durchführt, welche in der Lage ist, die Zahl der Verfahrensschritte während jedes Abtastabschnitts mit geringen Kosten zu verringern.
Erfindungsgemäß wird die obige Aufgabe durch eine Vorrichtung zur Verarbeitung eines Audiosignals nach Anspruch 1 und ein Verfahren zur Verarbeitung eines Audiosignals nach Anspruch 11 gelöst. Die abhängigen Ansprüche betreffen weitere vorteilhafte Aspekte der Erfindung.
Die Audiosignalverarbeitungsvorrichtung führt eine Richtungsverstärkung durch Detektion der Pegelverhältnisse zwischen dem linken Kanalsignal und dem rechten Kanalsignal, und dem Pegelverhältnis der Summen- und Differenzpegel der Kanalsignale und durch Verstärken oder Verringern der Pegel aller Ausgaben der Kanäle beruhend auf dem Detektionsergebnis durch. Die Digitaldaten des linken und rechten Kanaleingangs sind in jeder vorgegebenen Abtastperiode. Die Verarbeitung der Digitaldaten wird in zwei Blöcke aufgeteilt, von denen jeweils einer in jeder Abtastperiode vervollständigt wird, während der andere zu einem N-fachen der Abtastperiode innerhalb der Abtastperiode beendet wird. Die Datenverarbeitung wird in jedem dieser Blöcke durchgeführt. Demzufolge wird es möglich, die Zahl der Datenbits zu reduzieren, welche die Multiple-Konstante eines Digitalfilters mit niedriger Abschneidefrequenz darstellen, und die Zahl der Schritte, die für jede Abtastperiode durchzuführen sind, zu reduzieren.
Es werden L+R (C) und L-R (S) beruhend auf den linken digitalen Kanaldaten L und den rechten digitalen Kanaldaten R berechnet, die für jede Abtastperiode angegeben werden. Durch Gleichrichten und Integrieren aller Signalverläufe L, R, C und S während jeder Abtastperiode fluktuiert die Ausgabe dieser Allwellen-Gleichrichtung und -Integration während der Abtastperiode weniger. Demzufolge kann der Vorgang zum Erhalten von acht Koeffizienten beruhend auf der Ausgabe der Allwellen-Kommunikation und -Integration innerhalb der Abtastperiode N-mal ausgeführt werden. Die Komponenten, die bei diesem Vorgang zum Erhalten der acht Koeffizienten mitwirken, sind: ein Logarithmuswandlermittel zum logarithmischen Umwandeln aller Ausgaben der Allwellen-Gleichrichtung und zum Integrieren; ein Pegeldifferenz-Berechnungsmittel zum Berechnen der Differenz zwischen L und R und der Differenz zwischen L + R und L - R beruhend auf der Ausgabe des Logarithmuswandlermittels; ein Pegeldetektormittel zum Detektieren, wenn jede Ausgabe des Pegeldifferenzberechnungsmittels einen vorgegebenen Pegel erreicht, wobei die Ausgabe durch ein erstes Digitaltiefpaßfilter integriert wird; ein zweites Digitaltiefpaßfilter mit einer Zeitkonstante, die entsprechend der Ausgabe des Pegeldetektormittels geschaltet wird, das die Ausgabe des Pegeldifferenzberechnungsmittels empfängt; ein Polaritätsentscheidungsmittel zum Diskriminieren seiner Ausgabe beruhend auf der Ausgabepolarität des zweiten Tiefpaßfilters; ein Invers-Logarithmuswandlermittel zur inversen logarithmischen Umwandlung der Ausgabe des Polaritätsentscheidungsmittels; und ein Koeffizienten-Erzeugungsmittel zum Erzeugen einer Mehrzahl von Koeffizienten beruhend auf der Ausgabe des Invers- Logarithmus-Wandlermittels. Somit wird es möglich, die Zahl der Bits der Mehrzahl Koeffizienten zu verringern, welche das erste und zweite Digitaltiefpaßfilter bilden. Desweiteren wird, da diese Vorgänge auf 1/N verteilt werden können, die Zahl der Schritte, die während jeder Abtastperiode durchgeführt werden müssen, verringert.
Desweiteren wird entsprechend dem ersten Verfahren, bei dem die linearen Eingabedaten in nichtlineare Ausgabedaten gewandelt werden, die folgenden Schritte vorgenommen: Plotten einer angenäherten Funktionskurve, welche die nichtlinearen Ausgabedaten gegenüber den Eingabedaten darstellt, mittels Linien, welche die Punkte entsprechend der Eingabe verbinden; Vorspeichern von jeweils "a" und "b" für eine Formel y = ax + b, welche jede der Linien als Ausgabedaten entsprechend der Eingabedaten darstellt; Auslesen der Daten "a" und "b" entsprechend den Eingabedaten aus dem Speicher; und Berechnen der Formel y = ax + b und Ausgabe der gewandelten Daten. Entsprechend diesem Verfahren können somit die linearen Daten in nichtlineare Daten mit verringertem Umwandlungsfehler! weniger Datenpunkten, verringerter Speicherkapazität und weniger Programmschritten gewandelt werden.
Die den Eingabedaten entsprechenden Ausgabedaten ändern sich nicht in Stufen, sondern werden als Gradientdaten und Höhendaten einer Schnittkurve ausgegeben. Dementsprechend kann eine einfache Berechnung von y = ax + b umgewandelte Daten liefern. Die Differenz zwischen der zu wandelnden Funktionskurve und der angenäherten, strichpunktierten Linie tritt als ein Fehler auf. Im Vergleich mit dem Fehler, der von den Stufen sich ändernder Ausgabedaten herrührt, ist dieser Fehler beachtlich kleiner. Desweiteren kann die Eingabe, entsprechend den zwei zu verbindenden Punkten, hinreichend aufgeweitet werden, wodurch die Zahl der Teilungen auf der Eingabeseite sinkt.
Desweiteren kann, wenn die Logarithmuswandlung und die Invers-Logarithmuswandlung durch Anwenden des vorgenannten nichtlinearen Datenwandlungsverfahrens auf eine Signalverarbeitungsvorrichtung für Audiosignale mit Richtungsverstärkung angewendet wird, die Gebrauchseffizienz des in den DSP enthaltenen Speichers erhöht werden. Die Zahl der Programmschritte kann auch reduziert werden. Somit kann leicht eine Signalverarbeitungsvorrichtung für Audiosignale mit Digitalrichtungsverstärkung verwirklicht werden.
In einem zweiten Umwandlungsverfahren, bei dem lineare Eingabedaten in nichtlineare Ausgabedaten gewandelt werden, sind die folgenden Schritte implementiert: Plotten einer Annäherungsfunktionskurve, welche die nichtlinearen Ausgabedaten gegenüber den Eingabedaten darstellt, beruhend auf Linien, welche durch die Verbindung zwischen den Punkten entsprechend der Eingabe 2n-1, ((n=1,2,...N) gebildet sind; Speichern von jeweils "a" und "b" einer Formel y = ax + b, die jede der Linien als Ausgabedaten entsprechend den Eingabedaten darstellt; Auslesen der Daten "a" und "b" entsprechend den Eingabedaten aus dem Speicher; und Berechnen der Formel y = ax + b und Ausgabe der umgewandelten Daten. Bei diesem Verfahren können somit die linearen Daten in nichtlineare Daten mit einem verringerten Fehler, weniger Datenpunkten, verringerter Speicherkapazität und weniger Programmschritten gewandelt werden.
Die Ausgabedaten entsprechend den Eingabedaten ändern sich nicht in Stufen, sondern bilden zusammen eine unterbrochene Linie, die durch Verbinden der Punkte entsprechend den Eingaben 2n-1, ((n=1,2,...N) gebildet ist. Deshalb wird der Abtastvorgang an den Stellen, an denen die Krümmung groß ist, genau durchgeführt, während sie grob durchgeführt wird, wenn die Krümmung klein ist. Der Gradient "a" der Verbindungslinie und die Höhendaten "b" des Y-Achsenabschnitts werden als Ausgabedaten übertragen. Somit können die gewandelten Daten leicht erhalten werden, wobei die einfache Berechnung Y = aX + b durchgeführt wird. Demzufolgen wird die Differenz der Funktionskurve, die zu wandeln ist, von der gebrochenen Linie-Zug als Fehler auftreten, der noch kleiner ist als der bei der sich in Schritten ändernden Ausgabe. Auf diese Art würde der Maximalwert zwischen der Funktionskurve und jeder der gebrochenen Linien gleich sein. Desweiteren wird die Abtastzahl gleich der Zahl der Daten, wobei die Zahl der Daten und die Besetzungsrate der Datentabelle im Speicher verringert werden kann.
Desweiteren wird, wenn das obengenannten nichtlineare Datenwandlungsverfahren auf eine Audiosignalverarbeitungsvorrichtung zur Richtungsverstärkung zur Durchführung logarithmischer oder invers-logarithmischer Wandlung angewendet wird, die Verfügbarkeit eines in einem DSP ausgebildeten Speichers erhöht und die Zahl der Programmschritte verringert, wodurch eine Audiosignalverarbeitungsvorrichtung für digitale Richtungsverstärker leicht verwirklicht werden kann.
Die obengenannten und weitere Vorteile, Merkmale und zusätzliche Aufgaben der Erfindung werden für den Fachmann unter Bezug auf die folgende Beschreibung und die beiliegenden Zeichnungen offensichtlich, in denen eine Struktur einer Ausführungsform als veranschaulichendes Beispiel gezeigt ist, welche die Prinzipien der Erfindung verkörpert.

Kurze Beschreibung der Zeichnungen

Fig. 1A und 1B sind Blockdiagramme, die eine erfindungsgemäße Ausführungsform zeigen;
Fig. 2 ist ein Schaltdiagramm, das die Struktur des Bandpaßfilters aus den Figuren 1A und 1B zeigt;
Fig. 3 ist ein Schaltdiagramm, das die Struktur des Allwellen-Gleichrichters aus den Figuren 1A und 1B zeigt;
Fig. 4 ist ein Schaltdiagramm, das die Struktur des Pegeldetektors und des Digitaltiefpaßfilters aus den Figuren 1A und 1B zeigt;
Fig. 5 ist ein Schaltdiagramm, das die Struktur des Polaritätsentscheidungsmittels aus den Figuren 1A und 1B zeigt;
Fig. 6 ist ein Schaltdiagramm, das die Struktur des Koeffizientenberechners aus den Figuren 1A und 1B zeigt;
Fig. 7 ist ein Kurvendiagramm, das das erste Wandlungsverfahren des Logarithmuswandlers aus den Figuren 1A und 1B zeigt; Fig. 8 ist ein Adressenpian des Funktionswandlerverfahrens aus Fig. 7;
Fig. 9 ist ein Kurvendiagramm, das das zweite Wandlungsverfahren des Logarithmuswandlers aus den Figuren 1A und 1B zeigt;
Fig. 10 ist ein Blockdiagramm, das einen DSP zeigt, welcher die Audiosignalverarbeitungsvorrichtung der Fig. 1A und 1B verkörpert;
Fig. 11 ist ein Flußdiagramm, das den Datenwandlungsvorgang des zweiten Logarithmuswandlungsverfahrens zeigt;
Fig. 12 ist ein Blockdiagramm, das eine bekannte Audiosignalverarbeitungsvorrichtung zeigt;
Fig. 13 ist ein Kurvendiagramm, das ein bekanntes Funktionswandlungsverfahren unter Verwendung einer Datentabelle zeigt.

Detaillierte Beschreibung

Die Prinzipien dieser Erfindung sind insbesondere nützlich, wenn sie in einer Audiosignalverarbeitungsvorrichtung verwendet wird, wie sie in Fig. 1 gezeigt ist.
In Fig. 1 empfängt ein erster Block 11 linke Kanaldigitaldaten Lin und rechte Kanaldigitaldaten Rin an seinen Eingängen und handelt in jeder Abtastperiode von 1/fs. Ein zweiter Block 12 empfängt und verarbeitet Digitaldaten, die von dem ersten Block 11 ausgegeben werden, und handelt mit einer um das N-fache gegenüber der Abtastperiode 1/fs erhöhten Periode. Ein dritter Block 13 handelt ebenfalls mit der Abtastperiode 1/fs.
Jeder der Blocks wird nun detailliert beschrieben.
Der erste Block 11 enthält das Digitalbandpaßfilter 14, dem linke Kanaldigitaldaten Lin und rechte Kanaldigitaldaten Rin für jede Abtastperiode 1/fs eingegeben werden (nämlich fs = 44,1 kHz); einen Addierer 15 zum Addieren der Ausgaben L und R des Digitalbandpaßfilters 14 zur Erzeugung von Mittelkanaldaten C; einen Subtrahierer 16 zur Berechnung von L - R aus den Ausgaben des Digitalbandpaßfilters 14 zur Erzeugung von Umgebungskanaldaten 5; ein Digitalhochpaßfilter 17, dem die Kanaldaten L, R, C und S eingegeben werden; einen Vollwellen-Gleichrichter 18 zur Allwellen-Gleichrichtung der Ausgabedaten des Digitalhochpaßfilters 17.
Das Digitalbandpaßfilter 14 wird zur Ausschaltung von zur Bestimmung der Pegel jeden Kanals unnötigen Frequenzkomponenten verwendet und besteht aus IIR-Digitalfiltern (Infinite Impulse Response-Digitalfiltern) mit drei Stufen, die hintereinander geschaltet sind. In Fig. 1 bezeichnen die Bezugszeichen jeweils: 19 ein Verzögerungselement zum Halten von Daten einer vorhergehenden Abtastperiode; 20 einen Multiplizierer zum Multiplizieren der Eingabedaten mit einer vorgegebenen Konstante; 21 einen Addierer. Bei dieser Ausführungsform bestehen die Digitalfilter der ersten und zweiten Stufe aus Hochpaßfiltern mit einer Abschneidefrequenz von 100 Hz, während die dritte Stufe aus einem Tiefpaßfilter mit einer Abschneidefrequenz von 5 kHz besteht.
Das Hochpaßfilter 17 im ersten Block ist identisch zusammengesetzt wie das Digitalfilter der ersten Stufe in Fig. 2, das eine Abschneidefrequenz von 218 Hz hat.
Der Aliwellen-Gleichrichter bzw. Vollwellen-Gleichrichter 18 enthält eine Absolutwertberechnungsschaltung 22 und ein Tiefpaßfilter 23, wie es in Fig. 3 gezeigt ist. Die Absolutwertberechnungsschaltung 22 detektiert, ob das signifikanteste Bit der Digitaleingabedaten gleich "0" oder "1" ist, und gibt für den Fall von "0" die Digitaleingabedaten unverändert aus, während es das Komplement der Digitalemgabedaten in dem Fall von "1" berechnet und ausgibt. Somit richtet die Schaltung 22 die Digitaleingabedaten völlig gleich. Das Tiefpaßfilter 23 besteht aus einem Digitaltiefpaßfilter mit einer Abschneidefrequenz von 14 Hz und wirkt als Integrierer, um die völlig gleichgerichtete Ausgabe der Absolutwertberechnungsschaltung 22 zu glätten. Das Tiefpaßfilter 23 wirkt auch als ein "Anti-Areas-Filter" zum Ausschalten der Interferenz der Ausgabesignalfrequenz fs des ersten Blocks mit der Abtastfrequenz fs/N des zweiten Blocks.
Desweiteren ist das Tiefpaßfilter 23 von einem unterschiedlichen Typ als der Digitalfiltertyp aus Fig. 2 zusammengesetzt (als "2D-Typ" bezeichnet). Sein Durchlaßband ist nämlich mit 14 Hz so ausgestaltet, daß es einer Verschlechterung der Multiplikationsgenauigkeit verhindert, indem das Produkt, das durch Multiplikation der verzögerten Daten mit den Koeffizienten erhalten wird, den Eingabedaten hinzuaddiert wird, um so zu verhindern, daß deren effektive Digitzahl ansteigt. Dies unterscheidet sich vom Digitalfilter aus Fig. 2, dem das durch Multiplikation der Eingabedaten mit der Konstante erhaltenen Produkt dem Produkt addiert wird, das durch Multiplikation der verzögerten Daten mit der Konstanten erhalten wurde.
Der zweite Block 12 arbeitet mit einer um das N-fache gegenüber der Abtastperiode 1/fs erhöhten Periode. Das heißt, die Ausgabe des Vollwellen-Gleichrichters 18 in jeder Abtastperiode von 1/fs ist das Integrationsergebnis des Tiefpaßfilters 23. Somit erscheint die Variation der Daten gering, wodurch der zweite Block 12 deren Ausgabe mit einer niedrigeren Abtastfrequenz bearbeiten kann. Bei dieser Ausführungsform wird diese Abtastfrequenz mit 2,75 kHz gewählt, was 1/16 der Ausgabefrequenz des betreffenden Vollwellen-Gleichrichters 18 ist.
Der zweite Block 12 enthält: einen Logarithmuswandler 24 zum Empfang und zum logarithmischen Wandeln der Digitaldaten der Kanäle, die vom ersten Block mit je 16 Einheiten ausgegeben werden; einen Subtrahierer 25 zur Berechnung der Pegeldifferenz Le - Re und Ce - Se der Ausgaben Le, Re, Ce und Se des Logarithmuswandlers 24; einen Pegeldetektor 28 zum Empfang der Pegeldifferenzen Le - Re und Ce - Se; ein Digitaltiefpaßfilter 27 zum Empfang der Pegeldifferenzen Le - Re und Ce - Se; einen Polaritätsentscheider 28 zum Empfang der Ausgaben ELR und ECS des Digitaltiefpaßfilters 27; einen Invers-Logarithmuswandler 29 zum invers-logarithmischen Wandeln der Ausgabe des Polaritätsentscheiders 28; und einen Koeffizientenberechner 30 zur Berechnung von 8 Koeffizienten beruhend auf der Ausgabe des Invers-Logarithmuswandlers 29.
Der hier zu verwendende Logarithmuswandler 24 enthält einen Speicher, z.B. einen ROM (Read-Only-Memory; Nur-Lese-Speicher), der eine Tabelle der Eingabedaten und logarithmischen Ausgabedaten speichert. Stattdessen ist es ebenfalls möglich, eine Näherungsrechnung beruhend auf den Eingabedaten durchzuführen, nämlich eine Chebychev-Näherung oder eine Tayler-Näherung durchzuführen, um logarithmische Ausgabe zu erhalten.
Der Pegeldetektor 26 und das Tiefpaßfilter 27 sind bebaut, wie es in Fig. 4 gezeigt ist. Der Pegeldetektor 28 umfaßt: ein Digitaltiefpaßfilter 31 mit einer Abschneidefrequenz von 7 Hz; einen Pegelsensoren 32 zum Erfassen, wenn die Ausgabedaten niedriger als ein vorgegebener Wert werden; und ein AND-Gate 33 zum Detektieren der Ausgaben der beiden Pegelsensoren 32. Währenddessen besteht jeder der Digitaltiefpaßfilter 27 aus einem Digitaltiefpaßfilter 34 mit einer Abschneidefrequenz von 0 Hz und einem Digitaltiefpaßfilter 35 mit einer Abschneidefrequenz von 7 Hz. Der Eingang des Digitaltiefpaßfilters 35 wird durch einen Schalter 36 geschaltet, der durch die Ausgabe des AND-Gates 33 gesteuert wird. Wenn sowohl die Pegeldifferenzdaten Le - Re als auch Ce - Se so klein sind, daß beide entsprechenden Pegelsensorausgaben anzeigen, daß das Niederpegelkriterium erfüllt ist, wird die Ausgabe der Digitaltiefpaßfilter 34 den Digitaltiefpaßfiltern 35 eingegeben. Ansonsten werden die Pegeldifferenzdaten Le - Re und Ce - Se direkt dem Digitaltiefpaßfilter 35 eingegeben.
Die Digitaltiefpaßfilter 31, 34 und 35 im zweiten Block 12 haben ein sehr niedriges Durchlaßband, wobei sie als 2D-Typ ausgestaltet sind, wie das Digitaltiefpaßfilter 23, um die Verschlechterung der Multiplikationsgenauigkeit zu vermeiden. Da die Abtastfrequenz des zweiten Blocks 12 so niedrig wie etwa 2,75 kHz gesetzt wird, bleibt die Bitlänge des Filterkoeffizienten dieser Digitaltiefpaßfilter 31, 34 und 35 auf etwa 16 Bit beschränkt.
Der Polaritätsentscheider 18 diskriminiert die Polarität der Ausgaben ELR und ECS, nämlich er bestimmt, ob die Ausgaben ELR und ECS positiv oder negativ sind. Wie in Fig. 5 gezeigt wird, enthält der Polaritätsentscheider 28 einen Absolutwertberechner 371 einen (-1)-Multiplizierer 38, einen Addierer 39, einen (-1/2)-Multiplizierer 40. Wenn z.B. ELR positiv ist, wird die Ausgabe des Absolutwertberechners 37 gleich ELR, und eine Ausgabe des Addierers 39 wird gleich 2ELR, während die andere gleich Null ist. Dementsprechend gibt der Multiplizierer 40 -ELR über seinen Ein- und Ausgabeanschluß EL' aus, während der andere Ausgabeanschluß EL' Null ausgibt. Im Gegensatz dazu gibt, wenn ELR negativ ist, der Multiplizierer 40 -ELR über seinen Ausgabeanschluß ER' aus, während der andere Ausgabeanschluß EL' Null ausgibt. Das gleiche trifft für ECS zu.
Der Invers-Logarithmuswandler 29 enthält eine Tabelle, z.B. als ROM, der die logarithmischen Eingaben und die Ausgabedaten speichert, sowie der Logarithmuswandler 24. Dieser Wandler 29 wandelt invers-logarithmisch die Ausgaben EL', ER', EC' und ES' des Polaritätsentscheiders 28, um Daten EL, ER, EC, ES zu erzeugen, um das Richtungsverstärkungsverfahren durchzuführen.
Der Koeffizentenberechner 30 erzeugt acht Koeffizienten, mit denen die linken Kanaldigitaldaten Lin und die rechten Kanaldigitaldaten Rin multipliziert werden, die sich wie in Fig. F gezeigt zusammensetzen. Die Konstanten LL, CL, CR, RR werden durch Multiplizieren der Daten EL, ER, EC und ES mit einer jeweils vorgegebenen Konstante in dem Multiplizierer 41 und durch Addieren des Multiplikationsprodukts zu einer vorgegebenen Konstante in dem Addierer 42 erhalten. Die Konstanten LR, RL werden durch Multiplizieren der Daten EC, ES durch eine jeweilige vorgegebene Konstante in dem Multiplizierer 41 und durch Addieren des Multiplikationsergebnisses zu einer vorgegebenen Konstante in dem Addierer 42 erhalten. Die Konstanten SL, SR werden durch Multiplizieren der Daten EL, ER, EC mit einer jeweiligen vorgegebenen Konstante in dem Multiplizierer 41 durch Addieren des Multiplikationsprodukts zu einer vorgegebenen Konstante in dem Addierer 42 erhalten.
Der dritte Block arbeitet mit der gleichen Abtastperiode 1/fs wie der erste Block und enthält: einen Multiplizierer 43 zur Multiplikation der linken Kanaldigitaldaten Lin, welche in jede Abtastperiode eingegeben werden, mit den Koeffizientenwerten LL, CL, RL und SL, die von dem zweiten Block ausgegeben werden; einen Multiplizierer 44 zum multiplizieren der rechten Kanaldigitaldaten Rin mit jeweiligen Koeffizientenwerten LR, CR, RR, SR, einen Addierer 45 zum Addieren der Ausgabe des Multiplizierers 43 zur Ausgabe des Multiplizierers 44 zur Erzeugung von Digitaldaten L', R', C' und S' für jeden Kanal, ein Digitalhochpaßfilter 48 zum Ausschalten der niedrigen Frequenzkomponente der Eingabekanaldaten C', um so Mittelkanaldaten Cout auszugeben, einen Subtrahierer 47 zum Subtrahieren der Ausgabedaten des Digitalhochpaßfilters 48 von den Kanaldaten C', um den Niederbandabschnitt des Mittelkanals zu erhalten; einen Addierer 48 zum Addieren der erhaltenen Niederbandabschnittes zu den Kanaldaten L' und R', um linke Kanaldigitaldaten Lout und rechte Kanaldigitaldaten Rout auszugeben; ein Verzögerungselement 49 zum Verzögern der Kanaldaten S'; und ein Tiefpaßfilter 50 zur Ausschaltung des Hochbandabschnitts der Daten, die vorn Verzögerungselement 49 zugeführt werden, um die Umgebungskanaldigitaldaten Sout auszugeben. Das Digitalhochpaßfilter 48 hat eine Abschneidefrequenz von 100 Hz, während das Digitaltiefpaßfilter 50 eine Abschneidefrequenz von 7 kHz hat.
Der dritte Block empfängt die Koeffizientenwerte LL, CL, RL, SL und LR, CR, RR, SR bei jeweils dem 16-fachen der eigenen Betriebsrate, und setzt die Verarbeitung unter Verwendung der gleichen Daten solange fort, bis die nächsten neuen Daten empfangen werden. Die Ausgaben Lout, Rout, Cout und Sout, die in dem dritten Block 13 verarbeitet werden, werden Richtungsverstärkungsausgaben, die dann der D/A- Wandlung und Wiedergabe ausgesetzt sind, wodurch die Wiedergabe eines effektiven stereoakustischen Feldes ermöglicht wird.
Somit kann die Koeffizientengenauigkeit der Digitaltiefpaßfilter 31, 34 und 35 sichergestellt werden, indem der erste und der dritte Block mit einer Abtastfrequenz fs von 44,1 kHz arbeitet, während der zweite Block mit 2,75 kHz arbeitet, was einem 16-tel entspricht.
Die drei Multiplikationskoeffizienten a, b, und c der Tiefpaßdigitalfilter können wie folgt ausgedrückt werden:
a = ω&sub0; / (ω&sub0; + 2 fs)
b = ω&sub0; / (ω&sub0; + 2 fs)
c = (ω&sub0; - 2 fs) / (ω&sub0; + 2 fs)
ω&sub0; = 2 fs tan (π fc/fs)
wobei fs die Abtastfrequenz, fc die Abschneidefrequenz ist. Dementsprechend wird bei einem sehr niedrigen Tiefpaßbandfilter, ω&sub0; umso näher bei 0 liegen, je höher die Abtastfrequenz ist, da fc/fs sich 0 nähert.
Im Ergebnis wird es möglich, daß a = 0, b = 0, c = -1 wird, was in einer Erhöhung der effektiven Digitalanzahl der Koeffizienten resultiert. Um diesem Problem zu begegnen, würde ein Absenken der Abtastfrequenz fs den Wert von fc/fs erhöhen, wodurch eine Abnahme der effektiven Digitalzahl der Koeffizienten a, b und c zur Erhöhung der Koeffizientengenauigkeit ermöglicht wird.
Fig. 7 ist ein Kurvendiagramm, das ein erstes Beispiel für die Funktionswandlung entsprechend der Ausführungsform für den Fall der logarithmischen Wandlung der Eingabedaten zeigt. Eine Logarithmuskurve mit der X-Achse für die Eingabe und der Y-Achse für die gewandelten Daten ist dargestellt. Ausgehend vom Ursprung sind auf der X-Achse X1, X2, X3,... mit einem vorgegebenen Intervall festgelegt. Wenn die Ausgabedaten z.B. 16 Bits haben, werden X1, X2, X3,... mit einem Intervall dargestellt, das durch die oberen 4 Bits der Daten wiedergegeben ist.
Die den Eingabedaten entsprechenden Ausgabedaten von 0 bis X1 würden den Wert des Gradienten al einer Geraden haben, die gebildet ist, indem die Schnittstelle der X-Achse und der Kurve mit einem Punkt der Kurve entsprechend X1 und dem entsprechenden Y-Achsenabschnitt b1 verbunden wird. Die Ausgabedaten entsprechend den Eingabedaten von X1 bis X2 würden auch als Gradient den Wert a2 einer Kurve haben, die durch Verbinden von zwei Punkten auf der Kurve entsprechend X1 und X2 und durch den entsprechenden Y-Achsenabschnitt b2 gebildet ist. Auf die gleiche Art haben alle Ausgabedaten einen Gradienten ai und einen Y-Achsenabschnitt bi entsprechend ihren Eingabedaten Xi. Die Y-Achsen-Ausgabedaten werden so bestimmt, daß der Maximalwert Xmax der Eingabedaten und der Maximalwert Ymax der Ausgabedaten, die durch eine Anzahl Bits dargestellt werden, zueinander identisch werden.
Auch für die Eingabedaten unterhalb des Schnittpunkts der X-Achse und der Kurve ist die Berechnung beruhend auf ai und bi in dem Fall eines DSP zur Verarbeitung von Audiosignalen möglich. Die erhaltenen Daten für den Gradienten und den Y-Achsenabschnitt aus Fig. 7 werden in einem Speicher unter Verwendung entsprechender Eingaben 0, X1, X2, X3 als Adressen gespeichert. Zur logarithmischen Wandlung der Eingabedaten werden der Gradient und der Y-Achsensabchnitt durch die bezeichnete Adresse ausgelesen, wobei die festgelegte Zahl oberer Bits der Eingabedaten, nämlich die Zahl der zuoberst angeordneten Bits (im vorgenannten Fall 4 Bits) zur Unterteilung der X-Achse mit gleichmäßigen Intervallen verwendet werden. Zum Beispiel werden für den Fall von Eingabedaten zwischen X2 und X3 der Gradient a3 und der Y-Achsenabschnitt b3 von einer Adresse X2 erhalten. Indem Y = a3 Xin + b3 berechnet wird, können die umgewandelten Daten Y erhalten werden.
Fig. 8 zeigt einen Adressenplan, der ein Muster zum Speichern der Gradientendaten a und des Y-Achsenabschnitts b zeigt, wenn die X-Achse in 16 Stücken unterteilt ist. Fig. 8 (a) zeigt einen Fall, in dem die Gradientendaten a und die Y-Achsenabschnittdaten b in jeweiligen Adressenbereichen gespeichert sind. Die Gradientendaten a werden in den Adressen von "AA0000" bis "AA1111" gespeichert, während die Y-Achsenabschnittsdaten b in den Adressen von "BB0000" bis "BB1111" gespeichert sind. In diesem Fall wird auf die Gradientendaten a und die Y-Achsenabschnittdaten b mit den oberen Bits AA bzw. BB zugegriffen, wobei die oberen vier Bits der Eingabedaten als untere 4 Bits der Adressendaten verwendet werden.
Fig. 8 (b) zeigt den Fall, in dem die Gradientendaten a und die Y-Achsenabschnittdaten b abwechselnd in den Adressen zwischen "x00000" bis "x11111" gespeichert sind. In diesem Fall wird ein weniger wichtiges Bit den oberen vier Bits der Eingabedaten hinzugefügt, und die Gradientendaten a und die Y-Achsenabschnittsdaten b werden erhalten, wenn das weniger signifikante Bit gleich "0" bzw. "1" gesetzt ist.
Fig. 8 (c) zeigt einen Fall, in dem die Gradientendaten a und die Y-Achsenabschnittsdaten b in einer einzelnen Adresse gespeichert sind. In diesem Fall werden die Gradientendaten a und die Y-Achsenabschnittdaten b unter Verwendung der oberen vier Bits der Eingabedaten als untere vier Bits der Adressendaten erhalten.
Diese Daten sind in einem ROM 24a und 29a in Fig. 1 gespeichert. Bei dem Logarithmuswandler 24 werden die Daten a und b in dem ROM 24a durch den Berechnungsabschnitt 24b ausgelesen und der vorhergenannten Berechnungen zur logarithmischen Wandlung der Eingabedaten X in die Ausgabedaten Y verwendet. Währenddessen beim Invers-Logarithmuswandler 29 der Berechnungsabschnitt 29b eine hierzu inverse Berechnung durchführt, um die Daten invers-logarithmisch umzuwandeln.
Der Logarithmuswandler 24 führt die Logarithmuswandlung so durch, wie es in Fig. 7 gezeigt ist, und verwendet einen ROM, welcher die Gradientendaten a und die Y-Achsenabschnittdaten b nach dem in Fig. 8 (c) gezeigten Verfahren speichert.
Der Invers-Logarithmuswandler 29 führt die invers logarithmische Wandlung der Daten mit demselben Verfahren wie der Logarithmuswandler 24 durch und zeigt eine Invers-Logarithmuskurve bezüglich der Eingabedaten im Gegensatz zur Logarithmuskurve aus Fig. 7. Dieser Wandler 29 verwendet einen ROM, der die Gradientendaten a und die Schnittpunktdaten b bezüglich der Eingabedaten für die Invers-Logarithmuswandlung der Ausgaben EL', ER', EC' und ES' von einer Mehrzahl Entscheider 28 enthält, um so die Daten EL, ER, EC und ES zur Ausführung des Richtungsverstärkungsverfahrens zu erzeugen.
Fig. 9 zeigt ein Kurvendiagramm eines Beispiels einer zweiten Funktionswandlung für die Logarithmuswandlung der Eingabedaten. Eine Logaritmuskurve mit der X-Achse für die Eingabe und der Y-Achse für die gewandelten Daten ist gezeigt. Die X-Achse wird mit der Beziehung 2&sup0;, 2¹, 2², 2³, ... 2n (n = N - 1, N: Anzahl der Bits der Eingabedaten) von der Schnittstelle der Logarithmuskurve und der X-Achse als Ursprung abgetastet. Die Punkte auf der Kurve entsprechend allen abgetasteten Eingabedaten werden miteinander verbunden, um die Logarithmuskurve anzunähern. Die Werte des Gradienten al und des Y-Achsenabschnitts b1 der Geraden, die durch Verbindung der zwei Punkte auf der Kurve entsprechend 2&sup0; und 2¹ gebildet ist, werden als Ausgabedaten der Eingabe 2&sup0; genommen. Der Gradient a2 und der Y-Achsenabschnitt b2 der Geraden, die durch Verbindung der Punkte auf der Kurve entsprechend 2¹ und 2² geformt ist, werden als Ausgabedaten der Eingabe 2¹ genommen. Auf diese Art wird der Gradient an und der Y-Achsenabschnitt bn der jeweiligen Eingabe 2n als Ausgabedaten genommen. Die Ausgabedaten für die Y-Achse werden bestimmt, so daß der Maximalwert 2N der Eingabedaten gleich dem Maximalwert Vmax wird, der durch die Zahl der Bits der Ausgabedaten dargestellt wird, wenn die Eingabedaten N-Bits haben.
In Fig. 9 ist die Beziehung zwischen jedem Gradienten und dem Y-Achsenabschnitt bn wie folgt: a&sub0; = 2a&sub1; = 4a&sub2; -... = 2nan. Desweiteren können, da die Beziehung bn - bn-1 = = b&sub1; - b&sub0; = h (konstant) besteht, der jeweilige Gradient und der Y-Achsenabschnitt leicht berechnet werden, indem a0 und h gespeichert werden.
Die Gradientendaten und die Y-Achsenabschnittdaten, die in der Ausführungsform aus Fig. 9 erhalten werden, werden in einem Speicher bezüglich den Eingabedaten mit N - n - 1 als Adresse gespeichert. Im Fall von N = 16 Bits werden die Gradientendaten a&sub0; und die Y-Achsenabschnittsdaten entsprechend 2&sup0; in dem Speicherbereich der Adresse 15, die Gradientendaten a&sub1; und die Y-Achsenabschnittspunktdaten b&sub1; entsprechend 2¹ in dem Speicherbereich der Adresse 14 gespeichert, und die Gradientendaten a&sub1;&sub5; und die Y-Achsensabschnittsdaten b&sub1;&sub5; entsprechend 2¹&sup5; werden in dem Speicherbereich der Adresse 0 gespeichert. Somit werden gespeicherte Gradientendaten und Y-Achsenabschnittsdaten entsprechend dem Flußdiagramm aus Fig. 11 entnommen. Zunächst wird untersucht, bei welcher Bitreihenfolge von dem signifikantesten Bit der Eingabedaten die "1" vorliegt. Wenn das signifikanteste Bit der Eingabedaten gleich "0" ist, wird die Zählnummer des Zählers um 1 erhöht, und die Eingabedaten werden um 1 Bit in Richtung der oberen Bits verschoben. Dann wird erneut bestimmt, ob das signifikanteste Bit gleich "1" ist. Wenn es gleich "1" ist, bedeutet dies, daß die Eingabedaten gleich 2¹&sup4; + 2i (i ist kleiner als 14) sind, und die bezüglichen Daten sind die Gradientendaten a¹&sup4; und der Y-Achsenabschnitt b¹&sup4; entsprechend 2¹&sup4;. Dementsprechend wird auf die Adresse zugegriffen. Mit anderen Worten kann die Zähinummer des Zählers als Adressendaten verwendet werden.
Diese Daten werden in dem ROM 24a und dem ROM 29a aus Fig. 1A und 1B gespeichert. Bei dem Logarithmuswandler 24 werden die Daten a und b in dem ROM 24a durch den Berechnungsabschnitt 24b ausgelesen, um für die vorgenannte Berechnung der logarithmischen Wandlung der Eingabedaten X in die Ausgabedaten Y zu dienen. Andererseits wird in dem Invers-Logarithmuswandler 29 eine ähnliche Berechnung invers durchgeführt.
Bei der gezeigten Ausführungsform führt der Logarithmuswandler 24 die logarithmische Wandlung entsprechend dem unter Bezug auf Fig. 9 beschriebenen Verfahren durch, wobei er einen ROM zum Speichern der Gradientendaten a und der Y- Achsenabschnittsdaten b verwendet.
Der Invers-Logarithmuswandler 29 führt die invers-logarithmische Wandlung entsprechend dem gleichen Verfahren durch wie die logarithmische Wandlung, wie sie von dem Logarithmuswandler 24 durchgeführt wurde, aber er zeigt eine Invers-Logarithmuskurve im Gegensatz zu der Logarithmuskurve, die in Fig. 9 gezeigt ist, und verwendet einen ROM zum Speichern von den Gradientendaten a und von den Y-Achsenabschnittdaten b. Er wandelt invers die Ausgaben EL', ER', EC' und ES' zur Erzeugung von Daten EL, ER, EC und ES zur Richtungsverstärkung.
Als nächstes zeigt Fig. 10 den optimalen DSP zur Verwirklichung der Audiosignalvorrichtung für Richtungsverstärkung aus den Figuren 1A und 1B. Dieses DSP-System ist auf einem einzelnen Halbleiterchipelement für die Audiosignalverarbeitung ausgebildet und enthält: ein Paar Datenbusse 51; Digitaiprozessoren 52, 53, die mit den jeweiligen Datenbussen 51 verbunden sind; eine Dateneingabe/-ausgabeschaltung 54, die mit den Datenbussen 51 verbunden ist; eine Schnittstellenschaltung 55; ein Datenaustauschregister 57; ein Speichersteuerregister 58; eine Bedingungsaufteilungssteuerschaltung 59; und eine Steuerschaltung 60 zum Steuern des Betriebs der vorgenannten Komponenten.
Der Bus 51 besteht aus 24 Bits (je acht Bit mal 3). Die Dateneingabe/Ausgabeschaltung 54 empfängt die linken und rechten Kanalabtastdaten mit 16 Bits, die seriell dem Eingabeanschluß IN eingegeben werden, überträgt die rechten Kanaldaten und die linken Kanaldaten an den Datenbus BUS1 bzw. BUS2 und empfängt die verarbeiteten Daten über den Datenbus BUS1 und BUS2 und gibt seriell diese über den Ausgabeanschluß OUT aus.
Die Datenverarbeitungsschaltung 52 ist für die Verarbeitung der rechten Kanaldaten vorgesehen, während die Kanaldatenverarbeitungsschaltung 53 für die Verarbeitung der linken Kanaldaten vorgesehen ist, wobei beide identisch aufgebaut sind. Diese Datenverarbeitungsschaltungen 52, 53 enthalten nämlich: einen Daten-RAM 61 (Random Access Memory - Freizugriffsspeicher); einen Konstanten-RAM 62; einen Konstanten- ROM 63; einen Adressenzeiger 64, 65, 66; einen Multiplizierer (MUL) 67; einen ALU 64; einen Akkumulator (ACC) 69; und temporäre Register (TMP 1 - TMP 8) 70. Der Daten RAM 61, der mit dem Datenbus 51 der Dateneingabe des Multiplizierers 67 verbunden ist, hat eine Kapazität von 24 Bits mal 128 zum Speichern der Daten vor und nach dem Verarbeiten, die von der Dateneingabe/Ausgabeschaltung 54 zugeführt werden. Der Konstanten-RAM 62 hat eine Kapazität von 16 Bit mal 256 zum Speichern z.B. der Konstante des Digitalfilters, die von der Schnittstellenschaltung 55 zugeführt werden, und ist mit dem Datenbus 51, der Eingabe des Multiplizierers 67 und der Eingabe der ALU 68 verbunden. Der Konstanten-ROM 63 hat eine Kapazität von 24 Bit mal 256 zum festen Speichern der festen Mulitplikationskonstante des Digitalfilters und der Datentabelle der Logarithmus- und Tnvers-Logarithmuswandlung, und ist mit dem Datenbus 51 und der Dateneingabe des Multiplizierers 67 verbunden.
Der Adressenzeiger 64 ist aus 8 Bit zum Bezeichnen der Adresse des Daten-RAM 61 zusammengesetzt und wird durch den Mikrocode INC1 und DEC1 gesteuert. Desweiteren hat der Adressenzeiger 65 eine Kapazität von 10 Bit zum Bezeichnen der Adresse des Konstanten-RAM 62 und wird durch den Mikrocode INC2 gesteuert, der von der Steuervorrichtung 60 ausgegeben wird. Der Adressenzeiger 66 hat eine Kapazität von 8 Bit zum Bezeichnen der Adresse des Konstanten-ROM 63 und wird durch den Mikrocode DEC gesteuert, der von der Steuervorrichtung 60 ausgegeben wird.
Der Multiplizierer 67 führt die Multiplikation mit 24 Bit x 18 Bit durch. Sein Eingang A entspricht 24 Bit und der Eingang B 16 Bit. Das Multiplikationsprodukt wird einen Takt danach bestimmt. Je eine Eingabeauswahlschaltung MPXA und MPXB ist mit dem Eingang A und dem Eingang 3 des Multiplizierers 67 verbunden. Die Eingabeauswahlsschaltung MPXA wählt den Datenbus 51 durch den Mikrocode A-BUS und wählt den Daten-RAM 61 mit dem Mikrocode A-DRAM, die von der Steuervorrichtung 60 ausgegeben werden, und liefert diese an den Eingang A. Die Eingabeauswahlschaltung MPXB wählt den Datenbus 51 beim Mikrocode B-Bus, wählt den Konstanten- RAM 62 beim Mikrocode B-RAM und wählt den Konstanten-ROM 63 beim Mikrocode B-CROM und liefert dieses an den Eingang 3. Das Multiplikationsprodukt wird mit 32 Bit ausgegeben.
Die ALU 68 ist eine Rechenvorrichtung mit einer Kapazität von 32 Bit und addiert die 32-Bit-Produkte, die ihrem einen Eingang zugeführt werden, zu den 32-Bitdaten des ACC 69, die dem anderen Eingang mit dem Mikrocode ADD zugeführt werden, und das Ergebnis wird an den ACC 98 übertragen. Unter den 32 Bit des ACC 69 sind die oberen 24 Bit mit dem Datenbus 51 und die unteren 8 Bit mit den unteren 8 Bit des temporären Registers 70 über den Unterbus 71 verbunden. Das temporäre Register 70 besteht aus den 32-Bit-Registern TMP1, TMP2,... TMP3 und speichert bis zu 8 Einheiten der 32-Bitdaten, wobei die oberen 24 Bit mit dem Datenbus 51 verbunden sind. Über den Datenbus 51 und den Unterbus 71 werden die 32 Bitdaten zwischen dem temporären Register 70 und dem ACC 69 übertragen.
Die Steuervorrichtung 60 steuert die Teuschaltungen in Übereinstimmung mit der im Voraus programmierten Schrittfolge und ist auch in der Lage, jede der Teilschaltungen des Datenprozessors 52, 53 - alle gleichzeitig oder einzeln - zu steuern. Die Steuervorrichtung 60 enthält den Programm-ROM oder -RAM und gibt die folgenden Signale aus, wobei die aus dem Programm-ROM ausgelesenen Programme ausgeführt werden: INC1, INC2, DC1, CLEAR3, DEC3 zur Steuerung der Adressenzeiger 64, 65, 66; A-BUS, A-DRAM< , B-BUS, B- CRAM, B-CROM zur Steuerung der Eingabeauswahlschaltungen MPXA, MPXB; ADD, THR, MD zur Steuerung der ALU 68, CHG zur Steuerung des Datenaustauschregisters 57; OVER; SIFR, CAFR, BOFR zur Steuerung der Bedingung der Aufteilungssteuerschaltung 59; MDDC zur Steuerung des Speichersteuerregisters 58.
Die Schnittstellenschaltung 55 führt die Datenübertragungiempfang zwischen dem DSP-System und einer externen Vorrichtung, z.B. einen Mikrocomputer (nicht gezeigt) durch.
Die externe Speicherschnittstellenschaltung 56 führt Adressenbestimmungen und Datenübertragung/Empfang zu/von einen Speicher durch, der extern mit dem DSP-System verbunden ist.
Das Datenaustauschregister 57 enthält ein 24-Bit-R-L-Register 57a zum Halten der Daten, die von dem Datenbus 51 übertragen werden, und um diese an den Daten-Bus 2 auszugeben, und ein 24-Bit-L-R-Register 57b zum Halten der zu dem Daten-Bus 2 übertragenen Daten und gibt deren Ausgabe an den Daten-Bus 1 aus. Beim Ausführen des Austausch-Befehls, werden das Datenhalten und Ausgeben während eines Befehlszyklus durch das Steuersignal CHG, das von der Steuervorrichtung 62 sowohl an das R-L-Register 57a als auch an das L-R-57b geliefert wird, gleichzeitig ausgeführt. Dementsprechend ist es möglich, die rechten Kanaldigitaldaten an die linken Kanaldigitaldaten gegeneinander auszutauschen, die Daten des Gegenkanals mit einem bestimmten Koeffizienten jeweils zu multiplizieren und diese von den eigenen Digitaldaten zu subtrahieren bzw. hinzuzuaddieren.
Die Bedingungsaufteilungssteuerschaltung 59 wählt das Signal, das ausgegeben wird, wenn die digital verarbeitete Ausgabe der ALU 68 in dem Digitalprozessor 52, 53 in einem bestimmten Zustand kommt, beruhend auf den Daten, die von dem Daten-Bus 2 angelegt werden, und erzeugt ein Sprungsteuersignal JMP.
Wenn der in Fig. 10 gezeigte DSP zur Verkörperung der Signalverarbeitungsvorrichtung angewendet wird, die in den Figuren 1A und 1B gezeigt ist, kann jeder der Digitalprozessoren 52, 53 für die jeweilige Verarbeitung gleichzeitig zuständig sein. Das Digitalbandpaßfilter 14 zum Filtern der linken Kanaldigitaldaten und der rechten Kanaldigitaldaten ist nämlich unabhängig an jedem der Digitalprozessoren 52, 53 ausgebildet. Die Ausgaben werden an jeden der Digitalprozessoren 52, 53 über das Datenaustauschregister 57 des DSP übertragen. Anschließend werden die Verfahren für die linken und rechten Kanäle im wesentlichen in dem Digitalprozessor 52 durchgeführt, während die Verarbeitung für den Mittelkanal und den Umgebungskanal in dem Digitalprozessor 53 ausgeführt wird.
Auch beim Zusammensetzen der verschiedenen Digitalfilter, die in den Figuren 2 bis 5 gezeigt sind, wird bei jedem der Digitalprozessoren 52, 53 die Multiplikation der Koeffizienten in dem Multiplizierer 67 durchgeführt, während die Addition und die Subtraktion in dem Mehrfach-ALU 68 ausgeführt wird. Die Digitaldaten, die dem Filter zugeführt werden, werden nämlich an den Eingang A des Multiplizierers angelegt, wobei der Eingang 3 mit einem Filterkoeffizient multipliziert wird, der von dem Konstanten-ROM ausgelesen wird, und desweiteren werden die Daten der vorangehenden Abtastperiode von dem Daten-RAM 61 mit der Filterkonstante des Konstanten-ROM 63 multipliziert. Die Multiplikationsprodukte, die vom Multiplizierer 67 ausgegeben werden, werden für das Additionsverfahren in der ALU 68 und in dem ACC 69 wiederholt verwendet, wodurch ein effektives Filtern gewährleistet ist.
Desweiteren detektiert die Absolutwertberechnungs schaltung 32 des Allwellen-Gleichrichters 18 und die Absolutwertberechnungsschaltung 37 der Mehrzahl Entscheidungsvorrichtungen 28 die signifikantesten Bits in der ALU 68 und berechnet die komplementären Daten in Abhängigkeit des sich ergebenden Bit. Der Pegeldetektor 32 und das AND-Gate 33 vergleichen die Ausgabe des Multiplizierers 67, die die Ausgabe des Digitaltiefpaßfilters 31 ist, mit einem vorgegebenen Wert in der ALU 68. Die Bedingungsaufteilungssteuerschaltung 59 erzeugt in Abhängigkeit von dem Vergleichsergebnis ein JMP-Steuersignal, um das Verfahren des Digitaltiefpaßfilters 34 durch das Programm an der Sprungposition freizugeben. Der Logarithmuswandler 34 und der Invers-Logarithmuswandler 29 weisen den Konstanten-ROM 63 eines Digitalprozessors an, die Logarithmuswandlungstabelle zu speichern, und weisen den Konstanten-ROM 63 des anderen Digitalprozessors an, die Invers-Logarithmuswandlungstabelle zu speichern, wobei sie gegenseitig auf den jeweils anderen Konstanten-ROM 68 zugreifen. Alternativ dazu ist es auch möglich, die Logarithmuswandlungstabelle und die Invers- Logarithmuswandlungstabelle in dem Programm-ROM der Steuervorrichtung 60 zu speichern, auf die dann zugegriffen wird.
Um den ersten Block 11 und den dritten Block 13 in den Figuren 1A und 1B mit der Abtastfrequenz fs = 44,1 kHz bei jedem Empfang der linken und rechten Daten Lin und Rin zu betreiben, sind die Programme zum Durchführen der Prozesse des ersten Blocks 11 und des dritten Blocks 13 beendet, wenn die nächsten Daten zugeführt werden. Um währenddessen den zweiten Block 12 mit einer Frequenz von 1/16-tel der Abtastfrequenz fs zu betreiben, wird das Programm für das Verfahren des zweiten Blocks 12 gleichmäßig in 16 Stücke aufgeteilt, von denen jedes in jeder Abtastperiode vor oder nach Ausführen der Programme für die dritten und vierten Blöcke ausgeführt wird. Zu diesem Zeitpunkt muß das Verfahrensergebnis an den Daten-RAM 61 zur Verwendung in der nächsten Abtastperiode zugeführt sein.
Somit kann entsprechend dem in Fig. 10 gezeigten DSP ein einziges Programm beide Datenprozessoren 52, 53 steuern, wobei die Zahl der Programmschritte verringert werden kann, wodurch es möglich wird, leicht die Audiosignalverarbeitungsvorrichtung zur Richtungsverstärkung zu verwirklichen, wie es in den Figuren 1A und 1B gezeigt ist.
Wie vorangehend erwähnt wurde, enthält erfindungsgemäß die Audiosignalverarbeitungsvorrichtung zwei verschiedene Blöcke, einen der mit einem Abtastzyklus der A/D-gewandelten Daten arbeitet, und einen weiteren, der mit einer um das N-fache erhöhten Abtastperiode arbeitet. Demzufolge kann die Zahl der Bits des Digitalfilterkoeffizienten verringert werden, um so die Berechnung mit höherer Genauigkeit zu ermöglichen. Desweiteren wird das Verfahren für den mit der um das N-fache erhöhten Abtastperiode arbeitenden Block gleichmäßig in ein N-tel unterteilt, wodurch die Zahl der zu verarbeitenden Schritte während einer Abtastperiode verringert wird, um den Durchsatz zu erhöhen.
Als nächstes wird das erste Wandlungsverfahren, das in Fig. 7 gezeigt ist, speziell beschrieben. Wenn die zu wandelnden Daten X1 erzeugt werden, werden die oberen vier Bits in den Adressenzeiger 66 gesetzt, und die Gradientendaten a und die Y-Achsenabsschnittsdaten b, die an der gleichen Adresse gespeichert sind, werden aus dem Konstanten-ROM 63 ausgelesen. Die ausgelesenen Daten werden dann an die ALU 68 geleitet, welche die Daten herabschiebt, um nur die Gradientendaten a der oberen vier Bits übrigzulassen Diese linken Gradientendaten a werden dem Eingang B des Multiplizierers 67 über den ACC 69 zugeführt, während die Daten X1, die in dem Daten-RAM 61 gehalten werden, dem Eingang A zugeführt werden, und dann wird die Multiplikationsberechnung gestartet. Während der Multiplizierer 67 die Multiplikation ausführt, werden die Gradientendaten a und die Y-Achsenabschnittsdaten b von dem Konstanten-ROM 63 durch die in dem Adressenzeiger 66 gesetzten Daten ausgelesen, die dem ALU 68 zugeführt werden. Die Gradientendaten a der oberen vier Bits werden durch die Maskierungsfunktion der ALU 68 maskiert, so daß nur die Y-Achsenabschnittsdaten b der unteren vier Bits in dem ACC 69 bleiben. Dann werden die Multiplikationsprodukte des Multiplizierers 67, nämlich (a X1) und die Y-Achsenabschnittdaten b, die in dem ACC 69 gehalten sind, in der ALU 68 addiert, um die gewandelten Daten Y = a X1 + b zu erzeugen.
Somit wird durch Speichern der Gradientendaten a und der Y- Achsenabschnittdaten b in dem Konstanten-ROM 63 die Berechnung Y = a X1 + b in einem beachtlich verkürzten Schritt ermöglicht. Desweiteren wird, da die für die Wandlung benötigten Datenmenge gering ist, nur ein Teil des Konstanten- ROM 63 verwendet, ohne daß die anderen zu speichernden Daten der Filterkoeffizienten geopfert werden müßten.
Somit kann erfindungsgemäß die in dem Speicher gespeicherte Datenmenge, welche als Tabelle für die Datenwandlung benutzt wird, verringert werden, und die auf den aus dem Speicher ausgelesenen Daten beruhende Rechnung kann vereinfacht werden. Dementsprechend wird die Hochgeschwindigkeitsdatenwandlung mit verringerter Anzahl von Programmschritten verwirklicht. Desweiteren kann der Umwandlungsfehler minimiert werden, wodurch eine digitale Verarbeitung mit hoher Genauigkeit geschaffen wird.
Zusätzlich kann, da die auf dem DSP angelegte Verarbeitungslast beachtlich erleichtert ist, die Audiosignalverarbeitungsvorrichtung für die Richtungsverstärkung, die herkömmlicherweise mit einem analogen Verfahren durchgeführt wurde, mit hoher Genauigkeit durch das digitale Verfahren beachtlich vereinfacht werden.
Als nächstes wird das zweite in Fig. 9 gezeigte Wandlungsverfahren speziell unter Bezug auf das Flußdiagramm aus Fig. 11 beschrieben. Wenn die zu wandelnden Daten X1 erzeugt werden, werden die Adressendaten, die den Gradienten und den Y-Achsenabschnitt entsprechend der Eingabedaten 2 speichern, in dem Adressenzeiger 66 gesetzt. Die Daten X1 werden der ALU 68 eingegeben, um zu entscheiden, ob das signifikanteste Bit gleich "1" ist. Wenn das Ergebnis zustimmend ist, d.h. gleich "1", liest der Adressenzeiger 66 die Gradientendaten als und die Y-Achsenabschnittsdaten bis aus, die an der Adresse des Konstanten-ROM 63 gespeichert sind. Wenn das Ergebnis negativ ist, d.h. gleich "0", wird der Adressenzeiger 66 erhöht, und die Daten X1 in der ALU 68 werden in die obere Bitrichtung um ein Bit verschoben, und dann wird die Bestimmung des signifikantesten Bits erneut ausgeführt. Auf diese Art wird der gleiche Vorgang wiederholt, bis das signifikanteste Bit als "1" bestimmt wurde. Somit wird der Adressenzeiger 66 gleich den Adressendaten zum Speichern der Daten entsprechend den Eingabedaten. Die von dem Adressenzeiger 66 ausgelesenen Daten werden der ALU 68 eingegeben, welche die Daten nach unten verschiebt, um nur die Gradientendaten a der oberen Bits übrig zu lassen. Diese linken Gradientendaten a und die Daten X1, die in dem Daten-RAM 61 gehalten sind, werden jeweils dem Eingang A und dem Eingang B des Multiplizierers 67 zugeführt. Der Multiplizierer 67 beginnt dann mit der Multiplikation. Währenddessen werden die Gradientendaten a und die Y-Achsenabschnittdaten b durch den Datensatz in dem Adressenzeiger aus dem Konstanten-ROM 63 ausgelesen, um der ALU 68 eingegeben zu werden. Die Gradientendaten a der oberen Bits werden durch die Maskierungsfunktion der ALU 68 maskiert, um nur die Y-Achsenabschnittsdaten b der unteren Bits in dem ACC 69 zu behalten. Das Multiplikationsergebnis, das vorn Nultiplizierer 67 zugeführt wird, d.h. (a X1) und die Y-Achsenabschnittsdaten b, die in dem ACC 69 gehalten sind, werden durch die ALU 68 miteinander addiert, um die gewandelten Daten Y = a X1 + b zu liefern.
Somit wird durch Speichern der Gradientendaten a und der Y- Achsensabschnittsdaten b in dem Konstanten-ROM 63 die Berechnung Y = a X1 + b in einem beachtlich verkürzten Schritt möglich. Desweiteren wird, da die für die Wandlung benötigte Datenmenge klein ist, nur ein Teil des Konstanten-ROM 63 verwendet, ohne die anderen Daten der Filterkoeffizienten usw., die zu speichern sind, zu opfern.
Wie vorangehend erwähnt wurde, kann erfindungsgemäß die Datenmenge, die in dem als Tabelle für die Datenwandlung zu verwendenden Speicher gespeichert sind, verringert werden, und die Berechnung beruhend auf den aus dem Speicher ausgelesenen Daten kann vereinfacht werden. Dementsprechend wird die Hochgeschwindigkeitsdatenwandlung mit verringerter Anzahl von Programmschritten verwirklicht. Desweiteren kann der Wandlungsfehler minimiert werden, wodurch eine digitale Verarbeitung mit hoher Genauigkeit geschaffen wird.
Zusätzlich kann, da die an den DSP angelegte Bearbeitungslast beachtlich erleichtert werden kann, die Audiosignalverarbeitungsvorrichtung zur Richtungsverstärkung, die gewöhnlich durch das analoge Verfahren durchgeführt wird, mit hoher Genauigkeit durch das digitale Verfahren leicht verwirklicht werden.

Claims

1. Gerät zur Verarbeitung eines Audiosignals mit richtungsabhängiger Verstärkung, in dem weitere Kanäle neben den bestehenden linken und rechten Kanälen in einer Stereowidergabeausrüstung erzeugt werden, wobei das Gerät enthält:

a) einen ersten Block (11) zur Ausgabe vollaus- bzw. gleichgerichteter Signale mit: Mitteln (15) zum Hinzufügen eines Eingabesignals eines linken Kanals (Lin) zu einem Eingabesignal eines rechten Kanals (Rin), um ein Signal eines Mittelkanals zu erzeugen; Mitteln (16) zum Abziehen des Eingabesignals des rechten Kanals (Rin) von dem Eingabesignal des linken Kanals (Lin)- oder umgekehrt - zur Erzeugung eines Umgebungssignals; Mitteln (18) zum vollen Ausrichten des Eingabesignales des linken Kanals (Lin), des Eingabesignals des rechten Kanals (Rin), des Signals des Mittelkanals und des Signals des Umgebungskanals;

b) einen zweiten Block (12) mit einem Koeffizientenerzeugungsmittel (30) zur Erzeugung einer Mehrzahl Koeffizienten (LL, LR, CL, LR, RR, RL, SL, SR) aus Steuersignalen (EL, ER, EC, ES), die von dem vollausgerichteten Signal für den rechten Kanal (RE), dem vollausgerichteten Signal für den linken Kanal (Le), dem vollausgerichteten Signal für den Mittelkanal (Ce) und dem vollaüsgerichteten Signal für den Umgebungskanal (Se) abgeleitet wurden, und

c) einen dritten Block (13), der das Eingabesignal des linken Kanals (Lin) und das Eingabesignal des rechten Kanals (Rin) empfängt; wobei der dritte Block (13) eine Mehrzahl Multipliziermittel (43, 44) zum Multiplizieren des Eingabesignals des linken Kanals (Lin) und des Eingabesignals des rechten Kanals (Rin) mit der Mehrzahl der Koeffizienten (LL, LR, CL, CR, RR, RL, SL, SR), die in dem zweiten Block erzeugt wurden, und ein Ausgabesignalerzeugermittel (45, 50) enthält, welches die jeweiligen Ausgaben der Mehrzahl Multipliziermittel (43, 44) empfängt und ein Ausgabesignal für den linken Kanal (Lout), ein Ausgabesignal für den rechten Kanal (Rout), ein Ausgabesignal für den Mittelkanal (Cout) und ein Ausgabesignal für den Umgebungskanal (Sout) erzeugt;

dadurch gekennzeichnet, daß

das Signal des Mittelkanals, das Umgebungssignal, das Eingabesignal des linken Kanals (Lin) und das Eingabesignal des rechten Kanals (Rin) Digitalsignale sind;

daß sowohl das Eingabesignal des linken Kanals (Lin) als auch das Eingabesignal des rechten Kanals (Rin) mit einer vorgegebenen Abtastperiode eingegeben werden, und

daß der zweite Block die Koeffizienten mit einer Periode erzeugt, die gegenüber der Abtastperiode des ersten Blocks um ein gegebenes Vielfaches vergrößert ist.

2. Gerät nach Anspruch 1,

bei dem der erste Block (11) zumindest enthält:

a) ein erstes Addiermittel (5) zum Addieren des Digital- Eingabesignals des linken Kanals (Lin) zu dem Digital-Eingabesignal des rechten Kanals (Rin) zur Erzeugung eines Digitalsignals des Mittelkanals (C);

b) ein erstes Subtraktionsmittel (16), um das Digital-Eingabesignal des linken Kanals (Rin) von dem Digital-Eingabesignal des rechten Kanals (Rin)- oder umgekehrt - abzuziehen, um ein Digitalsignal des Umgebungskanals (S) zu erzeugen;

c) ein erstes Ausrichtungsmittel (18) zur Berechnung eines Absolutwerts des Digital-Eingabesignals des linken Kanals (Rin)

d) ein zweites Ausrichtungsmittel (18) zur Berechnung eines Absolutwerts des Digital-Eingabesignals des rechten Kanals (Rin)

e) ein drittes Ausrichtungsmittel (18) zur Berechnung eines Absolutwerts des Digitalsignals des Mittelkanals (C);

f) ein viertes Ausrichtungsmittel (18) zur Berechnung eines Absolutwerts des Digitalsignals des Umgebungskanals (S).

3. Gerät nach Anspruch 2, bei dem der erste Block (11) außerdem enthält:

a) ein erstes Digitalbandpaßfiltermittel (14) zur Ausschaltung unnötiger Frequenzkomponenten aus dem Digital-Eingabesignal des linken Kanals (Lin), welches dem ersten Addiermittel (15) und dem ersten Subtraktionsmittel (16) eingegeben wird, um so ein linkes Digital-Eingabesignal (L) zu schaffen;

b) ein zweites Digitalbandpaßfiltermittel (14) zur Ausschaltung unnotiger Frequenzkomponenten des Digital-Eingabesignals des rechten Kanals (Rin), welches dem ersten Addiermittel (15) und dem ersten Subtraktionsmittel (16) eingegeben wird, um so ein rechtes Digital-Eingabesignal (R) zu schaffen.

4. Gerät nach Anspruch 2,

bei dem der zweite Block (12) zumindest enthält:

a) ein erstes Funktionswandlermittel (24) zum Durchführen einer Funktionswandlung bezüglich des Absolutwertes des linken Digital-Eingabesignals (L) 1 welches von dem ersten Ausrichtungsmittel (18) ausgegeben wird, um es als Digitalsignal (Le) auszugeben;

b) ein zweites Funktionswandlermittel (24) zum Durchführen einer Funktionswandlung bezüglich des Absolutwertes des rechten Digital-Eingabesignals (R), das von dem zweiten Ausrichtungsmittel (18) ausgegeben wird, um ein Digitalsignal (Re) auszugeben;

c) ein drittes Funktionswandlermittel (24) zur Durchführung einer Funktionswandlung bezüglich des Absolutwertes des Digitalsignals des Mittelkanals (C), das von dem dritten Ausrichtungsmittel (18) ausgegeben wird, um ein Digitalsignal (Ce) auszugeben;

d) ein viertes Funktionswandlermittel (24) zum Durchführen einer Funktionswandlung bezüglich des Absolutwertes des Digitalsignals des Umgebungskanals (S) 1 das von dem vierten Ausrichtungsmittel (18) ausgegeben wird, um ein Digitalsignal (Se) auszugeben;

e) ein zweites Subtraktionsmittel (25) zur Subtraktion des Digitalsignals (Re) des zweiten Funktionswandlermittels von dem Digitalsignal (Le) des ersten Funktionswandlermittels zur Ausgabe eines ersten Pegeldifferenzsignals (Le - Re);

f) ein drittes Subtraktionsmittel (25) zur Subtraktion des Digitalsignals (Se) des vierten Funktionswandlermittels von dem Digitalsignal (Ce) des dritten Funktionswandlermittels zur Ausgabe eines zweiten Pegeldifferenzsignals (Ce-Se);

g) ein erstes Digitaltiefpaßfiltermittel zur Integration der ersten und zweiten Pegeldifferenzsignale (Le-Re; Ce- Se);

h) ein Pegeldetektormittel (26) zur Detektion der Pegel der ersten und zweiten Pegeldifferenzsignale (Le-Re; Ce-Se) beruhend auf dem integrierten Wert in dem Digitaltiefpaßfiltermittel;

i) ein zweites Digitaltiefpaßfiltermittel (27) mit einer Zeitkonstante, die entsprechend der Ausgabe des ersten Pegeldetektormittels (26) geschaltet wird, und das ein Signal (ELR) von dem ersten zugeführten Pegeldifferenzsignal (Le- Re) ausgibt;

j) ein drittes Digitaltiefpaßfiltermittel (27) mit einer Zeitkonstante, die entsprechend der Ausgabe des Pegeldetektormittels (26) geschaltet wird, und das ein Signal (ESC) vom zugeführten zweiten Pegeldifferenzsignal (Ce-Se) ausgibt;

k) ein Polaritätsentscheidungsmittel (28) zur Diskrimination der Ausgabesignale (ELR, ECS) der zweiten und dritten Tiefpaßfiltermittel entsprechend ihrer Polarität;

l) einem Invers-Funktionswandlermittel (29) zur inversen Umwandlung der Ausgabe des Polaritätsentscheidungsmittels (28); wobei "m) das Koeffizientenerzeugungsmittel (30) eine Mehrzahl von Koeffizienten beruhend auf der Ausgabe des Invers-Funktionswandlermittels (29) erzeugt.

5. Gerät nach Anspruch 4,

bei dem das erste bis vierte Funktionswandlermittel (24) ein Logarithmus-Wandler und das Invers-Funktionswandlermittel (29) ein Invers-Logarithmus-Wandler ist.

6. Gerät nach Anspruch 2,

bei dem jedes der ersten bis vierten Ausrichtungsmittel (18) ein Digitaltiefpaßfiltermittel enthält, das als Integrator für die volle Ausrichtung dient und eine Abschneidefrequenz von wenigstens 14 Hz hat, um die Interferenz der Abtastfrequenz von dem zweiten Block (12) zu vermeiden.

7. Gerät nach Anspruch 5,

bei dem jedes der Logarithmus-Wandlermittel (24) enthält:

a) einen Nur-Lesespeicher (ROM 24a), welcher an die logarithmische Funktionskurve angenäherte Daten enthält, um eine Variable (Y) zu erhalten, welche die den Eingabedaten entsprechenden Ausgabedaten darstellt, wobei der ROM eine Variable (X) unterteilt, welche an die Eingabedaten darstellt, in (X1, X2,.3.... Xn), welche die Logarithmusfunktionskurve angenähert sind, unter Verwendung einer Gruppe von Geraden (Y=an X+bn), die durch Verbindung von zwei benachbarten Punkten (Xn, Yn) und (Xn+1, Yn+1) auf der Logarithmusfunktionskurve entsprechend den unterteilten Variablen (X1, X2,......Xn) gebildet werden, wobei n eine ganze Zahl und a und b Koeffizienten darstellen;

b) ein Berechnungsmittel (24b) zur Berechnung der logarithmisch gewandelten Werte der Digitaldaten (L, R, C und S) welche selektiv von dem ersten Block (11) für jede N'te Periode der vorgegebenen Abtastperiode beruhend auf den angenäherten, in dem ROM (24a) enthaltenen Daten der Logarithmuskurve eingegeben werden, wobei das Berechnungsmittel enthält:

i) ein Mittel zum Auslesen von al, a2, a3,...an und b1, b2, b3,...bn aus dem ROM entsprechend den Digitalsignalen (L, R, C und S), welche von dem ersten Block (11) zugeführt werden als Werte der Variablen (X); und

ii) ein Mittel zur Erzeugung logarithmisch gewandelter Digitaldaten (Le, Re, Ce und Se) durch Ausführen der Gleichung (Y=an, X+bn) beruhend auf den aus dem ROM (24a) ausgelesenen Daten.

8. Gerät nach Anspruch 5,

bei dem jeder der Invers-Logarithmus-Wandler (29) enthält:

a) einen ROM (29a), welcher Daten enthält, die an die inverse Logarithmusfunktionskurve angenähert sind, um eine Variable Y zu erhalten, welche die Ausgabedaten entsprechend den Eingabedaten darstellt, wobei

der ROM (29a) eine Variable (X) 1 welche die Eingabedaten darstellt, in (X1, X2, X3,...Xn) unterteilt, welche an die inverse Logarithmusfunktionskurve angenähert sind, unter Verwendung einer Gruppe von Geraden (Y=an, X+bn), welche durch Verbindung zweier benachbarter Punkte (Xn, Yn) und (Xn+l, Yn+l) auf der inversen Logarithmusfunktionskurve entsprechend den unterteilten Variablen (X1, X2, X3,...Xn) gebildet werden, wobei n eine ganze Zahl und ein a und b Koeffizienten darstellen;

wobei der ROM (29a) Daten für (al) und (bl) enthält entsprechend dem Bereich (X1-X2); für (a2) und (b2) entsprechend dem Bereich (X2-X3); für (a3) und (b3) entsprechend dem Bereich (X3-X4);...für (an) und (bn) entsprechend dem Bereich (Xn-Xn+1); und

b) ein Berechnungsmittel (29b) zur Berechnung der inversen logarithmisch gewandelten Werte der Digitaldaten, die von dem Polaritätsentscheidungsmittel zugeführt werden, beruhend auf den angenäherten Daten der inversen Logarithmuskurve, welche von dem ROM erhalten wurden, wobei das Berechnungsrnittel enthält:

i) ein Mittel zum Auslesen von (al, a2, a3.. an) und (b1, b2, b3,...bn) aus dem ROM (29a) entsprechend den Digitaldaten, die von dem Polaritätsentscheidungsmittel zugeführt werden, als Werte für die Variable (X); und

ii) ein Mittel zur Erzeugung der invers logarithmisch gewandelten Digitaldaten durch Ausführen einer Gleichung von Y=an, X+bn beruhend auf den aus dem ROM (29a) ausgelesenen Daten.

9. Gerät nach Anspruch 7 oder 8,

bei dem der Parameter n zur Festlegung des Bereichs (Xn- Xn+1) in dem ROM beruhend auf Basis 2 bestimmt wird (n=1, 2,...N)

10. Gerät nach Anspruch 9,

bei dem die Daten (al, a2, a3,...an) und (b1, b2, b3, ...bn) entsprechend dem festgelegten Bereich (Xn-Xn+1) in dem ROM an Adressen gespeichert sind, die sich jeweils auf (N-n-1) beziehen, und

wobei diese Daten aus dem ROM ausgelesen werden, indem die Adresse unter Verwendung der Bitnummer bestimmt werden, die die erste "1" des signifikantesten Bits der Eingabedaten ist.

11. Verfahren zur Verarbeitung eines Audiosignals mit Richtungsverstärkung, in dem weitere Kanäle neben den bestehenden linken und rechten Kanälen in einer Stereowidergabeausrüstung erzeugt werden, wobei das Verfahren die Schritte umfaßt:

a) Ausgabe vollausgerichteter Digitalsignale durch Durchführen eines Verfahrens mit den folgenden Schritten während jeder Abtastperiode:

1) Addieren eines Digital-Eingabesignals des linken Kanals (Lin) zu einem Digital-Eingabesignal eines rechten Kanals (Rin), die beide während jeder der vorgegebenen Abtastperioden eingegeben werden, um ein Digitalsignals für den Mittelkanal zu erzeugen;

2) Subtrahieren des Digital-Eingabesignals des rechten Kanals (Rin) von dem Digital-Eingabesignal des linken Kanals (Lin)- oder umgekehrt - zur Erzeugung eines Digitalsignals der Umgebung; und

3) volles Ausrichten jedes der Digital-Eingabesignale des linken Kanals (Lin), der Digital-Eingabesignale des rechten Kanals (Rin), der Digitalsignale des Mittelkanals und der Digitalsignals des Umgebungskanals;

b) Erzeugen einer Mehrzahl Koeffizienten (LL, LR, CL, CR, RR, RL, SL, SR) aus Steuersignalen (EL, ER, EP, ES), welche aus den vollausgerichteten Digitalsignal des rechten Kanals (Re) des vollausgerichteten Digitalsignals des linken Kanals (Le), dem vollausgerichteten Digitalsignal des Mittelsignals (Ce) und dem vollausgerichteten Digitalsignal des Umgebungskanals (Se) abgeleitet werden mit einer Periode, die gegenüber der Abtastperiode im Schritt (a) um ein Vielfaches vergrößert ist; und

c) Multiplizieren des Digital-Eingabesignals des linken Kanals (Lin) und des Digital-Eingabesignals des rechten Kanals (Rin) mit der Mehrzahl Koeffizienten (LL, LR, CL, CR, RR, RL, SL, SR) und Erzeugen eines Digital-Ausgabesignals des linken Kanals (Lout) eines Digital-Ausgabesignals des rechten Kanals (Rout) 1 eines Digital-Ausgabesignals des Mittelkanals (Cout) und eines Digital-Ausgabesignals des Umgebungskanals (Sout) aus dem Ergebnis der Multiplikationen.