DE69121365T2

DE69121365T2 - Steuergerät für Anordnung von optischen Elementen

Info

Publication number: DE69121365T2
Application number: DE69121365T
Authority: DE
Inventors: Keiichi Maeno; Shintaro Nakagaki; Ichiro Negishi; Tetsuji Suzuki; Ryusaku Takahashi; Itsuo Takanashi; Fujiko Tatsumi; Tsuyoshi Yoshimura
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1990-11-30
Filing date: 1991-11-12
Publication date: 1996-12-12
Anticipated expiration: 2011-11-13
Also published as: EP0487971B1; DE69121365D1; US5250939A; EP0487971A3; EP0487971A2

Description

HINTERGRUND DER ERFINDUNG

Diese Erfindung betrifft eine Ansteuerungsvorrichtung für ein Feld optischer Elemente.
Ein Feld von LEDs (lichtemittierenden Dioden) wird in zahlreichen Systemen, wie einem Bildaufzeichnungssystem, verwendet, die auf Elektrophotographie beruhen. Im allgemeinen unterscheiden sich die Charakteristiken von jeweiligen LEDs voneinander, und die Menge emittierten Lichtes variiert von LED zu LED.
Die japanische, veröffentlichte, ungeprüfte Patentanmeldung 2-4547 offenbart eine Ansteuerungsvorrichtung für ein Feld optischer Elemente, welche derartige Variationen in den Charakteristiken der LEDs kompensiert. Wie später erläutert wird, hat die Ansteuerungsvorrichtung der japanischen Anmeldung 2-4547 ein gewisses Problem.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist ein Ziel dieser Erfindung, eine verbesserte Ansteuerungsvorrichtung für ein Feld optischer Elemente zu schaffen.
Die Erfindung schafft eine Ansteuerungsvorrichtung für ein Feld optischer Elemente mit einem Zählermittel, das Taktpulse einer Vielzahl von Taktsignalen zählt und periodisch bei einer horizontalen Abtastperiode zurückgesetzt wird, wobei das Zählermittel erste und zweite Zählersignale ausgibt, die außer Phase sind, Mitteln zum Halten eines pixelentsprechenden Segments eines Eingangsbildsignals, Mitteln zum Auswählen eines der Taktsignale, die außer Phase sind, im Ansprechen auf das pixelentsprechende Eingangssignalsegment, das von den Haltemitteln gehalten wird, einem ersten Komparator, der das erste Zählersignal und das pixelentsprechende Eingangssignalsegment vergleicht, das durch die Haltemittel gehalten wird, und ein erstes Identitätssignal ausgibt, wenn das erste Zählersignal und das pixelentsprechende Eingangssignalsegment gleich sind, einem zweiten Komparator, der das zweite Zählersignal und das pixelentsprechende Eingangssignalsegment vergleicht, das durch die Haltemittel gehalten wird, und ein zweites Identitätssignal ausgibt, wenn das zweite Zählersignal und das pixelentsprechende Eingangssignalsegment gleich sind, Mitteln zum Erzeugen eines Pulses, welcher synchron mit einem Start einer horizontalen Abtastperiode startet und welcher im Ansprechen auf das Taktsignal, das von den Taktauswahlmitteln ausgewählt wird und im Ansprechen auf erste und zweite Identitätssignale endet, und Mitteln zum Ansteuern eines optischen Elements in dem Feld im Ansprechen auf den Puls, der von den Pulserzeugungsmitteln erzeugt wird.
Weitere Details dieser Erfindung sind in Anspruch 2 enthalten.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm einer Ansteuerungsvorrichtung nach dem Stand der Technik für ein Feld optischer Elemente.
Fig. 2 ist ein Blockdiagramm eines Teils der Ansteuerungsvorrichtung nach dem Stand der Technik von Fig. 1.
Fig. 3 ist ein Blockdiagramm einer Ansteuerungsvorrichtung für ein Feld optischer Elemente gemäß einer ersten Ausführungsform dieser Erfindung.
Fig. 4 ist ein Zeitablaufdiagramm, das die Wellenformen von verschiedenen Signalen in der Ansteuerungsvorrichtung von Fig. 3 zeigt.
Fig. 5 ist ein Blockdiagramm eines wesentlichen Teils einer Ansteuerungsvorrichtung für ein Feld optischer Elemente gemäß einer zweiten Ausführungsform dieser Erfindung.
Fig. 6 ist ein Blockdiagramm des Taktsignalwählers von Fig. 5.
Fig. 7 bzw. 8 sind jeweils Blockdiagramme für die Komparatoren von Fig. 5.
Fig. 9(A) und 9(B) sind Zeitablaufdiagramme, die die Wellenformen von verschiedenen Signalen in der Ansteuerungsvorrichtung von Fig. 5 zeigen.

BESCHREIBUNG DES STANDES DER TECHNIK

Mit Bezug auf Fig. 1 arbeitet eine Vorrichtung nach dem Stand der Technik, um ein lineares Feld 11 von LEDs anzusteuern. Das lineare Feld 11 der LEDs entspricht einer horizontalen Zeile und die LEDs entsprechen jeweils Pixeln. Die Vorrichtung nach dem Stand der Technik von Fig. 1 umfaßt eine Ansteuerung 12, einen Korrektiv-ROM (Nur-Lese-Speicher) 13, einen Adreßzähler 14, einen Umwandlungs-ROM 15, einen Seriell/Parallel-(P/S)-Konverter 16, eine Haltestufe 17 und einen Choppergenerator 18.
Ein digitales Bildsignal PIX wird sequentiell Pixel um Pixel eingegeben, wobei mehrere Bits, die jedes Pixel darstellen, parallel sind. Das Bildsignal PIX weist "n" Bits pro Pixel auf. Ein Taktsignal CK ist mit jedem Bit des Bildsignals PIX synchronisiert. Ein Zeilentaktsignal LCK ist mit jeder Verschiebung des Bildsignals PIX synchronisiert, welche einer horizontalen Zeile entspricht.
Die Ansteuerung 12 dient dazu, die LEDs des Feldes 11 anzusteuern. Der Korrektiv-ROM 13 speichert Daten zum Korrigieren von Abweichungen zwischen Mengen emittierten Lichtes von den jeweiligen LEDs. Die Korrektivdaten weisen N Bits pro LED auf. Der Adreßzähler 14 erzeugt eine Adresse im Ansprechen auf das Taktsignal CK und dem Zeilentaktsignal LCK, wobei die Adresse in den Korrektiv-ROM 13 eingespeist und beim Auslesen der Korrektivdaten von dem Korrektiv-ROM 13 verwendet wird. Die Korrektivdaten, die jedem Pixel des Bildsignals PIX entsprechen, werden aus dem Korrektiv-ROM 13 im Ansprechen auf die Adresse ausgelesen. Die Korrektivdaten weisen N Bits pro Pixel auf.
Der Umwandlungs-ROM 15 empfängt das N-Bit-Korrektivsignal von dem Korrekiv-ROM 13. Der Umwandlungs-ROM 15 empfängt auch das n-Bit-Bildsignal PIX. Der Umwandlungs-ROM 15 erzeugt ein Q- Bit korrigiertes Bildsignal *PIX, welches mit einer Multiplikation oder einem Produkt des N-Bit-Korrektivsignals und dem n-Bit-Bildsignal PIX übereinstimmt. Der PIS-Konverter 16 empfängt das Q-Bit korrigierte Signal *PIX von dem Umwandlungs- ROM 15 und speichert eine 1-Zeilen-Menge des Q-Bit- korrigierten Signals *PIX. Jedesmal, wenn das Speichern einer 1-Zeilen-Menge des Q-Bit korrigierten Signals *PIX in dem P/S-Konverter 16 abgeschlossen ist, gibt der P/S-Konverter 16 die 1-Zeilen-Menge des korrigierten Signais parallel aus. Die Haltestufe 17 empfängt das 1-zeilenkorrigierte Signal von dem P/S-Konverter 16 und nimmt das 1-zeilenkorrigierte Signal zu einem Zeitpunkt herein, der durch ein Strobe(Freigabe)-Signal STB bestimmt ist, welches im allgemeinen eine horizontale Abtastperiode aufweist. Die Haltestufe 17 schreitet fort, das 1-zeilenkorrigierte Signal zu halten, bis die Verarbeitung oder Aufzeichnung der entsprechenden Zeile abgeschlossen ist.
Der Choppergenerator 18 empfängt das 1-zeilenkorrigierte Signal von der Haltestufe 17. Der Choppergenerator 18 umfaßt Abschnitte, die jeweils den LEDs in dem Feld 11 entsprechen und Choppersignale im Ansprechen auf das 1-zeilenkorrigierte Signal erzeugen. Die erzeugten Choppersignale entsprechen jeweils den LEDs in dem Feld 11. Während einer 1-Zeilen-Abtastperiode werden die Choppersignale sequentiell von dem Choppergenerator 18 an die Ansteuerung 12 synchron mit dem Taktsignal CK ausgegeben. Die Choppersignale sind binär, wobei sie Taktzyklen aufweisen, die von den korrigierten Daten von der Haltestufe 17 abhängen. Die Ansteuerung 12 steuert die LEDs jeweils im Ansprechen auf die Choppersignale auf eine zeitlich unterteilte Weise. Genauer speist die Ansteuerung 12 Ansteuerungsströme in die jeweiligen LEDs während Hoch-Pegel- Perioden der Choppersignale ein.
In der Vorrichtung nach dem Stand der Technik von Fig. 1 werden die Lichtemissionsintervalle von den LEDs, das heißt die Intervalle von Strom, der in die LEDs eingespeist wird, in übereinstimmung mit den Korrektivdaten gesteuert, um Unterschiede zwischen den Lichtemissionscharakteristiken der LEDs zu kompensieren. Des weiteren werden die Lichtemissionsintervalle von den LEDs im Ansprechen auf das Eingangsbildsignal PIX gesteuert.
Wie vorher beschrieben, weist der Choppergenerator 18 Abschnitte auf, die jeweils den LEDs in dem Feld 11 entsprechen. Zusätzlich weist die Haltestufe 17 Abschnitte auf, die jeweils den LEDs in dem Feld 11 entsprechen. Wie in Fig. 2 gezeigt, wird ein Abschnitt 22 der Haltestufe 17 von einem Abschnitt 21 des Choppergenerators 18 gefolgt. Der Abschnitt 21 des Choppergenerators 18 ist in Reihe mit einem Abschnitt 23 der Ansteuerung 23 und einer LED 24 in dem Feld 11 geschaltet.
Der Abschnitt 21 des Choppergenerators umfaßt einen Komparator 25, einen Zähler 26 und ein JK-Flip-Flop 27. Der Zähler 26 zählt Pulse des Taktsignals CK und wird periodisch bei einer vorbestimmten Periode zurückgesetzt. Der Komparator 25 vergleicht die Ausgangsbilddaten von dem Abschnitt 22 der Haltestufe und das Ausgangssignal von dem Zähler 26 und gibt ein Identitätssignal aus, wenn die Buddaten und das Zählersignal gleich sind. Das JK-Flip-Flop 27 gibt einen Puls aus, welcher bei einem festen Zeitpunkt startet und welcher im Ansprechen auf das Identitätssignal endet, das von dem Komparator 25 ausgegeben wird. Daher hängt die Breite des Ausgangspulses von dem JK-Flip-Flop 27 von den Bilddaten ab. Der Abschnitt 23 der Ansteuerung steuert die LED 24 im Ansprechen auf den Ausgangspuls von dem JK-Flip-Flop 27 an. In der Ansteuerungsvorrichtung nach dem Stand der Technik von Fig. 1 und 2 sprechen die Zähler in den jeweiligen Abschnitten des Choppergenerators 18 auf ein gemeinsames Taktsignal CK an. Daher, wenn eine Datenverarbeitung mit höherer Geschwindigkeit erforderlich ist, ist es notwendig, die Frequenz des Taktsignals CK zu erhöhen und Schaltkreiselemente zu verwenden, welche bei hohen Geschwindigkeiten verläßlich arbeiten können.

BESCHREIBUNG DER ERSTEN BEVORZUGTEN AUSFÜHRUNGSFORM

Mit Bezug auf Fig. 3 umfaßt eine Ansteuerungsvorrichtung für ein Feld optischer Elemente Verarbeitungseinheiten 1, ein Schieberegister 2, das mit den Verarbeitungseinheiten 1 verbunden ist, einen Zähler 4, der mit den Verarbeitungseinheiten 1 verbunden ist, und einen Verzögerungsschaltkreis 10, der mit den Verarbeitungseinheiten 1 verbunden ist. Die Verarbeitungseinheiten 1 weisen ähnliche Strukturen auf und sind jeweils mit den LEDs 9 in einem linearen Feld 3 verbunden. Daher entsprechen die Verarbeitungseinheiten 1 jeweils den LEDs 9. Das lineare Feld 3 der LEDs 9 entspricht einer horizontalen Zeile und die LEDs 9 entsprechen jeweils Pixeln. Jede Verarbeitungseinheit 1 umfaßt eine Haltestufe 5, einen Komparator 6, ein Flip-Flop 7 und eine Ansteuerung 8.
Ein digitales Bildsignal DATA wird sequentiell Pixel um Pixel eingegeben. Das Bildsignal DATA weist "n" Bits pro Pixel auf, welche parallel eingegeben werden. Im allgemeinen stimmt das Bildsignal DATA mit dem Ergebnis der Korrektur eines Ursprungsbildsignals überein, um Abweichungen unter den Charakteristiken der LEDs 9 in dem Feld 3 zu kompensieren. Das korrigierte Bildsignal DATA wird wie in der Vorrichtung nach dem Stand der Technik von Fig. 1 und 2 erzeugt. Ein Referenztaktsignal CLK wird mit jedem Bit des Bildsignals DATA synchronisiert. Ein Referenzzeilentaktsignal LCLK weist eine Periode auf, die eine Periode von 1-Zeilen-Ansteuerung entspricht und ist daher mit jeder 1-Zeilen-Ansteuerung synchronisiert.
Das Bildsignal DATA wird in das Schieberegister 2 eingespeist und in dem Schieberegister 2 gespeichert. Das Schieberegister 2 umfaßt eine Reihenkombination von Speicherabschnitten, die jeweils Pixeln entsprechen. Das Schieberegister 2 weist eine Kapazität auf, die dem Produkt aus der Anzahl an Pixeln und der Bit-Anzahl "n" des Bildsignals DATA entspricht, das heißt, eine Kapazität zum Speichern einer 1-Zeilen-Menge des Bildsignals DATA.
Pixelentsprechende Zeitsegmente des Bildsignals DATA werden sequentiell in das Schieberegister 2 eingegeben, wobei sie sequentiell von Speicherabschnitten zu nachfolgenden Speicherabschnitten in dem Schieberegister 2 verschoben werden. Die Speicherabschnitte des Schieberegisters 2 sind jeweils mit den Haltestufen 5 der Verarbeitungseinheiten 1 verbunden. Jedesmal, wenn eine 1-Zeilen-Menge des Bildsignals DATA abgeschlossen ist, nehmen die Haltestufen 5 der Verarbeitungseinheiten 1 jeweils die pixelentsprechenden Ausgangsbilddaten von den Speicherabschnitten des Schieberegisters 2 im Ansprechen auf das Zeilentaktsignal LCLK herein. In jeder Verarbeitungseinheit 1 werden während einer nächsten Zeilenansteuerungsperiode die pixelentsprechenden Bilddaten von der Haltestufe 5 in den Komparator 6 eingespeist. Die Haltestufe 5 und der Komparator 6 weisen Kapazitäten auf, die n-Bit- Signalmengen entsprechen.
Der Zähler 4 zählt Pulse des Taktsignals CLK und gibt ein Signal aus, das die Anzahl der gezählten Pulse darstellt. Der Zähler 4 wird periodisch mit einer Periode zurückgesetzt, die einer horizontalen Abtastperiode (einer 1-Zeilen-Periode) entspricht. Das Ausgangssignal von dem Zähler 4 wird in die Komparatoren 6 der Verarbeitungseinheiten 1 eingespeist. In jeder Verarbeitungseinheit 1 vergleicht der Komparator 6 das Ausgangssignal von der Haltestufe 5 und das Ausgangssignal von dem Zähler 4 und gibt einen Identitätspuls an das Flip- Flop 7 aus, wenn das Ausgangssignal von der Haltestufe 5 und das Ausgangssignal von dem Zähler 4 gleich werden. Daher hängt der Moment des Auftritts eines Identitätspulses von den Bilddaten ab, die von der Haltestufe 5 eingespeist werden.
Der Verzögerungsschaltkreis 10 verzögert das Zeilentaktsignal LCLK um eine vorbestimmte kurze Zeit. Das Ausgangssignal von dem Verzögerungsschaltkreis 10 wird in die Flip-Flops 7 der Verarbeitungseinheiten 1 eingespeist.
In jeder Verarbeitungseinheit 1 wird das Flip-Flop 7 von ei nem Puls des Ausgangssignals von dem Verzögerungsschaltkreis 10 gesetzt und von einem Identitätspuls von dem Komparator 6 zurückgesetzt, so daß das Flip-Flop 7 einen Puls mit einer Dauer ausgibt, welche gleich dem Intervall zwischen dem Moment des Auftritts des Pulses des Ausgangssignals von dem Verzögerungsschaltkreis 10 und dem Moment des Auftritts des Identitätspulses von dem Komparator 6 ist. Daher hängt die Dauer des Ausgangspulses von dem Flip-Flop 7 von den Bilddaten ab. Die Ansteuerung 8 empfängt den Ausgangspuls von dem Flip-Flop 7 und erzeugt einen Ansteuerungspulsstrom auf der Basis des Ausgangspulses von dem Flip-Flop 7. Der Ansteuerungspulsstrom wird von der Ansteuerung 8 in die entsprechende LED 9 eingespeist, um die LED 9 zu aktivieren. Auf diese Weise wird die LED 9 von einem Ansteuerungspulsstrom mit einer Dauer gesteuert, welche von der Dauer eines Ausgangspulses von dem Flip-Flop 7 abhängt, das heißt, welche von den Bilddaten abhängt.
Der Betrieb der Ansteuerungsvorrichtung von Fig. 3 wird weiter mit Bezug auf Fig. 4 beschrieben. Die Teile (a)-(f) von Fig. 4 zeigen Wellenformen der Signale, die jeweils durch die Buchstaben (a)-(f) in Fig. 3 bezeichnet sind.
Wie in den Teilen (a) und (b) von Fig. 4 gezeigt, weist das Zeilentaktsignal LCLK oder das Signal (b) einen Zug negativer Pulse auf. Die vordere Flanke, das heißt die fallende Flanke, eines Pulses des Zeilentaktsignals LCLK tritt auf, wenn eine l-Zeilen-Ansteuerungsperiode des Bildsignals DATA oder das Signal (a) endet. Die hintere Flanke, das heißt die steigende Flanke eines Pulses des Zeilentaktsignals LCLK tritt auf, unmittelbar bevor eine nächste 1-Zeilen-Ansteuerungsperiode des Bildsignals DATA oder das Signal (a) startet. Das Zeilentaktsignal LCLK wird von einem Verzögerungsschaltkreis 10 um die vorbestimmte kurze Zeit verzögert. Das Ausgangssignal von dem Verzögerungsschaltkreis 10 wird in das Flip-Flop 7 eingespeist.
Wie in dem Teil (c) von Fig. 4 gezeigt, weist das Taktsignal CLK einen Zug an Pulsen auf. Der Zähler 4 zählt Pulse des Taktsignals CLK und gibt ein Signal aus, das die Anzahl der gezählten Pulse darstellt. Der Zähler 4 wird periodisch bei einer vorbestimmten Periode zurückgesetzt, die einer 1- Zeilen-Periode entspricht. Das Ausgangssignal von dem Zähler 4 wird in den Komparator 6 eingespeist. Der Komparator 6 vergleicht das Ausgangssignal von der Haltestufe 5 und das Ausgangssignal von dem Zähler 4 und gibt einen Identitätspuls (d) an das Flip-Flop 7 aus&sub1; wenn das Ausgangssignal von der Haltestufe 5 und das Ausgangssignal von dem Zähler 4 gleich werden.
Das Flip-Flop 7 wird von einem Puls des Ausgangssignals von dem Verzögerungsschaltkreis 10 gesetzt und von einem Identitätspuls von dem Komparator 6 zurückgesetzt. Daher, wie in dem Teil (e) von Fig. 4 gezeigt, gibt das Flip-Flop 7 einen Puls mit einer Dauer aus, welche gleich dem Intervall zwischen dem Moment des Auftritts des Pulses des Ausgangssignals von dem Verzögerungsschaltkreis 10 und dem Moment des Auftritts des Ausgangsidentitätspulses von dem Komparator 7 ist. Die Ansteuerung 8 empfängt den Ausgangspuls von dem Flip-Flop 7 und erzeugt einen Ansteuerungspulsstrom (f) auf der Basis des Ausgangspulses von dem Flip-Flop 7. Wie in den Teilen (e) und (f) von Fig. 4 gezeigt, weisen der Ausgangspuls von dem Flip-Flop 7 und der Ansteuerungspulsstrom von der Ansteuerung 8 gleiche Zeitabstimmungscharakteristiken auf. Der Ansteuerungspulsstrom wird von der Ansteuerung 8 in die entsprechende LED 9 eingespeist, um die LED 9 zu aktivieren. Auf diese Weise wird die LED 9 durch einen Ansteuerungspulsstrom mit einer Dauer gesteuert, welche von der Dauer eines Ausgangspulses von dem Flip-Flop 7 abhängt.

BESCHREIBUNG DER ZWEITEN BEVORZUGTEN AUSFÜHRUNGSFORM

Fig. 5 zeigt einen wesentlichen Teil einer zweiten Ausführungsform dieser Erfindung, welche der Ausführungsform von Fig. 3 und 4 außer für die folgenden Konstruktionsänderungen ähnlich ist. Die zweite Ausführungsform umfaßt einen Pulsbreitenmodulator 100, welcher die Kombination eines Komparators 6 und eines Flip-Flops 7 in jeder Verarbeitungseinheit 1 ersetzt. Zusätzlich sind ein erster Zähler 30 und ein zweiter Zähler 32 verschieden von jeder Verarbeitungseinheit 1 vorgesehen und werden gemeinsam für die jeweiligen Verarbeitungseinheiten 1 verwendet.
Wie in Fig. 5 gezeigt, umfaßt der Pulsbreitenmodulator 100 einen Wähler 120, Komparatoren 122 und 124, ein Flip-Flop 126, NAND-(Nicht-UND-)Gatter 130, 134 und 136 und ein NOT- (Nicht-)Gatter 132. Der Wähler 120 empfängt Vierphasen- Taktsignale CLKA, CLKB, CLKD und CLKD, welche eine vorbestimmte Zeitabstimmungsbeziehung zueinander aufweisen, wie in Fig. 9(A) gezeigt. Genauer sind die Taktsignale CLKA-CLKD um Werte voneinander außer Phase, die einer Hälfte einer 1- Pulsbreite entsprechen. Die Taktsignale CLKA-CLKD werden von einem bekannten Taktsignalgenerator (nicht gezeigt) eingespeist. Bilddaten, die von einer Haltestufe 5 (siehe Fig. 3) eingespeist werden, weisen acht Bits DIN0-DIN8 auf. Der Wähler 120 empfängt die zwei niedrigeren Bits DIN0 und DIN1 der Bilddaten. Der Wähler 120 wählt eines der Taktsignale CLKA- CLKD im Ansprechen auf die zwei niedrigeren Bits DIN0 und DIN1 der Bilddaten und überträgt das ausgewählte Taktsignal Z an einen T-Anschluß des Flip-Flops 126.
Wie in Fig. 6 gezeigt, umfaßt der Wähler 120 NAND-Gatter 121A, 121B, 121C, 121D und 123 und NOT-Gatter 120A und 120B. Die Taktsignale CLKA, CLKB, CLKC und CLKD werden jeweils in erste Eingangsanschlüsse der NAND-Gatter 121A, 121B, 121C bzw. 121D eingespeist. Das erste niedrigere Bit DIN0 der Bilddaten wird in die zweiten Eingangsanschlüsse der NAND- Gatter 121B und 121D eingespeist. Zusätzlich wird das erste niedrigere Bit DIN0 der Bilddaten in den Eingangsanschluß des NOT-Gatters 120A eingespeist. Das Ausgangssignal von dem NOT- Gatter 120A wird in die zweiten Eingangsanschlüsse der NAND- Gatter 121A und 121C eingespeist. Das zweite niedrigere Bit DIN1 der Bilddaten wird in die dritten Eingangsanschlüsse der NAND-Gatter 121C und 121D eingespeist. Zusätzlich wird das zweite niedrigere Bit DIN1 der Bilddaten in den Eingangsanschluß des NOT-Gatters 120B eingespeist. Das Ausgangssignal von dem NOT-Gatter 120B wird in die dritten Eingangsanschlüsse der NAND-Gatter 121A und 121B eingespeist. Die Ausgangssignale von den NAND-Gattern 121A-121D werden jeweils in Eingangsanschlüsse der NAND-Gatter 123 eingespeist. Das NAND- Gatter 123 gibt ein Signal Z aus, welches mit einem ausgewählten Taktsignal der Taktsignale CLKA-CLKD übereinstimmt.
Sechs höhere Bits DIN2-DIN7 der Bilddaten werden in die Komparatoren 122 und 124 eingespeist. Ein erstes Zählersignal, das von dem ersten Zähler 30 eingespeist wird, weist sechs Bits CNTA0-CNTA5 auf. Wie aus Fig. 9(B) zu verstehen, werden die Bits CNTA0-CNTA5 des ersten Zählersignals von dem Taktsignal CLKA durch eine Vielzahl von Frequenzhalbierungsprozessen erzeugt. Die Bits CNTA0-CNTA5 des ersten Zählersignals werden in den Komparator 122 eingespeist. Der Komparator 122 vergleicht die sechs höheren Bits DIN2-DIN7 der Bilddaten und die Bits CNTA0-CNTA5 des ersten Zählersignals. Der Komparator 122 gibt ein Hoch-Pegel-Signal EQ1 aus, wenn die sechs höheren Bits DIN2-DIN7 der Bilddaten mit den Bits CNTA0-CNTA5 des ersten Zählersignals zusammenfallen. Sonst gibt der Komparator 122 ein Nieder-Pegel-Signal EQ1 aus. Ein zweites Zählersignal, das von dem zweiten Zähler 32 eingespeist wird, weist sechs Bits CNTB0-CNTB5 auf. Wie aus Fig. 9(B) zu verstehen, werden die Bits CNTB0-CNTB5 des zweiten Zählersignais von dem Taktsignal CLKC durch eine Vielzahl von Frequenzhalbierungsprozessen erzeugt. Die Bits CNTB0-CNTB5 des zweiten Zählersignals werden in den Komparator 124 eingespeist. Der Komparator 124 vergleicht die sechs höheren Bits DIN2-DIN7 der Bilddaten und die Bits CNTB0-CNTB5 des zweiten Zählersignals. Der Komparator 124 gibt ein Hoch-Pegel-Signal EQ2 aus, wenn die sechs höheren Bits DIN2-DIN7 der Bilddaten mit den Bits CNTB0-CNTB5 des zweiten Zählersignals zusammenfallen. Sonst gibt der Komparator 124 ein Nieder-Pegel-Signal EQ2 aus.
Wie in Fig. 7 gezeigt, umfaßt der Komparator 122 Exklusiv-OR- (Exklusiv-ODER-) Gatter 140A-140F, NOR- (Nicht-ODER-) Gatter 142A und 1428 und ein AND-(UND-)Gatter 144. Die sechs höheren Bits DIN2-DIN7 der Bilddaten werden jeweils in erste Eingangsanschlüsse der Exklusiv-OR-Gatter 140A-140F eingespeist. Die Bits CNTA0-CNTA5 des ersten Zählersignals werden jeweils in zweite Eingangsanschlüsse der Exklusiv-OR-Gatter 140A-140B eingespeist. Die Ausgangssignale von den Exklusiv-OR-Gattern 140A-140F werden jeweils in Eingangsanschlüsse des NOR- Gatters 142A eingespeist. Die Ausgangssignale von den Exklusiv-OR-Gattern 140D-140F werden jeweils in Eingangsanschlüsse des NOR-Gatters 142B eingespeist. Die Ausgangssignale von den NOR-Gattern 142A und 142B werden jeweils in Eingangsanschlüsse des AND-Gatters 144 eingespeist. Das AND-Gatter 144 gibt ein Signal EQ1 aus, das darstellt, ob die sechs höheren Bits DIN2-DIN7 der Bilddaten mit den Bits CNTA0-CNTA5 des ersten Zählersignals zusammenfallen oder nicht.
Wie in Fig. 8 gezeigt, umfaßt der Komparator 124 Exklusiv-OR- Gatter 146A-146F, NOR-Gatter 148A und 148B und ein AND-Gatter 150. Die sechs höheren Bits DIN2-DIN7 der Bilddaten werden jeweils in erste Eingangsanschlüsse der Exklusiv-OR-Gatter 146A-146f eingespeist. Die Bits CNTB0-CNTB5 des zweiten Zählersignals werden jeweils in zweite Eingangsanschlüsse der Exklusiv-OR-Gatter 146A-146F eingespeist. Die Ausgangssignale von den Exklusiv-OR-Gattern 146A-146C werden jeweils in Eingangsanschlüsse des NOR-Gatters 148A eingespeist. Die Ausgangssignale von den Exklusiv-OR-Gattern 146D-146F werden jeweils in Eingangsanschlüsse des NOR-Gatters 148B eingespeist. Die Ausgangssignale von den NOR-Gattern 148A und 148B werden jeweils in Eingangsanschlüsse des AND-Gatters 150 eingespeist. Das AND-Gatter 150 gibt ein Signal EQ2 aus, das darstellt, ob die sechs höheren Bits DIN2-DIN7 der Bilddaten mit den Bits CNTB0-CNTB5 des zweiten Zählersignals zusammenfallen oder nicht.
Wie in Fig. 5 gezeigt, wird das Ausgangssignal EQ1 von dem Komparator 122 in einen ersten Eingangsanschluß des NAND- Gatters 130 eingespeist. Das zweite niedrigere Bit DIN1 der Bilddaten wird in den Eingangsanschluß des NOT-Gatters 132 eingespeist und von dem NOT-Gatter 132 invertiert. Das Ausgangssignal von dem NOT-Gatter 132 wird in einen zweiten Eingangsanschluß des NAND-Gatters 130 eingespeist. Das zweite niedrigere Bit DIN1 der Bilddaten wird auch in einen ersten Eingangsanschluß des NAND-Gatters 134 eingespeist. Das Ausgangssignal EQ2 von dem Komparator 124 wird in einen zweiten Eingangsanschluß des NAND-Gatters 134 eingespeist. Die Ausgangssignale von den NAND-Gattern 130 und 134 werden in Eingangsanschlüsse des NAND-Gatters 136 eingespeist. Das NAND- Gatter 136 gibt ein Signal EQ an einen J-Anschluß und einen K-Anschluß des Flip-Flops 126 aus. Ein Pulssignal CLR wird in einen Lösch(CLEAR)-Anschluß DR des Flip-Flops 126 eingespeist. Das Pulssignal CLR weist eine feste Zeitabstimmungsrelation mit dem Start des Taktsignals CLKA und dem Zählersignalbit CNTA0 auf. Daher ist das Pulssignal CLR synchron mit einem horizontalen Abtastprozeß. Das Puissignal CLR wird von einem bekannten Pulsgenerator (nicht gezeigt) eingespeist. Das QB-Ausgangssignal von dem Flip-Flop 126 wird in eine Ansteuerung 8 eingespeist (siehe Fig. 3).
Der Pulsbreitenmodulator 100 von Fig. 5 arbeitet wie folgt. Der Wähler 120 wählt eines der Taktsignale CLKA-CLKD im Ansprechen auf die zwei niedrigeren Bits DIN0 und DIN1 der Bilddaten und überträgt das ausgewählte Taktsignal Z an den T-Anschluß des Flip-Flops 126. Der Komparator 122 vergleicht die sechs höheren Bits DIN2-DIN7 der Bilddaten und die Bits CNTA0-CNTA5 des ersten Zählersignals. Der Komparator 122 gibt ein Hoch-Pegel-Identitatssignal EQ1 aus, wenn die sechs höheren Bits DIN2-DIN7 der Bilddaten mit den Bits CNTA0-CNTA5 des ersten Zählersignals zusammenfallen. Sonst gibt der Komparator 122 ein Nieder-Pegel-Signal EQ1 aus. Die Dauer oder Breite eines Hoch-Pegel-Pulses in dem Ausgangssignal EQ1 von dem Komparator 122 stimmt mit der Pulsbreite des Zählersignalbits CNTA0 überein, welche die schmalste unter den Pulsbreiten der Zählersignalbits CNTA0-CNTA5 ist. Annlich vergleicht der Komparator 124 die sechs höheren Bits DIN2-DIN7 der Bilddaten und die Bits CNTB0-CNTB5 des zweiten Zählersignals. Der Komparator 124 gibt ein Hoch-Pegel-Identitätssignal EQ2 aus, wenn die sechs höheren Bits DIN2-DIN7 der Bilddaten mit den Bits CNTB0-CNTB5 des zweiten Zählersignals zusammenfallen. Sonst gibt der Komparator 124 ein Nieder-Pegel-Signal EQ2 aus. Die Dauer oder Breite eines Hoch-Pegel-Pulses in dem Ausgangssignal EQ2 von dem Komparator 124 stimmt mit der Pulsbreite des Zählersignalbits CNTB0 überein, welche die schmalste unter den Pulsbreiten der Zählersignalbits CNTB0- CNTB5 ist.
Die NAND-Gatter 130, 134, 136 und das NOT-Gatter 132 bilden einen Wähler, welcher eines der Ausgangssignale EQ1 und EQ2 von den Komparatoren 122 und 124 im Ansprechen auf das zweite niedrigere Bit DIN1 der Bilddaten auswählt. Genauer wird das Ausgangssignal EQ1 von dem Komparator 122 ausgewählt, wenn das zweite niedrigere Bit DIN1 der Bilddaten in einem Nieder- Pegel-Zustand ist. Das Ausgangssignal EQ2 von dem Komparator 124 wird ausgewählt, wenn das zweite niedrigere Bit DIN1 der Bilddaten in einem Hoch-Pegel-Zustand ist. Ein ausgewähltes Ausgangssignal der Ausgangssignale EQ1 und EQ2 von den Komparatoren 122 und 124 wird in den J-Anschluß und den K-Anschluß des Flip-Flops 126 als ein Identitätssignal EQ eingespeist. Nur während einer Periode, wo das Identitatssignal EQ in einem Hoch-Pegel-Zustand bleibt, wird das Ausgangssignal DOT von dem Pulsbreitenmodulator 100 im Ansprechen auf das Taktsignal umgekehrt, das in den T-Anschluß des Flip-Flops 126 eingespeist wird. Während anderer Perioden wird der übergang des Ausgangssignals DOT von dem Pulsbreitenmodulator 100 unterbunden. Der Zeitpunkt des Übergangs von dem Ausgangssignal DOT wird von einem der Taktsignale CLKA-CLKD bestimmt, welches von dem Wähler 120 ausgewählt wird. Daher kann, wie in Fig. 9(A) gezeigt, die Pulsbreite des Ausgangssignals DOT durch vier Zeitpunkte bestimmt werden, die im Ansprechen auf die zwei niedrigeren Bits DIN0 und DIN1 der Bilddaten ausgewählt werden. Das Pulssignal CLR wird in den Löschanschluß des Flip-Flops 126 eingespeist, um einen Zeitpunkt des Starts eines Pulses von dem Ausgangssignal DOT zu steuern. Genauer startet jeder Puls des Ausgangssignals DOT bei einem konstanten Zeitpunkt, welcher mit dem Moment des Starts von Pulsen des Taktsignals CLKA und dem Zählersignalbit CNTA0 übereinstimmt.
Wie aus dem Vergleich zwischen dem Ausgangssignal DOT und den Taktsignalen CLKA-CLKD in Fig. 9(A) verständlich, ist es möglich, eine fortgeschrittene Pulsbreitenmodulation ähnlich einer Pulsbreitenmodulation auszuführen, welche in dem Fall einer Vervierfachung der Frequenz eines Taktsignals realisiert ist. Daher kann die fortgeschrittene Pulsbreitenmodulation genau auf Bilddaten einer vervierfachten Frequenz für gleiche Betriebsgeschwindigkeiten ansprechen.

Claims

1. Eine Ansteuerungsvorrichtung für ein Feld optischer Elemente mit

einem Zählermittel (30, 32), das Taktpulse einer Vielzahl von Taktsignalen (CLKA, CLKB) zählt und periodisch bei einer horizontalen Abtastperiode zurückgesetzt wird, wobei das Zählermittel (30, 32) erste und zweite Zählersignale (CNTA, CNTB) ausgibt, die außer Phase sind,

Mitteln (5) zum Halten eines pixelentsprechenden Segments eines Eingangsbildsignals,

Mitteln (120) zum Auswählen eines der Taktsignale (CLKA, CLKB), die außer Phase sind, im Ansprechen auf das pixelentsprechende Eingangssignalsegment, das von den Haltemitteln (5) gehalten wird,

einem ersten Komparator (122), der das erste Zählersignal und das pixelentsprechende Eingangssignalsegment vergleicht, das durch die Haltemittel (5) gehalten wird, und ein erstes Identitätssignal ausgibt, wenn das erste Zählersignal und das pixelentsprechende Eingangssignalsegment gleich sind,

einem zweiten Komparator (124), der das zweite Zählersignal und das pixelentsprechende Eingangssignalsegment vergleicht, das durch die Haltemittel (5) gehalten wird, und ein zweites Identitätssignal ausgibt, wenn das zweite Zählersignal und das pixelentsprechende Eingangssignalsegment gleich sind,

Mitteln (126) zum Erzeugen eines Pulses, welcher synchron mit einem Start einer horizontalen Abtastperiode startet und welcher im Ansprechen auf das Taktsignal, das von den Taktauswahlmitteln (120) ausgewählt wird und im Ansprechen auf erste und zweite Identitätssignale endet, und

Mitteln (8) zum Ansteuern eines optischen Elements in dem Feld im Ansprechen auf den Puls, der von den Pulserzeugungsmitteln (126) erzeugt wird.

2. Eine Ansteuerungsvorrichtung nach Anspruch 11 worin das erste Auswahlmittel (120) ausgelegt ist, eines der Taktsignale, die außer Phase sind, im Ansprechen auf vorbestimmte niedrigere Bits des pixelentsprechenden Eingangssignalsegments auszuwählen, das von den Haltemitteln (5) gehalten wird,

der erste Komparator (122) ausgelegt ist, das erste Zählersignal und vorbestimmte höhere Bits des pixelentsprechenden Eingangssignalsegments zu vergleichen, das von den Haltemitteln (5) gehalten wird, und ein erstes Identitätssignal auszugeben, wenn das erste Zählersignal und die höheren Bits des pixelentsprechenden Eingangssignalsegments gleich sind, und

der zweite Komparator (124) ausgelegt ist, das zweite Zählersignal und die höheren Bits des pixelentsprechenden Eingangssignalsegments zu vergleichen, das von den Haltemitteln (5) gehalten wird, und ein zweites Identitätssignal auszugeben, wenn das zweite Zählersignal und die höheren Bits des pixelentsprechenden Eingangssignalsegments gleich sind,

welche weiter Auswahlmittel (130, 132, 134, 136) zum Auswählen eines der ersten und zweiten Identitätssignale im Ansprechen auf ein höchstes Bit der niedrigeren Bits des pixelentsprechenden Eingangssignalsegments umfaßt, und worin das Erzeugungsmittel (126) ausgelegt ist, einen Puls zu erzeugen, welcher synchron mit einem Start einer horizontalen Abtastperiode startet und welcher im Ansprechen auf das Taktsignal, das von den Auswahlmitteln (120) ausgewählt wird und im Ansprechen auf das Identitätssignal endet, das von den weiteren Auswahlmitteln (130, 132, 134, 136) ausgewählt wird.