JPH024547A - 発光素子駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子写真方式の画像記録装置などにおいて、
画像記録用のＬＥＤアレイなどの発光素子群を駆動する
ための発光素子駆動装置に関し、特に発光馬子の光量ば
らつきの補正を行う発光素子駆動装置に関する。

従来の技術 多数のＬＥＤ　（発光ダイオード）を高密度に配列した
ＬＥＤアレイを用い、電子写真方式などによって画像記
録を行う装置がある。このＬＥＤアレイ上の各ＬＥＤを
明滅させることにより１画素（ドツト）を記録するが、
ＬＥＤの特性は必ずしも均一ではなく、光景で十加％程
度のばらつきがある。このような光量ばらつきは記録濃
度むらの原因になるため、従来は光量ばらつきを±１０
％程度まで補正している。

従来、このような光量ばらつき補正を行うＬＥＤアレイ
駆動装置としては、実開昭５９−１３２２７６号公報な
どに開示されたものがあり、第４図に示すような構成で
あった。

第４図において、４０はＬＥＤアレイ、４１は外部から
入力する１画素１ピツトの画信号ＰＩＸを１ライン分記
憶するためのラインメモリ、４２はＬＥＤアレイ４０上
の各ＬＥＤの光量ばらつき補正データを記憶した補正Ｒ
ＯＭである。４３はラインメモリ４１から１ビツトずつ
入力する画信号と補正ＲＯＭ４２から１ビツトずつ入力
する補正データとの論理積をとる論理積ゲート、４４は
論理積ゲート４３の出力ビットのシリアル／パラレル変
換を行うシリアル／パラレル変換器、４５はシリアル／
パラレル変換器４４から１ライン分のビット群を一斉に
ラッチするラッチ部である。４６はラッチ部４６の保持
データに従ってＬＥＤアレイ４０上のＬＥＤを選択的に
通電して発光させるドライバである。

このＬＥＤアレイ駆動装置は、第５図（タイミング図）
に示すように１ライン走査時間をｎ分割し、同様の動作
をｎ回繰り返すことによりェラインの記録を行う。補正
ＲＯＭ４２に記憶されている各ＬＥＤの補正データは、
ｎビットのビットパターンであり、光量が小さいＬＥＤ
はど先頭から多数のビットが“１”に設定されている。

ラインメモリ４１より１ライン分の画信号が順次読み出
され、これに同期して補正ＲＯＭ４２よシ各ＬＥＤの補
正データの先頭ビットが順次読み出され、その論理積ビ
ットがシリアル／パラレル変換器４４に順次取り込まれ
る。１ライン分のデータがシリアル／パラレル変換器４
４に得られると、それがラッチ部４５にラッチされ、Ｌ
ＥＤアレイ４０の１□ 回目の駆動が行われる。この時、ラッチ部４５に保持さ
れた“１”のビットに対応するＬＥＩＩ’けが、１分割
時間だけ通電せしめられ発光する。

再びラインメモリ４１が読み出され、また補正ＲＯＭ４
２より各ＬＥＤの補正データの第２ビツトが順次読み出
され、その論理積データによる２回目のＬＥＤアレイ駆
動が行われる。

同様の動作のｎ回の繰り返しにより、１ラインが記録さ
れる。

第５図に示す例では、ＬＥＤアレイ４０上の光量が大き
いＬＥＤａはｎ回中の３回だけ発光して黒画素を記録し
、他方、光量が小さいＬＥＤｂはｎ回中ｎ回発光して黒
画素を記録する。このようなＬＥＤ毎の発光時間の増減
により、光量ばらつきが補正される。

発明が解決しようとする課題 しかし、かかる構成によれば、光量ばらつきの高精度の
補正が困難であり、特に高品質の中間調記録ができない
という問題があった。これについて以下説明する。

上述の従来構成において、光量ばらつきを高精度に補正
し記録濃度むらを小さくするには、１ライン走査時間の
分割数ｎを増加させることにより、ＬＥＤ毎の発光時間
を細かい刻みで制御すればよい。しかし、分割数ｎを増
加させると各分割時間が短くなシ、それに合わせてライ
ンメモリ４１および補正ＲＯＭ４２の読み出しやシリア
ル／パラレル変換器４４の動作などの高速化が必要で、
この速度の面から分割数ｎの上限が決まってしまう。そ
の結果、補正精度をそ上はど高くすることができなかっ
た。

また、上述の従来構成においては、ドツト単位で直接的
に光量を変化させるドツト階調法による中間調記録は不
可能であシ、中間調記録は入力画信号のデイザ化による
面積階調法に限られる。しかし、面積階調法は解像度が
悪い。しかも、２値記録に比べ中間調記録の場合に記録
濃度むらによる画質の劣化がめだちやすい。その結果、
従来の構成によっては高品質の中間調記録は困難であっ
た。

本発明は、上述の問題点に鑑みてなされたもので、発光
素子の光量ばらつきの高精度の補正が可能で、またトッ
ド階調法による高品質の中間調記録が可能な、ＬＥＤア
レイなどの画像記録用発光素子群の駆動装置を提供する
ことを目的とする。

課題を解決するための手段 本発明は上述の問題点を解決するため、画像記録のため
の複数の発光素子のそれぞれの発光時間を制御するため
の手段を各発光素子に対応付けて設ける。また、外部か
ら１画素１ビツトまたは複数ビットの画信号が入力する
が、この画信号の入力に同期して、各発光素子の光量ば
らつき補正のための複数ビットの補正信号を発生する手
段と、この補正信号により対応画素の入力画信号を補正
し、複数ビットの補正画信号を出力する手段を設ける。

この補正画信号に従って、各発光素子に対応した前記発
光時間制御手段により発光時間を多段階に切り替え制御
するための発光時間制御信号を発生する。そして各発光
素子を、対応した発光時間制御信号に従った時間だけ発
光するように駆動する構成とする。

作用 本発明は上述のように、複数ビットの補正画信号に従っ
て、個々の発光素子毎に独立に発光時間を多段階に変化
させる。すなわち、発光素子の発光時間を変化させる刻
みは、補正画信号のビット数を増加させれば、それだけ
細かくすることができ、たとえ発光素子を時分割駆動し
て１ラインを記録する場合でも、従来のように１ライン
走査時間の分割数によって一律に決まるものではない。

なお、時分割駆動を行う場合においても、１ライン走査
時間内に何回も画信号や補正信号を入力する操作は不要
であるから、補正画信号などのビット数は１ライン走査
時間の分割数とは無関係に決定できる。

したがって、補正信号のビット数および補正画信号のビ
ット数を適切に設定することにより、発光素子の光量ば
らつきを十分な精度で補正し、記録濃度むらの少ない高
画質記録が可能である。

また、補正画信号は、従来のように１ビツトの補正信号
によって１画素１ビツトの入力画信号を単純にゲートし
た信号ではなく、入力画信号を複数ビットの補正信号に
より、例えば乗算などによって補正した信号である。し
たがって、入力画信号を１画素複数ビットの信号とした
場合、ドツト階調法信号による中間調記録を行うことが
できる。

そして、光量ばらつきによる記録濃度むらを十分に少な
くすることができるため、高画質の中間調記録が可能で
ある。

まだ、入力画信号を１画素１ビツトの信号とした場合、
面積階調法による中間調記録となるが、光量ばらつきに
よる記録濃度むらを減らし、従来よりも高画質を得られ
る。

さらに、入力画信号を１画素複数ビットの信号とした場
合、デイザ処理を施した画信号を入力することにより、
面積階調法とドツト階調法を併用した高品質の中間調記
録も可能である。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明の一実施例によるＬＥＤアレイ駆動装置
の概略構成図である。なお、信号配線などの関係から、
一般的には図中の各部をＬＥＤアレイヘッドとして一体
化するが、その説明は省略する。

第１図において、１は第４図中のＬＦＤアレイ４０と同
様のＬＥＤアレイである。

２はＬＥＤアレイ１上の各ＬＥＤを駆動するドライバ部
である。本実施例においても、ｎ回の時分割駆動によっ
て１ラインの記録を行う。しかし、各ＬＥＤの発光時間
の制御方法は、従来のようにｎ回中に通電する回数を増
減する方法ではない。

本実施例においては、黒画素対応のＬＥＤについては、
ｎ回の駆動のすべての回に通電して発光させるが、各回
の通電時間をＬＥＤ毎に多段階に変化させることにより
、１ライン走査時間内の合計発光時間を個々のＬＥＤ毎
に細かい刻みで制御する。そして、各回の通電時間すな
わち発光時間は、後述のチョッパ信号のデユーティ比に
従って決まる。

ＰＩＸは外部より１画素単位にシリアルに入力する画信
号であり、１画素当たりＭピットの信号である。本実施
例ではドツト階調法による中間調記録を可能にするため
Ｍ≧２であるが、面積階調法の中間調記録だけを行うの
であればＭ＝１とすることもできる。ＣＫは画信号ＰＩ
Ｘの画素転送に同期したクロック、ＬＣＫは画信号ＰＩ
Ｘの１ライン転送に同期したラインクロックである。

３はＬＥＤアレイ１上の各ＬＥＤ毎にＮビットの光量ば
らつき補正データを記憶した補正ＲＯＭである。４はク
ロックＣＫおよびラインクロックＬＣＫを入力として、
補正ＲＯＭ３の読み出しアドレスを発生するアドレスカ
ウンタである。この読み出しアドレスに従って、補正Ｒ
ＯＭ３から画信号ＰＩＸの各画素に対応した補正データ
がＮビットの補正信号として読み出される。

５は変換ＲＯＭであシ、Ｎビットの補正信号とＭビット
の画信号ＰＩＸとを入力として、両信号の乗算信号をＭ
’　（≧２、例えば４）ビットの補正画信号＊ＰＩＸと
して出力する。

６は変換ＲＯＭ５から入力する補正画信号＄ＰＩＸをク
ロックＣＫのタイミングでＭｌ　　ピット並列に順次数
シ込み、シフトするシリアル／パラレル変換器である。

１ラインの画信号ＰＩＸの入力が完了すると、シリアル
／パラレル変換器Ｇより、１ラインの全画素の補正画信
号＊ＰＩＸがパラレルに出力される。７はシリアル／パ
ラレル変換器６より補正画信号を、ストローブ信号ＳＴ
Ｂのタイミングで一斉にラッチし、その記録が終了する
まで保持するラッチ部である。なお、ストローフ信号Ｓ
ＴＢの発生した直後から、次のラインの画信号入力、補
正信号の発生、補正画信号のシリアル／パラレル変換が
始まる。

８はＬＥＤＩＤアレイ１上ＬＥＤに対応付けた多数のチ
ョッパ発生回路（後述）からなるチョッパ発生部である
。このチョッパ発生部８からは、各ＬＥＤに対応したチ
ョッパ信号が、クロックＣＫに同期して１ライン走査時
間内にｎパルス、連続的に出力する。各ＬＥＤに対する
チョッパ信号は、ラッチ部７よシ入力する対応した補正
画信号に従ったデー−ティ比を持ち、これは発光時間制
御信号としてドライバ部２に入力する。

ドライバ部２は、各ＬＥＤをｎ回時分割駆動するが、各
回において各ＬＥＤに対応したチョッパ信号のＨレベル
時間だけ通電し発光させる。々お、１ライン走査時間内
はラッチ部７に保持された補正画信号は変化しないため
、各回における各チョッパ信号のデユーティ比も一定で
ある。したがって、１ライン走査時間において、各ＬＥ
Ｄはチョッパ信号のデユーティ比に従った同じ時間だけ
ｎ回発光することになる。

第２図にシリアル／パラレル変換器６以降の各部の回路
構成例を示す。ここでは補正画信号のビット数Ｍ′を４
ビツトとしている。また、シリアル／パラレル変換器６
以外は、１個のＬＥＤに対応する回路部分だけが図示さ
れている。

シリアル／パラレル変換器６は、４個のＤフリップフロ
ップ２１を１段とした、１ラインの総画素数に等しい段
数のシフトレジスタ回路である。補正画信号＊ＰＩＸの
各ピット（ここでは４ビツト）はクロックＣＫのタイミ
ングで初段のＤフリップフロップ２１にとりこまれ、ク
ロックＣＫのタイミングで順次後段ヘシフトされる。

ｎはラッチ部７内の一つのラッチ回路であり、シリアル
／パラレル変換器６の対応段のＤフリップフロップ１１
の出力を、ストローブ信号ＳＴＢのタイミングで４個の
Ｄフリップフロップ乙に一斉にラッチする構成である。

このラッチ回路ｎはＬＥＤＩＤアレイ１上ＥＤと同じ個
数だけある。

列はチョッパ発生部８内の一つのチョッパ発生回路であ
り、ＬＥＤＩＤアレイ１上応した一つのＬＥＤに対する
発光時間制御信号としてのチョッパ信号を発生するため
に、各ＬＥＤに１対１に対応付けられ、ＬＥＤと同数だ
けある。

各チョッパ発生回路あけカウンタ５、コンパレータがお
よびＪＫフリップフロップ苔からなる。

カウンタ５はクロックＣＫをカウントし、ｔａの周期で
キャリーパルスＣＡＭを出力する。コンパレータがは対
応したラッチ回路ρとカウンタ５の出力信号を比較し、
一致した時にパルスを出力する。

この一致パルスとキャリーパルスはそれぞれＪＫフリッ
プ７０ツブごのに入力とＪ入力に印加される。

第３図にＪＫフリップフロップ若の入出力波形を示す。

キャリーパルスが発生するとＱ出力はＨレベルに変化し
、一致パルスが発生するとＱ出力はＬレベルに戻る。パ
ルス幅ｔｘは、対応したラッチ回路ｎより入力する補正
画信号の値に応じて変化するが、周期ｔａは一定である
。すなわち、補正画信号に従ってデユーティ比が変化す
る周期ｔａのチョッパ信号がＪＫフリップフロップ１７
のＱ出力に得られる。

田はドライバ部２内の一つの定電流ドライブ回路であり
、四はＩＤアレイ１上の一つのＬＥＤである。定電流ド
ライブ回路路は、対応したチョツバ発生回路２４から入
力するチョッパ信号がＨレベルの期間だけ、対応したＬ
　Ｅ　Ｄ　２９に駆動電流を流し発光させる。前述のよ
うに、この駆動は１ラインにつきｎ回行われる。

ここまでの説明から明らかなように、このＬＥＤアレイ
駆動装置においては、ＬＥＤアレイ１上の各ＬＥＤの発
光時間は、複数ピットの補正信号に従って光量ばらつき
を補正するように制御されるとともに、複数ピットの入
力画信号ＰＩＸに従って増減する。

したがって、光量ばらつきによる記録濃度むらを大幅に
減らし、ドツト階調法による高画質の中間調記録が可能
である。高画質の２値画像記録も当然可能である。

また、デイザ化した画信号ＰＩＸを入力することにより
、ドツト階調法と面積階調法を併用した高画質の中間調
記録も可能である。

なお、本実施例においてはＬＥＤアレイ上の全ＬＥＤを
一斉に時分割駆動したが、ＬＥＤを複数のブロックに分
割し、ブロック毎に分けて同様の駆動を行ってもよい。

また、本実施例においては１ラインを時分割駆動により
記録した（画信号の入力、補正信号の発生などの動作は
１ライン当たり１回である）が、１回の駆動で１ライン
の記録を行うことも可能である。ただし、時分割駆動の
方法によれば、チョッパ発生回路を構成するカウンタ１
５およびコン７くレータ１６のピット数を減らすことが
できるなどの利点がある。

補正信号による入力画信号の補正手段として、変換ＲＯ
Ｍ３に代えて演算回路を用いてもよい。

１ラインの記録が終了してから次の１ラインの入力を行
うのであれば、ラッチ部７を省くことも可能である。

なお本発明は、ＬＥＤアレイ以外の画像記録用発光素子
群の駆動装置に対しても同様に適用できる。

発明の効果 以上の説明から明らかなように、本発明は、入力画信号
を複数ピットの補正信号により補正した複数ピットの補
正画信号に従って、各発光素子の発光時間を独立に制御
することにより、発光素子の光量ばらつきを高精度に補
正して記録濃度むらを十分に減らし、高画質の２値記録
と、ドツト階調法または面積階調法あるいはその併用に
よる高画質の中間調記録が可能になるという効果を有す
るものである。

【図面の簡単な説明】

第１図は本発明の一実施例によるＬＥＤアレイ駆動装置
の概略構成図、第２図は第１図中のシリアル／パラレル
変換器などの回路構成例を示す概略回路図、第３図は第
２図中のＪＫフリップフロップの入出力信号の波形図、
第４図は従来のＬＥＤアレイ駆動装置の概略構成図、第
５図は同従来装置におけるＬＥＤの時分割駆動および発
光時間制御の説明のだめのタイミング図である。 １・・・ＬＥＤアレイ、２・・・ドライバ部、３・・・
補正ＲＯＭ、４・・・アドレスカウンタ、５・・・変換
ＲＯＭ。 ６・・・シリアル／パラレル変換器、７・・・ランチ部
、８・・・チョッパ発生部。 第１図 第 図 第 図 にグ Ｊ 図 第 図 ｎ

Claims (1)

【特許請求の範囲】
1. 外部からの１画素当たり１ビットまたは複数ビットの画
   信号の入力に同期して、画像記録用の複数の発光素子の
   それぞれの光量ばらつき補正のための複数ビットの補正
   信号を発生する手段と、前記入力画信号を対応した前記
   補正信号により補正し、複数ビットの補正画信号を出力
   する手段と、対応した前記補正画信号に従って発光時間
   を多段階に切り替え制御するための発光時間制御信号を
   発生する、前記各発光素子に対応付けられた複数の手段
   と、前記各発光素子を対応した前記発光時間制御信号に
   応じた時間だけ駆動し発光させる手段とを有することを
   特徴とする発光素子駆動装置。