JPS62241469A

JPS62241469A - 光記録ヘツド

Info

Publication number: JPS62241469A
Application number: JP61084047A
Authority: JP
Inventors: Toshiyuki Shinokawa; 篠川　敏行
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1986-04-14
Filing date: 1986-04-14
Publication date: 1987-10-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、発光素子アレイあるいは光量制御素子アレイ
等を用い、感光体に露光することにより記録を行う光記
録ヘッドに関する。

（従来の技術）電子写真記録方式のように感光体を使用したプリンタ等
の露光源には、発光ダイオード（以下、ＬＥＤと略記す
る）を入力信号に応じて点滅させて記録する方式や、液
晶の様な光量制御素子を用いて光量を制御して記録する
方式が知られている。

第５図は、従来のＬＥＤアレイヘッドを用いた電子写真
記録装置の概略構成図であり、第６図は従来のＬＥＤア
レイヘッドの概略構成図である。

第５図において、９はＬＥＤアレイヘッド、８は電子写
真プロセス部である。ＬＥＤアレイヘッド９は、画信号
入力端子１、クロック回路２、ＬＥＤ駆動回路３、複数
のＬＥＤから構成されるＬＥＤアレイ４、ＬＥＤアレイ
４の光を集光するレンズ系５とから構成されている。

また、電子写真プロセス部８は、回転可能な感光ドラム
８ａ、その周辺に配置されて一次帯電８ｂ、現像部８Ｃ
１転写部８ｄ、除電部８ｅ、クリーニング部８ｆから構
成されている。

以上のようにして構成された電子写真記録装置の動作は
、先ず、画信号入力端子１から入力された画イ５号はＬ
ＥＤ駆動回路３に入力される。ＬＥＤ駆動回路３には、
ＬＥＤアレイ４の素子数に対応する複数の駆動回路が収
容されており、各駆動回路の出力はＬＥＤアレイ４の各
素子に供給される。クロック回路２は、ＬＥＤ駆動回路
３にクロック信号を出力し、ＬＥＤ駆動回路３において
は、このクロック信号によって画信号を１ライン分バッ
ファメモリ（図中省略）に蓄えた後、このバッファメモ
リから並列的に同時に読み出し、ＬＥＤアレイ４の容素
ｆを同時に点滅させる。

ＬＥＤアレイ４からの光は、レンズ系５を介して、−次
帯電部８ｂで一様に帯電された感光ドラム８ｂに結像さ
れ、静電潜像が作成される。この潜像は、現像部８ｃで
現像され、転写部８ｄにおいて図示しない記録媒体に転
写され、その後定着されハードコピーとなる。さらに感
光ドラム８ａは回転し、除電部８ｅにおいて除電され、
クリーニング部８ｆにおいてクリーニングされる。

このような従来の電子写真装置の最大の問題点は、多数
のＬＥＤの発光光量のバラツキ（つまり、アレイ光源特
有の個々の素子の性能バラツキ）等に起因する記録濃度
の不均一性、すなわち記録ムラであった。従来において
は、第６図に示すように、これらの記録ムラを解消する
ために、各素子のバラツキ等を補正するデータを記憶し
ている記憶部１０ａと、この記憶部１０ａからの信号を
並列に変換するシリアル／パラレル（Ｓ／Ｐ）変換部１
０ｂと、Ｓ／Ｐ変換部１０ｂからの信号によって信号を
発生する信号発生部１０ｃとから構成される制御信号発
生回路ｌＯを設け、電圧または電流の印加時間を各素子
毎に制御することにより光量が−・様になるように補正
してきた。すなわち、画信号を出力する画信号制御部３
ａと上述した制御信号発生回路！０とからの信号をアン
ドゲート群３ｂに入力し、このアンドゲート群３ｂの出
力により動作するＬＥＤアレイ駆動部３ｃによりＬＥＤ
アレイ４の各ＬＥＤを制御していた。

ここで、ＬＥＤのバラツキ補正について説明する。

ＬＥＤアレイ１２のｉ番目のＬＥＤに電圧あるいは電流
を印加したときに感光ドラム上に得られる光パワーをＰ
４、感光ドラム上への印加時間（Ｎ光時間）をＴ、とす
ると、感光ドラム上の露光量Ｅ１はＰｌｘＴＩ＝ＥＩ　　　−・　（１）となる。

光パワーＰ、は各ＬＥＤ素子の発光光量のバラツキ等に
より一定ではなく、印加時間Ｔ、が一定の場合には感光
ドラムへの露光量Ｅ、も一定でなくなり記録ムラが生じ
る。このため、各ＬＥＤ素ｒのバラツキに合うように印
加時間Ｔ１を補正し、これによ７て露光量Ｅ、を一定に
して記録ムラをなくしている。すなわち、制御信号発生
回路１０が印加時間Ｔ１を補正している。

また、従来のＬＥＤアレイヘッドにおいては上記制御信
号発生回路１０が、記憶部１０ａ、Ｓ／Ｐ変換部１０ｂ
、信号発生部１０ｃとから構成されているため、回路規
模が大きくなり、装置の価格が高くなるという欠点があ
った。

この欠点を解決した発明が、特開昭５９−１９４６７５
号公報の「光記録ヘッド」に開示されている。

この発明は、第６図に示す制御信号発生回路ｌＯを除去
し、その代わりに、ｔめ複数種類の電圧または印加時間
を発生する基準信号発生回路を設け、各発光素子の発光
光量等に応じて前記基準信号発生回路から出力されてい
る複数の信号の内から最適な信号を選択し、この選択し
た信号をアンドゲート群３ｂに入力している。これによ
って、各発光素子の発光光量等のバラツキの無い、しか
も制御信号発生回路等の不可回路規模が小さく、かつコ
ストが安い光記録ヘッドを提供している。

（発明が解決しようとする問題点）しかしながら、上記構成のいずれのＬＥＤアレイヘッド
において、次のような問題点があった。

第７図は、従来の上記構成による印字状態を示す図であ
るが、同図に示すように、印加時間は各ＬＥＤ素子の発
光光量のバラツキ等に応じて補正され、その結果露光量
を一定にしている。このため、図中各ＬＥＤがほぼ直線
上に配列される方向の印字ドツトの縦線（言い換えれば
感光ドラムの軸方向に応じた印字ドツト）での記録ムラ
は解消されたが、印字時間の違いにより印字ドツトの横
線の形状（感光ドラムの回転方向に応じた印字ドツト）
が不揃いとなってムラが生じるという問題点があった。

つまり、回転する感光ドラム８ａ上の静電潜像は、ＬＥ
Ｄアレイ１２からの印加時間（露光時間）により影響を
受けるためである。

本発明は、以−ヒ述べた印字時間の違いによる印字トラ
（・の形の不揃いという欠点を除去し、各発光素子の発
光光がのバラツキ等による露光量のバラツキが無く、し
かも印字ドツトの形状を揃えた高品質な画像を得ること
のできる光記録ヘッドを提供することを目的とする。

（問題点を解決するための手段）本発明は面記問題点を解決するために、発光素子または
光量制御素子を複数個配列して成るアレイと、各素子ご
との印加時間を決める制御信号を発生する制御信号発生
部と、画信号と制御信号とを入力して、各素子を駆動す
る駆動回路とを有する光記録ヘッドを対象とするう上記光記録ヘッドの前記制御信号発生回路を、前記制御
信号を作成するための基準となる一定のパルス幅の基準
パルスを発生する基準パルス発生回路と、各素子ごとの
特性の差異に従って、一定の時間内に分布される基準パ
ルスのパルス数を規定するデータを各素子ごとに記憶す
る記憶部と。

基準パルスと前記各素子ごとのデータを入力し、該デー
タにより規定されたパルス数の基準パルスからなるパル
ス信号列を各素子ごとに作成し、該パルス信号列を前記
制御信号として出力するパルス信号発生部とを具備して
構成したものである。

（作用）本発明によれば、以上のように光記録ヘッドを構成した
ので、各技術手段は次のように作用する。

基準パルス発生部は、制御信号発生回路から出力される
制御信号を作成するための一定のパルス幅の基準となる
基準パルスを発生する。記憶部は、発光素子または光量
制御素子の特性に従って、一定時間内に分布される基準
パルスのパルス数を規定するデータを各素子ごとに記憶
する。このデータは、例えば“１”か“０″のデータの
列であり、この６１１′１．“０″に対応させて基準パ
ルスの有無を決定させることによりパルス数を規定する
。パルス信号発生部は、基準パルスと記憶部からの各素
子ごとのデータを入力し、このデータにより規定された
パルス数の基準パルスからなるパルス信号列を容素子ご
とに作成する。この作成された各素子ごとのパルス信号
列は、制御信号として駆動回路に入力される。従って、
各素子ごとに、所定時間に分布された基準パルスのパル
ス数は、記憶部に記憶されたデータにもとづき、各素子
ごとの印加時間と対応している。このように、本発明に
よれば、各素子の印加時間を−・定時間内に基準パルス
で分布できるようにしたので、各素子・への電流模しく
は電圧の印加はすべて一定時間内で行うことができ、こ
れによって印字ドツトの形状も揃えられる。よって、従
来の問題点を解決できるのである。

（実施例）以Ｆ、本発明の一実施例を図面を参照して詳細に説明す
る。

本実施例によるＬＥＤアレイヘッドの説明をするにあた
って本発明による各ＬＥＤ素子の発光光量に対するバラ
ツキの補正方法を説明する。

ＬＥＤアレイがｍ個から構成され、そのｉ番目のＬＥＤ
の光出力をＰｌ、印加時間をＴｌｓ露光量をＥｌとする
。

従来においては、印字ドツトの記録ムラをなくすため、
各ＬＥＤの異なる光出力Ｐ１に対して各ＬＥＤの印加時
間Ｔ１を補正して露光量Ｅ、を一定となるようにした。

これは、前述したようにＥ、＝Ｐ、ｘ７．で表わされる
。

本発明においては、更に印字ドツトの形状を揃えるため
次のように補正する。

補正された印加時間Ｔｉをパルス幅での基本パルス（Ｔ
、＞で）でｎ８個に分割すると、印加時間Ｔ、はＴＨ＝ｌ’ｌ、Ｘτ（ｎは自然数）で表わされる。

ここで、次式の範囲をみたすみかけ上の印加時間Ｔ、を
考える。

Ｔ１≦Ｔｏ≦副走査周期このみかけ上の印加時間Ｔ０の間に、基本パルス幅での
ｎｉ個のパルスを一様に発生させるものとする。このと
きの基本パルス周期ｔｏは第３図（ａ）にｎ、＝９の場
合のみかけ上の印加時Ｉｉ’ｄ　Ｔ　ｏと基本パルス周
期ｔ。の関係を示す。同図に示″１−ように、みかけ上
の印加時間Ｔ。の間には、印加時間Ｔ１に相当する基本
パルスが周期ｔｏで一様に分布されている。即ち、本発
明による各ＬＥＤ素子のバラツキ補正は、印字ドツトの
形状を揃えるために各ＬＥＤ素子に対して予めみかけ上
の印加時間Ｔ０を設定し、この時間内において各ＬＥＤ
素子の発光光量に対するバラツキ補正のための印加時間
Ｔ、に相当する、複数個の基本パルスを一様に分布させ
るというものである。

以下、上記補正を実施するためのＬＥＤアレイヘッドの
構成について説明する。第１図は、本発明の一実施例に
よるＬＥＤアレイヘッド要部の構成を示すブロック図、
第２図は第１図に示すＬＥＤアレイヘッドを用いた電子
写真装置のブロック図である。尚、これらの図中におい
て、第５図及び第６図で使用した従来と同一構成要素の
ものについては、同一参照番号を附しである。ＬＥＤア
レイヘッド７は、画信号入力端子１、クロック回路２、
ＬＥＤ駆動回路３、ＬＥＤアレイ４、レンズ系５、制御
信号発生回路６とから構成される。

制御信号発生回路６は、各ＬＥＤ素子のバラツキ等の補
正データを記憶する記憶部６ａと、記憶部６ａからの信
号を並列に変換するＳ／Ｐ変換部６ｂと、基本パルスを
発生する基本パルス発生部６ｃとＳ／Ｐ変換部６ｂから
の信号を用いて基本パルスをみかけ上の印加時間Ｔ０内
に一様に発生するパルス信号発生部６ｄとから構成され
る。

記憶部６ａに記憶されているデータとは、パルス信号発
生部６ｄがみかけ上の印加時間Ｔ。内にパルス幅τの基
本パルスを各ＬＥＤ毎にいくつ分布させるかを示すデー
タである。このデータは、第３図（ｂ）に示すごとく“
１”か“Ｏ”のデータ列であり、“１”は基本パルス発
生を示し、“０”は基本パルスを発生させないことを示
している。又、本実施例では、みかけ上の印加時間Ｔｏ
内に最大ｎ、＝９個の基本パルスを発生可能とするので
、記憶部６ａは各ＬＥＤ　（１からｍ）１１トに９個の
“１”か“０“のデータ列をｍ列記憶する。尚、基本パ
ルスの数ｎｉは記憶部６ａのメモリ容量の制限を受ける
ため、むやみに大きくはできない。このため、印加時間
Ｔ０の間に基本パルスをおおよそ一様に分布させるよう
なデータを記憶部６ａに記憶しておいても良い。

ＬＥＤ駆動回路３は、画信号入力端子１からの画信号を
制御する画信号制御部３ａと画信号制御部３ａからの信
号を各アンドゲートの一端に入力し、パルス信号発生部
６ｂからの基本パルス信号を各アンドゲートの多端に入
力するアンドゲート群３ｂと、アンドゲート群３ｂから
の出力を受は取り、クロック回路２のクロック信号に従
って動作するＬＥＤアレイ駆動部３Ｃとから構成される
。ＬＥＤアレイ駆動部３Ｃからの出力は、ＬＥＤアレイ
４に供給される。

次に本実施例によるＬＥＤアレイヘッドの動作について
説明する。

ここで、各ＬＥＤには、基本パルス周期ｔ。

（第３図（ａ）に示すように、基本パルスが１０間に９
個分布されているとき）よりも大きく、各ＬＥＤ毎に異
なる基本パルス周期ｔＨ（ｉ＝１゜２．３．　・・・ｍ
）の基本パルス信号を与えるものとする。

先ず、記憶部６ａに記憶されたデータ列は、Ｓ／Ｐ変換
部６ｂによって並列に変換され、副走査周期に同期して
パルス信号発生部６ｄへ供給される。パルス信号発生部
６ｄは、基本パルス発生部６ｃからの基本パルスを順次
量は取り、記憶部６ａからの“１”、“０”のデータ列
に基づき、みかけ上の印加時間Ｔ０の間に基本パルス発
生部６Ｃの基本パルス周期として基本パルスを一様に分
布させる。第３図（ｂ）に、ＬＥＤｌとＬＥＤ　２の基
本パルス信号の例を示す。ＬＥＤｌの基本パルス信号は
周期がｔｌで基本パルスを５個有し、ＬＥＤ２の基本パ
ルス信号は周期がｔ２で基本パルスを３個有している。

制御信号発生回路６のパルス信号発生部６ｄからの各Ｌ
ＥＤ毎の基本パルス信号は、ＬＥＤ駆動回路３内のアン
ドゲート群３ｂの各アンドゲートの一方の入力端子に入
力される。又、両信号入力端子ｌからの画信号が、画（
１＜号制御部３ａを介して各アンドゲートの他方の入力
端子に入力される。アンドゲート群３ｂの出力は、印刷
データ有の個所について、みかけ上の印加時間Ｔｏの間
に一様に分布された基本パルスをしＥＤ毎に印加するこ
とによって、各ＬＥＤの露光量を一定とし、これをＬＥ
Ｄ駆動部３ｃへ供給する。ＬＥＤアレイ４は、ＬＥＤ駆
動部３ｃからの各ＬＥＤ毎の駆動信号により、みかけ上
の印加時間Ｔ０の間で分布された基本パルスに応じて点
滅する。

第４図に、本実施例による印字状態を示す。同図からも
わかるように、各ＬＥＤはみかけ上の印加時間Ｔ０内で
、印加時間Ｔ１に相当する基本パルス数だけ点滅するの
で、露光量は一定のため記憶ムラは無く、しかも印字ド
ツトの形状も一定に揃えることができる。また、図中、
みかけ上の印加時間Ｔ。内で基本パルスがおおよそ一様
に分布されているものもあるが、これは前述したように
□記憶部６ａに分布がおおよそ一様となるデータ列を記
憶している。

尚、本実施例ではＬＥＤアレイヘッドについて詳細に説
明したが、これに限らず例えば液晶等の光量制御素子ア
レイヘッドであっても良い。

（発明の効果）以上、詳細に説明したように、本発明によれば、各発光
素子あるいは光量制御素子の印加時間を、一定時間内に
基準パルスのパルス数によって各素子ごとに分布できる
ようにしたので、各素子への電流または電圧の印加をす
べて一定時間で統一して行うことができる。このため印
字ドツトの濃度及び形状のバラツキをなくすことができ
、更にアレイ上の光記録ヘッドが原因で生じる記録ムラ
もなくなり、高品質な画像を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例によるＬＥＤアレイヘッド要
部の構成を示すブロック図、第２図は第１図にボすＬＥ
Ｄアレイヘッドを用いた電子写真装置のブロック図、第
３図は本実施例による基本パルス信号の発生を示すタイ
ムチャート、第４図は本実施例による印字状態を示す図
、第５図は従来のＬＥＤアレイヘッドを用いた電子写真
装置のブロック図、第６図は従来のＬＥＤアレイヘッド
要部の構成を示すブロック図、第７図は従来の印字状態
を示す図である。１・・・画信号入力端子、２・−クロック回路、３−Ｌ
　Ｅ　Ｄ駆動回路、４−ＬＥＤアレイ、５・−レンズ系
、　　　　６−制御信号発生回路、７−Ｌ　Ｅ　Ｄアレ
イヘッド、８・・・電子写真プロセス部。

Claims

【特許請求の範囲】発光素子または光量制御素子を複数個配列して成るアレ
イと、各素子ごとの印加時間を決める制御信号を発生する制御
信号発生回路と、画信号と制御信号とを入力して、各素子を駆動する駆動
回路とを有する光記録ヘッドにおいて、前記制御信号発生回路を、前記制御信号を作成するための基準となる一定のパルス
幅の基準パルスを発生する基準パルス発生部と、各素子ごとの特性の差異に従って、一定の時間内に分布
される基準パルスのパルス数を規定するデータを各素子
ごとに記憶する記憶部と、基準パルスと前記各素子ごとのデータを入力し、該デー
タにより規定されたパルス数の基準パルスからなるパル
ス信号列を各素子ごとに作成し、該パルス信号列を前記
制御信号として出力するパルス信号発生部とを具備して
構成したことを特徴とする光記録ヘッド。