DE69116859T2 - Elektronenquelle und herstellungsverfahren - Google Patents

Elektronenquelle und herstellungsverfahren

Info

Publication number
DE69116859T2
DE69116859T2 DE69116859T DE69116859T DE69116859T2 DE 69116859 T2 DE69116859 T2 DE 69116859T2 DE 69116859 T DE69116859 T DE 69116859T DE 69116859 T DE69116859 T DE 69116859T DE 69116859 T2 DE69116859 T2 DE 69116859T2
Authority
DE
Germany
Prior art keywords
gate electrode
layer
opening
cavity
semiconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69116859T
Other languages
English (en)
Other versions
DE69116859D1 (de
Inventor
Vu Thien Binh
Pierre Legagneux
Didier Pribat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THOMSON RECH
Original Assignee
THOMSON RECH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THOMSON RECH filed Critical THOMSON RECH
Publication of DE69116859D1 publication Critical patent/DE69116859D1/de
Application granted granted Critical
Publication of DE69116859T2 publication Critical patent/DE69116859T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02Electron guns
    • H01J3/021Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

  • Die Erfindung bezieht sich auf eine Elektronenquelle und ihr Herstellungsverfahren.
  • Die Erfindung gehört in den Bereich von Feldeffekt- Mikrokathoden und erlaubt es, auf der ganzen Oberfläche der fraglichen Vorrichtungen eine Elektronenemission in Form von parallelen Strahlen zu erhalten, die von je einer Mikrospitze ausgehen.
  • Die Erfindung besteht darin, eine zweite, zur Gate- Elektrode koplanare Elektrode einzufügen, deren Vorspannung so angepaßt ist, daß sich die Fokussierung jedes Mikrostrahls ergibt.
  • Die Figur 1a zeigt das Prinzipschema einer Feldeffekt-Mikrokathode. Aufgrund der geringen Abmessungen der Basisstruktur kann man einige 10&sup6; gleiche Elemente wie das in Figur 1a gezeigte je cm² zusammenfassen (siehe Figur 1b), was einen Vorteil bei der Herstellung insbesondere von Elektronenkanonen darstellen kann. Einer der Nachteile einer solchen Mikrokathode besteht insbesondere in dem erheblichen Öffnungswinkel des von jeder Spitze ausgesendeten Strahls. Figur 2 zeigt diese Situation schematisch. Aufgrund des großen Öffnungswinkels in Höhe jeder Mikrospitze erscheint es sehr schwierig, die von einem solchen Netz von Mikrokathoden ausgesendeten Elektronenstrahlen zu fokussieren (siehe Figur 3) oder zu behandeln, was den praktischen Nutzen stark einschränkt.
  • Um dieses Problem zu lösen, wurde vorgeschlagen, der Struktur aus Figur 1a eine zweite Gate-Elektrode hinzuzufügen, die über der ersten liegt und auf ein niedrigeres Potential gebracht ist, wodurch der von jeder Mikrospitze ausgehende Strahl (Figur 4) abgesehen von einigen Verzerrungen parallel gemacht wird. Auf diese Weise kann man die Fokussierung aller von einem Netz von Mikrokathoden ausge hender Strahlen mit Hilfe einer klassischen elektronischen Optik (siehe Figur 5) in Betracht ziehen.
  • Einer der Nachteile der in Figur 4 gezeigten Struktur besteht darin, daß die zweite Elektrode über dem Extraktionsgate liegt und durch ein zweites Dielektrikum D2 davon isoliert ist, das eine etwa gleich große Dicke wie das Dielektrikum des Gates D1 besitzen muß aufgrund der zu verwendenden Fokussierspannungen. Für Gatedurchmesser von etwa 1 µm kann es aufgrund des großen Öffnungswinkels des ausgesendeten Strahls vorkommen, daß ein nicht vernachlässigbarer Teil des von jeder Mikrospitze ausgehenden Strahlstroms sowohl das Dielektrikum D2, das die Fokussierelektrode G2 trägt, als auch diese Fokussierelektrode trifft. Hinsichtlich des Dielektrikums D2 kann dies einerseits zu Problemen der Aussendung von Sekundärelektronen führen, die den Hauptstrahl stören, und andererseits zu Problemen des Auftretens von elektrostatischen örtlichen Ladungen, die örtlich jeden ausgesendeten Mikrostrahl verformen können. Was nun die Fokussierelektrode G2 angeht, so könnte das Auftreffen eines zu großen Stroms zu ihrer Zerstörung führen. Eine Lösung dieses Problems besteht natürlich darin, das Dielektrikum D2 und die Elektrode G2 bezüglich der Öffnung des Gates zurückgesetzt anzuordnen, wie dies in Figur 6 gezeigt ist.
  • Es erscheint jedoch nicht so leicht, diese Zurücksetzung über große Oberflächen (in der Größenordnung von einem bis zu einigen cm²) gleichmäßig zu kontrollieren, und die vorliegende Erfindung bietet eine andere Lösung dieses Fokussierproblems an.
  • Die Erfindung betrifft also eine Elektronenquelle mit einem Substrat, einer dielektrischen Schicht mit mindestens einem Hohlraum, in dem eine Kathodenelektrode in Form eines Vorsprungs angeordnet ist, mit einer ersten Gate-Elektrode, die auf der Oberseite der dielektrischen Schicht liegt und zumindest teilweise den Hohlraum umgibt, init mindestens einer zweiten Gate-Elektrode, die auf derselben Seite wie die erste Gate-Elektrode bezüglich der Oberseite der dielektrischen Schicht liegt, wobei die erste Gate-Elektrode zwischen dem Hohlraum und der zweiten Gate-Elektrode liegt und die beiden Elektroden gegeneinander isoliert sind und wobei beide Gate-Elektroden auf der Oberseite der dielektrischen Schicht angeordnet sind.
  • Eine solche Elektronenquelle ist aus der Druckschrift EP-A-0 395 158 bekannt. Die Elektronenquelle gemäß der vorliegenden Erfindung unterscheidet sich von der aus der Druckschrift EP-A-0 395 158 dadurch, daß die zweite Gate- Elektrode dicker als die erste ist.
  • Die verschiedenen Gegenstände und Merkmale der Erfindung werden nun anhand der beiliegenden Zeichnungen näher erläutert.
  • Die Figuren 1a bis 6 zeigen die bereits oben erläuterte bekannte Technik.
  • Figur 7 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Elektronenquelle.
  • Die Figuren 8a bis 8k zeigen verschiedene Schritte eines Herstellungsverfahrens gemäß der Erfindung.
  • Figur 9 zeigt ein Beispiel für eine Schaltung zur Steuerung einer erfindungsgemäßen Quelle.
  • Die Figuren 10a bis 10b zeigen Schritte eines Herstellungsverfahrens für eine erfindungsgemäße Variante.
  • Figur 11 zeigt eine erfindungsgemäße Variante einer Elektronenquelle.
  • Die Figuren 12a bis 12e zeigen eine Variante des erfindungsgemäßen Herstellungsverfahrens.
  • Die Figuren 13a und 13b zeigen Beispiele von Emissionskurven einer erfindungsgemäßen Vorrichtung.
  • Erfindungsgemaß wird die Verwendung einer Fokussierelektrode vorgeschlagen, die nicht mehr über der Gate-Elektrode, wie in den Figuren 4 oder 6 gezeigt, liegt, sondern in Form von köplanaren Elektroden vorliegt, wie dies Figur 7 zeigt. Die koplanaren Elektroden sind die Gate-Elektroden VG1 und VG2, die auf der dielektrischen Schicht sitzen und den Hohlraum CA umgeben, in dem eine Mikrokathode MP angeordnet ist. Das Gate VG1 dient als Extraktionsgate für die Elektronen, während das Gate VG2 als Fokussiergate dient.
  • Gemäß einer Variante der Erfindung umgibt die Gate- Elektrode VG2 teilweise die erste Gate-Elektrode VG1. Gemäß einer anderen Variante umgibt die Gate-Elektrode VG2 ganz den Hohlraum CA und die erste Elektrode VG1.
  • Nun wird ein Herstellungsverfahren mit automatischer Ausrichtung für eine solche Vorrichtung beschrieben.
  • Man geht von einem Substrat 1 aus, vorzugsweise Silizium (100) oder (111), auf das man nacheinander eine Schicht 2 von Si&sub3;N&sub4; (Dicke 0,1 µm), eine Schicht 3 aus SiO&sub2; (Dicke 1 µm) und eine Schicht 4 aus polykristallinem, sehr feinkörnigem, hochdotiertem Silizium (einige 10&supmin;³ Ωcm) aufbringt, d.h. mit einem CVD-Verfahren (Chemical Vapor Deposition) bei hoher Temperatur (und damit vorzugsweise niedrigem Druck typisch im Bereich zwischen 10 und 300 Torr).
  • So ergeben sich die in Figur 8a gezeigten Schichten. Es sei bemerkt, daß man auch als Ausgangssubstrat ein sogenanntes SOI-Plättchen (Silicon on Insulation) verwenden könnte, das durch das sogenannte SIMOX-Verfahren erhalten wird (indem man eine Stickstoffionenimplantierung und dann eine Sauerstoffionenimplantierung durchführt) oder auch durch ein Rekristallisierungsverfahren in der flüssigen Phase erhalten wird (hinsichtlich Einzelheiten dieser verschiedenen Verfahren wird verwiesen auf IEEE Circuit and Device Magazine, Vol. 3 und 4, Juli und November 1987).
  • Der Vorteil eines SOI-Plättchens besteht darin, daß das Silizium auf der Isolierschicht monokristallin ist. Die Fortsetzung des Verfahrens wird nun beschrieben unter der Voraussetzung, daß von einer Abscheidung von polykristallinem Silizium ausgegangen worden ist.
  • In die Schicht 4 aus Silizium auf der Isolierschicht 3 wird das in den Figuren 8b und 8c im Schnitt bzw. von oben gezeigte Muster eingraviert. Dies ist der einzige Schritt mit einer Maske in dem Verfahren (siehe weiter unten). Man graviert so mindestens eine erste Öffnung H01 in das Halbleitermaterial oder leitende Material 4 sowie eine zweite Öffnung H02, die die erste Öffnung H01 umgibt. Die Breite der Gravierung der ersten Öffnung ist größer als die der Gravierung der zweiten Öffnung. Man bemerkt, daß es sich nicht um eine Gravur im Submikrometerbereich handelt und daß daher die vorhergehende Lithographieoperation in klassischer Optik durchgeführt werden kann, was einen Vorteil bildet. Später wird eine Variante des Verfahrens beschrieben werden, die beispielsweise eine elektronische Maske erfordert.
  • Dann erfolgt ein selektives Abscheiden von Silizium. Dieser Schritt verwendet das CVD-Verfahren mit einer Mischung von SiH&sub4; + HCl oder SiH&sub2;Cl&sub2; + HCl als Reaktionsgase. Wenn man Polykristalle abscheidet, arbeitet man bei niederer Temperatur und damit vorzugsweise bei verringertem Druck. Dieser Schritt ist in Figur 8d angedeutet.
  • Die aufgebrachte Schicht wird oxidiert, so daß sich die kleineren Zwischenräume mit Siliziumoxid füllen (siehe Figur 8e), während größere Öffnungen in gleichmäßigen Abständen an den Stellen mit den größeren Abmessungen verbleiben. Die Maske aus Figur 8a und 8c ist hierfür geeignet (typische Abmessungen der Abstände 1,5 bzw. 2 pm).
  • Eine in Figur 8f gezeigte Variante besteht darin, eine dickere Siliziumschicht ursprünglich zu verwenden (beispielsweise 1 µm dick) und unmittelbar eine Gravur im Submikrometerbereich (z.B. 0,5 µm) an den Stellen durchzuführen, an denen man will, daß die beiden Oxidationsfronten sich berühren. So erhält man nach der Oxidierung eine ähnliche Struktur wie in Figur 8e. Der Nachteil dieser Variante liegt in der Notwendigkeit, eine elektronische Maskierung für Muster im Submikrometerbereich verwenden zu müssen (Abmessungen von 0,5 um). Dagegen kann man so auf den selektiven epitaxialen Wachstumsschritt gemäß Figur 8d verzichten.
  • Dann erfolgt eine reaktive lonenätzung (RIE - Reactive Ion Etching) unter Verwendung des vorher gebildeten SiO&sub2; als Maske. Das Ätzen wird beendet, sobald Blöcke von polykristallinem Silizium sichtbar werden (Figur 8g).
  • Dann erfolgt ein chemisches Ätzen in einem Bad von gepfropftem HF, so daß in der Isolierschicht 3 die in Figur 8h gezeigten Vertiefungen entstehen. Gleichzeitig wird das in dem vorhergehenden Oxidationsschritt (Figur 8c) gebildete Siliziumoxid des oberen Bereichs entfernt.
  • Nun erfolgt wieder eine leichte Oxidation der Blöcke aus polykristallinem Silizium, so daß die kristallinen Oberflächen passiviert werden (Figur 8i).
  • Es sei bemerkt, daß das durch die Schicht aus Si&sub3;N&sub4; geschützte Substrat aus Si bei diesem Behandlungsschritt nicht oxidiert wird.
  • Dann entfernt man in den Vertiefungen das Si&sub3;H&sub4; (beispielsweise durch selektives Ätzen mit H&sub3;PO&sub4;), um örtlich das Siliziumsubstrat freizulegen (Figur 8j).
  • Nun erfolgt in den vorher definierten Vertiefungen und ausgehend von freigelegten Substratkeimen ein facettenreines und örtlich begrenztes Kristallwachstum unter selektiven epitaxialen Wachstumsbedingungen (Figur 8k). Dieser Schritt wird im einzelnen in den französischen Patentanmeldungen 88 03 949 und 89 03 151 beschrieben. Beispielsweise kann dieses epitaxiale Aufwachsen in einem MOCVD-Reaktor (Metalorganic Chemical Vapor Deposition - epitaxiales Wachstum von Organometallen aus der Dampfphase) bei verringertem Druck erfolgen.
  • Beispielsweise kann für ein Siliziumsubstrat dieser Wachstumsvorgang durch selektive Epitaxie in einem CVD- Reaktor bei einer Temperatur zwischen 900 und 1100ºC unter Verwendung einer Gasmischung mit SiH&sub4; + HCl oder SiH&sub2;Cl&sub2; + HCl in Wasserstoffträgergas erfolgen. Für ein Substrat aus AsGa kann dieses selektive Aufwachsen zwischen 600 und 800ºC in einem VPE-Reaktor unter Verwendung einer Gasmischung erfolgen, die AsCl&sub3; verdünnt in H&sub2; und eine Gallium-Feststoffquelle verwendet.
  • Wenn die Facettenbildung der gewünschten Kathodenspitze nicht die Ebenen (111) ergibt, ätzt man danach die Spitze selektiv so ab, daß sich diese Facetten (111) ergeben.
  • Nun entfernt man die Passivierungsschicht aus SiO&sub2;, so daß sich die Struktur gemäß Figur 9 ergibt, in der auch die notwendigen Vorspannungen angegeben sind.
  • Man kann so in den Mikrovertiefungen der Figur 8j ein Kristallwachstum vom Typ "whiskers" durchführen, wie es in der französischen Patentanmeldung 90 02 258 vom 23.2.1990 beschrieben ist. Hierzu scheidet man zuerst in den Mikrovertiefungen eine dünne Schicht aus Gold oder Galhum oder aus einem anderen dem Fachmann bekannten Material ab, das eine eutektische Verbindung mit dem Silizium eingeht. Diese Abscheidung kann wie in Figur 12a bis 12e gezeigt aufgebracht werden. Man beginnt, indem gleichmäßig eine Schicht aus z.B. Gold unter Verwendung eines Verfahrens wie z.B. Kathodenzerstäubung oder Verdampfung im Vakuum (12a) eingesetzt wird. Dann bringt man ein flüssiges Harz vom Typ "photoresist" auf, wobei diesem Schritt eine spannungsaktive Vorbehandlung mit Hilfe eines "primer" vorausgehen kann, damit das Harz gut in die Mikrovertiefungen eindringt (Figur 12b). Dieses Harz wird dann bei 70 bis 120ºC je nach Typ polymerisiert,
  • Nun wird das Harz in einem Plasma auf Sauerstoffbasis abgetragen, so daß das Harz im oberen Teil der Vorrichtung entfernt wird, nicht aber in den Mikrovertiefungen, so daß die Goldschicht in Kontakt mit dem Substrat geschützt wird (Figur 12c).
  • Mit Hilfe zum Beispiel einer Lösung aus I&sub2;/KI entfemt man das Gold im oberen Teil der Vorrichtung, wobei jedoch die Schicht in Kontakt mit dem Substrat, die durch das Harz bedeckt ist, geschützt bleibt (Figur 12d).
  • Nun wird das Harz mit Hilfe eines geeigneten Lösungsmittels in den Mikrovertiefungen entfernt, und die Vorrichtung ist nun bereit für das Aufwachsen von "whiskers", wie dies in der französischen Patentanmeldung 90 02 258 beschrieben ist.
  • Nun wird eine Variante beschrieben, die eine geringfügig unterschiedliche Struktur ergibt, aber die Fokussierung des Elektronenstrahls verbessert, der von jeder Mikrospitze ausgeht.
  • Diese Variante ist in Figur 10 gezeigt.
  • Man beginnt mit der Struktur aus Figur 89 und oxidiert leicht das oberflächliche polykristalline Silizium (Figur 10a).
  • Nun erfolgt ein zweites Maskenätzen, um dieses Oxid auf den Blöcken der Gates VG2 zu entfernen (siehe Figur 10b).
  • Es sei bemerkt, daß dieses Maskenätzen nicht besonders schwierig ist, da es keine sehr genaue Ausrichtung erfordert. Es reicht nämlich, wenn die beiden Nachbarblöcke VG1 des Blocks VG2 bedeckt sind. Die Grenze der Maske kann an beliebiger Stelle auf dem Siliziumoxid verlaufen, das die Blöcke VG2 und VG1 voneinander trennt.
  • Sobald die Blöcke des Typs VG2 freigelegt sind (während die Blöcke VG1 immer noch durch die Siliziumoxidmaske bedeckt sind), führt man einen zweiten epitaxialen Wachstumsschritt durch, wie er in Verbindung mit Figur 8d beschrieben wurde, um die in Figur loc gezeigte Struktur zu erhalten. Die Oberseite des Blocks VG2 liegt in einer höheren Ebene als die der Blöcke VG1, Außerdem ergab sich während dieses Schritts eine seitliche Vergrößerung des Blocks des Gates VG2, die der Vergrößerung in senkrechter Richtung äquivalent ist (0,5 µm in Figur 10c).
  • Nun wird das Siliziumoxid im oberen Bereich zwischen den Blöcken VG1 und VG2 entfernt und zugleich werden die Mikrovertiefungen hergestellt (Figur 10d).
  • Danach werden die in Verbindung mit den Figuren 8i bis 8k beschriebenen Schritte durchgeführt, so daß sich schließlich eine Struktur wie in Figur 11 gezeigt ergibt.
  • Die Figuren 9 und 11 zeigen auch die elektrischen Anschlüsse der erfindungsgemäßen Vorrichtung.
  • Die Vorrichtung gemäß Figur 11 wurde ergänzt durch eine Anode A, die den Mikrospitzen wie z.B. MP gegenüberliegt. Eine Elektronenemission kann nun zwischen einer Mikrospitze MP und der Anode erfolgen.
  • Hierzu legt man bestimmte Potentiale von einer oder mehreren Spannungsquellen an eine Mikrospitze MP, ein Gate VG1, ein Gate VG2 und an die Anode A.
  • Wenn beispielsweise eine Mikrospitze sich auf einem Bezugspotential VR befindet, besitzen die anderen Elektroden folgende Potentiale:
  • - Gate VG1: höheres Potential als das Bezugspotential VR;
  • - Gate VG2: niedrigeres Potential als das Bezugspotential VR;
  • - Anode A: höheres Potential als das von VG1.
  • Unter diesen Bedingungen ergibt sich beispielsweise eine Fokussierung eines von einer Mikrospitze ausgehenden Strahls auf die Anode oder auch ein paralleler Strahl.
  • Durch Modellbildung wurde ein paralleler Elektronenstrahl, wie er in Figur 13a gezeigt ist, mit folgenden Spannungen erreicht:
  • - Mikrospitze MP: 0 Volt
  • - Gate VG1 : 100 Volt
  • - Gate VG2 : -50 Volt
  • - Anode A : 110 Volt
  • Weiter wurde ein fokussierter Strahl (wie in Figur 13b) unter folgenden Bedingungen erreicht:
  • - Mikrospitze MP: 0 Volt
  • - Gate VGL : 100 Volt
  • - Gate VG2 : -60 Volt
  • - Anode A : 110 Volt
  • Selbstverständlich ist die obige Beschreibung nur als Beispiel zu verstehen und andere Varianten können in Betracht gezogen werden, ohne den Rahmen der Erfindung zu verlassen. Insbesondere kann die Reihenfolge der Schritte der beschriebenen Verfahren geändert werden und andere Materialien als die oben angegebenen können verwendet werden. Insbesondere kann man ein beliebiges anderes Halbleitermaterial statt Silizium verwenden. Die Abmessungen der Schichten und der Ätzungen sowie die Verfahrensbedingungen können geändert werden.

Claims (14)

1. Elektronenquelle, die auf einem Substrat (1) eine dielektrische Schicht (D1) mit mindestens einem Hohlraum (CA), in dem eine Kathodenelektrode (MP) in Form eines Vorsprungs angeordnet ist, eine erste Gate-Elektrode (VG1), die auf der Oberseite der dielektrischen Schicht (D1) liegt und zumin dest teilweise den Hohlraum (CA) umgibt, und mindestens eine zweite Gate-Elektrode (VG2) enthält, die auf derselben Seite wie die erste Gate-Elektrode (VG1) bezüglich der Oberseite der dielektrischen Schicht liegt, wobei die erste Gate- Elektrode zwischen dem Hohlraum und der zweiten Gate-Elektrode liegt und die beiden Elektroden gegeneinander isoliert sind und wobei beide Gate-Elektroden auf der Oberseite der dielektrischen Schicht (D1) angeordnet sind, dadurch gekennzeichnet, daß die zweite Gate-Elektrode (VG2) dicker als die erste Gate-Elektrode (VG1) ist.
2. Elektronenquelle nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Gate-Elektrode (VG2) einen Bereich besitzt, der höher als die erste Gate-Elektrode (VG1) liegt.
3. Elektronenquelle nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Gate-Elektrode (VG2) teilweise die erste Gate-Elektrode (VG1) umgibt.
4. Elektronenquelle nach Anspruch 1, dadurch gekennzeichnet, daß die erste Gate-Elektrode (VG1) am Rand des Hohlraums (CA) liegt und diesen ganz umgibt, während die zweite Gate- Elektrode (VG2) ganz die aus dem Hohlraum und der ersten Gate-Elektrode gebildete Einheit umgibt.
5. Elektronenquelle nach Anspruch 1, dadurch gekennzeichnet, daß sie auch eine Anode (A), die der Kathode gegenüberliegt, sowie Vorspannungsmittel aufweist, die folgende Potentiale liefern:
- für die Kathode (MP) ein bestimmtes Potential (VR),
- für die erste Gate-Elektrode (VG1) ein höheres Potential als das bestimmte Potential (VR),
- für die zweite Gate-Elektrode (VG2) ein niedrigeres oder gleich hohes Potential wie das bestimmte Potential (VR),
- für die Anode (A) ein höheres Potential als das der ersten Gate-Elektrode (VG1).
6. Verfahren zur Herstellung von Elektronenquellen, dadurch gekennzeichnet, daß es die folgenden Schritte enthält:
a) Aufbringen einer Schicht (3) aus einem dielektrischen Material auf ein Substrat (1),
b) Aufbringen einer Schicht (4) aus einem halbleitenden oder leitenden Material auf die vorhergehende Schicht,
c) Ausätzen mindestens einer ersten Öffnung (HO1) aus der Schicht (4) halbleitenden oder leitenden Materials und einer zweiten Öffnung (HO2), die die erste Öffnung (HO1) umgibt, wobei die Breite der ersten Öffnung größer als die der zweiten Öffnung ist und der Bereich der halbleitenden oder leitenden Schicht (4) zwischen den beiden Öffnungen für die Herstellung einer ersten Gate-Elektrode und der Bereich der halbleitenden oder leitenden Schicht (4) um die zweite Öffnung herum zur Herstellung einer zweiten Elektrode bestimmt ist,
d) Oxidierung der Schicht (4) aus halbleitendem oder leitendem Material, so daß die zweite Öffnung sich durch Oxidation schließt,
e) Anätzen der Schicht (3) aus dielektrischem Material durch die erste Öffnung (HO1) bis zur Schicht (4) aus halbleitendem oder leitendem Material,
f) Oxidierung der Schicht (4) aus haibleitendem oder leitendem Material,
g) Entfernung des Oxids oberhalb des Materials, das für die zweite Elektrode bestimmt ist,
h) selektives Aufwachsen von halbleitendem oder leitendem Material, so daß sich für die zweite Elektrode eine höhere Ebene als die Oberseite der ersten Elektrode ergibt,
i) Entfernung des Oxids zwischen den beiden Elektroden und Bildung von Mikrovertiefungen im dielektrischen Material (3) durch die erste Öffnung (HO1) hindurch bis zum Substrat,
j) Herstellung einer Kathode (Mikrospitze MP) in der ersten Öffnung durch selektives Kristallwachsen in einem Reaktor (CVD).
7. Herstellungsverfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Abätzen (Schritt C) des halbleitenden oder leitenden Materials (4) ein Abätzen im Submikrometerbereich an der Stelle bedeutet, an der man will, daß die beiden Oxidationsfronten sich berühren.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Herstellung der Kathode (MP) durch Aufbringen einer eutektischen Legierung in einen Hohlraum und durch vertikales Aufwachsen ausgehend von dieser eutektischen Legierung erfolgt.
9. Herstellungsverfahren nach Anspruch 8, dadurch gekennzeichnet, daß nach dem Schritt (e) das oxidierte halbleitende oder leitende Material entfernt wird, worauf die Kathode MP) folgendermaßen gebildet wird:
- Aufbringen einer eutektischen Legierung auf die Struktur,
- Aufbringen eines Harzes auf die Struktur,
- Abätzen des Harzes außer im Hohlraum (CA),
- Entfernung der eutektischen freigelegten Legierung,
- Entfernung des Harzes außer im Hohlraum,
- vertikales Aufwachsen einer Kathode (MP) ausgehend von der eutektischen Schicht in dem Hohlraum.
10. Verfahren nach Anspruch 6 für eine erste dielektrische Schicht aus SiO&sub2;, dadurch gekennzeichnet, daß der selektive chemische Ätzvorgang mit Hilfe von HF erfolgt.
11. Verfahren nach Anspruch 6 für ein Substrat aus Si, dadurch gekennzeichnet, daß das selektive Aufwachsen in einem CVD-Reaktor bei einer Temperatur zwischen 900 und 1100ºC unter Verwendung einer Gasmischung erfolgt, die SiH&sub4; + HCl oder SiH&sub2;Cl&sub2; + HCl in Wasserstoffträgergas enthält.
12. Verfahren nach Anspruch 6 für ein Substrat aus AsGa, dadurch gekennzeichnet, daß das selektive Aufwachsen zwischen 600 und 800ºC in einem VPE-Reaktor unter Verwendung einer Gasmischung, die AsCl&sub3; verdünnt in H&sub2; enthält, und einer Gallium-Feststoffquelle erfolgt.
13. Verfahren nach Anspruch 6 für ein Substrat aus AsGa, dadurch gekennzeichnet, daß das selektive Aufwachsen in einem MOCVD-Reaktor bei reduziertem Druck erfolgt.
14. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß, falls die Facettenbildung der Spitze der Kathode nicht Ebenen (111) ergibt, später eine selektive chemische Anätzung dieser Spitze durchgeführt wird, bei der sich diese Facettenbildung (111) ergibt.
DE69116859T 1990-11-16 1991-11-15 Elektronenquelle und herstellungsverfahren Expired - Fee Related DE69116859T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9014287A FR2669465B1 (fr) 1990-11-16 1990-11-16 Source d'electrons et procede de realisation.
PCT/FR1991/000903 WO1992009095A1 (fr) 1990-11-16 1991-11-15 Source d'electrons et procede de realisation

Publications (2)

Publication Number Publication Date
DE69116859D1 DE69116859D1 (de) 1996-03-14
DE69116859T2 true DE69116859T2 (de) 1996-06-05

Family

ID=9402268

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69116859T Expired - Fee Related DE69116859T2 (de) 1990-11-16 1991-11-15 Elektronenquelle und herstellungsverfahren

Country Status (6)

Country Link
US (1) US5581146A (de)
EP (1) EP0511360B1 (de)
JP (1) JP3107818B2 (de)
DE (1) DE69116859T2 (de)
FR (1) FR2669465B1 (de)
WO (1) WO1992009095A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007010462A1 (de) 2007-03-01 2008-09-04 Josef Sellmair Verfahren zur Herstellung einer Teilchenstrahlquelle

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545621B1 (de) * 1991-11-29 1995-09-06 Motorola, Inc. Herstellungsverfahren einer Feldemissionsvorrichtung mit integraler elektrostatischer Linsenanordnung
JPH07104679A (ja) * 1993-09-30 1995-04-21 Futaba Corp 電界放出形蛍光表示装置
US5528103A (en) * 1994-01-31 1996-06-18 Silicon Video Corporation Field emitter with focusing ridges situated to sides of gate
US5644187A (en) * 1994-11-25 1997-07-01 Motorola Collimating extraction grid conductor and method
JPH0982214A (ja) * 1994-12-05 1997-03-28 Canon Inc 電子放出素子、電子源、及び画像形成装置
JP2812356B2 (ja) * 1995-02-24 1998-10-22 日本電気株式会社 電界放出型電子銃
FR2737041A1 (fr) * 1995-07-07 1997-01-24 Nec Corp Canon a electrons pourvu d'une cathode froide a emission de champ
JPH1012127A (ja) * 1996-06-24 1998-01-16 Nec Corp 電界電子放出装置
JP3171121B2 (ja) * 1996-08-29 2001-05-28 双葉電子工業株式会社 電界放出型表示装置
JP2891196B2 (ja) * 1996-08-30 1999-05-17 日本電気株式会社 冷陰極電子銃およびこれを用いた電子ビーム装置
JP3745844B2 (ja) * 1996-10-14 2006-02-15 浜松ホトニクス株式会社 電子管
US6013974A (en) * 1997-05-30 2000-01-11 Candescent Technologies Corporation Electron-emitting device having focus coating that extends partway into focus openings
US6002199A (en) * 1997-05-30 1999-12-14 Candescent Technologies Corporation Structure and fabrication of electron-emitting device having ladder-like emitter electrode
FR2766011B1 (fr) 1997-07-10 1999-09-24 Alsthom Cge Alcatel Cathode froide a micropointes
US6171164B1 (en) 1998-02-19 2001-01-09 Micron Technology, Inc. Method for forming uniform sharp tips for use in a field emission array
US6107728A (en) * 1998-04-30 2000-08-22 Candescent Technologies Corporation Structure and fabrication of electron-emitting device having electrode with openings that facilitate short-circuit repair
FR2780803B1 (fr) 1998-07-03 2002-10-31 Thomson Csf Commande d'un ecran a cathodes a faible affinite electronique
FR2780808B1 (fr) 1998-07-03 2001-08-10 Thomson Csf Dispositif a emission de champ et procedes de fabrication
FR2784225B1 (fr) * 1998-10-02 2001-03-09 Commissariat Energie Atomique Source d'electrons a cathodes emissives comportant au moins une electrode de protection contre des emissions parasites
FR2814277A1 (fr) * 2000-09-19 2002-03-22 Thomson Tubes & Displays Canon pour tube a rayons cathodiques comportant des cathodes a micropointes
FR2829873B1 (fr) * 2001-09-20 2006-09-01 Thales Sa Procede de croissance localisee de nanotubes et procede de fabrication de cathode autoalignee utilisant le procede de croissance de nanotubes
FR2832995B1 (fr) * 2001-12-04 2004-02-27 Thales Sa Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi
US6960876B2 (en) * 2003-02-27 2005-11-01 Hewlett-Packard Development Company, L.P. Electron emission devices
FR2879342B1 (fr) * 2004-12-15 2008-09-26 Thales Sa Cathode a emission de champ, a commande optique
US7402942B2 (en) * 2005-10-31 2008-07-22 Samsung Sdi Co., Ltd. Electron emission device and electron emission display using the same
KR20070083112A (ko) 2006-02-20 2007-08-23 삼성에스디아이 주식회사 전자 방출 디바이스와 이를 이용한 전자 방출 표시디바이스

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3748522A (en) * 1969-10-06 1973-07-24 Stanford Research Inst Integrated vacuum circuits
US4578614A (en) * 1982-07-23 1986-03-25 The United States Of America As Represented By The Secretary Of The Navy Ultra-fast field emitter array vacuum integrated circuit switching device
DE3855482T2 (de) * 1987-02-06 1997-03-20 Canon Kk Elektronen emittierendes Element und dessen Herstellungsverfahren
US4987377A (en) * 1988-03-22 1991-01-22 The United States Of America As Represented By The Secretary Of The Navy Field emitter array integrated distributed amplifiers
US4874981A (en) * 1988-05-10 1989-10-17 Sri International Automatically focusing field emission electrode
NL8901075A (nl) * 1989-04-28 1990-11-16 Philips Nv Inrichting ten behoeve van elektronengeneratie en weergeefinrichting.
US5235244A (en) * 1990-01-29 1993-08-10 Innovative Display Development Partners Automatically collimating electron beam producing arrangement
US5281890A (en) * 1990-10-30 1994-01-25 Motorola, Inc. Field emission device having a central anode
US5140219A (en) * 1991-02-28 1992-08-18 Motorola, Inc. Field emission display device employing an integral planar field emission control device
US5191217A (en) * 1991-11-25 1993-03-02 Motorola, Inc. Method and apparatus for field emission device electrostatic electron beam focussing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007010462A1 (de) 2007-03-01 2008-09-04 Josef Sellmair Verfahren zur Herstellung einer Teilchenstrahlquelle
DE102007010462B4 (de) * 2007-03-01 2010-09-16 Sellmair, Josef, Dr. Verfahren zur Herstellung einer Teilchenstrahlquelle

Also Published As

Publication number Publication date
EP0511360B1 (de) 1996-01-31
EP0511360A1 (de) 1992-11-04
US5581146A (en) 1996-12-03
JPH05505906A (ja) 1993-08-26
DE69116859D1 (de) 1996-03-14
JP3107818B2 (ja) 2000-11-13
FR2669465B1 (fr) 1996-07-12
WO1992009095A1 (fr) 1992-05-29
FR2669465A1 (fr) 1992-05-22

Similar Documents

Publication Publication Date Title
DE69116859T2 (de) Elektronenquelle und herstellungsverfahren
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE3841588C2 (de)
DE69133183T2 (de) Silizium auf porösen silizium, verfahren zur herstellung und produkt
EP0493676B1 (de) Verfahren zur Herstellung einer elektrisch leitenden Spitze aus einem dotierten Halbleitermaterial
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
EP0399998A2 (de) Verfahren zur Hersrtellung von hochauflösenden Silizium-Schattenmasken
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3108377A1 (de) Verfahren zum herstellen von halbleiterschaltkreisen
DE2738384A1 (de) Verfahren zur herstellung eines halbleiters
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE69027960T2 (de) Elektronen emittierendes Element und Verfahren zur Herstellung desselben
DE4014216C2 (de) Verfahren zum Herstellen eines Hetero-Bipolar-Transistors
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2556038C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE69019200T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.
EP0257328B1 (de) Verfahren zur Stabilisierung von pn-Übergängen
DE2554638A1 (de) Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
DE3834063A1 (de) Schottky-gate-feldeffekttransistor
DE10306310B4 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung
EP0429697B1 (de) Halbleiterscheibe mit dotiertem Ritzrahmen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: DERZEIT KEIN VERTRETER BESTELLT

8339 Ceased/non-payment of the annual fee