JP3107818B2 - 電子源及びその製造方法 - Google Patents
電子源及びその製造方法Info
- Publication number
- JP3107818B2 JP3107818B2 JP04500424A JP50042492A JP3107818B2 JP 3107818 B2 JP3107818 B2 JP 3107818B2 JP 04500424 A JP04500424 A JP 04500424A JP 50042492 A JP50042492 A JP 50042492A JP 3107818 B2 JP3107818 B2 JP 3107818B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- layer
- cavity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 本発明は、電子源及びその製造方法に関するものであ
る。
る。
本発明は、電界効果型陰極の分野に応用され、問題の
装置の表面全体に、各々微小点電極から来る平行なビー
ムによって構成されている電子放射を得ることができ
る。
装置の表面全体に、各々微小点電極から来る平行なビー
ムによって構成されている電子放射を得ることができ
る。
本発明は、ゲート電極と共面の第２の電極を介在させ
ることからなり、その極性は、各マイクロビームを集束
させることができるように選択される。
ることからなり、その極性は、各マイクロビームを集束
させることができるように選択される。
第1a図は、電界効果型微小陰極の概略図である。基本
構造のサイズが小さいことによって、1cm2あたりに第1a
図と同じ素子を数106個つくることができ（第1b図を参
照）、これは特に電子銃に有利である。しかしながら、
この種の微小陰極の欠点の１つは、各点電極で放射され
るビームのアパーチャ乃至広がりが大きいことにある。
第２図は、この状態の概略図である。各微小点電極にお
いて広がりが大きいために、このような微小陰極のアレ
ーから放射される電子ビームを集束または処理（第３図
を参照）することは極めて困難であることが分かろう。
それは、これらの使用上の価値をかなり制限している。
構造のサイズが小さいことによって、1cm2あたりに第1a
図と同じ素子を数106個つくることができ（第1b図を参
照）、これは特に電子銃に有利である。しかしながら、
この種の微小陰極の欠点の１つは、各点電極で放射され
るビームのアパーチャ乃至広がりが大きいことにある。
第２図は、この状態の概略図である。各微小点電極にお
いて広がりが大きいために、このような微小陰極のアレ
ーから放射される電子ビームを集束または処理（第３図
を参照）することは極めて困難であることが分かろう。
それは、これらの使用上の価値をかなり制限している。
この問題を解決するためには、第1a図の構造に第２の
ゲート電極を加えることが提案された。この第２のゲー
ト電極は、第１の電極の上に配置されており、低い電位
にされており、従って、各微小点電極から抽出されたビ
ームを平行（僅かな収差は除いて）にすることができる
（第４図を参照）。このようにして、標準的な電子光学
装置によって、微小陰極のアレーによって放射された全
ビームを集束させることができる（第５図を参照）。
ゲート電極を加えることが提案された。この第２のゲー
ト電極は、第１の電極の上に配置されており、低い電位
にされており、従って、各微小点電極から抽出されたビ
ームを平行（僅かな収差は除いて）にすることができる
（第４図を参照）。このようにして、標準的な電子光学
装置によって、微小陰極のアレーによって放射された全
ビームを集束させることができる（第５図を参照）。
第４図に示した構造の欠点の１つは、第２の電極が、
抽出ゲートの上に重ねられており、第２の誘電体D2によ
って絶縁されていることである。この誘電体の厚さは、
使用できる集束電圧を考慮すると、ゲート誘電体D1の厚
さにほぼ等しくなければならない。直径が約１μｍのゲ
ートでは、（放射ビームの広がりが大きいために）集束
電極G2を支持する誘電体D2とこの同じ集束電極の両方に
よって、各微小点電極に放射される電波の無視できない
部分が捕捉されることがある。これによって、誘電体D2
について、第１に、主ビームに対して寄生的な二次電子
放出の問題が生じ、第２に、放射された各マイクロビー
ムを局地的に変形させることのできる局在化された静電
電荷が生じる問題が起きる。集束電極G2に対して、過度
の電流を捕捉することによって、簡単に破壊が生じる。
その問題を解決する１つの方法は、もちろん、第６図に
図示したように、ゲートの開孔部に対して後退して位置
に誘電体D2と電極G2を配置することである。
抽出ゲートの上に重ねられており、第２の誘電体D2によ
って絶縁されていることである。この誘電体の厚さは、
使用できる集束電圧を考慮すると、ゲート誘電体D1の厚
さにほぼ等しくなければならない。直径が約１μｍのゲ
ートでは、（放射ビームの広がりが大きいために）集束
電極G2を支持する誘電体D2とこの同じ集束電極の両方に
よって、各微小点電極に放射される電波の無視できない
部分が捕捉されることがある。これによって、誘電体D2
について、第１に、主ビームに対して寄生的な二次電子
放出の問題が生じ、第２に、放射された各マイクロビー
ムを局地的に変形させることのできる局在化された静電
電荷が生じる問題が起きる。集束電極G2に対して、過度
の電流を捕捉することによって、簡単に破壊が生じる。
その問題を解決する１つの方法は、もちろん、第６図に
図示したように、ゲートの開孔部に対して後退して位置
に誘電体D2と電極G2を配置することである。
しかしながら、この後退量を、かなりの表面積（約１
から数平方cm）において均一に制御するのは簡単である
と思われない。本発明は、この集束問題を解決する別の
方法を提供するものである。
から数平方cm）において均一に制御するのは簡単である
と思われない。本発明は、この集束問題を解決する別の
方法を提供するものである。
従って、本発明は、内部に突起の形態の陰極が配置さ
れた少なくとも１つの空洞を備える誘電体層を基板上に
備え、第１のゲート電極はその誘電体層の上面に配置さ
れており、上記空洞の少なくとも部分的に包囲している
電子源において、上記誘電体層の上面に対して上記第１
のゲート電極と同じ側に配置された少なくとも１つの第
２のゲート電極を備え、上記第１のゲートの電極は上記
空洞と上記第２のゲート電極との間に配置されているこ
とを特徴とする電子源に関するものである。
れた少なくとも１つの空洞を備える誘電体層を基板上に
備え、第１のゲート電極はその誘電体層の上面に配置さ
れており、上記空洞の少なくとも部分的に包囲している
電子源において、上記誘電体層の上面に対して上記第１
のゲート電極と同じ側に配置された少なくとも１つの第
２のゲート電極を備え、上記第１のゲートの電極は上記
空洞と上記第２のゲート電極との間に配置されているこ
とを特徴とする電子源に関するものである。
本発明は、また、電子源を製造する方法であって、少
なくとも１つの誘電体材料層を基板上に堆積し、その堆
積された層に少なくとも１つの空洞をエッチング形成
し、基板上での成長によって、各空洞の底部に突出した
陰極電極を形成し、第１のゲート電極を各空洞の周囲の
誘電体材料層上に形成し、第２のゲート電極を上記第１
のゲート電極の周囲に形成することを特徴とする方法に
関するものである。
なくとも１つの誘電体材料層を基板上に堆積し、その堆
積された層に少なくとも１つの空洞をエッチング形成
し、基板上での成長によって、各空洞の底部に突出した
陰極電極を形成し、第１のゲート電極を各空洞の周囲の
誘電体材料層上に形成し、第２のゲート電極を上記第１
のゲート電極の周囲に形成することを特徴とする方法に
関するものである。
本発明のその他の目的及び特徴は、添付図面を参照し
て行う以下の説明から明らかになろう。
て行う以下の説明から明らかになろう。
第1a図〜第６図は、上述した従来技術を図示したもの
であり、 第７図は、本発明による電子源の１実施例を図示した
ものであり、 第8a図〜第8k図は、本発明による製造方法の各段階を
図示したものであり、 第９図は、本発明による電子源の制御装置の実施例を
図示したものであり、 第10a図〜第10d図は、本発明による別の電子源の製造
段階を図示したものであり、 第11図は、本発明による電子源の別の実施例を図示し
たものであり、 第12a図〜第12e図は、本発明による製造方法の別の実
施例を図示したものであり、 第13a図〜第13b図は、本発明による装置の放射曲線の
例を図示したものである。
であり、 第７図は、本発明による電子源の１実施例を図示した
ものであり、 第8a図〜第8k図は、本発明による製造方法の各段階を
図示したものであり、 第９図は、本発明による電子源の制御装置の実施例を
図示したものであり、 第10a図〜第10d図は、本発明による別の電子源の製造
段階を図示したものであり、 第11図は、本発明による電子源の別の実施例を図示し
たものであり、 第12a図〜第12e図は、本発明による製造方法の別の実
施例を図示したものであり、 第13a図〜第13b図は、本発明による装置の放射曲線の
例を図示したものである。
本発明によると、第４図〜第６図のようにゲート電極
上にもはや重ねられていないが、第７図に図示したよう
に共面の集束電極を有する集束電極の使用が提案されて
いる。共面電極は、極小陰極MPが配置された空洞CAを囲
むように誘電体層上に配置されたゲート電極VG1及びVG2
である。ゲートVG1は、電子を引き出すためのゲートと
して作動し、ゲートVG2は集束電極として作動する。
上にもはや重ねられていないが、第７図に図示したよう
に共面の集束電極を有する集束電極の使用が提案されて
いる。共面電極は、極小陰極MPが配置された空洞CAを囲
むように誘電体層上に配置されたゲート電極VG1及びVG2
である。ゲートVG1は、電子を引き出すためのゲートと
して作動し、ゲートVG2は集束電極として作動する。
別の実施例によると、第２のゲート電極VG2は、第１
のゲート電極VG1を部分的に包囲している。また別の実
施例によると、第２のゲート電極VG2は、空洞CAと第１
の電極VG1とによって構成されたユニットを完全に包囲
している。
のゲート電極VG1を部分的に包囲している。また別の実
施例によると、第２のゲート電極VG2は、空洞CAと第１
の電極VG1とによって構成されたユニットを完全に包囲
している。
そのような装置をセルフアライメント式に製造する方
法について、以下に説明する。
法について、以下に説明する。
通常、シリコン（100）製の基板１を出発材料とし
て、その上に、Si3N4層２（厚さ0.1μｍ）、SiO3層３
（厚さ１μｍ）及び、小粒子多結晶質シリコンの高濃度
（10-3Ω・cm）にドーピングされた層４、すなわち、低
温で（及び好ましくは、10〜300torrsの減圧で）CVD
（化学蒸着）法によって得られる層を連続して堆積させ
る。
て、その上に、Si3N4層２（厚さ0.1μｍ）、SiO3層３
（厚さ１μｍ）及び、小粒子多結晶質シリコンの高濃度
（10-3Ω・cm）にドーピングされた層４、すなわち、低
温で（及び好ましくは、10〜300torrsの減圧で）CVD
（化学蒸着）法によって得られる層を連続して堆積させ
る。
第8a図に図示した層が得られた。
使用される原料基板もまた、SIMOX型工程（窒素、続
いて、酸素の二重イオン注入を実施することによって）
または液相での再結晶化方法によって得られるSOI（Sil
icon on insulator）型のシリコンウェハであることが
ある（これらの各方法の詳細については、［IEEE Circ
uit and Device Magazine］第３及び４巻、1987年７月
及び11月を参照することができる）。
いて、酸素の二重イオン注入を実施することによって）
または液相での再結晶化方法によって得られるSOI（Sil
icon on insulator）型のシリコンウェハであることが
ある（これらの各方法の詳細については、［IEEE Circ
uit and Device Magazine］第３及び４巻、1987年７月
及び11月を参照することができる）。
SOIウェハの利点は、絶縁体上のシリコンが単結晶質
であることである。最初の段階が、多結晶質シリコンの
堆積段階であると仮定して、その方法の続きを説明す
る。
であることである。最初の段階が、多結晶質シリコンの
堆積段階であると仮定して、その方法の続きを説明す
る。
各々、断面図と上方から見た図面である第8b図及び第
8c図に図示したパターンは、絶縁体３上のシリコン層４
にエッチングされたものである。これは、その方法の唯
一のマスキング段階である（下記を参照）。従って、半
導体または導体材料層４に少なくとも１つの第１の開孔
部HO1と、このHO1を包囲する第２の開孔部HO2がエッチ
ングされる。第１の開孔部のエッチング幅は、第２の開
孔部のエッチング幅より大きい。これは、サブミクロン
エッチングではなく、従って、標準的な光学的方法で、
従来のリソグラフィ作業を行うことができることが分か
ろう。これは有利である。
8c図に図示したパターンは、絶縁体３上のシリコン層４
にエッチングされたものである。これは、その方法の唯
一のマスキング段階である（下記を参照）。従って、半
導体または導体材料層４に少なくとも１つの第１の開孔
部HO1と、このHO1を包囲する第２の開孔部HO2がエッチ
ングされる。第１の開孔部のエッチング幅は、第２の開
孔部のエッチング幅より大きい。これは、サブミクロン
エッチングではなく、従って、標準的な光学的方法で、
従来のリソグラフィ作業を行うことができることが分か
ろう。これは有利である。
さらに以下に、例えば、電子マスキングを必要とする
方法の実施例について記載する。
方法の実施例について記載する。
次に、シリコンの選択的堆積作業を実施する。
この作業は、SiH4＋HClまたはSiH2Cl2＋HClの混合物
を試薬ガスとして使用してCVDによって実施される。多
結晶が堆積されるならば、低温で、及び、好ましくは低
圧で、作業を実施する。この作業を第8d図に図示した。
を試薬ガスとして使用してCVDによって実施される。多
結晶が堆積されるならば、低温で、及び、好ましくは低
圧で、作業を実施する。この作業を第8d図に図示した。
得られた堆積物を酸化させて、小さい開口部は（シリ
カによって）互いに結合させる一方、大きい開口部には
等しい間隔で開孔部を残す（第8e図を参照）。第8a図及
び第8c図のマスクは、この作用に適している（通常、サ
イズは、各々、1.5及び２μｍである）。
カによって）互いに結合させる一方、大きい開口部には
等しい間隔で開孔部を残す（第8e図を参照）。第8a図及
び第8c図のマスクは、この作用に適している（通常、サ
イズは、各々、1.5及び２μｍである）。
第8f図に図示した別の実施例は、より厚いシリコン層
を出発材料として使用し、２つの酸化端部が接触するの
が所望の位置で１ミクロンより小さいエッチング（例え
ば、0.5μｍのエッチング）を直接実施することからな
る。酸化後、第8e図の構造に類似した構造が得られる。
その欠点は、１ミクロンより小さいパターン（0.5μｍ
エッチング）を得るのに組み合わされた電子マスキング
段階を使用することが必須であることである。しかし、
反対に、第8d図の選択的エピタキシ段階を排除すること
ができる。
を出発材料として使用し、２つの酸化端部が接触するの
が所望の位置で１ミクロンより小さいエッチング（例え
ば、0.5μｍのエッチング）を直接実施することからな
る。酸化後、第8e図の構造に類似した構造が得られる。
その欠点は、１ミクロンより小さいパターン（0.5μｍ
エッチング）を得るのに組み合わされた電子マスキング
段階を使用することが必須であることである。しかし、
反対に、第8d図の選択的エピタキシ段階を排除すること
ができる。
次に、前段階で形成されたSiO2をマスクとして使用し
て、反応性イオンエッチング（RIE）作業を実施する。
ポリシリコンのパッドが目に見えるようになった時（第
8g図）、エッチングを停止させる。
て、反応性イオンエッチング（RIE）作業を実施する。
ポリシリコンのパッドが目に見えるようになった時（第
8g図）、エッチングを停止させる。
次に、緩衝HF浴中で化学エッチングを実施して、第8h
図に図示したように、絶縁体層３中にハウジングを形成
する。同時に、前段階の酸化（第8e図）中に形成された
シリカを上部から除去する。
図に図示したように、絶縁体層３中にハウジングを形成
する。同時に、前段階の酸化（第8e図）中に形成された
シリカを上部から除去する。
次に、再度、多結晶質シリコンのパッドを軽く酸化さ
せて、結晶質表面を不動態化させる（第8i図）。
せて、結晶質表面を不動態化させる（第8i図）。
この処理の間、Si3N4層によって保護されたSi基板
は、酸化されないことが分かる。
は、酸化されないことが分かる。
Si3N4が、ハウジング内から除去され（例えば、H3PO4
を使用した選択的化学エッチング）、その結果、Si基板
が局部的に露出する（第8j図）。
を使用した選択的化学エッチング）、その結果、Si基板
が局部的に露出する（第8j図）。
次に、既に画成したマイクロハウジング内で、露出し
た基板シードを使用して、局部的なファセット結晶成長
作業を、選択的エピタキシャル成長条件下で実施する
（第8k図を参照）。この種の作業は、フランス国特許出
願第89/03949号及び第89/03153号に詳細に記載されてい
る。例えば、このエピタキシャル成長は、減圧MOCVD（M
atalorganic Chemical Vapor Deposition）反応器内で
実施される。
た基板シードを使用して、局部的なファセット結晶成長
作業を、選択的エピタキシャル成長条件下で実施する
（第8k図を参照）。この種の作業は、フランス国特許出
願第89/03949号及び第89/03153号に詳細に記載されてい
る。例えば、このエピタキシャル成長は、減圧MOCVD（M
atalorganic Chemical Vapor Deposition）反応器内で
実施される。
例えば、シリコン基板の場合、この成長は、キャリア
水素中で、SiH4＋HClまたはSiH2Cl2＋HClの気体混合物
を使用して、900〜1100℃の温度でCVD反応器内で選択的
エピタキシによって実施される。GaAs基板の場合、この
選択的エピタキシは、H2に希釈されたAsCl2を含む気体
混合物及び固体ガリウム源を使用して、VPE反応器内で6
00〜800℃の温度で実施される。
水素中で、SiH4＋HClまたはSiH2Cl2＋HClの気体混合物
を使用して、900〜1100℃の温度でCVD反応器内で選択的
エピタキシによって実施される。GaAs基板の場合、この
選択的エピタキシは、H2に希釈されたAsCl2を含む気体
混合物及び固体ガリウム源を使用して、VPE反応器内で6
00〜800℃の温度で実施される。
得られるべき陰極点電極のファセットが（111）面を
得ることができない時、引き続いて選択的化学エッチン
グを点電極上で実施して、この（111）ファセットを得
る。
得ることができない時、引き続いて選択的化学エッチン
グを点電極上で実施して、この（111）ファセットを得
る。
次に、バッシベーションSiO2膜を除去して、第９図に
図示した構造を得る。この図には、必要なバイアスが図
示されている。
図示した構造を得る。この図には、必要なバイアスが図
示されている。
また、第8j図のマイクロハウジング内で、1990年２月
23日付けのフランス国特許出願第90/02258号に記載され
ている「ウィスカー（Whiskers）」型結晶成長を実施す
ることができる。このため、従来の堆積は、マイクロハ
ウジング内では、シリコンと共晶組成物を形成すること
のできる金またはガリウムまたは当業者に公知の他のい
ずれかの材料の薄層によって形成されている。この堆積
は、第12a図〜第12e図に図示した方法によって実施され
る。最初の作業は、例えば、陰極スパッタリングまたは
真空蒸着のような方法を使用して、例えば、金の層を均
一に堆積させることがある（第12a図）。次に、液体樹
脂（ホトレジスト型）を堆積させるが、その作業の前
に、樹脂が適切にマイクロハウジング内に侵入すること
ができるように（第12b図）、表面活性処理（下塗りに
よる）を実施する。次に、使用する樹脂の種類によっ
て、70〜120℃の温度で、この樹脂を重合させる。
23日付けのフランス国特許出願第90/02258号に記載され
ている「ウィスカー（Whiskers）」型結晶成長を実施す
ることができる。このため、従来の堆積は、マイクロハ
ウジング内では、シリコンと共晶組成物を形成すること
のできる金またはガリウムまたは当業者に公知の他のい
ずれかの材料の薄層によって形成されている。この堆積
は、第12a図〜第12e図に図示した方法によって実施され
る。最初の作業は、例えば、陰極スパッタリングまたは
真空蒸着のような方法を使用して、例えば、金の層を均
一に堆積させることがある（第12a図）。次に、液体樹
脂（ホトレジスト型）を堆積させるが、その作業の前
に、樹脂が適切にマイクロハウジング内に侵入すること
ができるように（第12b図）、表面活性処理（下塗りに
よる）を実施する。次に、使用する樹脂の種類によっ
て、70〜120℃の温度で、この樹脂を重合させる。
次に、この樹脂を、酸素プラズマ内で化学腐食させ、
デバイスの上部を除去するが、マイクロハウジング内に
は残し、基板と接触する金薄膜を保護する（第12c
図）。
デバイスの上部を除去するが、マイクロハウジング内に
は残し、基板と接触する金薄膜を保護する（第12c
図）。
デバイスの上部の金を除去し（例えば、I2/KIの溶液
によって）、基板と接触している（そして樹脂によって
マスクされている）薄膜を保護する（第12d図）。
によって）、基板と接触している（そして樹脂によって
マスクされている）薄膜を保護する（第12d図）。
次に、マイクロハウジング内の樹脂を除去し（適切な
溶剤によって）、フランス国特許第90/02258号に記載の
ような「ウィスカー（Whiskers）」型成長条件を整え
る。
溶剤によって）、フランス国特許第90/02258号に記載の
ような「ウィスカー（Whiskers）」型成長条件を整え
る。
別の実施例では、各点電極によって放射される電子ビ
ームの集束を改良する僅かに異なる構造を得る方法を記
載している。
ームの集束を改良する僅かに異なる構造を得る方法を記
載している。
この実施例は、第10図に図示した。
最初の構造は、第8g図の構造であり、表面のポリシリ
コンを軽く酸化することによって作業を開始する（第10
b図を参照）。
コンを軽く酸化することによって作業を開始する（第10
b図を参照）。
第２のマスキングを実施して、VG2のパッドのこの酸
化物を除去する（第10b図）。
化物を除去する（第10b図）。
このマスキング作業は、正確なアライメントを必要と
しないので、特に複雑ではないことが分かる。実際、VG
2のパッドに近接した２つのパッドVG1がマスクされるだ
けで十分である。マスクの境界は、パッドVG2及びVG1の
間のシリカ上のどの位置にあってもよい。
しないので、特に複雑ではないことが分かる。実際、VG
2のパッドに近接した２つのパッドVG1がマスクされるだ
けで十分である。マスクの境界は、パッドVG2及びVG1の
間のシリカ上のどの位置にあってもよい。
VG2のパッドが露出すると（VG1のパッドはなおシリカ
によってマスクされている）、（第8d図を参照して説明
した型の）第２の選択的エピタキシャル成長作業を実施
して、第10c図に図示した構造を得る。VG2のパッドの上
面は、VG1のパッドの上面に対して上方にある。また、
この作業中、鉛直成長に等しいVG2の側面成長（第10c図
では、0.5μｍ）が得られる。
によってマスクされている）、（第8d図を参照して説明
した型の）第２の選択的エピタキシャル成長作業を実施
して、第10c図に図示した構造を得る。VG2のパッドの上
面は、VG1のパッドの上面に対して上方にある。また、
この作業中、鉛直成長に等しいVG2の側面成長（第10c図
では、0.5μｍ）が得られる。
次に、パッドVG1及びVG2間に位置する上部のシリカを
除去して、同時に、マイクロハウジングの形成作業を実
施する（第10d図）。
除去して、同時に、マイクロハウジングの形成作業を実
施する（第10d図）。
次に、第8i図〜第8k図を参照して説明した残りの作業
を実施して、第11図に図示した型の最終構造を得る。
を実施して、第11図に図示した型の最終構造を得る。
第９図及び第11図は、また、本発明によるデバイスの
電気装置の実施例である。
電気装置の実施例である。
第11図のデバイスは、MPのような微小点電極に対向す
るように位置する追加の陽極Ａを備えている。従って、
微小点電極MPと陽極Ａとの間で、電子の放出が起きる。
るように位置する追加の陽極Ａを備えている。従って、
微小点電極MPと陽極Ａとの間で、電子の放出が起きる。
このため、１つまたは複数の電圧源が、微小点電極M
P、ゲートVG1、ゲートVG2及び陽極Ａに、それぞれ所定
の電位を印加する。
P、ゲートVG1、ゲートVG2及び陽極Ａに、それぞれ所定
の電位を印加する。
例えば、微小点電極が基準電位VRに置かれると、他の
電位は、各々、下記のようになる。
電位は、各々、下記のようになる。
ゲートVG1 基準電位VRより高い電位 ゲートVG2 基準電位VRより低い電位 陽極A VG1の電位より高い電位 これらの条件下で、例えば、微小点電極によって放射
された電子ビームを陽極上で集束させることができ、ま
たは平行ビーム得られる。
された電子ビームを陽極上で集束させることができ、ま
たは平行ビーム得られる。
例示するならば、下記の電圧条件で、第13a図に図示
した型の平行電子ビームが得られた。
した型の平行電子ビームが得られた。
微小点電極MP 0V ゲートVG1 100V ゲートVG2 − 50V 陽極Ａ 110V 第13b図に図示した型の集束ビームは、また、下記の
条件で得られた。
条件で得られた。
微小点電極MP 0V、 ゲートVG1 100V、 ゲートVG2 −60V、 陽極Ａ 110V 上記の説明は、単に例であり、本発明の範囲内で、他
の変更例が可能であるのは明らかである。特に、記載し
た方法の作業の実施する順番を変更することができ、ま
た、上記の材料とは別の種類の材料を使用することがで
きる。例えば、シリコン以外の半導体材料を使用するこ
とができる。層及びエッチングのサイ及び作業条件は、
変更することができる。
の変更例が可能であるのは明らかである。特に、記載し
た方法の作業の実施する順番を変更することができ、ま
た、上記の材料とは別の種類の材料を使用することがで
きる。例えば、シリコン以外の半導体材料を使用するこ
とができる。層及びエッチングのサイ及び作業条件は、
変更することができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルガヌー，ピエール フランス国 92045 パリ ラ デファ ンス セデックス 67 トムソン―セー エスエフ エスセーペーイー (56)参考文献 特開 平２−304836（ＪＰ，Ａ) 欧州特許出願公開278405（ＥＰ，Ａ ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/304 H01J 9/02
Claims (15)
- 【請求項１】内部に突起の形態の陰極（CA）が配置され
た少なくとも１つの空洞を備える誘電体層（D1）を基板
（１）上に備え、第１のゲート電極（VG1）が上記誘電
体層（D1）の上面に配置されており、上記空洞（CA）を
少なくとも部分的に包囲している電子源において、上記
誘電体層の上面に対して上記第１のゲート電極（VG1）
と同じ側に配置された少なくとも１つの第２のゲート電
極（VG2）を備え、上記第１のゲートの電極は上記空洞
と上記第２のゲート電極との間に配置されており、上記
第２のゲート電極（VG2）は、上記第１のゲート電極（V
G1）より厚く、該第１のゲート電極（VG1）よりも上に
位置している部分を有し、互いに絶縁されていることを
特徴とする電子源。 - 【請求項２】上記第１のゲート電極（VG1）及び上記第
２のゲート電極（VG2）は、どちらも、上記誘電体層（D
1）の上面に配置されていることを特徴とする請求項１
に記載の電子源。 - 【請求項３】上記第２のゲート電極（VG2）は、上記第
１のゲート電極（VG1）を部分的に包囲していることを
特徴とする請求項１または２に記載の電子源。 - 【請求項４】上記第１のゲート電極（VG1）は、上記空
洞（CA）の縁にあり、上記空洞（CA）を完全に包囲して
おり、上記第２のゲート電極（VG2）は、上記空洞及び
上記第１のゲート電極によって形成されたユニットを完
全に包囲していることを特徴とする請求項１または２に
記載の電子源。 - 【請求項５】上記陰極電極に対向するように配置された
陽極電極（Ａ）と、上記陰極電極（MP）を所定の電位
（VR）に、上記第１のゲート電極（VG1）を上記所定の
電位（VR）より高い電位に、上記第２のゲート電極（VG
2）を上記所定の電位（VR）以下の電位に、上記陽極電
極（Ａ）を上記第１のゲート電極（VG1）の電位より高
い電位にそれぞれすることができるバイアス手段とを備
えることを特徴とする請求項１〜４のいずれか１項に記
載の電子源。 - 【請求項６】（ａ） 基板（１）上に誘電体材料の層
（３）を堆積し、 （ｂ） 上記の層上に半導体または導体材料の層（４）
を堆積し、 （ｃ） 上記半導体または導体材料の層に、少なくとも
１つの第１の開孔部（HO1）及び第２の開孔部（HO2）を
エッチング形成し、但し、第１の開孔部のエッチング幅
は、第２の開孔部のエッチング幅より大きくし、 （ｄ） 上記半導体または導体材料の層（４）を酸化し
て、上記第２の開孔部を酸化によって塞ぎ、 （ｅ） 上記第１の開孔部（HO1）を介して上記基板ま
で上記誘電体材料層（３）を化学腐食し、 （ｆ） 上記第１の開孔部内で微小点電極である陰極電
極（MP）を形成し、 （ｇ） 既に酸化された半導体または導体材料を化学的
に除去することにより、第１のゲート電極（VG1）を上
記の各空洞の周囲の誘電体材料層上に形成し、第２のゲ
ート電極（VG2）を上記第１のゲート電極（VG1）の周囲
に形成する各工程を備えることを特徴とする電子源の製
造方法。 - 【請求項７】上記半導体または導体材料の層（４）のエ
ッチング工程（工程（ｃ））は、２つの酸化端部が接触
するのが望ましい位置にサブミクロンエッチングを行う
ことを含むことを特徴とする請求項６に記載の製造方
法。 - 【請求項８】上記陰極電極（MP）は、空洞内での共晶合
金の堆積及びこの共晶合金の鉛直成長によって形成され
ることを特徴とする請求項６または７に記載の製造方
法。 - 【請求項９】上記工程（ｅ）の後、酸化された半導体ま
たは導体材料を除去し、次に、 上記構造上に共晶合金を堆積させ、 該構造上に樹脂を堆積させ、 上記空洞（CA）を除いて、上記樹脂を化学的に除去し、 上記の露出した共晶合金を除去し、 上記空洞内の上記樹脂を除去し、 上記空洞内に配置された共晶層から、陰極電極（MP）を
鉛直成長させて、上記陰極電極（MP）を形成することを
特徴とする請求項８に記載の製造方法。 - 【請求項１０】上記誘電体層はSiO2で形成され、該誘電
体層に対して、HFによって選択的化学腐食を実施するこ
とを特徴とする請求項６〜９のいずれか１項に記載の方
法。 - 【請求項１１】陰極電極点は、ファセット選択的エピタ
キシャル成長の条件下に形成されることを特徴とする請
求項６〜10のいずれか１項に記載の方法。 - 【請求項１２】上記基板はSiで形成され、該Si基板に対
して、上記選択的エピタキシャル成長は、キャリヤ水素
中にSiH4＋HClまたはSiH2Cl2＋HClを含む気体混合物を
使用して、温度900〜1100℃でCVD反応器内で実施するこ
とを特徴とする請求項11に記載の方法。 - 【請求項１３】上記基板はGaAsで形成され、該GaAs基板
に対して、上記選択的エピタキシャル成長は、H2中に希
釈されたAsCl3を含む気体混合物と固体ガリウム源を使
用して、VPE反応器中で、600〜800℃の温度で実施する
ことを特徴とする請求項11に記載の方法。 - 【請求項１４】上記基板はGaAsで形成され、該GaAs基板
に対して、上記選択的エピタキシャル成長は、減圧下
で、MOCVD反応器中で実施されることを特徴とする請求
項11に記載の方法。 - 【請求項１５】上記陰極点電極のファセットによって、
（111）面を得ることができない時、上記陰極点電極上
に対して引き続いて選択的化学腐食作業を実施すること
によって、（111）面のファセットを得ることを特徴と
する請求項６に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR90/14287 | 1990-11-16 | ||
| FR9014287A FR2669465B1 (fr) | 1990-11-16 | 1990-11-16 | Source d'electrons et procede de realisation. |
| PCT/FR1991/000903 WO1992009095A1 (fr) | 1990-11-16 | 1991-11-15 | Source d'electrons et procede de realisation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05505906A JPH05505906A (ja) | 1993-08-26 |
| JP3107818B2 true JP3107818B2 (ja) | 2000-11-13 |
Family
ID=9402268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04500424A Expired - Fee Related JP3107818B2 (ja) | 1990-11-16 | 1991-11-15 | 電子源及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5581146A (ja) |
| EP (1) | EP0511360B1 (ja) |
| JP (1) | JP3107818B2 (ja) |
| DE (1) | DE69116859T2 (ja) |
| FR (1) | FR2669465B1 (ja) |
| WO (1) | WO1992009095A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05242794A (ja) * | 1991-11-29 | 1993-09-21 | Motorola Inc | 集積化された静電界レンズを有する電界放出デバイス |
| JPH07104679A (ja) * | 1993-09-30 | 1995-04-21 | Futaba Corp | 電界放出形蛍光表示装置 |
| US5528103A (en) * | 1994-01-31 | 1996-06-18 | Silicon Video Corporation | Field emitter with focusing ridges situated to sides of gate |
| US5644187A (en) * | 1994-11-25 | 1997-07-01 | Motorola | Collimating extraction grid conductor and method |
| JPH0982214A (ja) * | 1994-12-05 | 1997-03-28 | Canon Inc | 電子放出素子、電子源、及び画像形成装置 |
| JP2812356B2 (ja) * | 1995-02-24 | 1998-10-22 | 日本電気株式会社 | 電界放出型電子銃 |
| KR100266517B1 (ko) * | 1995-07-07 | 2000-09-15 | 가네꼬 히사시 | 전계 방출 냉 캐소드 및 개선된 게이트 구조를 갖는 전자 총 |
| JPH1012127A (ja) * | 1996-06-24 | 1998-01-16 | Nec Corp | 電界電子放出装置 |
| JP3171121B2 (ja) * | 1996-08-29 | 2001-05-28 | 双葉電子工業株式会社 | 電界放出型表示装置 |
| JP2891196B2 (ja) * | 1996-08-30 | 1999-05-17 | 日本電気株式会社 | 冷陰極電子銃およびこれを用いた電子ビーム装置 |
| JP3745844B2 (ja) * | 1996-10-14 | 2006-02-15 | 浜松ホトニクス株式会社 | 電子管 |
| US6002199A (en) * | 1997-05-30 | 1999-12-14 | Candescent Technologies Corporation | Structure and fabrication of electron-emitting device having ladder-like emitter electrode |
| US6013974A (en) * | 1997-05-30 | 2000-01-11 | Candescent Technologies Corporation | Electron-emitting device having focus coating that extends partway into focus openings |
| FR2766011B1 (fr) | 1997-07-10 | 1999-09-24 | Alsthom Cge Alcatel | Cathode froide a micropointes |
| US6171164B1 (en) | 1998-02-19 | 2001-01-09 | Micron Technology, Inc. | Method for forming uniform sharp tips for use in a field emission array |
| US6107728A (en) * | 1998-04-30 | 2000-08-22 | Candescent Technologies Corporation | Structure and fabrication of electron-emitting device having electrode with openings that facilitate short-circuit repair |
| FR2780808B1 (fr) | 1998-07-03 | 2001-08-10 | Thomson Csf | Dispositif a emission de champ et procedes de fabrication |
| FR2780803B1 (fr) | 1998-07-03 | 2002-10-31 | Thomson Csf | Commande d'un ecran a cathodes a faible affinite electronique |
| FR2784225B1 (fr) * | 1998-10-02 | 2001-03-09 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives comportant au moins une electrode de protection contre des emissions parasites |
| FR2814277A1 (fr) * | 2000-09-19 | 2002-03-22 | Thomson Tubes & Displays | Canon pour tube a rayons cathodiques comportant des cathodes a micropointes |
| FR2829873B1 (fr) * | 2001-09-20 | 2006-09-01 | Thales Sa | Procede de croissance localisee de nanotubes et procede de fabrication de cathode autoalignee utilisant le procede de croissance de nanotubes |
| FR2832995B1 (fr) * | 2001-12-04 | 2004-02-27 | Thales Sa | Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi |
| US6960876B2 (en) * | 2003-02-27 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | Electron emission devices |
| FR2879342B1 (fr) * | 2004-12-15 | 2008-09-26 | Thales Sa | Cathode a emission de champ, a commande optique |
| US7402942B2 (en) * | 2005-10-31 | 2008-07-22 | Samsung Sdi Co., Ltd. | Electron emission device and electron emission display using the same |
| KR20070083112A (ko) * | 2006-02-20 | 2007-08-23 | 삼성에스디아이 주식회사 | 전자 방출 디바이스와 이를 이용한 전자 방출 표시디바이스 |
| DE102007010462B4 (de) | 2007-03-01 | 2010-09-16 | Sellmair, Josef, Dr. | Verfahren zur Herstellung einer Teilchenstrahlquelle |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3748522A (en) * | 1969-10-06 | 1973-07-24 | Stanford Research Inst | Integrated vacuum circuits |
| US4578614A (en) * | 1982-07-23 | 1986-03-25 | The United States Of America As Represented By The Secretary Of The Navy | Ultra-fast field emitter array vacuum integrated circuit switching device |
| DE3855482T2 (de) * | 1987-02-06 | 1997-03-20 | Canon Kk | Elektronen emittierendes Element und dessen Herstellungsverfahren |
| US4987377A (en) * | 1988-03-22 | 1991-01-22 | The United States Of America As Represented By The Secretary Of The Navy | Field emitter array integrated distributed amplifiers |
| US4874981A (en) * | 1988-05-10 | 1989-10-17 | Sri International | Automatically focusing field emission electrode |
| NL8901075A (nl) * | 1989-04-28 | 1990-11-16 | Philips Nv | Inrichting ten behoeve van elektronengeneratie en weergeefinrichting. |
| US5235244A (en) * | 1990-01-29 | 1993-08-10 | Innovative Display Development Partners | Automatically collimating electron beam producing arrangement |
| US5281890A (en) * | 1990-10-30 | 1994-01-25 | Motorola, Inc. | Field emission device having a central anode |
| US5140219A (en) * | 1991-02-28 | 1992-08-18 | Motorola, Inc. | Field emission display device employing an integral planar field emission control device |
| US5191217A (en) * | 1991-11-25 | 1993-03-02 | Motorola, Inc. | Method and apparatus for field emission device electrostatic electron beam focussing |
-
1990
- 1990-11-16 FR FR9014287A patent/FR2669465B1/fr not_active Expired - Fee Related
-
1991
- 1991-11-15 WO PCT/FR1991/000903 patent/WO1992009095A1/fr active IP Right Grant
- 1991-11-15 DE DE69116859T patent/DE69116859T2/de not_active Expired - Fee Related
- 1991-11-15 EP EP91920863A patent/EP0511360B1/fr not_active Expired - Lifetime
- 1991-11-15 JP JP04500424A patent/JP3107818B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-02 US US08/458,821 patent/US5581146A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5581146A (en) | 1996-12-03 |
| FR2669465B1 (fr) | 1996-07-12 |
| EP0511360B1 (fr) | 1996-01-31 |
| DE69116859T2 (de) | 1996-06-05 |
| DE69116859D1 (de) | 1996-03-14 |
| EP0511360A1 (fr) | 1992-11-04 |
| JPH05505906A (ja) | 1993-08-26 |
| FR2669465A1 (fr) | 1992-05-22 |
| WO1992009095A1 (fr) | 1992-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3107818B2 (ja) | 電子源及びその製造方法 | |
| US5199918A (en) | Method of forming field emitter device with diamond emission tips | |
| US5090932A (en) | Method for the fabrication of field emission type sources, and application thereof to the making of arrays of emitters | |
| US5151061A (en) | Method to form self-aligned tips for flat panel displays | |
| US6394871B2 (en) | Method for reducing emitter tip to gate spacing in field emission devices | |
| US5126287A (en) | Self-aligned electron emitter fabrication method and devices formed thereby | |
| US6258287B1 (en) | Method and apparatus for low energy electron enhanced etching of substrates in an AC or DC plasma environment | |
| WO1991003066A1 (en) | Self-aligned gate process for fabricating field emitter arrays | |
| US20010021588A1 (en) | Nitridation for split gate multiple voltage devices | |
| US6495955B1 (en) | Structure and method for improved field emitter arrays | |
| JP2918637B2 (ja) | 微小真空管及びその製造方法 | |
| EP0523980B1 (en) | A field emission device and method for forming | |
| US6268296B1 (en) | Low temperature process for multiple voltage devices | |
| US6554673B2 (en) | Method of making electron emitters | |
| US5857885A (en) | Methods of forming field emission devices with self-aligned gate structure | |
| KR100233692B1 (ko) | 원추형 에미터 전극을 갖는 전계 방출형 냉음극 장치 및 그의 제조방법 | |
| US7140942B2 (en) | Gated electron emitter having supported gate | |
| EP0239746A2 (en) | Method for manufacturing a semiconductor device | |
| KR19990038696A (ko) | 전계 방출 소자의 캐소드 팁 제조 방법 | |
| US5610471A (en) | Single field emission device | |
| US4559102A (en) | Method for recrystallizing a polycrystalline, amorphous or small grain material | |
| Lim et al. | Investigation of field emission characteristics for Si-base materials: Titanium silicide, poly-Si, and single crystal Si | |
| US5310621A (en) | Semiconductor photolithography with superficial plasma etch | |
| KR940006710B1 (ko) | Mes fet의 제조방법 | |
| EP0578512B1 (en) | Single crystal field emission device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |