WO1992009095A1 - Source d'electrons et procede de realisation - Google Patents

Source d'electrons et procede de realisation Download PDF

Info

Publication number
WO1992009095A1
WO1992009095A1 PCT/FR1991/000903 FR9100903W WO9209095A1 WO 1992009095 A1 WO1992009095 A1 WO 1992009095A1 FR 9100903 W FR9100903 W FR 9100903W WO 9209095 A1 WO9209095 A1 WO 9209095A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate electrode
electrode
cavity
layer
vgl
Prior art date
Application number
PCT/FR1991/000903
Other languages
English (en)
Inventor
Didier Pribat
Thien Binh Vu
Pierre Legagneux
Original Assignee
Thomson Recherche
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Recherche filed Critical Thomson Recherche
Priority to EP91920863A priority Critical patent/EP0511360B1/fr
Priority to DE69116859T priority patent/DE69116859T2/de
Priority to JP04500424A priority patent/JP3107818B2/ja
Publication of WO1992009095A1 publication Critical patent/WO1992009095A1/fr
Priority to US08/458,821 priority patent/US5581146A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type

Definitions

  • the invention relates to an electron source and its production method.
  • the invention applies to the field of field effect microcathodes and it makes it possible to obtain, over the entire surface of the devices in question, an electronic emission consisting of parallel beams coming from each microtip.
  • the invention consists of the interposition of a second electrode, coplanar with the gate electrode, the polarity of which is adapted so as to allow the focusing of each microbeam.
  • Figure la shows the block diagram of a field effect microcathode. Due to the small dimensions of g the basic structure, it is possible to group together some 10 elements identical to that of FIG. 1a per cm 2 (see FIG. 1b), which can have advantages for the manufacture of electron guns in particular.
  • One of the drawbacks of this type of microcathode however lies in the large opening of the beam emitted at each point.
  • Figure 2 shows this situation schematically. Because of this large opening at each microtip, it appears extremely difficult to be able to focus (see Figure 3) or process the electron beams emitted from a network of such microcathodes, which limits their practical interest.
  • FIG. 1a In order to solve this problem, it has been proposed to add to the structure of FIG. 1a a second gate electrode situated above the first and brought to a lower potential, so as to make parallel (with a few aberrations) the beam extracted from each microtip (see Figure 4). In this way, it is possible to envisage focusing all of the beams emitted by a network of microcathodes, using conventional electronic optics (see FIG. 5).
  • the second electrode is superimposed on the extraction grid and insulated by a second dielectric D2 which must substantially have a thickness equivalent to the grid dielectric Dl taking into account the focusing voltages likely to be used.
  • the invention therefore relates to an electron source comprising on a substrate a dielectric layer comprising at least one cavity in which is located a protruding cathode electrode, a first gate electrode being located on the upper face of the dielectric layer. and at least partially surrounding the cavity, characterized in that it comprises at least a second grid electrode situated on the same side as the first grid electrode by relative to the upper face of the dielectric layer, the first gate electrode being located between the cavity and the second gate electrode.
  • the invention also relates to a method for producing electron sources, characterized in that at least one layer of dielectric material is deposited on a substrate that at least one cavity is etched in the deposited layer, and that a cathode electrode protruding at the bottom of each cavity is formed by growth on the substrate, a first grid electrode being formed on the layer of dielectric material around each cavity and a second grid electrode being formed around the first electrode grid.
  • the use of a focusing electrode is no longer superimposed on the gate electrode as in FIGS. 4 or 6, but electrodes coplanar, as shown in Figure 7.
  • the coplanar electrodes are the gate electrodes VG1 and VG2 located on the dielectric layer and surrounding the cavity CA in which is located a microcathode MP.
  • the grid VG1 serves as an electron extraction grid and the grid VG2, as the localization grid.
  • the second gate electrode VG2 partially surrounds the first gate electrode VG1. According to another variant, the second gate electrode VG2 entirely surrounds the cavity assembly CA and the first electrode VG1.
  • a substrate 1 typically of silicon (100) or (111) on which a layer 2 of Si beau 4 (0.1 ⁇ m thick) is successively deposited, a layer 3 of Si0 tone ⁇ 1 ⁇ m of thickness) and a layer 4 of highly doped polycrystalline silicon (some 10 ohm. cm) with small grains, that is to say obtained by a CVD (Chemical Vapor Deposition) process at low temperature (and therefore preferably at reduced pressure , typically in the range of 10 - 300 tor s).
  • CVD Chemical Vapor Deposition
  • FIG. 8a The layers shown in FIG. 8a are obtained. Note that we can also use as starting substrate a silicon wafer type SOI (Silicon o Insulation) obtained by a SIMOX type process (by practicing a double ion implantation of nitrogen, then oxygen) or else by a liquid crystallization process (for details on these different processes, one can consult IEEE Circuit and De vice Magazine, volumes 3 and 4, July and November 1987).
  • SOI Silicon o Insulation
  • FIGS. 8b and 8c The pattern shown in FIGS. 8b and 8c is etched into the layer 4 of silicon on insulator 3 in section and in view of above . This will be the only masking step in the process (see below). An etching is thus carried out of at least a first opening H01 in the layer of semiconductor or conductive material 4 and of a second opening H02 surrounding the first opening H01, the width of the etching of the first opening being greater than that of the engraving of the second opening. Note that this is not submicr ⁇ nic etching and therefore the prior lithography operation can be done optically
  • a variant shown in In Figure 8f consists in using a thicker starting silicon layer (for example 1 ⁇ .m) and in directly carrying out a submicron etching (etching of 0.5 ⁇ m for example) at the places where one wishes that the two oxidation fronts meet.
  • a structure similar to that of FIG. 8e is obtained after oxidation.
  • the disadvantage is the obligation to use the electronic masking step associated with obtaining submicron patterns (gravtzres of 0.5 ⁇ m); on the other hand, it is thus possible to avoid the selective epitaxy step of FIG. 8d.
  • a reactive ion etching (RIE) operation is then carried out using the Si0 2 previously formed as a mask. The engraving is stopped when poly-Si pavers become visible ( Figure 8g).
  • the Si substrate protected by the Si-N- layer is not oxidized during this treatment.
  • the Si, 4 is eliminated in the housings (P ar selective attack with K PO, for example), so as to expose the Si substrate locally (FIG. 8j).
  • this epitaxy can be carried out in a MOCVD reactor (Metalorganic Chemical Vapor Deposition: Epitaxy in the vapor phase of organometallic). reduced pressure.
  • MOCVD reactor Metalorganic Chemical Vapor Deposition: Epitaxy in the vapor phase of organometallic. reduced pressure.
  • this growth can be done by selective epitaxy in a CVD reactor at a temperature between 900 and 1100 ° C. using a gas mixture comprising SiH. + HC1 or SiH StudCL + HC1 in the carrier hydrogen.
  • this selective epitaxy can be carried out between 600 and 800 ° C. in a VPE reactor using a gas mixture comprising AsC diluted in H 2 and a source of solid gallium.
  • the passivation SiO 2 is then eliminated, so as to obtain the structure shown in FIG. 9 where the necessary polarizations are also indicated.
  • a liquid resin (like photoresist) is then deposited, the operation possibly being preceded by a surface-active treatment (using a "primer") in order to allow the resin to penetrate well into the micrologations (figure 12b).
  • This resin is then polymerized at 70 - 120 ° C depending on the type.
  • the resin is then etched in an oxygen-based plasma, so as to eliminate it from the upper part of the device, but keeping it in the micrologations, so as to protect the gold film in contact with the substrate (Figure 12c).
  • the gold from the upper part of the device is removed (using a solution I Rhein/ KI for example), the film in contact with the substrate (and masked by the resin) being protected (FIG. 12d).
  • a second masking is carried out so as to eliminate this oxide on the VG2 type pads (see FIGS. 10b).
  • this masking operation is not particularly delicate, since it does not require precise alignment. It suffices that the two VG1 pads adjacent to the VG2 type pads are masked. The border of the mask can fall anywhere on the silica separating the studs VG2 and VGl.
  • a second selective epitaxy operation is carried out (as described in relation to FIG. 8d) so as to obtain the structure shown in Figure 10c.
  • the upper plane of the VG2 type pad is raised relative to the upper plane of the VG1 type pads.
  • lateral growth of VG2 was obtained during this operation, equivalent to vertical growth (0.5 ⁇ m in FIG. 10c).
  • the silica is then removed from the upper part located between the pads VG1 and VG2 while practicing the operation of formation of the micrologations (FIG. 10).
  • FIGS 9 and 11 also show examples of electrical assemblies of the device according to the invention.
  • the device of FIG. 11 has been supplemented by an anode A dispersed opposite microtips such as MP.
  • An emission of electrons can therefore take place between a MP microtip and anode A.
  • one or more sources of voltages apply determined potentials to a micropoint MP a grid VG1, a grid VG2 and to the anode ⁇ .
  • the potential bolts are respectively the following;
  • - VGl grid potential greater than the VR reference potential
  • - VG2 grid potential lower than the VR reference potential
  • a focused beam was also obtained as shown in FIG. 13b with the following conditions: - micropoint MP: 0 volts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

Source d'électrons réalisée notamment sous forme d'une microcathode à pointe dans laquelle une microcathode (MP) est située dans une cavité (CA) d'un diélectrique (3). Une première électrode de grille (VG1) entoure la cavité (CA) et une deuxième électrode de grille (VG2) entoure la première électrode de grille (VG1). Les différentes électrodes sont portées à des potentiels tels que la première électrode de grille (VG1) sert d'électrode d'extraction et la deuxième électrode de grille sert d'électrode de focalisation. Application: microcathodes à effet de champ.

Description

SOURCE D'ELECTRONS ET PROCEDE DE REALISATION
L'invention concerne une source d'électrons et son procédé de réalisation .
L'invention s'applique au domaine des microcathodes à effet de champ et elle permet d'obtenir sur toute la surface des dispositifs en question une émission électronique constituée de faisceaux parallèles issus de chaque micropointe .
L'invention consiste en l'interposition d'une deuxième électrode, coplanaire à l'électrode de grille, dont la polarité est adaptée de façon à permettre la focalisation de chaque microfaisceau.
La figure la montre le schéma de principe d'une microcathode à effet de champ . Du fait des faibles dimensions de g la structure de base, on peut regrouper quelques 10 éléments identiques à celui de la figure la par cm2 (voir figure lb) , ce qui peut présenter des avantages pour la fabrication de canons à électrons en particulier. Un des inconvénients de ce type de microcathode réside toutefois dans l'ouverture importante du faisceau émis au niveau de chaque pointe . La figure 2 schématise cette situation. Du fait de cette ouverture importante au niveau de chaque micropointe, il apparaît extrêmement délicat de pouvoir focaliser (voir figure 3) ou traiter les faisceaux d'électrons émis à partir d'un réseau de telle microcathodes, ce qui limite leur intérêt pratique .
Afin de résoudre ce problème, il a été proposé d'adjoindre à la structure de la figure la une deuxième électrode de grille située au dessus de la première et portée à un potentiel inférieur, de façon à rendre parallèle (à quelques aberrations près) le faisceau extrait de chaque micropointe (voir figure 4) . De cette façon, on peut envisager la focalisation de l'ensemble des faisceaux émis par un réseau de microcathodes, à l'aide d'une optique électronique classique (voir figure 5) . Un des inconvénients de la structure présentée sur la figure 4 est que la deuxième électrode est superposée à la grille d'extraction et isolée par un deuxième diélectrique D2 qui doit sensiblement présenter une épaisseur équivalente au diélectrique de grille Dl compte tenu des tensions de focalisation susceptibles d'être utilisées . Pour des diamètres de grille de l'ordre du micron, il peut y avoir (du fait de l'ouverture importante du faisceau émis) interception d'une fraction non négligeable du courant émis au niveau de chaque micropointe à la fois par le diélectrique D2 supportant l'électrode de focalisation G2 et par cette même électrode de focalisation. En ce qui concerne le diélectrique D2, ceci peut conduire d'une part à des problèmes d'émission d'électrons secondaires qui viendraient parasiter le faisceau principal et d'autre part à des problèmes d'apparition de charges électrostatiques localisées susceptibles de déformer localement chaque microfaisceau émis . En ce qui concerne l'électrode de focalisation G2, l'interception de trop de courant pourrait tout simplement conduire à sa destruction. Une façon de remédier au problème est, bien sûr, de disposer l diélectrique D2 et l'électrode G2 en retrait par rapport à l'ouverture de grille, comme le représente la figure 6.
Cependant, contrôler uniformément ce retrait sur des surfaces importantes (de l'ordre d'un à quelques centimètres carrés) ne semble pas si aisé à obtenir et la présente invention est une solution différente permettant de résoudre ce problème de focalisation.
L'invention concerne donc une source d'électrons comportant sur un substrat une couche diélectrique comprenant au moins une cavité dans laquelle est située une électrode de cathode en forme de saillie, une première électrode de grille étant située sur la face supérieure de la couche diélectrique et entourant au moins partiellement la cavité, caractérisée en ce qu'elle comporte au moins une deuxième électrode de grille située du même côté que la première électrode de grille par rapport à la face supérieure de la couche diélectrique, la première électrode de grille étant située entre la cavité et la deuxième électrode de grille .
L'invention concerne également un procédé de réalisation de sources d'électrons, caractérisé par le fait que l'on dépose au moins une couche de matériau diélectrique sur un substrat que l'on grave au moins une cavité dans la couche déposée, et que l'on forme par croissance sur le substrat une électrode cathode en saillie au fond de chaque cavité, une première électrode de grille étant formée sur la couche de matériau diélectrique autour de chaque cavité et une deuxième électrode de grille étant formée autour de la première électrode de grille .
Les différents objets et caractéristiques de l'invention apparaîtront plus clairement dans la description qui va suivre et dans les figures annexées qui représentent :
- les figures la à 6, des techniques connues déjà décrites dans ce qui précède ;
- la figure 7, un exemple de réalisation d'une source d'électrons selon l'invention ;
- les figures 8a à 8k, différentes étapes d'un procédé de réalisation selon l'invention ;
- la figure 9, un exemple de montage de commande d'une source selon l'invention ; - les figures 10a à lOd, des étapes d'un procédé de réalisation d'une variante selon l'invention ;
- la figure 11, une variante d'une source d'électrons selon l'invention ;
- les figures 12a à 12e, une variante du procédé de réalisation selon l'invention ;
- les figures 13a et 13b, des exemples de courbes d'émissions dans un dispositif selon l'invention .
On propose , selon l'invention, l'utilisation d'une électrode de focalisation non plus superposée à l'électrode de grille comme sur les figures 4 ou 6 , mais des électrodes coplanaires, comme le représente la figure 7. Les électrodes coplanaires sont les électrodes de grille VGl et VG2 situées sur la couche de diélectriques et entourant la cavité CA dans laquelle est située une microcathode MP. La grille VGl sert de grille d'extraction des électrons et la grille VG2, de grille de ocalisation .
Selon une variante de réalisation, la deuxième électrode de grille VG2 entoure partiellement la première électrode de grille VGl. Selon une autre variante, la deuxième électrode de grille VG2 entoure entièrement l'ensemble cavité CA et la première électrode VGl.
On va décrire un procédé de fabrication auto aligné pour un tel dispositif .
On part d'un substrat 1 typiquement de silicium (100) ou (111) sur lequel on dépose successivement une couche 2 de Si„ 4 (0, 1 μm d'épaisseur) , une couche 3 de Si0„ {1 μm d'épaisseur) et une couche 4 de silicium polycristallin très dopé (quelques 10 ohm. cm) à petit grains, c'est-à-dire obtenu par un procédé CVD (Chemical Vapor Déposition) à basse température (et donc de préférence à pression réduite, typiquement dans la gamme des 10 - 300 tor s) .
On obtient les couches représentées en figure 8a. On notera que l'on pourrai aussi utiliser comme substrat de départ une plaquette de silicium type SOI (Silicon o Insulation) obtenue par un procédé de type SIMOX (en pratiquant une double implantation ionique d'azote, puis d'oxygène) ou bien par un procédé de rpcristallisation en phase liquide (pour des détails sur ces différents procédés, on pourra consulter IEEE Circuit and De vice Magazine, volumes 3 et 4, juillet et novembre 1987) .
L'avantage d'une plaquette SOI est que le silicium sur isolant est monocristallin. La suite du procédé sera décrite en supposant que l'on part d'un dépôt de silicium polycristallin .
On grave dans la couche 4 de silicium sur isolant 3 le motif représenté sur les figures 8b et 8c en coupe et en vue de dessus . Ceci sera la seule étape de masquage du procédé (voir ci-après) . On procède ainsi à une gravure d'au moins une première ouverture H01 dans la couche de matériau semiconducteur ou conducteur 4 et d'une seconde ouverture H02 entourant la première ouverture H01 , la largeur de la gravure de la première ouverture étant supérieure à celle de la gravure de la deuxième ouverture . On remarquera qu 'il ne s'agit pas de gravure submicrόnique et que par conséquent, l'opération préalable de lithographie peut s'effectuer de façon optique
10 classique, ce qui représente un avantage .
On décrira ultérieurement une variante du procédé nécessitant par exemple un masquage électronique .
On pratique ensuite une opération de dépôt sélectif de silicium . - Cette opération s'effectue par CVD en utilisant un mélange de SiH . + HC1 ou bien SiH„ Cl„ + HC1 comme gaz réactifs . Si l'on dépose du polycristal , on opérera à basse température et donc de préférence à pression réduite . Cette opération est représentée sur la figure 8d . 0 On oxyde le dépôt obtenu , de façon à faire rejoindre
(par de la silice) les intervalles les plus faibles (voir figure 8e) , mais en laissant des ouvertures régulièrement espacées aux endroits de plus grandes dimensions . Le masque des figures 8a et 8c est adapté à cet effet (dimensions typiques de 1 , 5 et 2 μm 5 respectivement) .
Une variante représentée à In Figure 8f consiste à utiliser une couche de silicium de départ plus épaisse (par exemple 1 μ.m) et à effectuer directement une gravure submicronique (gravure de 0, 5 μm par exemple) aux endroits où l'on veut que les deux fronts d'oxydation se rejoignent . On obtient après oxydation une structure similaire à celle de la figure 8e . L'inconvénient est l'obligation d'utiliser l'étape de masquage électronique associée à l'obtention de motifs submicroniques (gravtzres de 0, 5 μm) ; par contre on peut ainsi éviter l'étape d'épitaxie sélective de la figure 8d . On effectue ensuite une opération de gravure ionique réactive (RIE) en utilisant comme masque le Si0„ précédemment formé. La gravure est arrêtée lorsque des pavés de poly-Si deviennent apparents (figure 8g) .
On effectue ensuite une attaque chimique dans un bain de HF tamponné, de façon à réaliser, dans la couche d'isolant 3, les logements représentés sur la figure 8h. Dans le même temps , la silice réalisée lors de l'oxydation précédente (figure 8c) est éliminée de la partie supérieure.
On repratique ensuite une légère oxydation des pavés de silicium polycristallin, de façon à passiver les surfaces cristallines (figure 8i) .
On notera que le substrat de Si protégé par la couche de Si-N- n'est pas oxydé lors de ce traitement. On élimine dans les logements le Si, 4 (Par attaque sélective avec K PO . par exemple) , de façon à mettre à nu localement le substrat de Si (figure 8j) .
On effectue ensuite dans les micrologements préalablement définis et à partir des germes de substrat mis à nu une croissance cristalline facettée et localisée, en conditions d'épitaxie sélective (voir figure 8k) . Ce type d'opération est décrit en détails dans les demandes de brevet français n° 88 03949 et 89 03153. Par exemple, cette épitaxie peut être faite dans un réacteur MOCVD (Metalorganic Chemical Vapor Déposition : Epitaxie en phase vapeur d'organométalliques) à pression réduite.
A titre d'exemple, pour un substrat en silicium, cette croissance peut se faire par épitaxie sélective dans un réacteur CVD à une température comprise entre 900 et 1100° C en utilisant un mélange gazeux comportant du SiH. + HC1 ou SiH„CL + HC1 dans l'hydrogène porteur. Pour un substrat en AsGa, cette épitaxie sélective peut se faire entre 600 et 800°C dans un réacteur VPE en utilisant un mélange gazeux comportant du AsC dilué dans H„ et une source de gallium solide .
Lorsque le facettage de la pointe cathode à obtenir ne permet pas d'obtenir de plans (111) , on procède à une attaque chimique sélective ultérieure de la pointe de façon à obtenir ce facettage (111) .
On élimine ensuite la SiO_ de passivation, de façon à obtenir la structure représentée sur la figure 9 où sont aussi indiquées les polarisations nécessaires .
On peut aussi effectuer dans les micrologements de la figure 8j une croissance cristalline de type "whiskers" , telle que décrite dans la demande de brevet français n° 90 02258 du 23.02.90. Pour ce faire, on déposera préalablement dans les micrologements une mince couche d'or ou de gallium ou de tout autre matériau connu de l'Homme de l'Λrt et susceptible de réaliser une composition eutectique avec le silicium. Ce dépôt peut s'effectuer de la façon représentée sur les figures 12a à 12e . On commence par déposer de façon uniforme une couche d'or par exemple, en utilisant un procédé tel que pulvérisation cathodique ou bien évaporation sous vide (figure 12a) . On dépose ensuite une résine (genre photorésist) liquide, l'opération pouvant être précédée d'un traitement tensio-actif (a l'aide d'un "primer" ) afin de permettre à la résine de bien pénétrer dans les micrologements (figure 12b) . Cette résine est ensuite polymérisée à 70 - 120 °C suivant le type .
On effectue ensuite une attaque de la résine dans un plasma à base d'oxygène, de façon à l 'éliminer de la partie supérieure du dispositif , mais en la conservant dans les micrologements , de façon à protéger le film d'or en contact avec le substrat (figure 12c) .
On élimine (à l'aide d'une solut ion I„/KI par exemple) l'or de la partie supérieure du dispositif , le film au contact du substrat (et masqué par la résine) étant protégé (figure 12d) .
On élimine ensuite la résine (à l'aide d'un solvant approprié) dans les micrologements et l'on est maintenant prêt à effectuer une croissance de type "whiskers" telle que décrite dans la demande de brevet français n° 90 02258.
On va maintenant décrire une variante permettant d'obtenir une structure légèrement différente, améliorant la focalisation du faisceau d'électron émis par chaque micropointe .
Cette variante est décrite sur la figure 10.
On part de la structure de la figure 8g, et l'on commence par oxyder légèrement la polysilicium superficiel (figure 10a) .
On effectue un second masquage de façon à éliminer cet oxyde sur les plots de type VG2 (voir figures 10b) .
On remarquera que cette opération de masquage n'est pas particulièrement délicate, car elle ne nécessite pas un alignement précis . Il suffit en effet que les deux plots VGl adjacents aux plots du type VG2 soient masqués . La frontière du masque peut tomber un peu n'importe où sur la silice séparant les plots VG2 et VGl . Une fois les plots de type VG2 mis à nu (les plots de type VGl étant toujours masqués par de la silice) , on effectue une deuxième opération d'épitaxie sélective (telle que décrite en relation avec la figure 8d) de façon à obtenir la structure représentée à la figure 10c. Le plan supérieur du plot de type VG2 est surélevé par rapport au plan supérieur des plots de type VGl. On a de plus obtenu au cours de cette opération une croissance latérale de VG2 , équivalente à la croissance verticale (0, 5 μm sur la figure 10c) .
On élimine ensuite la silice de la partie supérieure située entre les plots VGl et VG2 tout on pratiquant l'opération de formation des micrologements (figure 10 ) .
On est ensuite amené à effectuer la suite des opérations décrites en relation avec les figures 8i à 8k, de façon à obtenir une structure finale telle que représentée sur la figure 11.
Les figures 9 et 11 représentent également des exemples de montages électriques du dispositif selon l'invention.
Le disposit if de la figure 11 a été complété par une anode A dispesée en vis-à-vis des micropointes telles que MP . Une émission d'élecl rons peut avoir donc lieu entre une micropointe MP et l'anode A .
Pour cela, une ou plusieurs sources de tensions appliquent des potentiels déterminés à une micropointe MP une grille VGl, une grille VG2 et à l'anode Λ . Par exemple, si une micropointe est mise à un potentiel de référence VR, les mitres potentiels sont respectivement les suivantes ;
- grille VGl : potentiel supérieur au potentiel de référence VR ; - grille VG2 : potentiel inférieur au potentiel référence VR;
- anode A : potentiel supérieur à celui de VGl .
Dans ces conditions, on va obtenir, par exemple , une focalisation, sur l'anode, d'un faisceau d'électrons émis par une micropointe ou bien un faisceau parallèle .
Il a été obtenu par modélisation un faisceau d'électrons parallèle tel que représenté en figure 13a avec les conditions de tensions suivantes :
- micropointe MP : à 0 volts - grille VGl : 100 volts
- grille VG2 : -50 volts
- anode A : 110 volts
Il a été également obtenu un faisceau focalisé tel que représenté en figure 13b avec les conditions suivantes : - micropointe MP : 0 volts
- grille VGl : 100 volts
- grille VG2 : -60 volts
- anode A : 110 volts
Il est bien évident que la description qui précède n'a été faite qu'à titre d'exemple et que d'autres variantes peuvent être envisagées sans sortir du cadre de l'invention. Notamment l'ordre des opérations des procédés décrits peut être changé et les types de matériaux utilisés peuvent être différents de ceux indiqués précédemment, par exemple on peut utiliser tout autre matériau semiconducteur que le silicium . Les dimensions des couches et des gravures ainsi que les conditions opératoires peuvent être changées .

Claims

REVENDICATIONS
1. Source d'électrons comportant sur un substrat (1) une couche diélectrique (Dl) comprenant au moins une cavité (CA) dans laquelle est située une électrode de cathode (MP) en forme de saillie, une première électrode de grille (VGl ) étant située sur la face supérieure de la couche diélectrique (Dl) et entourant au moins partiellement la cavité (CA) , caractérisé en ce qu'elle comporte au moins une deuxième électrode de grille (VG2) située du même côté que la première électrode de grille (VGl) par rapport à la face supérieure de la couche
10 diélectrique, la première électrode de grille étant située entre la cavité et la deuxième électrode de grille , et les deux électrodes étant isolées l'une de l'autre .
2. Source d'électrons selon la revendication 1, caractérisée en ce que la première électrode de grille (VGl) et
-5 la deuxième électrode de grille (VG2) sont situées toutes deux sur la face supérieure de la couche diélectrique (Dl) .
3. Source d'électrons selon la revendication 2 , caractérisée en ce que la première électrode de grille (VGl) et la deuxième électrode de grille (VG2) sont coplanaires et ont la 0 même épaisseur .
4. Source d'électrons selon la revendication 2, caractérisée en ce que la première électrode de grille et la deuxième électrode de grille sont coplanaires mais n'ont pas la même épaisseur.
5 5 , Source d'électrons selon la revendication 4, caractérisée en ce que la deuxième électrode de grille (VG2) est plus épaisse que la première électrode de grille et possède une partie qui est située au-dessus de la première électrode de grille (VGl) .
6. Source d'électrons selon la revendication 1 , caractérisée en ce que la deuxième électrode de grille (VG2) entoure partiellement la première électrode de grille (VGl) .
7. Source d'électrons selon la revendication 1 , caractérisée en ce que la première électrode de grille (VGl) est située au bord de la cavité (CA) et entoure entièrement celle-ci et que là deuxième électrode de grille (VG2) entoure entièrement l'ensemble cavité et première électrode de grille.
8. Source d'électrons selon la revendication 1, caractérisée en ce qu'elle comporte également une électrode d'anode (A) située en vis-à-vis de l'électrode de cathode ainsi que des moyens de polarisation permettant de porter aux potentiels suivants : - l'électrode de cathode (MP) à un potentiel déterminé
(VR) ;
- la première électrode de grille (VGl) à un potentiel supérieur au potentiel déterminé (VR) ;
- la deuxième électrode de grille (VG2) à un potentiel inférieur ou égal au potentiel déterminé (VR) ;
- l'électrode d'anode (A) à un potentiel supérieur au potentiel de la première électrode de grille (VGl) .
9. Procédé de réalisation de sources d'électrons, caractérisé par le fait que l'on dépose au moins une couche de matériau diélectrique (3) , sur un substrat (1) , que l'on grave au moins une cavité (CA) dans la couche déposée, et que l'on forme par croissance sur le substrat une électrode cathode en saillie (MP) au fond de chaque cavité, une première électrode de grille (VGl) étant formée sur la couche de matériau diélectrique autour de chaque cavité et une deuxième électrode de grille (VG2) étant formée autour de la première électrode de grille (VGl) .
10. Procédé de réalisation do sources d'électrons, caractérisé par le fait qu'il comporte les étapes suivantes : a) dépôt d'une couche d'un matériau diélectrique (3) sur un substrat (1) ; b) dépôt d'une couche d'un matériau semiconducteur ou conducteur (4) sur la couche précédente ; c) gravure d'au moins une première ouverture (H01) dans la couche de matériau semiconducteur ou conducteur (4) et d'une seconde ouverture (H02) entourant, la première ouverture (H01) , la largeur de la gravure de la première ouverture étant supérieure à celle de la gravure de la deuxième ouverture ; d) oxydation du matériau semiconducteur ou conducteur (4) de façon que la deuxième ouverture soit obstruée par l'oxydation ; e) attaque de la couche de matériau diélectrique (3) par la première ouverture (H01) jusqu'au substrat ; f) réalisation d'une électrode de cathode (micropointe MP) dans la première ouverture ; g) attaque du matériau semiconducteur ou conducteur oxydé précédemment.
11. Procédé de réalisation selon la revendication 10, caractérisé par le fait que l'étape de gravure (étape C) du matériau semiconducteur ou conducteur (4) comporte une gravure submicronique à l'endroit où l'on veut que les deux fronts d'oxydation se rejoignent.
12. Procédé selon la revendication 10, caractérisé par le fait que la réalisation d'une électrode de cathode (MP) se fait par dépôt d'un alliage eutectique dans une cavité et par croissance verticale à partir de cet alliage d 'eutectique ..
13. Procédé de réalisation selon la revendication 12, caractérisé par le fait qu'après l'étape (e) , le matériau semiconducteur ou conducteur oxydé est éliminé puis l'électrode dθ cathode (MP) est réalisée de la façon suivante :
- dépôt d'un alliage eutectique sur la structure ;
- dépôt d'une résine sur la structure ;
- attaque de la résine sauf dans la cavité (CA) ;
- élimination de l'alliage eutectique mis à nu ; - élimination de la résine sauf dans la cavité ; croissance verticale, à partir de la couche d'eutectique située dans la cavité, d'une électrode de cathode (MP) .
14. Procédé selon la revendication 10, pour une première couche diélectrique en Si0„ , caractérisé par le fait que l'attaque chimique sélective est réalisée à l'aide de HF.
15. Procédé selon la revendication 9, caractérisé par le fait que la pointe de l'électrode de cathode est formée en conditions d'épitaxie sélective facettée.
16. Procédé selon la revendication 15, pour un substrat en Si, caractérisé par le fait que l'épitaxie sélective est réalisée dans un réacteur CVD a une température comprise entre 900 et 1100° C en utilisant un mélange gazeux comportant du SiH4 + HC1 ou SiH2Cl2 + HC1 dans de l'hydrogène porteur.
17. Procédé selon la revendication 15, pour un substrat en AsGa, caractérisé par le fait que l'épitaxie sélective est réalisée entre 600 et 800° C dans un réacteur VPE en utilisant un mélange gazeux comportant du AsC dilué dans H„ et une source de gallium solide.
18. Procédé selon la revendication 15, pour un substrat en AsGa, caractérisé par le fait que l'épitaxie sélective est réalisée dans un réacteur MOCVD à pression réduite.
19. Procédé selon la revendication 9, caractérisé par le fait que lorsque le facettage de la pointe de cathode ne permet pas d'obtenir de plans (111) , on procède à une attaque chimique sélective ultérieure de cette pointe permettant d'obtenir ce facettage (111) .
PCT/FR1991/000903 1990-11-16 1991-11-15 Source d'electrons et procede de realisation WO1992009095A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP91920863A EP0511360B1 (fr) 1990-11-16 1991-11-15 Source d'electrons et procede de realisation
DE69116859T DE69116859T2 (de) 1990-11-16 1991-11-15 Elektronenquelle und herstellungsverfahren
JP04500424A JP3107818B2 (ja) 1990-11-16 1991-11-15 電子源及びその製造方法
US08/458,821 US5581146A (en) 1990-11-16 1995-06-02 Micropoint cathode electron source with a focusing electrode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR90/14287 1990-11-16
FR9014287A FR2669465B1 (fr) 1990-11-16 1990-11-16 Source d'electrons et procede de realisation.

Publications (1)

Publication Number Publication Date
WO1992009095A1 true WO1992009095A1 (fr) 1992-05-29

Family

ID=9402268

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1991/000903 WO1992009095A1 (fr) 1990-11-16 1991-11-15 Source d'electrons et procede de realisation

Country Status (6)

Country Link
US (1) US5581146A (fr)
EP (1) EP0511360B1 (fr)
JP (1) JP3107818B2 (fr)
DE (1) DE69116859T2 (fr)
FR (1) FR2669465B1 (fr)
WO (1) WO1992009095A1 (fr)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545621A1 (fr) * 1991-11-29 1993-06-09 Motorola, Inc. Procédé de fabrication d'un dispositif d'émission de champ avec une lentille électrostatique intégrée
WO1995020821A1 (fr) * 1994-01-31 1995-08-03 Silicon Video Corporation Emetteur de champ a nervures focalisantes
EP0714111A1 (fr) * 1994-11-25 1996-05-29 Motorola, Inc. Conducteur de grille d'extraction et de collimation, et procédé de focalisation d'un faisceau d'électrons
EP0716439A1 (fr) * 1994-12-05 1996-06-12 Canon Kabushiki Kaisha Dispositif émetteur d'électrons, source d'électrons et appareil de formation d'image
FR2737041A1 (fr) * 1995-07-07 1997-01-24 Nec Corp Canon a electrons pourvu d'une cathode froide a emission de champ
EP0827175A1 (fr) * 1996-08-30 1998-03-04 Nec Corporation Canon à électrons à effet de champ muni d'une cathode froide
FR2753002A1 (fr) * 1996-08-29 1998-03-06 Futaba Denshi Kogyo Kk Dispositif d'affichage a emission de champ
EP0890973A1 (fr) * 1997-07-10 1999-01-13 Alcatel Cathode froide à micropointes
US6002199A (en) * 1997-05-30 1999-12-14 Candescent Technologies Corporation Structure and fabrication of electron-emitting device having ladder-like emitter electrode
US6013974A (en) * 1997-05-30 2000-01-11 Candescent Technologies Corporation Electron-emitting device having focus coating that extends partway into focus openings
FR2784225A1 (fr) * 1998-10-02 2000-04-07 Commissariat Energie Atomique Source d'electrons a cathodes emissives comportant au moins une electrode de protection contre des emissions parasites
US6107728A (en) * 1998-04-30 2000-08-22 Candescent Technologies Corporation Structure and fabrication of electron-emitting device having electrode with openings that facilitate short-circuit repair
FR2814277A1 (fr) * 2000-09-19 2002-03-22 Thomson Tubes & Displays Canon pour tube a rayons cathodiques comportant des cathodes a micropointes
EP0836217B1 (fr) * 1996-10-14 2004-03-03 Hamamatsu Photonics K.K. Tube électronique

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104679A (ja) * 1993-09-30 1995-04-21 Futaba Corp 電界放出形蛍光表示装置
JP2812356B2 (ja) * 1995-02-24 1998-10-22 日本電気株式会社 電界放出型電子銃
JPH1012127A (ja) * 1996-06-24 1998-01-16 Nec Corp 電界電子放出装置
US6171164B1 (en) 1998-02-19 2001-01-09 Micron Technology, Inc. Method for forming uniform sharp tips for use in a field emission array
FR2780808B1 (fr) 1998-07-03 2001-08-10 Thomson Csf Dispositif a emission de champ et procedes de fabrication
FR2780803B1 (fr) 1998-07-03 2002-10-31 Thomson Csf Commande d'un ecran a cathodes a faible affinite electronique
FR2829873B1 (fr) * 2001-09-20 2006-09-01 Thales Sa Procede de croissance localisee de nanotubes et procede de fabrication de cathode autoalignee utilisant le procede de croissance de nanotubes
FR2832995B1 (fr) * 2001-12-04 2004-02-27 Thales Sa Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi
US6960876B2 (en) * 2003-02-27 2005-11-01 Hewlett-Packard Development Company, L.P. Electron emission devices
FR2879342B1 (fr) * 2004-12-15 2008-09-26 Thales Sa Cathode a emission de champ, a commande optique
US7402942B2 (en) * 2005-10-31 2008-07-22 Samsung Sdi Co., Ltd. Electron emission device and electron emission display using the same
KR20070083112A (ko) * 2006-02-20 2007-08-23 삼성에스디아이 주식회사 전자 방출 디바이스와 이를 이용한 전자 방출 표시디바이스
DE102007010462B4 (de) 2007-03-01 2010-09-16 Sellmair, Josef, Dr. Verfahren zur Herstellung einer Teilchenstrahlquelle

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578614A (en) * 1982-07-23 1986-03-25 The United States Of America As Represented By The Secretary Of The Navy Ultra-fast field emitter array vacuum integrated circuit switching device
EP0278405A2 (fr) * 1987-02-06 1988-08-17 Canon Kabushiki Kaisha Elément émetteur d'électrons et son procédé de fabrication
EP0395158A1 (fr) * 1989-04-28 1990-10-31 Koninklijke Philips Electronics N.V. Dispositif générateur d'électrons et dispositif d'affichage

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3748522A (en) * 1969-10-06 1973-07-24 Stanford Research Inst Integrated vacuum circuits
US4987377A (en) * 1988-03-22 1991-01-22 The United States Of America As Represented By The Secretary Of The Navy Field emitter array integrated distributed amplifiers
US4874981A (en) * 1988-05-10 1989-10-17 Sri International Automatically focusing field emission electrode
US5235244A (en) * 1990-01-29 1993-08-10 Innovative Display Development Partners Automatically collimating electron beam producing arrangement
US5281890A (en) * 1990-10-30 1994-01-25 Motorola, Inc. Field emission device having a central anode
US5140219A (en) * 1991-02-28 1992-08-18 Motorola, Inc. Field emission display device employing an integral planar field emission control device
US5191217A (en) * 1991-11-25 1993-03-02 Motorola, Inc. Method and apparatus for field emission device electrostatic electron beam focussing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578614A (en) * 1982-07-23 1986-03-25 The United States Of America As Represented By The Secretary Of The Navy Ultra-fast field emitter array vacuum integrated circuit switching device
EP0278405A2 (fr) * 1987-02-06 1988-08-17 Canon Kabushiki Kaisha Elément émetteur d'électrons et son procédé de fabrication
EP0395158A1 (fr) * 1989-04-28 1990-10-31 Koninklijke Philips Electronics N.V. Dispositif générateur d'électrons et dispositif d'affichage

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545621A1 (fr) * 1991-11-29 1993-06-09 Motorola, Inc. Procédé de fabrication d'un dispositif d'émission de champ avec une lentille électrostatique intégrée
US5430347A (en) * 1991-11-29 1995-07-04 Motorola, Inc. Field emission device with integrally formed electrostatic lens
WO1995020821A1 (fr) * 1994-01-31 1995-08-03 Silicon Video Corporation Emetteur de champ a nervures focalisantes
US5528103A (en) * 1994-01-31 1996-06-18 Silicon Video Corporation Field emitter with focusing ridges situated to sides of gate
EP0714111A1 (fr) * 1994-11-25 1996-05-29 Motorola, Inc. Conducteur de grille d'extraction et de collimation, et procédé de focalisation d'un faisceau d'électrons
EP0716439A1 (fr) * 1994-12-05 1996-06-12 Canon Kabushiki Kaisha Dispositif émetteur d'électrons, source d'électrons et appareil de formation d'image
US6262701B1 (en) 1994-12-05 2001-07-17 Canon Kabushiki Kaisha Electron-emission device and apparatus and image-formation using same
FR2737041A1 (fr) * 1995-07-07 1997-01-24 Nec Corp Canon a electrons pourvu d'une cathode froide a emission de champ
FR2753002A1 (fr) * 1996-08-29 1998-03-06 Futaba Denshi Kogyo Kk Dispositif d'affichage a emission de champ
US5986388A (en) * 1996-08-30 1999-11-16 Nec Corporation Field-emission cold-cathode electron gun having emitter tips between the top surface of gate electrode and focusing electrode
EP0827175A1 (fr) * 1996-08-30 1998-03-04 Nec Corporation Canon à électrons à effet de champ muni d'une cathode froide
EP0836217B1 (fr) * 1996-10-14 2004-03-03 Hamamatsu Photonics K.K. Tube électronique
US6201343B1 (en) 1997-05-30 2001-03-13 Candescent Technologies Corporation Electron-emitting device having large control openings in specified, typically centered, relationship to focus openings
US6002199A (en) * 1997-05-30 1999-12-14 Candescent Technologies Corporation Structure and fabrication of electron-emitting device having ladder-like emitter electrode
US6013974A (en) * 1997-05-30 2000-01-11 Candescent Technologies Corporation Electron-emitting device having focus coating that extends partway into focus openings
US6338662B1 (en) 1997-05-30 2002-01-15 Candescent Intellectual Property Services, Inc. Fabrication of electron-emitting device having large control openings centered on focus openings
US6146226A (en) * 1997-05-30 2000-11-14 Candescent Technologies Corporation Fabrication of electron-emitting device having ladder-like emitter electrode
FR2766011A1 (fr) * 1997-07-10 1999-01-15 Alsthom Cge Alcatel Cathode froide a micropointes
US6259190B1 (en) 1997-07-10 2001-07-10 Alcatel Micropoint type cold cathode
EP0890973A1 (fr) * 1997-07-10 1999-01-13 Alcatel Cathode froide à micropointes
US6107728A (en) * 1998-04-30 2000-08-22 Candescent Technologies Corporation Structure and fabrication of electron-emitting device having electrode with openings that facilitate short-circuit repair
FR2784225A1 (fr) * 1998-10-02 2000-04-07 Commissariat Energie Atomique Source d'electrons a cathodes emissives comportant au moins une electrode de protection contre des emissions parasites
FR2814277A1 (fr) * 2000-09-19 2002-03-22 Thomson Tubes & Displays Canon pour tube a rayons cathodiques comportant des cathodes a micropointes

Also Published As

Publication number Publication date
US5581146A (en) 1996-12-03
FR2669465B1 (fr) 1996-07-12
EP0511360B1 (fr) 1996-01-31
DE69116859T2 (de) 1996-06-05
JP3107818B2 (ja) 2000-11-13
DE69116859D1 (de) 1996-03-14
EP0511360A1 (fr) 1992-11-04
JPH05505906A (ja) 1993-08-26
FR2669465A1 (fr) 1992-05-22

Similar Documents

Publication Publication Date Title
EP0511360B1 (fr) Source d'electrons et procede de realisation
EP0222668B1 (fr) Procédé de fabrication par gravure en escalier d'un transistor en couches minces à grille auto-alignée par rapport au drain et à la source de celui-ci et transistor obtenu par ce procédé
EP0511096A1 (fr) Procédé de passivation locale d'un substrat par une couche de carbone amorphe hydrogène et procédé de fabrication de transistors en couches minces sur ce substrat passive
FR2698210A1 (fr) Procédé de fabrication de transistors à film mince.
FR2648618A1 (fr) Procede de production d'un substrat pour la croissance selective d'un cristal, procede de croissance selective d'un cristal et procede de production d'une pile solaire
WO2007026086A2 (fr) Procede de fabrication d'une cathode emissive
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
EP3671849A1 (fr) Procédé de fabrication d'un pixel d'un micro-écran à oleds
EP2309581A1 (fr) Procédé de formation d'une batterie lithium-ion verticale en couches minces
EP0244304B1 (fr) Procédé de gravure sèche sélective de couches de matériaux semiconducteurs III-V, et transistor obtenu par ce procédé
WO2020128354A1 (fr) Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
FR2723255A1 (fr) Dispositif d'affichage a emission de champ et procede pour fabriquer de tels dispositifs
EP3396704B1 (fr) Procédé de gravure d'une couche à base de sin
FR3100923A1 (fr) Procédé de gravure d’une couche à base d’un matériau III-V
EP1433206A1 (fr) Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor
WO2020136343A1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences
WO2001011689A1 (fr) Composant a elements mono-electron et dispositif quantique, ainsi que procede industriel de realisation et reacteur multichambres de mise en oeuvre
EP4006997A2 (fr) Procédé de réalisation d'un dispositif quantique
EP1183720A1 (fr) Procede de nettoyage d'une surface de substrat de silicium et application a la fabrication de composants electroniques integres
EP3764390A1 (fr) Procédé de formation d'espaceurs d'un transistor
EP4053884A1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
WO2021170739A1 (fr) Procédé de réalisation d'une couche à base de nitrure d'aluminium (aln) sur une structure à base de silicium ou de matériaux iii-v
WO2020058256A1 (fr) Procédé de fabrication d'un dispositif électronique
WO2020136342A1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d'une telle structure
EP3503203A1 (fr) Réalisation de transistors à canaux contraints

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE

WWE Wipo information: entry into national phase

Ref document number: 1991920863

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1991920863

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1991920863

Country of ref document: EP