FR2669465A1 - Source d'electrons et procede de realisation. - Google Patents
Source d'electrons et procede de realisation. Download PDFInfo
- Publication number
- FR2669465A1 FR2669465A1 FR9014287A FR9014287A FR2669465A1 FR 2669465 A1 FR2669465 A1 FR 2669465A1 FR 9014287 A FR9014287 A FR 9014287A FR 9014287 A FR9014287 A FR 9014287A FR 2669465 A1 FR2669465 A1 FR 2669465A1
- Authority
- FR
- France
- Prior art keywords
- gate electrode
- electrode
- cavity
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Source d'électrons réalisée notamment sous forme d'une microcathode à pointe dans laquelle une microcathode (MP) est située dans une cavité (CA) d'un diélectrique (3). Une première électrode de grille (VG1) entoure la cavité (CA) et une deuxième électrode de grille (VG2) entoure la première électrode de grille (VG1). Les différentes électrodes sont portées à des potentiels tels que la première électrode de grille (VG1) sert d'électrode d'extraction et la deuxième électrode de grille (VG2) sert d'électrode de focalisation. Application: Microcathodes à effet de champ. Avantage: Construction simple d'une microcathode permettant une focalisation efficace du faisceau d'électrons.
Description
SOURCE D'EIECTRONS ET PROCEDE
DE REALISATION
L'invention concerne une source d'électrons et son procédé de réalisation.
DE REALISATION
L'invention concerne une source d'électrons et son procédé de réalisation.
L'invention s'applique au domaine des microcathodes à effet de champ et elle permet d'obtenir sur toute la surface des dispositifs en question une émission électronique constituée de faisceaux parallèles issus de chaque micropointe.
L'invention consiste en l'interposition d'une deuxième électrode, coplanaire à l'électrode de grille, dont la polarité est adaptée de façon à permettre la focalisation de chaque microfaisceau.
La figure la montre le schéma de principe d'une microcathode à effet de champ. Du fait des faibles dimensions de la structure de base, on peut regrouper quelques 106 éléments identiques à celui de la figure la par cm2 (voir figure lb), ce qui peut présenter des avantages pour la fabrication de canons à électrons en particulier. Un des inconvénients de ce type de microcathode réside toutefois dans ltouverture importante du faisceau émis au niveau de chaque pointe. La figure 2 schématise cette situation. Du fait de cette ouverture importante au niveau de chaque micropointe, il apparaît extrêmement délicat de pouvoir focaliser (voir figure 3) ou traiter les faisceaux d'électrons émis à partir d'un réseau de telle microcathodes, ce qui limite leur intérêt pratique.
Afin de résoudre ce problème, il a été proposé d'adjoindre à la structure de la figure la une deuxième électrode de grille située au dessus de la première et portée à un potentiel inférieur, de façon à rendre parallèle (à quelques aberrations près) le faisceau extrait de chaque micropointe (voir figure 4). De cette façon, on peut envisager la focalisation de l'ensemble des faisceaux émis par un réseau de microcathodes, à l'aide d'une optique électronique classique (voir figure 5).
Un des inconvénients de la structure présentée sur la figure 4 est que la deuxième électrode est superposée à la grille d'extraction et isolée par un deuxième diélectrique D2 qui doit sensiblement présenter une épaisseur équivalente au diélectrique de grille D1 compte tenu des tensions de focalisation susceptibles d'être utilisées. Pour des diamètres de grille de l'ordre du micron, il peut y avoir (du fait de l'ouverture importante du faisceau émis) interception d'une fraction non négligeable du courant émis au niveau de chaque micropointe à la fois par le diélectrique D2 supportant ltélectrode de focalisation G2 et par cette même électrode de focalisation.En ce qui concerne le diélectrique D2, ceci peut conduire d'une part à des problèmes d'émission d'électrons secondaires qui viendraient parasiter le faisceau principal et d'autre part à des problèmes d'apparition de charges électrostatiques localisées susceptibles de déformer localement chaque microfaisceau émis. En ce qui concerne l'électrode de focalisation G2, l'interception de trop de courant pourrait tout simplement conduire à sa destruction. Une façon de remédier au problème est, bien sûr, de disposer le diélectrique D2 et l'électrode G2 en retrait par rapport à l'ouverture de grille, comme le représente la figure 6.
Cependant, contrôler uniformément ce retrait sur des surfaces importantes (de l'ordre d'un à quelques centimètres carrés) ne semble pas si aisé à obtenir et la présente invention est une solution différente permettant de résoudre ce problème de focalisation.
L'invention concerne donc une source d'électrons comportant sur un substrat une couche diélectrique comprenant au moins une cavité dans laquelle est située une électrode de cathode en forme de saillie, une première électrode de grille étant située sur la face supérieure de Ia couche diélectrique et entourant au moins partiellement la cavité, caractérisée en ce qu'elle comporte au moins une deuxième électrode de grille située du même côté que la première électrode de grille par rapport à la face supérieure de la couche diélectrique, la première électrode de grille étant située entre la cavité et la deuxième électrode de grille.
L'invention concerne également un procédé de réalisation de sources d'électrons, caractérisé par le fait que l'on dépose au moins une couche de matériau diélectrique sur un substrat que l'on grave au moins une cavité dans la couche déposée, et que lton forme par croissance sur le substrat une électrode cathode en saillie au fond de chaque cavité, une première électrode de griue étant formée sur la couche de matériau diélectrique autour de chaque cavité et une deuxième électrode de grille étant formée autour de la première électrode de grille.
Les différents objets et caractéristiques de l'invention apparaîtront plus clairement dans la description qui va suivre et dans les figures annexées qui représentent
- les figures la à 6, des techniques connues déjà décrites dans ce qui précède
- la figure 7, un exemple de réalisation d'une source d'électrons selon l'invention;
- les figures 8a à 8k, différentes étapes d'un procédé de réalisation selon l'invention;
- la figure 9, un exemple de montage de commande d'une source selon l'invention;
- les figures l0a à lord, des étapes d'un procédé de réalisation d'une variante selon l'invention;;
- la figure 11, une variante d'une source d'électrons selon l'invention
- les figures 12a à 12e, une variante du procédé de réalisation selon l'invention;
- les figures 13a et 13b, des exemples de courbes d'émissions dans un dispositif selon l'invention.
- les figures la à 6, des techniques connues déjà décrites dans ce qui précède
- la figure 7, un exemple de réalisation d'une source d'électrons selon l'invention;
- les figures 8a à 8k, différentes étapes d'un procédé de réalisation selon l'invention;
- la figure 9, un exemple de montage de commande d'une source selon l'invention;
- les figures l0a à lord, des étapes d'un procédé de réalisation d'une variante selon l'invention;;
- la figure 11, une variante d'une source d'électrons selon l'invention
- les figures 12a à 12e, une variante du procédé de réalisation selon l'invention;
- les figures 13a et 13b, des exemples de courbes d'émissions dans un dispositif selon l'invention.
On propose, selon l'invention, l'utilisation d'une électrode de focalisation non plus superposée à l'électrode de grille comme sur les figures 4 ou 6, mais des électrodes
coplanaires, comme le représente la figure 7. Les électrodes
coplanaires sont les électrodes de grille VAGI. et VG2 situées sur la couche de diélectriques et entourant la cavité CA dans laquelle est située une microcathode MP. La grille VG1 sert de
grille d'extraction des électrons et la grille VG2, de grille de focalisation.
coplanaires, comme le représente la figure 7. Les électrodes
coplanaires sont les électrodes de grille VAGI. et VG2 situées sur la couche de diélectriques et entourant la cavité CA dans laquelle est située une microcathode MP. La grille VG1 sert de
grille d'extraction des électrons et la grille VG2, de grille de focalisation.
Selon une variante de réalisation, la deuxième électrode de grille VG2 entoure partiellement la première électrode de grille VGl. Selon une autre variante, la deuxième électrode de grille VG2 entoure entièrement I'ensemble cavité CA et la première électrode VG1.
On va décrire un procédé de fabrication auto aligné pour un tel dispositif.
On part d'un substrat 1 typiquement de silicium (100) ou (111) sur lequel on dépose successivement une couche 2 de
Si3N4 (0,1 ,um d'épaisseur), une couche 3 de SiO2 (1 ,um d'épaisseur) et une couche 4 de silicium polycristallin très dopé (quelques 10 3 ohm.cm) à petit grains, c'est-à-dire obtenu par un procédé CVD (Chemical Vapor Deposition) à basse température (et donc de préférence à pression réduite, typiquement dans la gamme des 10 - 300 torrs).
Si3N4 (0,1 ,um d'épaisseur), une couche 3 de SiO2 (1 ,um d'épaisseur) et une couche 4 de silicium polycristallin très dopé (quelques 10 3 ohm.cm) à petit grains, c'est-à-dire obtenu par un procédé CVD (Chemical Vapor Deposition) à basse température (et donc de préférence à pression réduite, typiquement dans la gamme des 10 - 300 torrs).
On obtient les couches représentées en figure 8a.
On notera que l'on pourrait aussi utiliser comme substrat de départ une plaquette de silicium type SOI (Silicon on Insulation) obtenue par un procédé de type SIMOX (en pratiquant une double implantation ionique d'azote, puis d'oxygène) ou bien par un procédé de recristallisation en phase liquide (pour des détails sur ces différents procédés, on pourra consulter IEEE Circuit and Device Magazine, volumes 3 et 4, juillet et novembre 1987).
L'avantage d'une plaquette SOI est que le silicium sur isolant est monocristallin. La suite du procédé sera décrite en supposant que l'on part d'un dépôt de silicium polycristallin.
On grave dans la couche 4 de silicium sur isolant 3 le motif représenté sur les figures 8b et 8c en coupe et en vue de dessus. Ceci sera la seule étape de masquage du procédé (voir ci-après). On procède ainsi à une gravure d'au moins une première ouverture H01 dans la couche de matériau semiconducteur ou conducteur 4 et d'une seconde ouverture H02 entourant la première ouverture HOi, la largeur de la gravure de la première ouverture étant supérieure à celle de la gravure de la deuxième ouverture. On remarquera qu'il ne s'agit pas de gravure submicronique et que par conséquent, ltopération préalable de lithographie peut s'effectuer de façon optique classique, ce qui représente un avantage.
On décrira ultérieurement une variante du procédé nécessitant par exemple un masquage électronique.
On pratique ensuite une opération de dépôt sélectif de silicium.
Cette opération s'effectue par CVD en utilisant un mélange de SiH4 + HCI ou bien SiH2 Cl2 + HCl comme gaz réactifs. Si lton dépose du polycristal, on opèrera à basse température et donc de préférence à pression réduite. Cette opération est représentée sur la figure 8d.
On oxyde le dépôt obtenu, de façon à faire rejoindre (par de la silice) les intervalles les plus faibles (voir figure 8e), mais en laissant des ouvertures régulièrement espacées aux endroits de plus grandes dimensions. Le masque des figures 8a et 8c est adapté à cet effet (dimensions typiques de 1,5 et 2 ,urn respectivement) .
Une variante représentée à la figure 8f consiste à utiliser une couche de silicium de départ plus épaisse (par exemple 1 Wum) et à effectuer directement une gravure submicronique (gravure de 0,5 ,um par exemple) aux endroits où l'on veut que les deux fronts d'oxydation se rejoignent. On obtient après oxydation une structure similaire à celle de la figure 8e. L'inconvénient est l'obligation d'utiliser l'étape de masquage électronique associée à ltobtention de motifs submicroniques (gravures de 0,5 Cun) ; par contre on peut ainsi éviter l'étape d'épitaxie sélective de la figure 8d.
On effectue ensuite une opération de gravure ionique réactive (RIE) en utilisant comme masque le Si02 précédemment formé. La gravure est arrêtée lorsque des pavés de poly-Si deviennent apparents (figure 8g).
On effectue ensuite une attaque chimique dans un bain de HF tamponné/ de façon à réaliser, dans la couche d'isolant 3, les logements représentés sur la figure 8h. Dans le même temps, la silice réalisée lors de l'oxydation précédente (figure 8c) est éliminée de la partie supérieure.
On repratique ensuite une légère oxydation des pavés de silicium polycristallin, de façon à passiver les surfaces cristallines (figure 8i).
On notera que le substrat de Si protégé par la couche de Si3N4 n'est pas oxydé lors de ce traitement.
On élimine dans les logements le Si3N4 (par attaque sélective avec H3P04 par exemple), de façon à mettre à nu localement le substrat de Si (figure 8j).
On effectue ensuite dans les micrologements préalablement définis et à partir des germes de substrat mis à nu une croissance cristalline facettée et localisée, en conditions d'épitaxie sélective (voir figure 8k). Ce type d'opération est décrit en détails dans les demandes de brevet français nO 88 03949 et 89 03153. Par exemple, cette épitaxie peut être faite dans un réacteur MOCVD (Metalorganic Chemical
Vapor Deposition : Epitaxie en phase vapeur d'organométalliques) à pression réduite.
Vapor Deposition : Epitaxie en phase vapeur d'organométalliques) à pression réduite.
A titre d'exemple, pour un substrat en silicium, cette croissance peut se faire par épitaxie sélective dans un réacteur
CVD à une température comprise entre 900 et 11000 C en utilisant un mélange gazeux comportant du SiH4 + HCl ou
SiH2Cl2 + HC1 dans l'hydrogène porteur. Pour un substrat en
AsGa, cette épitaxie sélective peut se faire entre 600 et 8000C dans un réacteur VPE en utilisant un mélange gazeux comportant du As Cl3 dilué dans H2 et une source de gallium solide.
CVD à une température comprise entre 900 et 11000 C en utilisant un mélange gazeux comportant du SiH4 + HCl ou
SiH2Cl2 + HC1 dans l'hydrogène porteur. Pour un substrat en
AsGa, cette épitaxie sélective peut se faire entre 600 et 8000C dans un réacteur VPE en utilisant un mélange gazeux comportant du As Cl3 dilué dans H2 et une source de gallium solide.
Lorsque le facettage de la pointe cathode à obtenir ne permet pas d'obtenir de plans (111), on procède à une attaque chimique sélective ultérieure de la pointe de façon à obtenir ce facettage (111).
On élimine ensuite la Si02 de passivation, de façon à obtenir la structure représentée sur la figure 9 où sont aussi indiquées les polarisations nécessaires.
On peut aussi effectuer dans les micrologements de la figure 8j une croissance cristalline de type "whiskers't, telle que décrite dans la demande de brevet français nO 90 02258 du 23.02.90. Pour ce faire, on déposera préalablement dans les micrologements une mince couche d'or ou de gallium ou de tout autre matériau connu de l'Homme de l'Art et susceptible de réaliser une composition eutectique avec le silicium. Ce dépôt peut steffectuer de la façon représentée sur les figures 12a à 12e. On commence par déposer de façon uniforme une couche d'or par exemple, en utilisant un procédé tel que pulvérisation cathodique ou bien évaporation sous vide (figure 12a).On dépose ensuite une résine (genre photorésist) liquide, l'opération pouvant être précédée d'un traitement tensio-actif (à l'aide d'un "primer") afin de permettre à la résine de bien pénétrer dans les micrologements (figure t2b). Cette résine est ensuite polymérisée à 70 - 120 OC suivant le type.
On effectue ensuite une attaque de la résine dans un plasma à base d'oxygène, de façon à l'éliminer de la partie supérieure du dispositif, mais en la conservant dans les micrologements, de façon à protéger le film d'or en contact avec le substrat (figure 12c).
On élimine (à l'aide d'une solution I2/KI par exemple) l'or de la partie supérieure du dispositif, le film au contact du substrat (et masqué par la résine) étant protégé (figure 12d).
On élimine ensuite la résine (à l'aide d'un solvant approprié) dans les micrologements et l'on est maintenant prêt à effectuer une croissance de type "whiskers" telle que décrite dans la demande de brevet français nO 90 02258.
On va maintenant décrire une variante permettant d'obtenir une structure légèrement différente, améliorant la focalisation du faisceau d'électron émis par chaque micropointe.
Cette variante est décrite sur la figure 10.
On part de la structure de la figure 8g, et l'on commence par oxyder légèrement la polysilicium superficiel (figure 10a).
On effectue un second masquage de façon à éliminer cet oxyde sur les plots de type VG2 (voir figures 10b).
On remarquera que cette opération de masquage n'est pas particulièrement délicate, car elle ne nécessite pas un alignement precis. Il suffit en effet que les deux plots VG1 adjacents aux plots du type VG2 soient masqués. La frontière du masque peut tomber un peu n'importe oil sur la silice séparant les plots VG2 et VG1.
Une fois les plots de type VG2 mis à nu (les plots de type VG1 étant toujours masqués par de la silice), on effectue une deuxième opération d'épitaxie sélective (telle que décrite en relation avec la figure 8d) de façon à obtenir la structure représentée à la figure 10c. Le plan supérieur du plot de type
VG2 est surélevé par rapport au plan supérieur des plots de type VG1. On a de plus obtenu au cours de cette opération une croissance latérale de VG2, équivalente à la croissance verticale (0,5 ,um sur la figure 10c).
VG2 est surélevé par rapport au plan supérieur des plots de type VG1. On a de plus obtenu au cours de cette opération une croissance latérale de VG2, équivalente à la croissance verticale (0,5 ,um sur la figure 10c).
On élimine ensuite la silice de la partie supérieure située entre les plots VG1 et VG2 tout en pratiquant l'opération de formation des micrologements (figure ion).
On est ensuite amené à effectuer la suite des opérations décrites en relation avec les figures 8i à 8k, de façon à obtenir une structure finale telle que représentée sur la figure 11.
Les figures 9 et Il représentent également des exemples de montages électriques du dispositif selon l'invention.
Le dispositif de la figure i1 a été complété par une anode A disposée en vis-à-vis des micropointes telles que MP.
Une émission d'électrons peut avoir donc lieu entre une micropointe MP et l'anode A.
Pour cela, une ou plusieurs sources de tensions appliquent des potentiels déterminés à une micropointe MP une grille VG1, une grille VG2 et à l'anode A.
Par exemple, si une micropointe est mise à un potentiel de référence VR, les autres potentiels sont respectivement les suivantes
- grille VG1 potentiel supérieur au potentiel de référence VR
- grille VG2 : potentiel inférieur au potentiel référence VR;
- anode A : potentiel supérieur à celui de VG1.
- grille VG1 potentiel supérieur au potentiel de référence VR
- grille VG2 : potentiel inférieur au potentiel référence VR;
- anode A : potentiel supérieur à celui de VG1.
Dans ces conditions, on va obtenir, par exemple, une focalisation, sur l'anode, d'un faisceau d'électrons émis par une micropointe ou bien un faisceau parallèle.
Il a été obtenu par modélisation un faisceau d'électrons parallèle tel que représenté en figure 13a avec les conditions de tensions suivantes
- micropointe MP: à 0 volts
- grille VGl : 100 volts
- grille VG2 : -50 volts
- anode A : 110 volts
Il a été également obtenu un faisceau focalisé tel que représenté en figure 13b avec les conditions suivantes
- micropointe MP: 0 volts
- grille VG1 : 100 volts
- grille VG2 : -60 volts
- anode A : 110 volts
Il est bien évident que la description qui précède n'a été faite qu'à titre d'exemple et que d'autres variantes peuvent être envisagées sans sortir du cadre de l'invention. Notamment l'ordre des opérations des procédés décrits peut être changé et les types de matériaux utilisés peuvent être différents de ceux indiqués précédemment, par exemple on peut utiliser tout autre matériau semiconducteur que le silicium. Les dimensions des couches et des gravures ainsi que les conditions opératoires peuvent être changées.
- micropointe MP: à 0 volts
- grille VGl : 100 volts
- grille VG2 : -50 volts
- anode A : 110 volts
Il a été également obtenu un faisceau focalisé tel que représenté en figure 13b avec les conditions suivantes
- micropointe MP: 0 volts
- grille VG1 : 100 volts
- grille VG2 : -60 volts
- anode A : 110 volts
Il est bien évident que la description qui précède n'a été faite qu'à titre d'exemple et que d'autres variantes peuvent être envisagées sans sortir du cadre de l'invention. Notamment l'ordre des opérations des procédés décrits peut être changé et les types de matériaux utilisés peuvent être différents de ceux indiqués précédemment, par exemple on peut utiliser tout autre matériau semiconducteur que le silicium. Les dimensions des couches et des gravures ainsi que les conditions opératoires peuvent être changées.
Claims (19)
1. Source d'électrons comportant sur un substrat (1) une couche diélectrique (D1) comprenant au moins une cavité (CA) dans laquelle est située une électrode de cathode (MP) en forme de saillie, une première électrode de grille (VG1) étant située sur la face supérieure de la couche diélectrique (D1) et entourant au moins partiellement la cavité (CA), caractérisé en ce qu'elle comporte au moins une deuxième électrode de grille (VG2) située du même côté que la première électrode de grille (VGl) par rapport à la face supérieure de la couche diélectrique, la première électrode de grille étant située entre la cavité et la deuxième électrode de grille, et les deux électrodes étant isolées l'une de l'autre.
2. Source d'électrons selon la revendication 1, caractérisée en ce que la première électrode de grille (VG1) et la deuxième électrode de grille (VG2) sont situées toutes deux sur la face supérieure de la couche diélectrique (D1).
3. Source d'électrons selon la revendication 2, caractérisée en ce que la première électrode de grille (VG1) et la deuxième électrode de grille (VG2) sont coplanaires et ont la même épaisseur.
4. Source d'électrons selon la revendication 2, caractérisée en ce que la première électrode de grille et la deuxième électrode de grille sont coplanaires mais n'ont pas la même épaisseur.
5. Source d'électrons selon la revendication 4, caractérisée en ce que la deuxième électrode de grille (VG2) est plus épaisse que la première électrode de grille et possède une partie qui est située au-dessus de la première électrode de grille (VG1).
6. Source d'électrons selon la revendication 1, caractérisée en ce que la deuxième électrode de grille (VG2) entoure partiellement la première électrode de grille (VG1).
7. Source d'électrons selon la revendication 1, caractérisée en ce que la première électrode de grille (VG1) est située au bord de la cavité (CA) et entoure entièrement celle-ci et que la deuxième électrode de grille (VG2) entoure entièrement l'ensemble cavité et première électrode de grille.
8. Source d'électrons selon la revendication 1, caractérisée en ce qu'elle comporte également une électrode d'anode (A) située en vis-à-vis de l'électrode de cathode ainsi que des moyens de polarisation permettant de porter aux potentiels suivants
- l'électrode de cathode (MP) à un potentiel déterminé (VR)
- la première électrode de grille (VG1) à un potentiel supérieur au potentiel déterminé (VR)
- la deuxième électrode de grille (VG2) à un potentiel inférieur ou égal au potentiel déterminé (VR)
- l'électrode d'anode (A) à un potentiel supérieur au potentiel de la première électrode de grille (VG1).
9. Procédé de réalisation de sources d'électrons, caractérisé par le fait que l'on dépose au moins une couche de matériau diélectrique (3), sur un substrat (1), que l'on grave au moins une cavité (CA) dans la couche déposée, et que l'on forme par croissance sur le substrat une électrode cathode en saillie (MP) au fond de chaque cavité, une première électrode de grille (VGI) étant formée sur la couche cle matériau diélectrique autour de chaque cavité et une deuxièrne électrode de grille (VG2) étant formée autour de la première électrode de grille (VGl).
10. Procédé de réalisation de sources d'électrons, caractérisé par le fait qu'il comporte les étapes suivantes
a) dépôt d'une couche d'un matériau diélectrique (3) sur un substrat (1)
b) dépôt d'une couche d'un matériau semiconducteur ou conducteur (4) sur la couche précédente
c) gravure d'au moins une première ouverture (H01) dans la couche de matériau semiconducteur ou conducteur (4) et d'une seconde ouverture (H02) entourant la première ouverture (H01), la largeur de la gravure de la première ouverture étant supérieure à celle de la gravure de la deuxième ouverture
d) oxydation du matériau semiconducteur ou conducteur (4) de façon que la deuxième ouverture soit obstruée par l'oxydation ;;
e) attaque de la couche de matériau diélectrique (3) par la première ouverture (H01) jusqu'au substrat
f) réalisation d'une électrode de cathode (micropointe MP) dans la première ouverture ;
g) attaque du matériau semiconducteur ou conducteur oxydé précédemment.
11. Procédé de réalisation selon la revendication 10, caractérisé par le fait que l'étape de gravure (étape C) du matériau semiconducteur ou conducteur (4) comporte une gravure submicronique à l'endroit où l'on veut que les deux fronts d'oxydation se rejoignent.
12. Procédé selon la revendication 10, caractérisé par le fait que la réalisation d'une électrode de cathode (MP) se fait par dépôt d'un alliage eutectique dans une cavité et par croissance verticale à partir de cet alliage d'eutectique.
13. Procédé de réalisation selon la revendication 12, caractérisé par le fait qu'après l'étape (e), le matériau semiconducteur ou conducteur oxydé est éliminé puis l'électrode de cathode (MP) est réalisée de la façon suivante
- dépôt d'un alliage eutectique sur la structure
- dépôt d'une résine sur la structure
- attaque de la résine sauf dans la cavité (CA)
- élimination de l'alliage eutectique mis à nu
- élimination de la résine sauf dans la cavité
- croissance verticale, à partir de la couche d'eutectique située dans la cavité, d'une électrode de cathode (MP).
14. Procédé selon la revendication 10, pour une première couche diélectrique en Si02, caractérisé par le fait que attaque chimique sélective est réalisée à l'aide de HF.
15. Procédé selon la revendication 9, caractérisé par le fait que la pointe de l'électrode de cathode est formée en conditions d'épitaxie sélective facettée.
16. Procédé selon la revendication 15, pour un substrat en Si, caractérisé par le fait que 1'épitaxie sélective est réalisée dans un réacteur CVD a une température comprise entre 900 et 11000 C en utilisant un mélange gazeux comportant du SiH4 + HCl ou SiH2Cl2 + HCl dans de l'hydrogène porteur.
17. Procédé selon la revendication 15, pour un substrat en AsGa, caractérisé par le fait que l'épitaxie sélective est réalisée entre 600 et 8000C dans un réacteur VPE en utilisant un mélange gazeux comportant du As Cl3 dilué dans
H2 et une source de gallium solide.
18. Procédé selon la revendication 15, pour un substrat en AsGa, caractérisé par le fait que l'épitaxie sélective est réalisée dans un réacteur MOCVD à pression réduite.
19. Procédé selon la revendication 9, caractérisé par le fait que lorsque le facettage de la pointe de cathode ne permet pas d'obtenir de plans (111), on procède à une attaque chimique sélective ultérieure de cette pointe permettant d'obtenir ce facettage (111).
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9014287A FR2669465B1 (fr) | 1990-11-16 | 1990-11-16 | Source d'electrons et procede de realisation. |
| PCT/FR1991/000903 WO1992009095A1 (fr) | 1990-11-16 | 1991-11-15 | Source d'electrons et procede de realisation |
| DE69116859T DE69116859T2 (de) | 1990-11-16 | 1991-11-15 | Elektronenquelle und herstellungsverfahren |
| JP04500424A JP3107818B2 (ja) | 1990-11-16 | 1991-11-15 | 電子源及びその製造方法 |
| EP91920863A EP0511360B1 (fr) | 1990-11-16 | 1991-11-15 | Source d'electrons et procede de realisation |
| US08/458,821 US5581146A (en) | 1990-11-16 | 1995-06-02 | Micropoint cathode electron source with a focusing electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9014287A FR2669465B1 (fr) | 1990-11-16 | 1990-11-16 | Source d'electrons et procede de realisation. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2669465A1 true FR2669465A1 (fr) | 1992-05-22 |
| FR2669465B1 FR2669465B1 (fr) | 1996-07-12 |
Family
ID=9402268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9014287A Expired - Fee Related FR2669465B1 (fr) | 1990-11-16 | 1990-11-16 | Source d'electrons et procede de realisation. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5581146A (fr) |
| EP (1) | EP0511360B1 (fr) |
| JP (1) | JP3107818B2 (fr) |
| DE (1) | DE69116859T2 (fr) |
| FR (1) | FR2669465B1 (fr) |
| WO (1) | WO1992009095A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1821330A1 (fr) * | 2006-02-20 | 2007-08-22 | Samsung SDI Co., Ltd. | Dispositif d'émission à électron et affichage d'émission à électron correspondant |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05242794A (ja) * | 1991-11-29 | 1993-09-21 | Motorola Inc | 集積化された静電界レンズを有する電界放出デバイス |
| JPH07104679A (ja) * | 1993-09-30 | 1995-04-21 | Futaba Corp | 電界放出形蛍光表示装置 |
| US5528103A (en) * | 1994-01-31 | 1996-06-18 | Silicon Video Corporation | Field emitter with focusing ridges situated to sides of gate |
| US5644187A (en) * | 1994-11-25 | 1997-07-01 | Motorola | Collimating extraction grid conductor and method |
| JPH0982214A (ja) | 1994-12-05 | 1997-03-28 | Canon Inc | 電子放出素子、電子源、及び画像形成装置 |
| JP2812356B2 (ja) * | 1995-02-24 | 1998-10-22 | 日本電気株式会社 | 電界放出型電子銃 |
| KR100266517B1 (ko) * | 1995-07-07 | 2000-09-15 | 가네꼬 히사시 | 전계 방출 냉 캐소드 및 개선된 게이트 구조를 갖는 전자 총 |
| JPH1012127A (ja) * | 1996-06-24 | 1998-01-16 | Nec Corp | 電界電子放出装置 |
| JP3171121B2 (ja) * | 1996-08-29 | 2001-05-28 | 双葉電子工業株式会社 | 電界放出型表示装置 |
| JP2891196B2 (ja) * | 1996-08-30 | 1999-05-17 | 日本電気株式会社 | 冷陰極電子銃およびこれを用いた電子ビーム装置 |
| JP3745844B2 (ja) * | 1996-10-14 | 2006-02-15 | 浜松ホトニクス株式会社 | 電子管 |
| US6002199A (en) | 1997-05-30 | 1999-12-14 | Candescent Technologies Corporation | Structure and fabrication of electron-emitting device having ladder-like emitter electrode |
| US6013974A (en) * | 1997-05-30 | 2000-01-11 | Candescent Technologies Corporation | Electron-emitting device having focus coating that extends partway into focus openings |
| FR2766011B1 (fr) * | 1997-07-10 | 1999-09-24 | Alsthom Cge Alcatel | Cathode froide a micropointes |
| US6171164B1 (en) | 1998-02-19 | 2001-01-09 | Micron Technology, Inc. | Method for forming uniform sharp tips for use in a field emission array |
| US6107728A (en) * | 1998-04-30 | 2000-08-22 | Candescent Technologies Corporation | Structure and fabrication of electron-emitting device having electrode with openings that facilitate short-circuit repair |
| FR2780803B1 (fr) | 1998-07-03 | 2002-10-31 | Thomson Csf | Commande d'un ecran a cathodes a faible affinite electronique |
| FR2780808B1 (fr) | 1998-07-03 | 2001-08-10 | Thomson Csf | Dispositif a emission de champ et procedes de fabrication |
| FR2784225B1 (fr) * | 1998-10-02 | 2001-03-09 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives comportant au moins une electrode de protection contre des emissions parasites |
| FR2814277A1 (fr) * | 2000-09-19 | 2002-03-22 | Thomson Tubes & Displays | Canon pour tube a rayons cathodiques comportant des cathodes a micropointes |
| FR2829873B1 (fr) * | 2001-09-20 | 2006-09-01 | Thales Sa | Procede de croissance localisee de nanotubes et procede de fabrication de cathode autoalignee utilisant le procede de croissance de nanotubes |
| FR2832995B1 (fr) * | 2001-12-04 | 2004-02-27 | Thales Sa | Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi |
| US6960876B2 (en) * | 2003-02-27 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | Electron emission devices |
| FR2879342B1 (fr) * | 2004-12-15 | 2008-09-26 | Thales Sa | Cathode a emission de champ, a commande optique |
| US7402942B2 (en) * | 2005-10-31 | 2008-07-22 | Samsung Sdi Co., Ltd. | Electron emission device and electron emission display using the same |
| DE102007010462B4 (de) | 2007-03-01 | 2010-09-16 | Sellmair, Josef, Dr. | Verfahren zur Herstellung einer Teilchenstrahlquelle |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4578614A (en) * | 1982-07-23 | 1986-03-25 | The United States Of America As Represented By The Secretary Of The Navy | Ultra-fast field emitter array vacuum integrated circuit switching device |
| EP0278405A2 (fr) * | 1987-02-06 | 1988-08-17 | Canon Kabushiki Kaisha | Elément émetteur d'électrons et son procédé de fabrication |
| EP0395158A1 (fr) * | 1989-04-28 | 1990-10-31 | Koninklijke Philips Electronics N.V. | Dispositif générateur d'électrons et dispositif d'affichage |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3748522A (en) * | 1969-10-06 | 1973-07-24 | Stanford Research Inst | Integrated vacuum circuits |
| US4987377A (en) * | 1988-03-22 | 1991-01-22 | The United States Of America As Represented By The Secretary Of The Navy | Field emitter array integrated distributed amplifiers |
| US4874981A (en) * | 1988-05-10 | 1989-10-17 | Sri International | Automatically focusing field emission electrode |
| US5235244A (en) * | 1990-01-29 | 1993-08-10 | Innovative Display Development Partners | Automatically collimating electron beam producing arrangement |
| US5281890A (en) * | 1990-10-30 | 1994-01-25 | Motorola, Inc. | Field emission device having a central anode |
| US5140219A (en) * | 1991-02-28 | 1992-08-18 | Motorola, Inc. | Field emission display device employing an integral planar field emission control device |
| US5191217A (en) * | 1991-11-25 | 1993-03-02 | Motorola, Inc. | Method and apparatus for field emission device electrostatic electron beam focussing |
-
1990
- 1990-11-16 FR FR9014287A patent/FR2669465B1/fr not_active Expired - Fee Related
-
1991
- 1991-11-15 JP JP04500424A patent/JP3107818B2/ja not_active Expired - Fee Related
- 1991-11-15 EP EP91920863A patent/EP0511360B1/fr not_active Expired - Lifetime
- 1991-11-15 WO PCT/FR1991/000903 patent/WO1992009095A1/fr active IP Right Grant
- 1991-11-15 DE DE69116859T patent/DE69116859T2/de not_active Expired - Fee Related
-
1995
- 1995-06-02 US US08/458,821 patent/US5581146A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4578614A (en) * | 1982-07-23 | 1986-03-25 | The United States Of America As Represented By The Secretary Of The Navy | Ultra-fast field emitter array vacuum integrated circuit switching device |
| EP0278405A2 (fr) * | 1987-02-06 | 1988-08-17 | Canon Kabushiki Kaisha | Elément émetteur d'électrons et son procédé de fabrication |
| EP0395158A1 (fr) * | 1989-04-28 | 1990-10-31 | Koninklijke Philips Electronics N.V. | Dispositif générateur d'électrons et dispositif d'affichage |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1821330A1 (fr) * | 2006-02-20 | 2007-08-22 | Samsung SDI Co., Ltd. | Dispositif d'émission à électron et affichage d'émission à électron correspondant |
| US7652419B2 (en) | 2006-02-20 | 2010-01-26 | Samsung Sdi Co., Ltd. | Electron emission device and electron emission display using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1992009095A1 (fr) | 1992-05-29 |
| JP3107818B2 (ja) | 2000-11-13 |
| FR2669465B1 (fr) | 1996-07-12 |
| EP0511360B1 (fr) | 1996-01-31 |
| US5581146A (en) | 1996-12-03 |
| JPH05505906A (ja) | 1993-08-26 |
| DE69116859D1 (de) | 1996-03-14 |
| DE69116859T2 (de) | 1996-06-05 |
| EP0511360A1 (fr) | 1992-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0511360B1 (fr) | Source d'electrons et procede de realisation | |
| US5098850A (en) | Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them | |
| FR2698210A1 (fr) | Procédé de fabrication de transistors à film mince. | |
| EP1885649A2 (fr) | Procede de fabrication d'une cathode emissive | |
| FR2643192A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant | |
| EP0179719B1 (fr) | Procédé de fabrication de circuits intégrés sur substrat isolant | |
| US4161418A (en) | Ionized-cluster-beam deposition process for fabricating p-n junction semiconductor layers | |
| EP3396704B1 (fr) | Procédé de gravure d'une couche à base de sin | |
| FR3100923A1 (fr) | Procédé de gravure d’une couche à base d’un matériau III-V | |
| EP0675544B1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant | |
| EP1433206A1 (fr) | Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor | |
| WO2020136343A1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences | |
| EP3853882B1 (fr) | Procédé de fabrication d'un dispositif électronique | |
| EP3903342B1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d'une telle structure | |
| FR2797349A1 (fr) | Composant a elements mono-electron et dispositif quantique, ainsi que procede industriel de realisation et reacteur multichambres de mise en oeuvre | |
| JPH02254720A (ja) | 微細エッチング方法 | |
| JPH02234474A (ja) | 電子装置の製造方法 | |
| EP4111490A1 (fr) | Procédé de réalisation d'une couche à base de nitrure d'aluminium (aln) sur une structure à base de silicium ou de matériaux iii-v | |
| FR2812451A1 (fr) | Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant | |
| EP1183720A1 (fr) | Procede de nettoyage d'une surface de substrat de silicium et application a la fabrication de composants electroniques integres | |
| FR2644287A1 (fr) | Procede de realisation de sources d'electrons du type a emission de champ et dispositifs realises a partir desdites sources | |
| FR2602094A1 (fr) | Dispositif semiconducteur du type transistor bipolaire a heterojonction | |
| FR2860099A1 (fr) | Procede de realisation d'un transistor a effet de champ et transistor ainsi obtenu | |
| FR2748852A1 (fr) | Procede d'obtention de contacts conducteurs auto-alignes pour composants electroniques | |
| WO2006079742A1 (fr) | Fabrication d ' un oxide tunnel d ' un transistor de memoire non-volatile en technologie flotox par pulverisation par faisceau d ' ions a basse temperature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100730 |