DE69114918T2 - Verfahren zur Regelung eines Pegeldekodierers für mehrstufige Signale und Fernsehempfänger mit einem solchen Dekodierer. - Google Patents

Verfahren zur Regelung eines Pegeldekodierers für mehrstufige Signale und Fernsehempfänger mit einem solchen Dekodierer.

Info

Publication number
DE69114918T2
DE69114918T2 DE69114918T DE69114918T DE69114918T2 DE 69114918 T2 DE69114918 T2 DE 69114918T2 DE 69114918 T DE69114918 T DE 69114918T DE 69114918 T DE69114918 T DE 69114918T DE 69114918 T2 DE69114918 T2 DE 69114918T2
Authority
DE
Germany
Prior art keywords
value
threshold
error rate
decoder
binary error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69114918T
Other languages
English (en)
Other versions
DE69114918D1 (de
Inventor
Philippe Lafon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trident Microsystems Far East Ltd Cayman Islands
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of DE69114918D1 publication Critical patent/DE69114918D1/de
Application granted granted Critical
Publication of DE69114918T2 publication Critical patent/DE69114918T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/08Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/083Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical and the horizontal blanking interval, e.g. MAC data signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063Setting decision thresholds using feedback techniques only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/066Multilevel decisions, not including self-organising maps
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Regelung der Schwelle eines Schwellendecoders für ein Signal mit mehreren Pegeln.
  • Die Erfindung bezieht sich ebenfalls auf einen Fernsehempfänger mit Mitteln zum Messen der binären Fehlerrate an dem Ausgang des Decoders und mit einemn Mikroprozessor.
  • Das Dokument US-A-4.034.340 beschreibt eine Schaltungsanordnung mit einem Schwellendecoder, dessen Schwelle auf einem Mittelwert in bezug auf die Amplitude des Signais festgelegt ist. Die Schaltungsanordnung enthält ebenfalls einen einstellbaren Schwellendecoder, der gesteuert wird. Die beschriebene Schaltungsanordnung in diesem Dokument dient zum Messen der Qualität des Signals: am Ende des normalen Hauptdecoders mit fester Schwelle benutzt die Schaltungsanordnung einen zusätzlichen Decoder, dessen Schwelle beliebig geschoben werden kann, was "Pseudo- Fehler" mit sich bringt und die Verschiebung der verschobenen Schwelle wird derart gesteuert, daß eine vorbestimmte Anzahl Unterschiede zwischen den Signalen, die von dem einen und dem anderen Decoder decodiert werden, erhalten wird. Der auf diese Weise erhaltene Wert der Verschiebung zwischen den zwei Schwellen bildet ein Maß für die Qualität des verfügbaren Signals, das dazu dient, einen sichtbaren Anzeiger, ein Aufzeichnungsgerät oder eine Alarmschaltung zu aktivieren. Es handelt sich dabei also um eine Schaltungsanordnung, von der beabsichtigt wird, die Qualität eines Signals zu messen, eher als das Minimieren der Fehlerrate, wie in der vorliegenden Erfindung. Weiterhin steuert die betreffende Schaltungsanordnung eine Rate künstlicher Pseudo- Fehler, aber das Dokument beschreibt deutlich, daß die beste Schwelle zum Decodieren nützlicher Signale eine Schwelle ist, die einen festen und mittleren Wert in bezug auf das zu decodierende Signal hat. Dieses Dokument berücksichtigt nicht das Verhalten beim Vorhandensein von Echos.
  • Entsprechend dem in dem Dokument JP-A 60 249 447 beschriebenen Verfahren weisen die Schaltungsanordnungen zum Messen des Signalpegels spezielle Merkmale auf, die durch mathematische Beziehungen ausgedrückt sind. Dadurch darf die Schwelle des Schwellendecoders nicht auf die beste Art und Weise gesteuert werden, insbesondere weil der Signalpegel eher als die Qualität (Störabstand) berücksichtigt wird. Weiterhin wird die Schwelle des Schwellendecoders gesteuert ohne Berücksichtigung des Verhaltens beim Vorhandensein von Echos.
  • Die Erfindung schafft ein Mittel zum Ausnutzen der Möglichkeiten eines Schwellendecoders, wenn das Signal durch quasi-stationäre Echos gestört ist. Auf diese Weise ist die Erfindung typisch benutzbar bei Kabelnetzwerken, beispielsweise in einer MAC-Norm für eine optimale Steuerung jedes Empfängers.
  • Die Echos erzeugen direkt sichtbarer Fehler in dem Bild und ebenfalls eine Tonstörung, was als Klemmrauschen bezeichnet wird, und ist äußerst störend, insbesondere für lange Echos. Sie degradieren die Fehlerrate bei binären Daten.
  • Um das Verhalten von Decodem beim Vorhandensein von Echos zu verbessern, ist es bekannt, einen Entzerrer zu benutzen. Die Effektivität einer derartigen Anordnung wird nicht beschrieben aber diese Art von Anordnung ist relativ kostspielig.
  • Der Erfindung liegt die Erkenntnis zugrunde, daß die optimale Steuerung der Schwelle des Decoders was mit einem störungsbehafteten Signal, wobei keine Echos vorhanden sind, verwirklicht ist, kann nicht die beste Steuerung sein, wenn Echos vorhanden sind.
  • Das erfindungsgemäße Verfahren weist dazu das Kennzeichen auf, daß zum Verringern der störenden Effekte durch ein echobehaftetes Eingangssignal in dem Decoder ein Decoder verwendet wird, dessen Schwellenwert programmierbar ist, während die Decoderschwelle angepaßt wird durch Bestimmung des besten Schwellenwertes auf Basis mehrerer Meßergebnisse, die durch Mittel zum Messen der binären Fehlerrate an dem Ausgang des Decoders geliefert werden, wobei jedes Ergebnis einem anderen Schwellenwert entspricht.
  • Die Verbesserung der Steuerung der Decodierungsschwelle beim Vorhandensein von Echos hat keinen negativen Effekt auf das Bild, schafft aber im allgemeinen eine Verbesserung der Fehlerrate, die variabel ist entsprechend der Art des Echos und zwei Größenordnungen bedeuten kann, insbesondere bei kurzen und starken Echos. Das Verfahren ist jedoch nach wie vor vorteilhaft, wenn außerdem ein Entzerrer benutzt wird, weil dieser es ermöglicht, bestimmte Fehler zu korrigieren, welche der Entzerrer nicht korrigiert.
  • Bei einer speziellen Ausführungsform weist das Verfahren das Kennzeichen auf, daß ausgehend von einem bestimmten Schwellenwert die entsprechende binäre Fehlerrate gemessen wird und auf Grund dieser binären Fehlerrate ein Wert, der als Kriterium bezeichnet wird und die binäre Fehlerrate überschreitet, berechnet und gespeichert wird, wonach der Schwellenwert des Decoders schrittweise erhöht wird und die binäre Fehlerrate bei jedem Schritt gemessen und mit dem Kriterium verglichen wird und wenn dieser Rate kleiner ist als das Kriterium wird die Erhöhung fortgesetzt, während der Schwellenwert gespeichert wird und die Richtung der Erhöhung umgekehrt wird, wenn die binäre Fehlerrate das Kriterium zuerst überschreitet und wobei zum Schluß die Erhöhung gestoppt wird durch Speicherung des letzten Schwellenwertes, wenn die binäre Fehlerrate das Kriterium zum zweiten Mal überschreitet, während die halbe Summe der zwei Schwellenwerten zu dem Zeitpunkt, wo die Erhöhungsrichtung umgekehrt wird und zu dem Zeitpunkt, wo die Erhöhung angehalten wird, als Schwellensteuerwert gewählt wird.
  • Ein Wert, der den letzten Schritt durch den Decoder überschreitet, kann auf vorteilhafte Weise als digitaler Wert des Schwellenerhöhungsschrittes gewählt werden. Der Erhöhungsschritt am Anfang kann entweder positiv oder negativ sein, d.h. die Erhöhung kann eine Erniedrigung sein.
  • Auf diese Weise wird einen Größenordnung der Schwelle die bereits auf vorteilhafte Weise benutzt werden kann, schnell erzielt: dadurch werden die Probleme einer genauen Messung und der wahrscheinlich beste Wert erreicht. Weiterhin wurden während eines derartigen Prozesses niemals Abweichungen gefunden.
  • Es ist vorteilhaft, wenn bei der Messung der binären Fehlerrate am Anfang des Prozesses der Wert, der als die optimale binäre Fehlerrate vorausgesetzt wird, gespeichert wird, und wenn danach bei jedem Erhöhungsschritt die gemessene binäre Fehlerrate mit der optimalen binären Fehlerrate verglichen wird und wenn die gemessene binäre Fehlerrate kleiner ist als die optimale binäre Fehlerrate der Wert der optimalen binären Fehlerrate in dem Speicher durch den neuen aktuell gemessenen Wert ersetzt wird und ebenfalls ein neues Kriterium neu berechnet und gespeichert wird bevor die Erhöhung fortgesetzt wird.
  • Der Wert des Kriteriums verbessert sich auf diese Weise während des Prozesses und ist besser angepaßt für eine nachfolgende Stufe, welche die Optimierung der Steuerung wesentlich verbessern kann und wobei ein zweiter Prozeß analog zu dem ersten Prozeß durchgeführt wird, wobei in diesem zweiten Prozeß als Kriterium das während des ersten Prozesses als letztes Kriterium berechnete Kriterium benutzt wird und wobei der letzte Schwellenwert aus dem ersten Prozeß benutzt wird als Ausgangswert für die Schwelle, wonach der Schwellenwert des Decoders schrittweise erhöht wird und zwar mit einem Schritt, der kleiner ist als der der während des ersten Prozesses verwendet wurde und wobei die binäre Fehlerrate bei jedem Schritt gemessen und mit dem Kriterium verglichen wird und wenn die binäre Fehlerrate kleiner wird als das Kriterium ein erster Wert gespeichert wird, der der Wert der Schwelle zu diesem bestimmten Zeitpunkt ist und wenn die binäre Fehlerrate das Kriterium überschreitet, die Erhöhung dadurch beendet wird, daß ein zweiter Wert gespeichert wird, der der Wert der Schwelle zu diesem genannten Zeitpunkt ist und wobei die halbe Summe des obengenannten ersten und zweiten Schwellenwertes als Schwellensteuerwert gewählt wird.
  • Für diesen zweiten Prozeß kann der von dem Decoder geschaffene letzten Wert auf vorteilhafte Weise als Digitalwert des Schwellenerhöhungsschrittes gewählt werden. Auf diese Weise wird ein genauer Wert erhalten ohne zuviel Zeitaufwand, trotz des kleineren Schrittes, weil das Kriterium kleiner ist als am Anfang des ersten Prozesses. Um die zwei Stufen des obengenannten Prozesses durchzuführen, beträgt die Steuerzeit etwa eine Minute, wenn die üblicherweise verfügbaren Elemente benutzt werden.
  • In allen Stufen des Prozesses wird das Kriterium dadurch berechnet, daß eine erste feste Menge des Wertes der gemessenen Fehlerrate addiert und das Ganze mit einer zweiten festen Menge multipliziert wird.
  • Sicherheitshalber ist es nützlich, zu überprüfen, ob die binäre Fehlerrate, die übrig bleibt nach der Steuerung, kleiner ist als das Kriterium und im entgegen gesetzten Fall den ganzen Prozeß neu zu starten. Dies kann insbesondere gemacht werden, wenn ein Empfanger, dessen Decoder auf diese Weise gesteuert wird, eingeschaltet wird.
  • Da die Echos meistens dieselben sind, wenn der Decoder benutzt wird, beispielsweise bei Kabelnetzwerken, ist es vorteilhaft, den gefundenen Steuerwert zu speichern und zwar bei jeder Übertragung die von dem Decoder empfangen werden kann. Es ist also nicht notwendig, den Steuerprozeß zu wiederholen wenn auf einen anderen Sender umgeschaltet wird.
  • Ein Empfanger nach der Erfindung weist das Kennzeichen auf, daß er mit einem Schwellendecoder versehen ist mit einem digitalen Steuereingang zum Zuführen eines Schwellenwertes zu demselben und daß der Mikroprozessor mit einem Programm geladen ist, das auf Basis mehrerer Meßergebnisse durch die genannten Mittel zum Messen der binären Fehlerrate und je entsprechend einem anderen Schwellenwert, einen digitalen Wert für die optimale Steuerung der Schwelle des Decoders bestimmt und den genannten digitalen Wert dem genannten digitalen Steuereingang zuführt.
  • Auf vorteilhafte Weise enthält der Empfanger ebenfalls Dauerspeicher mittel zum Speichern der Schwellensteuerwerte.
  • Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen
  • Fig. 1 ein Schaltbild einer Anordnung zum Durchführen des Verfahrens, wobei diesen Schaltungsanordnung einen Teil eines erfindungsgemäßen Fernsehempfängers bildet,
  • Fig. 2 und 3 ein Diagramm der Fehlerrate (BER) als Funktion der Schwelle (SLL) zur Steuerung des Decoders zur Erläuterung des Verfahrens zum Bestimmen des Steuerwertes.
  • Der nachfolgenden Beschreibung liegt ein Beispiel zugrunde, bei dem das Signal von dem MAC-Typ ist, aber dem Fachmann dürfte es einleuchten, daß dieses Verfahren und diese Anordnung bei jedem anderen Signaltyp mit wenigstens digitalen Signalteilen an unterschiedlichen Pegeln angewandt werden kann.
  • Die in Fig. 1 dargestellte Anordnung, die einen Teil eines Fernsehempfängers bildet, hat einen Eingang 1, dem ein Fernsehsignal zugeführt, beispielsweise von dem MAC-Typ, wobei dieses Signal Echos aufweisen kann. Dieses Signal wird einem Decoder 3 zugeführt, der einen digitalen Steuereingang hat (beispielsweise von sieben Bits) zum Bilden eines Schwellenwertes in dem Decoder. Das decodierte Signal wird an einem Ausgang 2 geliefert und wird einem Modul 4 zum Messen der binären Fehlerrate zugeführt, wobei dieses Modul einen Ausgang 9 hat zum Liefern des Meßergebnisses, das als BER bezeichnet wird. Ein Mikroprozessor 5 mit einem Speicher 6 zur einstweiligen Speicherung der Werte kann einen digitalen Wert auf Basis des am Ausgang 9 ausgelesenen Meßwertes berechnen und kann der resultierende berechnete Wert einer Verbindung 8 liefern, die mit dem digitalen Schwellensteuereingang SLL verbunden ist. Ein Festspeicher 10 enthält einen Schwellenausgangswert und zwei Schwellenerhöhungsschrittwerte. Wenn vorausgesetzt wird, daß beispielsweise der Schwellensteuereingang SLL ein digitaler Eingang von sieben Bits ist, kann ein digitaler Wert von drei gewählt werden, als der erste Erhöhungsschrittwert. Der zweite Schrittwert wird ein Bit enthalten.
  • In der Praxis sind die meisten der als diskrete Elemente in Fig. 1 dargestellten Elemente in dem Mikroprozessor oder in dem Decoder vorgesehen.
  • Der Mikroprozessor wird mit einem Programm geladen, das auf Basis mehrerer Meßergebnisse, die von den genannten Mitteln zum Messen der binären Fehlerrate geliefert werden, einen digitalen Wert berechnet zur Steuerung der Schwelle des Decoders und liefert diesen digitalen Wert zu dem genannten digitalen Steuereingang. Dieses Programm erfordert die nachfolgenden Vorgänge.
  • Zunächst wird vorausgesetzt, daß die erzeugte Degradation unterhalb deijenigen liegt, die den Schwellendecoder unwirksam halten würde (unmöglich zu synchronisieren) und daß die Echostörung als stationär betrachtet werden kann (Kabelverteilung).
  • Während einer Initialisierungsstufe liest der Mikroprozessor den Ausgangswert der Schwelle (A, Fig. 2) in dem Speicher 10, schreibt diesen Wert in den Speicher 6 und liefert ihn (über eine Latch-Schaltung 12 zum Beibehalten des Wertes) zu der Verbindung 8 zum Bilden dieser Schwelle an dem Eingang SLL des Decoders 3. Das Meßmodul 4 zählt die Meßfehler aus den in einem Golay-Code codierten digitalen Daten, die in den MAC-Daten vorhanden sind. Wegen der Golay-Codierung ist es möglich, zu wissen, ob die empfangenen Daten einwandfrei sind oder nicht. So zählt beispielsweise das Meßmodul durch (Kumulation) die Fehler in den Daten während eines ganzen Teilbildes bei jeder Stoßantwort der Golay-codierten Daten, danach wird der kumulierte Wert gespeichert, der gefunden wurde bevor er auf Null zurückgestellt wurde am Anfang des nächsten Teilbildes. Wegen der Speicherung ist ein Meßwert immer vorhanden. Das die Schwankung des Meßergebnisses der Fehlerrate ziemlich groß ist, wird bevorzugt, den Mittelwert einer bestimmten Anzahl Messungen zu nehmen, beispielsweise den Mittelwert von fünfzig Messungen. Der Mikroprozessor liest auf diese Weise fünfzigmal in dem Teilbildintervall den Wert an dem Ausgang BER des Moduls 4 und mittelt diese Messungen: dieses dauert etwa zwei Sekunden. Der Mikroprozessor schreibt diesen Mittelwert in den Speicher 6 als Ausgangswert der optimalen Fehlerrate.
  • Auf Basis des Wertes der binären Fehlerrate, bezeichnet als BER, berechnet der Mikroprozessor einen als "Kriterium" bezeichneten Wert und schreibt diesen in den Speicher 6. Die nachstehende Formel gilt für die Berechnung:
  • Kriterium = 2 * (BER + 5)
  • (BER und KRITERIUM werden ausgedrückt in Tausenden von Prozenten).
  • Das Kriterium wird auf diese Weise durch Addierung einer ersten festen Menge (in diesem Fall 5) zu dem Wert der gemessenen Fehlerrate und durch Multiplizierung des Ganzen mit einer zweiten festen Menge (in diesem Fall: 2) erhalten. Die addierte Menge (in diesem Fall 5), die für die hohen Fehlerraten vernachlässigbar ist wird der Hauptfaktor sein für die niedrigen Raten in der Summe (BER + 5) und der Einfluß von Dispersionen auf die Messung der binären Fehlerrate wird auf diese Weise verringert, wobei diese Dispersionen starker sind, je nachdem die binäre Fehlerrate kleiner ist. So können beispielsweise für eine binäre Fehlerrate von 10&supmin;&sup5;, oder BER = 1 Meßergebnisse erhalten werden, die von 0 bis 2 reichen, aber das Kriterium selbst schwankt nur zwischen 10 und 14, d.h. viel weniger. Weiterhin hat der Multiplikationskoeffizient von 2 die Aufgabe, eine Marge in dem Vergleich zwischen der gemessenen binären Fehlerrate und dem Kriterium zu schaffen, damit beliebige Vergleichsergebnisse vermieden werden.
  • Der Mikroprozessor liest ebenfalls in dem Speicher 10 den ersten Wert des Erhöhungsschrittes und schreibt diesen Wert in den Speicher 6. Der Mikroprozessor stellt einen Merker 11, der vorgesehen wird um auf eine Änderung in der Erhöhungsrichtung der Schwelle aufmerksam zu machen. Der Ausgangswert der Schwelle kann beispielsweise der Standard-Wert sein der bekannt ist zur Steuerung der Schwelle.
  • Der Mikroprozessor führt danach den Erhöhungsprozeß durch: er erhöht den Wert der Schwelle in dem Speicher 6 um einen Schritt (st1, Fig. 2) und führt den neuen Wert (B, Fig. 2) zu der Verbindung 8, er startet danach die Messung der Fehlerrate (durch Zählung und Berechnung des Mittelwertes, wie obenstehend beschrieben). Nach der für diese Messung erforderliche Verzögerung vergleicht der Mikroprozessor den Wert der gemessenen binären Fehlerrate und den Wert der optimalen binären Fehlerrate, die in dem Speicher 6 gespeichert ist und wenn der Wert der binären Fehlerrate kleiner ist als der der optimalen Fehlerrate wird die optimale Fehlerrate in dem Speicher 6 dadurch neu bewertet, daß diese Fehlerrate den Wert der aktuell gemessenen binären Fehlerrate erteilt wird und auf Basis der neuen optimalen binären Fehlerrate berechnet der Mikroprozessor abermals das Kriterium, immer mit derselben Formel, und speichert dieses Kriterium in dem Speicher an der Stelle des vorhergehenden Kriteriums. Wenn andererseits die aktuell gemessene binäre Fehlerrate größer ist als die optimale binäre Fehlerrate vergleicht der Mikroprozessor diese binäre Fehlerrate mit dem Kriterium und wenn diese Rate kleiner ist als das Kriterium zählt der Mikroprozessor den Wert des Erhöhungsschrittes zu dem vorhergehenden Schwellenwert (die beiden Werte ausgelesen aus dem Speicher 6), führt den neuen Wert der Schwelle über die Latch 12 der Verbindung 8 zu (die beispielsweise zu dem Punkt C, Fig. 2 führt) und startet die Reihe der obenstehend beschriebenen Vorgänge (Messen, Vergleichen) neu usw. Wenn der Wert den durch D bezeichneten Schwellenwert erreicht, ist die gemessene binäre Fehlerrate größer als das Kriterium (die gemessenen Werte der binären Fehlerrate sind durch schwarze Punkte angegeben und ihre Abweichungen durch Dispersionen von den theoretischen Kurve sind durch eine gestrichelte Linie angegeben): wenn der Merker 11 anzeigt, daß diese Situation noch nicht erreicht worden ist, ändert der Mikroprozessor das Vorzeichen des ersten Wertes des Erhöhrungsschrittes in dem Speicher 6 und ändert die Position des Merkers 11, wonach der Prozeß fortgesetzt wird wie vorher, aber in der entgegengesetzten Richtung, wobei allmählich an die Schwellenwerte C, B, A, E, F, G, H gelangt wird (nun werden die gemessenen Werte der binären Fehlerraten durch kleine Kreise angegeben). Es sei bemerkt, daß beim Erreichen des Schwellenwertes E die gemessene binäre Fehlerrate (Q) kleiner sein wird als die optimale binäre Fehlerrate, die bisher betrachtet wurde (P) und ersetzt diese. Das bislang angewandte als k1 bezeichnete Kriterium wird ebenfalls durch ein kleineres Kriterium ersetzt, das als k2 bezeichnet wird. Wenn der Prozeß die Schwelle H erreicht wird die binäre Fehlerrate das Kriterium k2 überschreiten. Nun gibt der Merker 11 an, daß die Erhöhungsrichtung einmal geändert worden ist. Der Prozeß wird dann angehalten und der Schwellenwert H wird gespeichert. Die halbe Summe der Schwellenwerten zu dem Zeitpunkt, wo die Erhöhungsrichtung (D) umgekehrt wird und wenn die Erhöhung (H) angehalten wird, kann ebenfalls als Schwellensteuerwert gewählt werden.
  • Zum Erhalten einer besseren Genauigkeit wird bevorzugt, einen zweiten Prozeß der Verfeinerung des Schwellenwertes durchzuführen. In diesem zweiten Prozeß liest der Mikroprozessor den zweiten Wert des Erhöhungsschrittes (kleiner: beispielsweise um ein Bit des digitalen Wertes bei jedem Schritt erhöht) in dem Speicher 10 und wird in dem Speicher 6 an der Stelle des ersten Wertes gespeichert. Der Prozeß startet auf diese Weise mit den anderen ungeänderten vorhergehenden Werten (Schwelle H, Kriterium k2) zum Durchlaufen der Schwellenwerte I, J, K, L, M usw. (Fig. 3, wobei die gemessenen Werte der binären Fehlerrate durch schwarze Punkte angegeben sind). Zu dem Zeitpunkt, wo die Schwelle I zu der Schwelle J hegt, wird die binäre Fehlerrate kleiner als das Kriterium K2 und der Wert der Schwelle J wird gespeichert. Zu dem Zeitpunkt der Überschreitung der Schwelle Z wird die binäre Fehlerrate wieder das Kriterium K2 überschreiten: der Schwellenwert Z wird gespeichert und die Erhöhung endet.
  • In der Endstufe wird der Schwellensteuerwert dadurch berechnet, daß die halbe Summe des obengenannten ersten und des zweiten Schwellenwertes (J, Z), gespeichert in dem Speicher 6 genommen wird und daß dieser Steuerwert der Verbindung 8 zugeführt und in bezug auf die von dem Decoder zu dem Steuerzeitpunkt empfangene Übertragung gespeichert wird. Dazu enthält der Empfänger Festwertspeicherstellen zum Speichern von Schwellensteuerwerten. Auf diese Weise reicht es, unter der Voraussetzung daß die Echos als stationär vorausgesetzt werden und wenn es erwünscht ist einen anderen Sender zu empfangen, den vor der Übertragung verwirklichten einwandfreien Steuerwert aus dem Speicher abzurufen.

Claims (10)

1. Verfahren zur Regelung der Schwelle eines Schwellendecoders für ein Signal mit mehreren Pegeln, dadurch gekennzeichnet, daß zum Verringern der störenden Effekte durch ein echobehaftetes Eingangssignal in dem Decoder ein Decoder (3) verwendet wird, dessen Schwellenwert programmierbar ist, während die Schwelle des Decoders (3) angepaßt wird durch Bestimmung des besten Schwellenwertes auf Basis mehrerer Meßergebnisse, die durch Mittel (4) zum Messen der binären Fehlerrate an dem Ausgang des Decoders geliefert werden, wobei jedes Ergebnis einem anderen Schwellenwert entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ausgehend von einem bestimmten Schwellenwert (A) die entsprechende binäre Fehlerrate gemessen wird und auf Grund dieser binären Fehlerrate ein Wert, der als Kriterium (k1) bezeichnet wird und die binäre Fehlerrate überschreitet, berechnet und gespeichert wird, wonach der Schwellenwert des Decoders schrittweise (B, C, D) erhöht wird und die binäre Fehlerrate bei jedem Schritt gemessen und mit dem Kriterium verglichen wird und wenn diese Rate kleiner ist als das Kriterium wird die Erhöhung fortgesetzt, während der Schwellenwert gespeichert wird und die Richtung der Erhöhung (C, B, A, E, F, G, H) umgekehrt wird, wenn die binäre Fehlerrate das Kriterium das erste Mal (D) überschreitet und wobei zum Schluß die Erhöhung gestoppt wird durch Speicherung des letzten Schwellenwertes, wenn die binäre Fehlerrate das Kriterium zum zweiten Mal (H) überschreitet, während die halbe Summe der zwei Schwellenwerten zu dem Zeitpunkt, wo die Erhöhungsrichtung umgekehrt wird und zu dem Zeitpunkt (D), wo die Erhöhung angehalten wird, als Schwellensteuerwert gewählt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß wenn bei der Messung der binären Fehlerrate am Anfang des Prozesses der Wert, der als die optimale binäre Fehlerrate vorausgesetzt wird, gespeichert wird, und wenn danach bei jedem Erhöhungsschritt die gemessene binäre Fehlerrate (BER) mit der optimalen binären Fehlerrate verglichen wird und wenn die gemessene binäre Fehlerrate kleiner ist als die optimale binäre Fehlerrate der Wert der optimalen binären Fehlerrate in dem Speicher durch den neuen aktuell gemessenen Wert ersetzt wird und ebenfalls ein neues Kriterium neu berechnet und gespeichert wird bevor die Erhöhung fortgesetzt wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein Wert, der den letzten Schritt durch den Decoder überschreitet, als digitaler Wert des Schwellenerhöhungsschrittes gewählt wird.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß ein zweiter Prozeß analog zu dem ersten Prozeß durchgeführt wird, wobei in diesem zweiten Prozeß als Kriterium das während des ersten Prozesses als letztes Kriterium (k2) berechnete Kriterium benutzt wird und wobei der letzte Schwellenwert (H) aus dem ersten Prozeß benutzt wird als Ausgangswert für die Schwelle, wonach der Schwellenwert des Decoders schrittweise erhöht wird und zwar mit einem Schritt (st2), der kleiner ist als der der während des ersten Prozesses (st1) verwendet wurde und wobei die binäre Fehlerrate bei jedem Schritt gemessen und mit dem Kriterium verglichen wird und wenn (J) die binäre Fehlerrate kleiner wird als das Kriterium ein erster Wert gespeichert wird, der der Wert der Schwelle zu diesem bestimmten Zeitpunkt (J) ist und wenn (Z) die binäre Fehlerrate das Kriterium überschreitet, die Erhöhung dadurch beendet wird, daß ein zweiter Wert gespeichert wird, der der Wert der Schwelle zu diesem genannten Zeitpunkt (Z) ist und wobei die halbe Summe des obengenannten ersten und zweiten Schwellenwertes als Schwellensteuerwert gewählt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der letzte Wert vom Decoder als digitaler Wert des Schwellenerhöhungsschrittes gewählt wird.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß das Kriterium dadurch berechnet wird, daß eine erste feste Menge des Wertes der gemessenen Fehlerrate addiert und das Ganze mit einer zweiten festen Menge multipliziert wird.
8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet daß der gefundene Steuerwert gespeichert wird und zwar bei jeder Übertragung die von dem Decoder empfangen werden kann.
9. Fernsehempfänger mit Mitteln (4) zum Messen der binären Fehlerrate an dem Ausgang des Decoders (3) und mit einem Mikroprozessor (5), dadurch gekennzeichnet, daß er mit einem Schwellendecoder versehen ist mit einem digitalen Steuereingang (SLL) zum Zuführen eines Schwellenwertes zu demselben und daß der Mikroprozessor mit einem Programm geladen ist, das auf Basis mehrerer Meßergebnisse durch die genannten Mittel (4) zum Messen der binären Fehlerrate und je entsprechend einem anderen Schwellenwert, einen digitalen Wert für die optimale Steuerung der Schwelle des Decoders bestimmt und den genannten digitalen Wert dem genannten digitalen Steuereingang (SLL) zuführt.
10. Empfänger nach Anspruch 9, dadurch gekennzeichnet, daß er außerdem Festwertspeicherstellen (ROM) zum Speichern von Schwellensteuerwerten enthält.
DE69114918T 1990-06-19 1991-06-13 Verfahren zur Regelung eines Pegeldekodierers für mehrstufige Signale und Fernsehempfänger mit einem solchen Dekodierer. Expired - Lifetime DE69114918T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9007649A FR2663483A1 (fr) 1990-06-19 1990-06-19 Procede de reglage d'un decodeur a seuil pour un signal a plusieurs niveaux et recepteur de television muni d'un tel decodeur.

Publications (2)

Publication Number Publication Date
DE69114918D1 DE69114918D1 (de) 1996-01-11
DE69114918T2 true DE69114918T2 (de) 1996-06-27

Family

ID=9397775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69114918T Expired - Lifetime DE69114918T2 (de) 1990-06-19 1991-06-13 Verfahren zur Regelung eines Pegeldekodierers für mehrstufige Signale und Fernsehempfänger mit einem solchen Dekodierer.

Country Status (6)

Country Link
US (1) US5274674A (de)
EP (1) EP0462654B1 (de)
JP (1) JP3202037B2 (de)
DE (1) DE69114918T2 (de)
FI (1) FI103000B (de)
FR (1) FR2663483A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2699355B1 (fr) * 1992-12-15 1995-02-17 Matra Communication Procédé de constitution de multiplex numérique et dispositif de mis en Óoeuvre dudit procédé.
JP3689986B2 (ja) * 1996-06-28 2005-08-31 ソニー株式会社 デジタル衛星放送受信機及びそのアンテナレベル表示方法
US6002723A (en) * 1997-08-15 1999-12-14 Lockheed Martin Corporation Digital receiver having programmable complex threshold detectors and threshold interpreters
US6307899B1 (en) 1998-06-16 2001-10-23 Ameritech Corporation Method and system for optimizing coding gain
GB9821385D0 (en) * 1998-10-01 1998-11-25 British Broadcasting Corp Improvements relating to measuring channel state from a received signal and discriminating digital values from a received signal,suitable for use in cofdm
US6525775B1 (en) * 1998-10-09 2003-02-25 Matsushita Electric Industrial Co., Ltd. Method for updating software in a digital television receiver using recorded data
JP4019555B2 (ja) * 1999-05-25 2007-12-12 Kddi株式会社 光受信装置及び方法
US6636991B1 (en) * 1999-12-23 2003-10-21 Intel Corporation Flexible method for satisfying complex system error handling requirements via error promotion/demotion
GB2371187A (en) * 2001-01-15 2002-07-17 Marconi Comm Ltd Signal slicing circuit with variable threshold levels
JP2006270278A (ja) * 2005-03-23 2006-10-05 Nec Engineering Ltd バイポーラ/ユニポーラ変換回路
EP2538565A4 (de) * 2010-02-19 2017-08-02 Furukawa Electric Co., Ltd. Impulsempfänger und verstärkungssignal-empfangsverfahren
KR102623271B1 (ko) * 2021-10-05 2024-01-09 주쌍돈 휴대용 파워뱅크장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1041378B (it) * 1975-06-10 1980-01-10 Cselt Centro Studi Lab Telecom Dispositivo per il rilevamento della qualita di trasmissione nei ricevitori di segnali numerici
US4479255A (en) * 1978-05-12 1984-10-23 Electronique Marcel Dassault Apparatus for acquiring and collecting radio signals coming from a plurality of stations
JPS60249447A (ja) * 1984-05-25 1985-12-10 Kokusai Denshin Denwa Co Ltd <Kdd> 軟判定復調方式
US4625240A (en) * 1984-07-25 1986-11-25 Eeco, Inc. Adaptive automatic gain control
GB8521019D0 (en) * 1985-08-22 1986-10-01 Rank Pullin Controls Ltd Imaging apparatus

Also Published As

Publication number Publication date
FI103000B1 (fi) 1999-03-31
JP3202037B2 (ja) 2001-08-27
DE69114918D1 (de) 1996-01-11
FI912891A0 (fi) 1991-06-14
EP0462654A1 (de) 1991-12-27
JPH04233386A (ja) 1992-08-21
FI912891A (fi) 1991-12-20
US5274674A (en) 1993-12-28
EP0462654B1 (de) 1995-11-29
FI103000B (fi) 1999-03-31
FR2663483A1 (fr) 1991-12-20

Similar Documents

Publication Publication Date Title
DE69114918T2 (de) Verfahren zur Regelung eines Pegeldekodierers für mehrstufige Signale und Fernsehempfänger mit einem solchen Dekodierer.
DE2645016C3 (de)
DE2228261C3 (de) Schwellwertefnstellungseinrlchtung für einen Datenempfänger mit Vlelfach-Amplltuden-Abtastung
DE3429901C2 (de) Verfahren und anordnung zur uebertragung von daten
DE3208859C2 (de)
DE2644823A1 (de) Kreuzkorrelationsanordnung
EP0074682B1 (de) Schaltungsanordnung zum Einstellen der Amplitude des Farbsignals
DE2846105C2 (de) Schaltungsanordnung zur Echounterdrückung bei Duplexübertragung
EP0716404B1 (de) Verfahren zur seriellen Übertragung von digitalen Messwerten
DE2554744C2 (de) Digitale Schaltung zur automatischen Verstärkungsregelung
DE3247307A1 (de) Verfahren und einrichtung zur entzerrung deformierter binaerer empfangssignale
DE2223617A1 (de) Empfaenger fuer Datensignale mit einer automatischen Leitungskorrekturanordnung
DE3247334A1 (de) Verfahren zum kodieren mehrstufig graduierter bildsignale
EP0732823A2 (de) Verfahren zur empfangsseitigen Taktrückgewinnung für Digitalsignale
DE2355676A1 (de) Anordnung zur verbesserung der wiedergabe von amplitudenspruengen (flankenkorrektur) bei der uebertragung mit differenz-pulscodemodulation (dpcm)
DE2857329C1 (de) Verfahren und Einrichtung zur Verringerung des Bedarfs der Zahl von uebertragenen Bits bei der UEbertragung von PCM-Information
DE3040241C2 (de)
DE68919132T2 (de) Einrichtung zur Videosignalkorrektur.
DE2539428A1 (de) Informationsanzeigeeinrichtung
DE2429066C3 (de) Fernbedienungssystem mit Übertragung mehrerer Informationen
EP1287367B1 (de) Verfahren zur bestimmung der durchschnittlichen langzeitleistung eines digital modulierten signals
EP0103756B1 (de) Verfahren zur Einstellung des Koeffizienten eines adaptiven Transversalfilters
DE60101198T2 (de) Verfahren zur optimierung der kombination von empfangssignalen in funkempfängern in raumdiversity-technik auf der basis der frequenz von fec-impulsen, die vom demodulator generiert werden
DE2736368C2 (de) Verfahren und Schaltungsanordnung zur Aperturkorrektur eines digitalen Videosignals
DE2936642A1 (de) Einrichtung zum bestimmen von kraftstoffzumesssignalen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: TRIDENT MICROSYSTEMS (FAR EAST) LTD., GRAND CA, KY