JP2006270278A

JP2006270278A - バイポーラ／ユニポーラ変換回路

Info

Publication number: JP2006270278A
Application number: JP2005082869A
Authority: JP
Inventors: Kazunori Honda; 和紀本多
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2005-03-23
Filing date: 2005-03-23
Publication date: 2006-10-05

Abstract

【課題】入力信号の振幅に対して常にマージンを有するバイアス値を設定可能とし、安定した動作が可能なバイポーラ／ユニポーラ変換回路を提供する。
【解決手段】ＲＺ変換回路８はバイポーラ信号とバイアス生成回路７からのバイアス電圧とを比較し、バイポーラ信号の正極側のパルスの振幅がバイアス電圧より大きい場合に‘１’を出力し、バイポーラ信号の正極側のパルスの振幅がバイアス電圧より小さい場合に‘０’を出力する。上限検出回路９はバイアス生成回路７からのバイアス値が最大値に戻る時刻に記憶しているバイアス値を出力する。下限検出回路１０はバイアス生成回路７からのバイアス値が最大値に戻る時刻に記憶しているバイアス値を出力する。バイアス演算回路１１は上限検出回路９からのバイアス電圧と、下限検出回路１０からのバイアス電圧との平均値を演算し、ＲＺ変換回路１とＲＺ変換回路２とに対して出力する。
【選択図】図１

Description

本発明はバイポーラ／ユニポーラ変換回路に関し、特にディジタル信号伝送に使用されるディジタル信号をバイポーラ／ユニポーラ変換するバイポーラ／ユニポーラ変換回路に関する。

従来、バイポーラ信号を入力し、これをユニポーラ信号に変換するバイポーラ／ユニポーラ変換回路は、図７に示すように、ＲＺ（ＲｅｔｕｒｎｔｏＺｅｒｏ）変換回路１，２と、論理和回路３と、位相比較回路４と、周波数発振回路５と、ＮＲＺ（ＮｏｎＲｅｔｕｒｎｔｏＺｅｒｏ）変換回路６とから構成している。

図７において、ＲＺ変換回路１は入力されたバイポーラ信号の正極パルスを固定のバイアス値＋Ｖに応じてＲＺ信号に変換して出力する。同様に、ＲＺ変換回路２は入力されたバイポーラ信号の負極パルスを固定のバイアス値−Ｖに応じてＲＺ信号に変換して出力する。

論理和回路３はＲＺ変換回路１の出力とＲＺ変換回路２の出力との論理和をとり、両極ＲＺ信号を生成する。位相比較回路４及び周波数発振回路５は周知のＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）を構成しており、論理和回路３の出力に同期したクロック信号を生成する。ＮＲＺ変換回路６は論理和回路３の出力信号と周波数発振回路５の出力クロック信号とを入力し、ＮＲＺ信号を出力する。

また、上記のバイポーラ／ユニポーラ変換回路の構成のほかに、入力のバイポーラ信号のレベル変動に対して改良を行った構成例を図８に示す（例えば、特許文献１参照）。この構成例において、図７に示す構成と異なる部分は、検出回路３１，３２とバイアス設定回路３３，３４を追加している点である。

検出回路３１はＲＺ変換回路１の出力信号と周波数発振回路５の出力クロック信号とを入力し、ＲＺ変換回路１の出力信号のパルス幅が２クロック以上か否かを検出する。同様に、検出回路３２はＲＺ変換回路２の出力信号と周波数発振回路５の出力クロック信号とを入力し、ＲＺ変換回路２の出力信号のパルス幅が２クロック以上か否かを検出する。

バイアス設定回路３３は検出回路３１の検出結果にて、パルス幅が２クロック以上であることが検出された場合に、ＲＺ変換回路１に対して出力するバイアスの絶対値を増加させ、パルス幅が１クロックとなったことが検出された場合にバイアス値を保持する。

同様に、バイアス設定回路３４は検出回路３２の検出結果、パルス幅が２クロック以上であることが検出された場合にＲＺ変換回路２に対して出力するバイアスの絶対値を増加させ、パルス幅が１クロックとなったことが検出された場合にバイアス値を保持する。

つまり、バイポーラ信号が入力された場合にＲＺ変換回路１，２に入力されるバイアスの絶対値を徐々に増加し、バイアスが最適となった時点で、バイアスの増加を止めることによって、バイポーラ信号のレベル変動に対する改良を行っている。

特開平８−１３９７６２号公報

上述した従来のバイポーラ／ユニポーラ変換回路では、ＲＺ変換する際のバイアス値が固定であるため、入力信号の振幅に対して最適（＝マージンが最大）ではないという欠点がある。

また、上記の特許文献１に記載の構成においては、ＲＺ変換回路のバイアス値を低いレベルから増加させ、ＲＺ変換回路１、ＲＺ変換回路２の出力信号のパルス幅が１クロック幅となった場合にバイアス値を保持する構成となっている。

すなわち、パルス幅が２クロック幅とならない最小のバイアス値（＝正常動作するバイアス値の内で最小の値）であるため、バイアス値確定後に入力信号のパルス幅が微増しただけでＲＺ変換回路１、ＲＺ変換回路２の出力信号のパルス幅が２クロック幅となってしまい、信号を読み誤る場合が考えられる。つまり、バイアス値確定後の入力信号のレベル変動に対してマージンが少ないという欠点がある。

そこで、本発明の目的は上記の問題点を解消し、入力信号の振幅に対して常にマージンを有するバイアス値を設定することができ、安定した動作を行うことができるバイポーラ／ユニポーラ変換回路を提供することにある。

本発明によるバイポーラ／ユニポーラ変換回路は、ディジタル信号伝送に使用されるバイポーラ／ユニポーラ変換回路であって、前記ディジタル信号を正しく復元可能なバイアス値の範囲を検出する検出手段と、前記検出手段で検出された前記バイアス値の範囲の中心に前記バイアス値を設定するバイアス演算手段とを備えている。

本発明のバイポーラ／ユニポーラ変換回路は、バイアスの最大値及び最小値を検出するための基準を生成するバイアス生成回路と、伝送路に影響を及ぼさずに、入力信号の振幅検出に用いられる第３のＲＺ変換回路と、入力信号を正しく復号することができる最大のバイアス電圧を検出する上限検出回路と、入力信号を正しく復号することができる最小のバイアス電圧を検出する下限検出回路と、上限検出回路及び下限検出回路の検出結果を用いて伝送路用のＲＺ変換回路のバイアス電圧を設定するバイアス演算回路とを設けることを特徴としている。

本発明のバイポーラ／ユニポーラ変換回路では、入力信号を正しく復号することができる最大及び最小のバイアス電圧を検出する機能を伝送路と独立に設けている。このため、本発明のバイポーラ／ユニポーラ変換回路では、信号を伝送中であっても常に入力信号を正しく復号することが可能な最大及び最小のバイアス電圧を検出することが可能となる。

したがって、本発明のバイポーラ／ユニポーラ変換回路では、常時、入力信号に対して最適なバイアス電圧を設定することが可能となるので、入力信号の振幅に対して常にマージンを有するバイアス値が設定可能となり、安定したバイポーラ／ユニポーラ変換回路が提供可能となる。

本発明は、以下に述べるような構成及び動作とすることで、入力信号の振幅に対して常にマージンを有するバイアス値を設定することができ、安定した動作を行うことができるという効果が得られる。

次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるバイポーラ／ユニポーラ変換回路の構成を示すブロック図である。図１において、本発明の一実施例によるバイポーラ／ユニポーラ変換回路はＲＺ（ＲｅｔｕｒｎｔｏＺｅｒｏ）変換回路１，２，８と、論理和回路３と、位相比較回路４と、周波数発振回路５と、ＮＲＺ（ＮｏｎＲｅｔｕｒｎｔｏＺｅｒｏ）変換回路６と、バイアス生成回路７と、上限検出回路９と、下限検出回路１０と、バイアス演算回路１１とから構成されている。

ＲＺ変換回路１は、本回路に入力されるバイポーラ信号（入力信号Ｉ）とバイアス演算回路１１から入力されるバイアス電圧とを比較し、バイポーラ信号の正極側のパルスの振幅がバイアス電圧より大きい場合に‘１’を出力し、バイポーラ信号の正極側のパルスの振幅がバイアス電圧より小さい場合に‘０’を出力する。

ＲＺ変換回路２は、本回路に入力されるバイポーラ信号（入力信号Ｉ）とバイアス演算回路１１から入力されるバイアス電圧とを比較し、バイポーラ信号の負極側のパルスの振幅がバイアス電圧より大きい場合に‘１’を出力し、バイポーラ信号の負極側のパルスの振幅がバイアス電圧より小さい場合に‘０’を出力する。

論理和回路３はＲＺ変換回路１の出力とＲＺ変換回路２の出力との論理和を演算して出力する。位相比較回路４及び周波数発信回路５は周知のＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）を構成し、論理和回路３の出力に位相同期したクロック信号を生成する。周波数発信回路５から出力されるクロック信号ＣＬＫの周波数は入力されるバイポーラ信号の伝送速度に等しい。

ＮＲＺ変換回路６は論理和回路３の出力を周波数発信回路５が出力するクロック信号を用いて、ＮＲＺ（ＮｏｎＲｅｔｕｒｎｔｏＺｅｒｏ）信号に変換する。バイアス生成回路７は、予め設定されるバイアス電圧の最大値から最小値まで、予め設定される時間毎に出力バイアス電圧を下げる。バイアス電圧の変分は予め設定されており、出力バイアス電圧が最小値に等しくなった場合に、出力バイアス電圧を最大値に戻し、上記と同様の動作を繰り返す。

ＲＺ変換回路８は、本回路に入力されるバイポーラ信号（入力信号Ｉ）とバイアス生成回路７から入力されるバイアス電圧とを比較し、バイポーラ信号の正極側のパルスの振幅がバイアス電圧より大きい場合に‘１’を出力し、バイポーラ信号の正極側のパルスの振幅がバイアス電圧より小さい場合に‘０’を出力する。

上限検出回路９は、ＲＺ変換回路８の出力信号とバイアス生成回路７から出力されるバイアス電圧とを監視し、ＲＺ変換回路８の出力信号が周波数発振回路５から出力されるクロック信号ＣＬＫでリタイミング可能である最大のバイアス電圧を記憶する。バイアス生成回路７が生成するバイアス電圧の最大値から最小値の間において、入力信号Ｉをリタイミング可能であるバイアス電圧が存在しない場合、上限検出回路９はバイアス電圧の最小値を記憶する。

上限検出回路９は、バイアス生成回路７が生成するバイアス値が最大値に戻る時刻に記憶しているバイアス値を出力する。したがって、バイアス値出力が変化する最小の周期はバイアス生成回路７が生成するバイアス電圧の最大値から最小値まで変化する周期と等しい。

下限検出回路１０は、ＲＺ変換回路８の出力信号とバイアス生成回路７から出力されるバイアス電圧とを監視し、ＲＺ変換回路８の出力信号が周波数発振回路５から出力されるクロック信号ＣＬＫでリタイミングした結果が１クロック幅である最小のバイアス電圧を記憶する。バイアス生成回路７が生成するバイアス電圧の最大値から最小値の間において、入力信号Ｉをリタイミング可能であるバイアス電圧が存在しない場合、下限検出回路１０はバイアス電圧の最小値を記憶する。

下限検出回路１０は、バイアス生成回路７が生成するバイアス値が最大値に戻る時刻に記憶しているバイアス値を出力する。したがって、バイアス値出力が変化する最小の周期はバイアス生成回路７が生成するバイアス電圧の最大値から最小値まで変化する周期と等しい。

バイアス演算回路１１は、上限検出回路９から入力されるバイアス電圧と、下限検出回路１０から入力されるバイアス電圧との平均値を演算し、ＲＺ変換回路１とＲＺ変換回路２とに対して出力する。

図２〜図６は本発明の一実施例の動作を説明するためのタイミングチャートである。これら図１〜図６を参照して本発明の一実施例の動作について説明する。まず、ＲＺ変換回路１、ＲＺ変換回路２、論理和回路３、位相比較回路４、周波数発信回路５、ＮＲＺ変換回路６の動作について説明する。

信号Ｓはデータ“０１０００１１１００１０”を周知の符号化規則であるＢ８ＺＳ（Ｂｉｐｏｌａｒｗｉｔｈ８ＺｅｒｏｓＳｕｂｓｔｉｔｕｔｉｏｎ）にしたがって変換した信号波形である。信号Ｓがケーブル容量等の影響を受けて劣化するため、受信側では入力信号Ｉの波形が受信される。

ＲＺ変換回路１は入力信号Ｉとバイアス演算回路１１から出力される正極のバイアス信号Ｖ（＋）とを比較し、入力信号Ｉの正極側のパルスの振幅が正極のバイアス信号Ｖ（＋）より大きい場合に‘１’を出力し、入力信号Ｉの正極側のパルスの振幅が正極のバイアス信号Ｖ（＋）より小さい場合に‘０’を出力する。この波形が図２の波形ａである。

ＲＺ変換回路２は入力信号Ｉとバイアス演算回路１１から出力される負極のバイアス信号Ｖ（−）とを比較し、入力信号Ｉの負極側のパルスの振幅が負極のバイアス信号Ｖ（−）より大きい場合に‘１’を出力し、入力信号Ｉの負極側のパルスの振幅が負極のバイアス信号Ｖ（−）より小さい場合には‘０’を出力する。この波形が図２の波形ｂである。

論理和回路３はＲＺ変換回路１の出力信号ａとＲＺ変換回路２の出力信号ｂの論理和を演算して出力する。この波形が図２の波形ｃである。位相比較回路４及び周波数発振回路５は、周知のＰＬＬを構成し、論理和回路３の出力信号ｃに同期したクロック信号ＣＬＫを生成する。この波形が図２の波形ＣＬＫである。

ＮＲＺ変換回路６は論理和回路３の出力信号ｃを周波数発信回路５から出力されるクロック信号ＣＬＫの立ち上がりでリタイミングし、ＮＲＺ信号ｄを出力する。ＮＲＺ信号ｄは“０１０００１１１００１０”となっており、入力されたデータが正しく復元できていることを確認することができる。この波形が図２の波形ｄである。

次に、バイアス生成回路７及びＲＺ変換回路８の動作について図３〜図６のタイミングチャートを用いて説明する。図３は全体の動作を説明するためのタイミングチャートであり、図４〜図６はその一部分を拡大したタイミングチャートである。

図４はバイアス生成回路７から出力されるバイアス信号のレベルが入力信号に対して大きく、誤動作している場合のタイミングを示し、図５はバイアス生成回路７から出力されるバイアス信号ｆのレベルが適正であり、正常動作をしている場合のタイミングを示し、図６はバイアス生成回路７から出力されるバイアス信号のレベルが入力信号に対して小さく、誤動作している場合のタイミングを示している。

図３では入力信号Ｉに信号が入力されている部分を斜線または灰色で示している。また、入力信号Ｉとバイアス生成回路７から出力されるバイアス信号ｆを同一縮尺で重ね合わせて示している。入力信号で斜線となっている部分が、ＲＺ変換回路１、ＲＺ変換回路２及びＲＺ変換回路８においてバイアス値Ｖ（＋）、バイアス値Ｖ（−）及びバイアス値ｆがこの範囲に設定された場合に、入力信号を正常に復元することができる範囲であり、灰色で示している部分は、ＲＺ変換回路１、ＲＺ変換回路２及びＲＺ変換回路８においてバイアス値Ｖ（＋）、バイアス値Ｖ（−）及びバイアス値ｆがこの範囲に設定された場合に信号を正常に復元することができない部分である。

バイアス生成回路７は、入力信号の状態によらず、バイアス値の最大値から最小値の間を、一定時間毎にバイアス値ｆを一定量下げる。バイアス値ｆが最小値に達した場合にはバイアス値ｆを最大値に戻し、バイアス値ｆを下げる動作を繰り返す。ここで、バイアス値の最大値及び最小値、バイアス値を下げる時間及び変化量は予め設定されるものとする。この波形が図３の波形ｆである。以降、バイアス値ｆが最大値から最小値まで変化する周期をバイアス変化周期と呼ぶ。

図３において、時刻ｔ１以前、時刻ｔ３から時刻ｔ４の間、時刻ｔ６から時刻ｔ７の間、時刻ｔ８以降は、それぞれ入力信号Ｉに対して、バイアス生成回路７から出力されるバイアス値ｆの振幅が大きい。この時のＲＺ変換回路８の出力ｅを図４に示す。この状態は、周波数発振回路５の出力ＣＬＫでＲＺ変換回路８の出力をリタイミングすることができない状態である。

また、図３において、時刻ｔ４から時刻ｔ５の間と時刻ｔ７から時刻ｔ８の間は、入力信号Ｉに対して、バイアス生成回路７から出力されるバイアス値ｆの振幅が適正である。この時のＲＺ変換回路８の出力ｅを図５に示す。この状態は、周波数発振回路５の出力ＣＬＫでＲＺ変換回路８の出力ｅをリタイミングすることができる状態である。

さらに、図３において、時刻ｔ２から時刻ｔ３の間と時刻ｔ５から時刻ｔ６の間は、入力信号Ｉに対して、バイアス生成回路７から出力されるバイアス値ｆの振幅が小さい。この時のＲＺ変換回路８の出力ｅを図６に示す。この状態は、周波数発振回路５の出力ＣＬＫでＲＺ変換回路８の出力ｅをリタイミングした際に、２回連続で‘１’をリタイミングすることができる状態である。

次に、上限検出回路９、下限検出回路１０、バイアス演算回路１１の動作について図３〜図６のタイミングチャートを用いて説明する。初期状態は、入力信号Ｉが入力されていない状態が十分長い時間継続した状態とする。

上限検出回路９は前回のバイアス変化周期中に一度もＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができなかったため、出力ｇにバイアス値の最小値を出力している。この状態では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができないため、バイアス値の最小値をＶｍａｘとして記憶している。

下限検出回路１０は前回のバイアス変化周期中に一度もＲＺ変換回路８の出力ｅに周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができなかったため、出力ｈにバイアス値の最小値を出力している。この状態では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができないため、バイアス値の最小値をＶｍｉｎとして記憶している。

バイアス演算回路１１は上限検出回路９の出力ｇと下限検出回路１０の出力ｈとの平均値を演算し、バイアス値Ｖ（＋）とバイアス値Ｖ（−）とを出力する。ここで、バイアス値Ｖ（−）はバイアス値Ｖ（＋）と振幅（絶対値）が等しく極性が異なるバイアス値である。この状態では、上限検出回路９の出力ｇと下限検出回路１０の出力ｈとが共にバイアス値の最小値であるため、Ｖ（＋）とＶ（−）とはバイアス値の最小値となる。

時刻ｔ１では、入力信号Ｉの入力が開始されている。上限検出回路９は前回のバイアス変化周期中に一度もＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができなかったため、出力ｇにバイアス値の最小値を出力している。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができるため、現在のバイアス生成回路７のバイアス値ｆをＶｍａｘとして記憶する。この値をＶｍａｘ（１）と表記する。

下限検出回路１０は前回のバイアス変化周期中に一度もＲＺ変換回路８の出力ｅに周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができなかったため、出力ｈにバイアス値の最小値を出力している。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができないため、バイアス値の最小値をＶｍｉｎとして記憶する。

バイアス演算回路１１は上限検出回路９の出力ｇと下限検出回路１０の出力ｈとの平均値を演算し、バイアス値Ｖ（＋）とバイアス値Ｖ（−）とを出力する。この時刻では、上限検出回路９の出力ｇと下限検出回路１０の出力ｈとが共にバイアス値の最小値であるため、Ｖ（＋）とＶ（−）とはバイアス値の最小値となる。時刻ｔ２まで上記と同様の動作を繰り返す。但し、上限検出回路９のＶｍａｘの記憶は、時刻ｔ１の一回のみである。

時刻ｔ２では、バイアス生成回路７から出力されるバイアス信号ｆが、入力信号Ｉを正しく復元することができるバイアス値より小さくなっている。上限検出回路９は前回のバイアス変化周期中に一度もＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができなかったため、出力ｇにバイアス値の最小値を出力している。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができるが、バイアス値の最大値ではないので、記憶しているバイアス値ＶｍａｘはＶｍａｘ（１）のまま変更されない。

下限検出回路１０は前回のバイアス変化周期中に一度もＲＺ変換回路８の出力ｅに周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができなかったため、出力ｈにバイアス値の最小値を出力している。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができるため、現在のバイアス生成回路７のバイアス値ｆをＶｍｉｎとして記憶する。この値をＶｍｉｎ（１）と表記する。

バイアス演算回路１１は上限検出回路９の出力ｇと下限検出回路１０の出力ｈとの平均値を演算し、バイアス値Ｖ（＋）とバイアス値Ｖ（−）とを出力する。この時刻では、上限検出回路９の出力ｇと下限検出回路１０の出力ｈとが共にバイアス値の最小値であるため、Ｖ（＋）とＶ（−）とはバイアス値の最小値となる。時刻ｔ３まで上記の同様の動作を繰り返す。但し、下限検出回路１０のＶｍｉｎの記憶は、時刻ｔ２の一回のみである。

時刻ｔ３は、２回目のバイアス変化周期の先頭である。上限検出回路９は出力ｇに前回のバイアス変化周期に記憶したバイアス値Ｖｍａｘ（１）を出力する。この状態では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができないため、バイアス値の最小値をＶｍａｘとして記憶する。

下限検出回路１０は出力ｈに前回のバイアス変化周期に記憶したバイアス値Ｖｍｉｎ（１）を出力する。この状態では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができないため、バイアス値の最小値をＶｍｉｎとして記憶している。

バイアス演算回路１１は上限検出回路９の出力ｇと下限検出回路１０の出力ｈとの平均値を演算し、バイアス値Ｖ（＋）とバイアス値Ｖ（−）とを出力する。具体的には、
Ｖ（＋）＝Ｖｍｉｎ（１）＋（Ｖｍａｘ（１）−Ｖｍｉｎ（１））／２
Ｖ（−）＝−Ｖｍａｘ（１）
＝−（Ｖｍｉｎ（１）＋（Ｖｍａｘ（１）−Ｖｍｉｎ（１））／２）
となる。但し、Ｖｍａｘ（１）は、バイアス変化周期の途中で入力信号Ｉの入力の開始時に記憶されており、入力信号を正しく復元することができるバイアス電圧の最大値を示していない。したがって、バイアス演算回路１１から出力されるバイアス値Ｖ（＋）とＶ（−）とは入力信号Ｉに対して最適なバイアス値ではない。

時刻ｔ４では、バイアス生成回路７から出力されるバイアス信号ｆが、入力信号Ｉを正しく復元することができるバイアス値の範囲に入っている。上限検出回路９は出力ｇに前回のバイアス変化周期に記憶したバイアス値Ｖｍａｘ（１）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができるため、現在のバイアス生成回路７のバイアス値ｆをＶｍａｘとして記憶する。この値をＶｍａｘ（２）と表記する。

下限検出回路１０は出力ｈに前回のバイアス変化周期に記憶したバイアス値Ｖｍｉｎ（１）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができないため、バイアス値の最小値をＶｍｉｎとして記憶する。

バイアス演算回路１１は上限検出回路９の出力ｇと下限検出回路１０の出力ｈとの平均値を演算し、バイアス値Ｖ（＋）とバイアス値Ｖ（−）とを出力する。この時刻では上限検出回路９の出力ｇと下限検出回路１０の出力ｈとが変化していないため、バイアス演算回路１１から出力されるバイアス値Ｖ（＋）とバイアス値Ｖ（−）とが変化しない。時刻ｔ５まで上記と同様の動作を繰り返す。但し、上限検出回路９のＶｍａｘの記憶は、時刻ｔ４の一回のみである。

時刻ｔ５では、バイアス生成回路７から出力されるバイアス信号ｆが、入力信号Ｉを正しく復元することができるバイアス値より小さくなっている。上限検出回路９は出力ｇに前回のバイアス変化周期に記憶したバイアス値Ｖｍａｘ（１）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができるが、バイアス値の最大値ではないので、記憶しているバイアス値ＶｍａｘはＶｍａｘ（２）のまま変更されない。

下限検出回路１０は出力ｈに前回のバイアス変化周期に記憶したバイアス値Ｖｍｉｎ（１）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができるため、現在のバイアス生成回路７のバイアス値ｆをＶｍｉｎとして記憶する。この値をＶｍｉｎ（２）と表記する。

バイアス演算回路１１は上限検出回路９の出力ｇと下限検出回路１０の出力ｈとの平均値を演算し、バイアス値Ｖ（＋）とバイアス値Ｖ（−）とを出力する。この時刻では、上限検出回路９の出力ｇと下限検出回路１０の出力ｈとが共にバイアス値の最小値であるため、Ｖ（＋）とＶ（−）とがバイアス値の最小値となる。時刻ｔ６まで上記と同様の動作を繰り返す。但し、下限検出回路１０のＶｍｉｎの記憶は、時刻ｔ５の一回のみである。

時刻ｔ６は、３回目のバイアス変化周期の先頭である。上限検出回路９は出力ｇに前回のバイアス変化周期に記憶したバイアス値Ｖｍａｘ（２）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができないため、バイアス値の最小値をＶｍａｘとして記憶する。

下限検出回路１０は出力ｈに前回のバイアス変化周期に記憶したバイアス値Ｖｍｉｎ（２）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬで２回連続の‘１’を検出することができないため、バイアス値の最小値をＶｍｉｎとして記憶する。

バイアス演算回路１１は上限検出回路９の出力ｇと下限検出回路１０の出力ｈとの平均値を演算し、バイアス値Ｖ（＋）とバイアス値Ｖ（−）とを出力する。具体的には、
Ｖ（＋）＝Ｖｍｉｎ（２）＋（Ｖｍａｘ（２）−Ｖｍｉｎ（２））／２
Ｖ（−）＝−Ｖｍａｘ（２）
＝−（Ｖｍｉｎ（２）＋（Ｖｍａｘ（２）−Ｖｍｉｎ（２））／２）
となる。この時刻では、入力信号Ｉが入力された後にバイアス変化周期が１周期以上実行されている。このため、上限検出回路９で記憶されたバイアス値Ｖｍａｘ（２）は、入力信号を正しく復元することができるバイアス電圧の最大値を示している。したがって、バイアス演算回路１１から出力されるバイアス値Ｖ（＋）とＶ（−）とは入力信号Ｉに対して最適なバイアス値である。時刻ｔ７まで上記と同様の動作を繰り返す。

時刻ｔ７では、バイアス生成回路７から出力されるバイアス信号ｆが、入力信号Ｉを正しく復元することができるバイアス値の範囲に入っている。上限検出回路９は出力ｇに前回のバイアス変化周期に記憶したバイアス値Ｖｍａｘ（２）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができるため、現在のバイアス生成回路７のバイアス値ｆをＶｍａｘとして記憶する。この値をＶｍａｘ（３）と表記する。

下限検出回路１０は出力ｈに前回のバイアス変化周期に記憶したバイアス値Ｖｍｉｎ（２）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができないため、バイアス値の最小値をＶｍｉｎとして記憶する。

バイアス演算回路１１は上限検出回路９の出力ｇと下限検出回路１０の出力ｈとの平均値を演算し、バイアス値Ｖ（＋）とバイアス値Ｖ（−）とを出力する。この時刻では上限検出回路９の出力ｇと下限検出回路１０の出力ｈとが変化していないため、バイアス演算回路１１から出力されるバイアス値Ｖ（＋）とバイアス値Ｖ（−）とが変化しない。時刻ｔ８まで上記と同様の動作を繰り返す。但し、上限検出回路９のＶｍａｘの記憶は、時刻ｔ７の一回のみである。

時刻ｔ８では、入力信号Ｉが断となっている。上限検出回路９は出力ｇに前回のバイアス変化周期に記憶したバイアス値Ｖｍａｘ（２）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができるが、バイアス値の最大値ではないので、記憶しているバイアス値ＶｍａｘはＶｍａｘ（３）のまま変更されない。

下限検出回路１０は出力ｈに前回のバイアス変化周期に記憶したバイアス値Ｖｍｉｎ（２）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができないため、バイアス値の最小値をＶｍｉｎとして記憶している。時刻ｔ９まで上記と同様の動作を繰り返す。

時刻ｔ９は、４回目のバイアス変化周期の先頭である。上限検出回路９は出力ｇに前回のバイアス変化周期に記憶したバイアス値Ｖｍａｘ（３）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができないため、バイアス値の最小値をＶｍａｘとして記憶する。

下限検出回路１０は前回のバイアス変化周期中に一度もＲＺ変換回路８の出力ｅに周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができなかったため、Ｖｍｉｎにはバイアス値の最小値が記憶されている。したがって、出力ｈにはバイアス値の最小値を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫで２回連続の‘１’を検出することができないため、バイアス値の最小値をＶｍｉｎとして記憶する。

バイアス演算回路１１は上限検出回路９の出力ｇと下限検出回路１０の出力ｈとの平均値を演算し、バイアス値Ｖ（＋）とバイアス値Ｖ（−）とを出力する。具体的には、
Ｖ（＋）
＝バイアス値の最小値＋（Ｖｍａｘ（３）−バイアス値の最小値）／２
Ｖ（−）
＝−Ｖｍａｘ（３）
＝−（バイアス値の最小値＋（Ｖｍａｘ（３）−バイアス値の最小値）／２）
となる。この時刻では、時刻ｔ６と異なり、入力信号Ｉがバイアス変化周期の途中で断となっているため、下限検出回路１０で記憶されたバイアス値Ｖｍｉｎは、入力信号を正しく復元することができるバイアス電圧の最小値を示していない。したがって、バイアス演算回路１１から出力されるバイアス値Ｖ（＋）とＶ（−）とは入力信号Ｉに対して最適なバイアス値ではない。時刻ｔ１０まで上記と同様の動作を繰り返す。

時刻ｔ１０は、入力信号Ｉが断となった状態後に、バイアス変化周期が１周期以上実行されている。上限検出回路９は出力ｇに前回のバイアス変化周期に記憶したバイアス値Ｖｍａｘ（３）を出力する。この時刻では、ＲＺ変換回路８の出力ｅの‘１’を周波数発振回路５の出力クロックＣＬＫでリタイミングすることができないため、バイアス値の最小値をＶｍａｘとして記憶する。

バイアス演算回路１１は上限検出回路９の出力ｇと下限検出回路１０の出力ｈとの平均値を演算し、バイアス値Ｖ（＋）とバイアス値Ｖ（−）とを出力する。この時刻では、上限検出回路９の出力ｇと下限検出回路１０の出力ｈとが共にバイアス値の最小値であるため、Ｖ（＋）とＶ（−）とがバイアス値の最小値となる。時刻ｔ１０以降に入力信号Ｉの信号入力が開始された場合、時刻ｔ１からの動作を繰り返す。

このように、本実施例では、入力信号の振幅に応じて、常に最適にバイアス値が設定されるため、入力信号を読み誤ることのない信頼性の高い回路を実現することができるという効果がある。

さらに、本実施例では、入力信号の振幅に対して柔軟にバイアス値の設定を行えるため、レベルが異なる信号で同一回路を共有化することが可能になるという効果も得られる。

尚、本発明は、上記の実施例に限定されず、本発明の技術思想の範囲内において、実施例は適宜変更され得ることは明らかである。例えば、本発明の一実施例では、入力信号の振幅を検出するにあたり、バイアス電圧を高い方から低い方へと変化させているが、バイアス電圧を低い方から高い方へ変化させて入力信号の振幅を検出する構成にしても本発明の目的は達成することができる。

また、本発明では、振幅の最大値と最小値の検出において、複数回での一致検出を行う構成にしてもよい。この構成においては、入力信号の振幅が変動している場合にも精度良く振幅の検出を行うことができるという効果も得られる。

さらに、本発明では、トランス等を用いて、極性が反転した信号を生成することによってバイアス電圧を共用することが可能である。この構成においては、バイアス電圧を生成する回路が一系統でよくなるため、回路構成を簡素化することができるという効果も得られる。

本発明の一実施例によるバイポーラ／ユニポーラ変換回路の構成を示すブロック図である。本発明の一実施例の動作を説明するためのタイミングチャートである。本発明の一実施例の動作を説明するためのタイミングチャートである。本発明の一実施例の動作を説明するためのタイミングチャートである。本発明の一実施例の動作を説明するためのタイミングチャートである。本発明の一実施例の動作を説明するためのタイミングチャートである。従来のバイポーラ／ユニポーラ変換回路の構成を示すブロック図である。従来のバイポーラ／ユニポーラ変換回路の他の構成を示すブロック図である。

符号の説明

１，２，８ＲＺ変換回路
３論理和回路
４位相比較回路
５周波数発振回路
６ＮＲＺ変換回路
７バイアス生成回路
９上限検出回路
１０下限検出回路
１１バイアス演算回路

Claims

ディジタル信号伝送に使用されるバイポーラ／ユニポーラ変換回路であって、前記ディジタル信号を正しく復元可能なバイアス値の範囲を検出する検出手段と、前記検出手段で検出された前記バイアス値の範囲の中心に前記バイアス値を設定するバイアス演算手段とを有することを特徴とするバイポーラ／ユニポーラ変換回路。
前記検出手段は、前記ディジタル信号伝送に使用される伝送路とは独立に設けることを特徴とする請求項１記載のバイポーラ／ユニポーラ変換回路。
前記検出手段は、前記バイアスの最大値及び最小値を検出するための基準を生成するバイアス生成手段と、前記伝送路に影響を及ぼすことなく前記ディジタル信号の振幅検出に用いられるＲＺ（ＲｅｔｕｒｎｔｏＺｅｒｏ）変換手段と、前記バイアスの最大値を検出する上限検出手段と、前記バイアスの最小値を検出する下限検出手段とを含み、
前記バイアス演算手段は、前記上限検出手段の検出結果と前記下限検出手段の検出結果とを用いて前記バイアス電圧を設定することを特徴とする請求項２記載のバイポーラ／ユニポーラ変換回路。
入力されたディジタル信号の正極パルスを固定の正極側バイアス値に応じてＲＺ信号に変換して出力する第１のＲＺ変換手段と、前記入力されたディジタル信号の負極パルスを固定の負極側バイアス値に応じて前記ＲＺ信号に変換して出力する第２のＲＺ変換手段とを含み、
前記バイアス演算手段は、前記上限検出手段の検出結果と前記下限検出手段の検出結果とを用いて前記バイアス電圧を前記第１のＲＺ変換手段と前記第２のＲＺ変換手段とにそれぞれ設定することを特徴とする請求項３記載のバイポーラ／ユニポーラ変換回路。