DE2846105C2 - Schaltungsanordnung zur Echounterdrückung bei Duplexübertragung - Google Patents

Schaltungsanordnung zur Echounterdrückung bei Duplexübertragung

Info

Publication number
DE2846105C2
DE2846105C2 DE2846105A DE2846105A DE2846105C2 DE 2846105 C2 DE2846105 C2 DE 2846105C2 DE 2846105 A DE2846105 A DE 2846105A DE 2846105 A DE2846105 A DE 2846105A DE 2846105 C2 DE2846105 C2 DE 2846105C2
Authority
DE
Germany
Prior art keywords
huk
memory unit
circuit
signal
compensation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2846105A
Other languages
English (en)
Other versions
DE2846105A1 (de
Inventor
Haakon Einar Hvalstad Bjor
Bjoern Henning Oslo Raad
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ELEKTRISK BUREAU NESBRU NO AS
Original Assignee
ELEKTRISK BUREAU NESBRU NO AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ELEKTRISK BUREAU NESBRU NO AS filed Critical ELEKTRISK BUREAU NESBRU NO AS
Publication of DE2846105A1 publication Critical patent/DE2846105A1/de
Application granted granted Critical
Publication of DE2846105C2 publication Critical patent/DE2846105C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • H04B3/231—Echo cancellers using readout of a memory to provide the echo replica

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Transceivers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß Oberbegriff des Patentanspruchs 1.
Bekannte Methoden zur Echounterdrückung bei Duplex-Übcrtragungssystemcn werden anhand der Fig. 1 bis 4 erläutert.
liin allgemeines Blockschaltbild der in Fig. 1 darge-
stellten Art verdeutlicht die Duplexübertragung auf einem einzelnen Übertragungskanal, wobei 5 die Sender, M die Empfänger und DK die Richtkoppler, üblicherweise Gabelübertrager, bezeichnen. Die Verbindung zwischen den beiden Richtkopplern wird von einem einfachen Übertragungskanal, beispielsweise einer Zweidrahtleitung gebildet
Mit einem idealen Koppler erhielte man ein Ersatzschaltbild der in F i g. 2 dargestellten Art, wobei H\ und H2 die Übertragungsfunktionen in den beiden Richtungen darstellen.
In der Praxis wird jedoch außerdem ein Teil des Signals vom Sender Si teilweise durch den Richtkoppler übertragen und teilweise mit einer Übertragungsfunktion Hi über die Leitung zum Empfänger M\ reflektiert, wie es in F i g. 3 angedeutet ist Das Gleiche gilt für ein Signal vom Sender 5z über eine Übertragungsfunktion Hi, zum Empfänger M2.
Die unerwünschten Übertragungsfunktionen H3 und Ha sind im allgemeinen komplex und bei vielen Anwendungszwecken mit der Zeit veränderlich.
Bekannte Verfahren zur Beseitigung der Wirkung der Übertragungsfunktionen Hi und W« (Echokovnpensation) bestehen darin, ein Korrektursignal in Form einer Kopie des von der Übertragungsfunktion Hi bzw. Ha gelieferten Signals zu synthetisieren, wobei das Korrektursignal von dem ankommenden Signal subtrahiert wird, wie es beispielsweise in F i g. 4 angedeutet ist.
Die Schaltung kann durch Rückkopplung adaptiv gemacht werden, sofern davon ausgegangen werden kann, daß das ausgesendete und das empfangene Signal unkorreliert, also statistisch unabhängig sind.
Bekannte Verfahren zur Synthetisierung der Übertragungsfunktion #j verwenden:
a) den Faltungssatz
yd) - J
wobei h(r) das Impulsansprechverhalten der Leitung bedeutet,
Transversalfilter:
wobei (Xn die Koeffizienten des Filters und x(t/ und y(t) das Eingangs- »ind das Ausgangssignal der Übertragungsfunktion #3 sind.
Beide Methoden lassen sich durch wiederholte Messung des Impulsansprechverhaltens der Leitung und der sich daraus ergeberden Änderungen von h(r) bzw. tx„ adaptiv machen.
Ein großer Nachteil beider Methoden besteht darin, daß eine komplizierte Vorrichtung mit hohen Anforderungen hinsichtlich der Rechenleistung erforderlich ist.
Eine Echounterdrückungsanordnung für eine Digital-Übertragungsanlage mit den Merkmalen der eingangs angegebenen Schaltungsanordnung ist aus der DE-OS 26 53 965 bekannt. Deren Einrichtung zur Erzeugung eines Korrektursignals ist mit linearen Transversalfiltern aufgebaut, die eine lineare Verarbeitung eines von einer Datenquelle dewi Sender zugeführten Signals ausführen. Ein solches linc?res Transversalfilter kann an seinem Ausgang nur Signalfolgen erzeugen, die lineare Kombinationen der dem Transversalfilter zugeführten Eingangssignale sind. Damit können nur solche Echosignale unterdrückt werden, die eine lineare Kombination der ausgesendeten Signale darstellen.
Der Erfindung liegt die Aufgabe zugrunde, die eingangs angegebene Schaltungsanordnung derart zu verbessern, daß sie solchen Einschränkungen nicht unterliegt, sondern zur Unterdrückung beliebiger Echosignale in der Lage ist.
ίο Die Lösung dieser Aufgabe erfolgt gemäß den im Patentanspruch 1 gekennzeichneten Merkmalen. Sie kann den weiteren Ansprüchen gemäß vorteilhaft weitergebildet werden.
Die Erfindung wird nun anhand von Ausführungsformen näher erläutert. In der Zeichnung zeigen
F i g. 1 bis 4 schematische Darstellungen zur Erläuterung bekannter Anordnungen;
F i g. 5 die Übergangsfunktion für die Übertragungsfunktion Hy,
F i g. 6 ein Beispiel für ein Zweiphasensignal;
Fig. 7 eine schematische Darstellung zur Erläuterung des Eriindungsprinzips;
Fig.8 eine einfache Ausführungsform der erfindungsgemäßen Schaltungsanordnung;
F i g. 9 eine abgeänderte Ausführungsform des Erfindungsprinzips nach Fig. 7;
Fig. 10 eine selbstanpassende Ausführungsform der erfindungsgemäßen Schaltungsanordnung;
F i g. 11 einen digitalen Integrator für die Schaltungsanordnung nach F i g. 10;
Fig. 12 eine vereinfachte selbstanpassende Ausführungsform der Schaltungsanordnung nach Fig. 10;
Fig. 13 ein weiteres Beispiel für ein Zweiphasensignal;
Fig. 14 eine abgeänderte Ausführungsform der Schaltungsanordnung nach F i g. 8;
Fig. 15 eine abgeänderte Ausführungsform der Schaltungsanordnung nach F i g. 12, und in
Fig. 16 eine Analog-Ausführungsform Jer S;haltungsanordnung.
Was die Übertragungsfunktion Hz komplex macht, ist der Lmstand, daß das Ausgangssignal über eine gewisse Zeit vom zeitlichen Verlauf des Eingangssignals abhängig ist (vgl. F i g. 5). In der Praxis ist eine endliche Speicherzeit r von Bedeutung.
Falls die Funktion x(t) innerhalb eines Zeitintervalle τ eine endliche Anzahl möglicher Varianten von zeitlich abhängigen Funktionen besitzt, kann man die entsprechenden Varianten des Wertes y tabellarisieren und die Beschreibung des zeitlichen Verlaufs der Funktion x(t) zur Wahl des/-Wertes benutzen.
Die Realisierung wird besonders einfach, wenn x(t)
beispielsweise ein digitales Zweiphasensignal ist, weil ein? A.iO'dnung oder ein Feld von drei Perioden eines Zweiphasensignals nur in 23 = 8 unterschiedlichen Arten auftreten kann, wie ti in F i g. 6 dargestellt ist.
Für in der Praxis auftretende Leitungslängen kann r zum Beispiel ungefähr die Länge von 2 bis 4 Zweiphasenperioden besitzen. Das bedeutet, daß die Anzahl unterschiedlicher Vorgeschichten (vorher übertragener Signale) 22-24 = 4-16 für einen bestimmten Zeitpunkt während der Zweiphasenperiode ist. Die Anzahl der Zeitpunkte in der Periode, die beobachtet und/oder synthetisiert werden müssen, können zwischen 1 und 8 Hegen oder größer sein, -ind zwar in Abhängigkeit von den Synchronisationsverhältnissen und den übrigen Eigenschaften des Systems. Die Zahl der unterschiedlichen Werte, die y in den Stichprobenzeitpunkten annehmen
kann, wird dann 4—128. In der Praxis auftretende Zahlen sind folgende: Eine Vorgeschichte von 3 Perioden und 8 Stichproben pro Periode, d. h. insgesamt V χ 8 = 64 unterschiedliche Werte für y.
F i g. 7 zeigt, wie man nach dem erfindungsgemäßen Prinzip eine Schaltung zur Synthetisierung eines Signals ausbilden kann, das die Wirkung der Übertragungsfunktionen Hi kompensieren soll, welche, wie oben erläutert, auf Reflexionen des vom Sender Sausgesandten Signals und dem Übersprechen aufgrund eines nicht idealen Abgleichs der Leitung beruhen. In F i g. 7 ist HUK eine Speichereinheit und ADR ein Detektor, der die jeweils vorhandene Variante des Sendesignals vom Sender Si abtastet und die Speicheradresse liefert, unter der derjenige Wert abgespeichert ist, welcher dieser jeweils vorhandenen Variante des vom Sender Si ausgesandten Signals zugeordnet ist.
Die Folge der zugeordneten Werte, die im Laufe ei-
lici Zciiperiuuc vuti der SpciCiici cimmcü κϋΠΊΓπέΓι, bilden das Korrektursignal, das in der Kompensationsschaltung KK vom empfangenen Signal subtrahiert wird.
Die Speichereinheit muß Informationen über den tatsächlichen Übertragungskanal enthalten, damit das von der Schaltung H3 gelieferte Signal Tdcm ankommenden Signal R entspricht, wenn der Sender S2 nicht sendet. Das Differenzsignal S wird dann 0. Wenn der Sender Si später zu senden beginnt, subtrahiert die Schaltung von dem ankommenden Signal R denjenigen Teil, der von dem Sendesignal ^s eigenen Senders hervorgerufen wird, und das Differenzsignal S ist dann derjenige Teil, der von dem vom Gegensender S? über das System mit der Übertragungsfunktion Hi gesendeten Signal hervorgerufen wird.
F i g. 8 zeigt eine Ausführungsform, bei der die Speichereinheit HUK ein digitaler Lesespeicher oder Festluerjcnei^knije* «j«£j bei der C.3E Korrektur»!**!^! in einem Digital-Analog-Wandler D/A in analoge Form umgesetzt wird. Die Kompensationsschaltung ist eine analoge Summierschaltung 2·
Eine Voraussetzung für eine adaptive bzw. selbstanpassende Ausführungsform der Schaltungsanordnung besteht darin, daß das ausgesandte und das empfangene Signal über einen bestimmten Zeitraum unkorreliert oder statistisch unabhängig sein müssen, sie können aber synchron oder asynchron sein.
Wenn man den Momentanwert des im Empfänger M\ empfangenen Signals Sin einer Vielzahl von Fällen bei einer bestimmten Folge des vom Sender Si ausgesandten Signals beobachtet, das einer bestimmten Speicheradresse entspridit, wird der Mittelwert aufgrund der Tatsache, daß die Signale unkorreliert sind, annähernd 0. Eine Änderung der Übertragungsfunktion H% führt jedoch zu einer systematischen Verschiebung des Mittelwertes des empfangenen Signals.
Eine Registrierung dieser Verschiebung und eine entsprechende Veränderung des zugeordneten Wertes bringt den Inhalt des Speichers wieder in Übereinstimmung mit der Übertragungsfunktion Hy. In F i g. 9 ist ein allgemeines Schaltbild für eine derartige selbstanpassende Ausführungsform der Schaltungsanordnung dargestellt.
F i g. 10 zeigt eine Ausführungsform mit einem digitalen Schreib- und Lesespeicher und einem Analog-Digital-Wandler und einer Addicrcinheit in der Rückkopplungsleitung.
Die Mittelwertbildung des empfangenen Signals erfolgt in der Weise, daß der Analog-Digital-Wandler die Addiereinheit und der Speicher für eine bestimmte Adresse einen digitalen Integrator der in F i g. 11 dargestellten Art bilden, der durch die folgende Gleichung definiert ist:
Yi - Yi. 1 + ixXi
Das Inkrement ist dabei
ΔΥ-aXi
Bei numerischer Integration gilt:
Y ** ——
wobei
AY
At
Jt
Schrittlänge
Zeitkonstante des Integrators
Beim Vergleich der beiden Gleichungen (2) und (4) ergibt sich:
At
ix wird durch die Umformungskonstante des Analog-Digital-Wandlers und eine mögliche Maßstabsänderung (rescaling) beim Anschluß an die Addiereinheit bestimmt und beeinflußt die Einschwingzeit des Integrators. Je länger die zulässige Einschwingzeit ist, desto genauer wird das synthetisierte Signal T.
Es hat sich herausgestellt, daß der Απίΐ!οσ*θ!θΓύ3!- Wandler der Ausführungsform nach Fig. 10, der eine verhältnismäßig große und komplizierte Schaltungseinheit ist, durch eine Schaltung der in Fig. 12 dargestellten Art. bei der die Kompensationsschaltung ein Komparator K ist. in Wegfall gebracht werden kann.
Die Schaltung nach Fig. 10 verwendet die Größe der Abweichung einschließlich deren Vorzeichen zur Modifizierung des Speicherinhalts. Die vereinfachte selbstanpassende Schaltung nach Fig. 12 verwendet nur das Vorzeichen der Abweichung, indem +1 oder ggf. — 1 dem Speicherinhalt hinzugefügt wird.
Der Unterschied zwischen den beiden Schaltungen ist im wesentlichen der, daß die erste Schaltung beim Einschalten oder bei einer großen und plötzlichen Veränderung der Übertragungsfunktion H3 etwas rascher die Anpassung vornimmt. Beide Schaltungen sind jedoch bei normalem Betrieb in gleicher Weise genau.
Eine andere Ausführungsform arbeitet in der nachstehend beschriebenen Weise. Eine erhöhte Genauigkeit des synthetisierten Signals Terfordert, daß ein größerer Teil der Vorgeschichten des Zweiphasensignals berücksichtigt wird. Dies führt zu einer Verdopplung der Grö-Be des Speichers für eine Erweiterung der Vorgeschichte des Zweiphasensignals um eine Periode. Für verhältnismäßig lange Leitungen und hohe Bit-Frequenzen ist es erforderlich, daß eine verhältnismäßig umfassende Vorgeschichte berücksichtigt wird, und um Speicherplatz eifizusparer., kann es vorteilhaft sein, eine etwas anders ausgebildete Anordnung der nachstehend beschriebenen Art einzusetzen.
Anstatt im Speicher die fertigendem Digital-Analog-
Wandler zu übermittelnden Daten zu speichern, kann man im Speicher Teile der Satsächlichen oder aktuellen Daten abspeichern, denen, in Abhängigkeit von der Vorgeschichte der ausgesandten Signale, das Vorzeichen hinzuaddiert werden muß, um schließlich den endlichen Ausgangswert zu erzielen.
Geht man davon aus, daß das Zweiphasensignal aus einer Reihe von Einzelimpulsen der in Fig. 13 dargestellten Art gebildet ist, so kann man sagen, daß der Momentanwert des synthetisierten Signals aus Anteilen oder Beiträgen von einem Teil der unmittelbar vorhergehenden Einzelimpulse besteht, aus denen das Zweiphasensignal zusammengesetzt ist.
Wenn der Speicher somit Daten für die Wirkung eines Einzelimpulses für eine Reihe von Zeitpunkten nach Beginn des Impulses oder das Impulsansprechverhalten der Leitung enthält, so kann der Momentanwert dadurch reproduziert werden, daß dem Inhalt der Speicherstellen, die den gesamten Zweiphasenperioden vom Stichprobenaugenblick rückwirkend über die Zeit entsprechen, die Vorzeichen hinzuaddiert werden. Die Vorzeichen werden aus dem eigenen ausgesandten Zweiphasensignal bestimmt. Beispielsweise kann der Impuls einer Logik-1 ein positives Vorzeichen + und ein Impuls einer Logik-0 ein negatives Vorzeichen - ergeben. Es müssen daher so viele Zahlen addiert werden, wie die Anzahl der Perioden der Vorgeschichte des Zweiphasensignals ausmacht, die zu berücksichtigen erforderlich erscheint.
Für ein System mit beispielsweise einer Vorgeschichte vor 7 Perioden und 8 Stichproben pro Periode kann der Speicher in Register geordnet werden, und zwar in folgenderWeise:
Ao A\ Ai As A* Ai Ah Aj
Aj B1 B1 Bi Ba Bi a Bi
C, C2 C2 C1 Ca C5 Ci
D0 D\ D2 Di Da Di Ei D7
E0 F. E2 Ei Ea Ei Ft Ei
F0 F, F2 F3 Fa F5 Gb Fi
G0 G\ G2 G3 Ga C5 Cn
wobei der Index die Nummer der Stichprobe von 0 bis 7 angibt. Die unterschiedlichen Register A, B, C etc. enthalten somit Daten oder Zahlen für die Wirkung eines Logikimpulses in der ersten, zweiten, dritten,... Periode nach Aussendung des Impulses (vgl. Fig. 13). Dabei wird angenommen, daß der Zahlenwert der Wirkung für einen Impuls einer Logik-1 und einen impuls einer Logik-0 gleich ist F i g. 14 zeigt, wie eine derartige Schaltung ausgebildet sein kann. Dabei bezeichnet ADR einen Adressendecodierer mit Vorzeichenlogik, Fi einen Vorzeichenwähler, AKK ein Akkumulatorregister und ADDi eine Addiereinheit.
Die Schaltung kann selbstanpassend gemacht werden, indem die Register auf der Basis des Vorzeichens des Ausgangssignals Sauf den neuesten Stand gebracht werden (vgl. F i g. 15).
Zum Einsparen von Rechenzeit kann es beispielsweise ausreichend sein, daß nur eine der Speicherstelien für jede Stichprobe auf den neuesten Stand gebracht wird. Im Laufe von 56 Stichproben werden somit alle Speicherstellen auf den neuesten Stand gebracht sein. In der Praxis hat sich dies für eine ganze Anzahl von Anwendungszwecken als ausreichend erwiesen, obwohl die Schaltung nach Fig. 15 dann eine langsamere Anpassung vornimmt als die Schaltung nach F i g. 12.
Die in den Adressendecodierer eingebaute Vorzeichenlogik bestimmt das Vorzeichen der aktuellen Perioden der Vorgeschichte und liefert das Vorzeichen für das jeweils bearbeitete Register. Der Vorzeichenwähler verleiht den aus dem Speicher kommenden Daten das richtige Vorzeichen.
Die Einheit F2 in Fig. 15 entscheidet, ob zu dem Inhalt eines Registers, das auf den neuesten Stand gebracht wird, eine 1 addiert oder davon subtrahiert werden soll. Dies wird durch das Vorzeichen des in Frage
ίο kommenden Registers und das Vorzeichen des abweichenden Signals 5 bestimmt, und zwar nach den üblichen Vorzeichcn-Rechenregeln (- plus + ergibt -, plus — ergibt + usw.).
Das der beschriebenen Schaltung zugrunde liegende Prinzip kann auch für andere Arten von Impulsen eingesetzt und verwendet werden, beispielsweise für einen herkömmlichen Binärcode, es müssen dann aber mehr Arten von Impulselementen als die in F i g. 13 gezeigten und entsprechende Register für ihre Wirkung definiert werden.
Die Anzahl der in dem in Fig. 15 dargestellten System erforderlichen Speicherstellen beträgt:
N = η ■ m
wobei η die Anzahl von Stichproben pro Periode des Zweiphasensignals und m die Anzahl von Vorgeschichten-Perioden ist. In dem oben anhand der Fig. 12 beschriebenen System ergibt sich somit:
N - η ■ 2"·
Dieses System wird somit stets mehr Speicherstellen erforderlich machen, was jedoch dadurch ausgeglichen wird, daß die übrige Anordnung viel einfacher wird und geringere Anforderungen an die Geschwindigkeit und damit an den Energieverbrauch stellt. Dies wirkt sich wiederum günstig auf die Baugruppendichte und schließlich auf den Preis aus.
Für viele praktische Anwendungszwecke erscheint es ausreichend, drei bis vier Perioden der Vorgeschichte zu berücksichtigen, wobei die Schaltung nach F i g. 10 vorzuziehen ist.
In Fig. 16 ist eine selbstanpassende Ausführungsform in analoger Elauart des Kopplers dargestellt. Bei diesem Ausführungsbeispiel weist jede Speicherstelle einen Kondensator C und einen Schalter B auf. Gespeicherte Werte ergeben sich durch die Ladung der Kondensatoren. Der Koppler ist in der Weise selbstanpassend ausgebildet, daß in der Rückkopplungsschleife zwischen die Summierschaltung und den Speicher HUK ein Widerstand RA zur Änderung der vom Dekodierer ADR ausgewählten Werte geschaltet ist
Hierzu 8 Blatt Zeichnungen

Claims (10)

Patentansprüche:
1. Schaltungsanordnung zur Echounterdrückung bei Duplexübertragung, die eine Einrichtung zur Erzeugung eines Korrektursignals und eine Kompensationsschaltung aufweist, der das Korrektursignal zugeführt wird, um den Teil eines empfangenen Signals zu unterdrücken, der von dem eigenen ausgesendeten Signal hervorgerufen wird, wobei die Einrichtung eine Speichereinheit mit gespeicherten Signalwerten aufweist und die Kompensationsschaltung an die Speichereinheit angeschlossen ist, d a durch gekennzeichnet,
daß in der Speichereinheit (HUK) Werte des Korrektursignals gespeichert sind, die den unterschiedlichen, innerhalb eines in Abhängigkeit von den Eigenschaften des Übertragungssystems gewählten Zeitraums möglichen Varianten des Sendesignals zugeordnes. und vor einer Nutzsignalübertragung bei fehlendem Signal des Sendei-s der Gegenseite (z. B. Si) ermittelt worden sind, und
daß die Einrichtung [Hi) einen zwischen den Sender (5i bzw. Si) und die Speichereinheit (HUK) geschalteten Dekodierer (ADR) umfaßt, der die aktuellen Varianten des Sendesignals abtastet und eine Auswähleinrichtung umfaßt, die in der Speichereinheit (HUK) die den abgetasteten Varianten des Sendesignals zugeordneten Korrektursignalwerte auswählt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zv.-^chen die Speichereinheit (HUK) und dip Kompensationsschaltung (KK) ein Digital-Analog-Wand! τ (D/A) geschaltet ist und daß die Speichereinheit (HUK) ein digitaler Lesespeicher und die Kompensationsschaltung (KK) eine analoge Summierschaltung (2) ist (F i g. 8).
3. Schaltungsanordnung nach Anspruch 1, bei dem das vom Sender der eigenen Seite ausgesendeten Signal als aus einer endlichen Anzahl unterschiedlieher Elemente zusammengesetzt angesehen werden kann, dadurch gekennzeichnet, daß die Speicherein· heit (HUK) Teiiwerte des Korrektursignals enthält, die der Wirkung der unterschiedlichen Elemente entsprechen, und daß zwischen die Speichereinheit (HUK) und die Kompensationsschaltung (KK) ein Addierer geschaltet ist, wobei das Korrektursignal durch Addieren der vom Dekodierer (ADR) abgetasteten aktuellen Elemente, die in einem ausgewählten Zeitintervall vom eigenen Sender ausgesendet werden, erzeugt wird.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Addierer eine Akkumulator-Addiereinheit (ADDi, AKK) ist, die über einen vom Dekodierer (ADR) gesteuerten Vorzeichenwähler (Fi) an die Speichereinheit (HUK) angeschlossen ist, und daß zwischen die Addiereinheit (ADD\. AKK) und die Kompensationsschaltung (KK) ein Digital-Analog-Wandler (D/A) geschaltet ist. wobei die Spcichcrcinhcit (HUK) ein digitaler to Lesespeicher und die Kompensationsschaltung (KK) cine analoge Summierschaltung (2) ist (F ig. 14).
5. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine Rückkopplungsschleife vom Ausgang der Kompensationsschaltung (KK) zum Dateneingang der Speichereinheit (HUK) zur Modifizierung der vom Dekodierer (ADR) ausgewählten Werte des Korreklursignals, die sich auf diese Weise automatisch an zeitliche Veränderungen der Übertragungsverhältnisse anpassen, wobei die Speichereinheit ein Schreibe-Lese-Speicher ist (F i g. 9).
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Rückkopplungsschleifc einen Analog-Digital-Wandler (A/D) aufweist, der in Serie mit einer Addiereinheit [ADD) und der Speichereinheit (HUK) einen digitalen Integrator für jeden ausgewählten Wert bildet, wobei der Ausgang der Speichereinheit (HUK) einerseits über einen Digital-Analog-Wandler (D/A) an die Kompensationsschaltung (KK) und andererseits an den Eingang der Addiereinheit (ADD) angeschlossen ist und wobei die Kompensationsschaltung (KK) eine analoge Summierschaltung (2) ist (F i g. 10).
7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Rückkopplungsschleife eine Addiereinheit (ADD) aufweist, die den Wert +1 oder — 1 zum ausgewählten Wert hinzuaddiert, wobei die Speichereinheit (HUK) mit ihrem Ausgang einerseits über einen Digiiai-Analog-Wandler (D/A) an die Kompensationsschaltung (KK) angeschlossen und andererseits an den Eingang der Addiereinheit (ADD) rückgekoppelt ist, wobei die Kompensationsschaltung (KK) ein Komparator (K) ist (F i g. 12).
8. Schaltungsanordnung nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß die Addiereinheit eine Akkumulator-Addiereinheit (ADD 1, AKK) ist, die über einen vom Dekodierer (ADR) gesteuerten Vorzeichenwähler (Fi) an die Speichereinheit (HUK)zngeschlossen ist, daß zwischen die Addiereinheit (ADDi, AKK) und die Kompensationsschaltung (KK) ein Digital-Analog-Wandler (D/A) dazwischcngeschaltet ist, wobei die Speichereinheit (HUK) ein digitaler Lesespeicher und die Kompensationsschaltung (KK) ein Komparator (K) ist, und daß die Rückkopplungsscha'.lung eine zweite Addiereinheit [ADD2) und einen .'om Dekodiercr (ADR) gesteuerten zweiten Vorzeichenwähler (F2) aufweist, wobei der Ausgang der Speichereinheit (HUK) an den Eingang der Addiereinheit [ADD 2) angeschlossen ist, um die Daten mit den Werten + 1 oder — I zu modifizieren (F i g. 15).
9. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Speichereinheit zum Abspeichern zugeordneter Werte in analoger Darstellung ausgebildet ist.
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die zugeordneten Werte durch Ladungen von Kondensatoren (C) repräsentiert sind, daß der Dekodierer (ADR) den jeweils aktuellen Wert des Korrektursignals mittels eines Schalters (B) für den jeweiligen Kondensator (C) wählt, wobei der Schalter (B) den jeweiligen Kondensator (C) an den Eingang der Kompensationsschaltung (KK) anschließt, und daß die Rückkopplung über einen Widersland (RA)erfolgt (F i g. 16).
DE2846105A 1977-10-24 1978-10-23 Schaltungsanordnung zur Echounterdrückung bei Duplexübertragung Expired DE2846105C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NO773627A NO140648C (no) 1977-10-24 1977-10-24 Direktiv kobler.

Publications (2)

Publication Number Publication Date
DE2846105A1 DE2846105A1 (de) 1979-04-26
DE2846105C2 true DE2846105C2 (de) 1985-03-21

Family

ID=19883789

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2846105A Expired DE2846105C2 (de) 1977-10-24 1978-10-23 Schaltungsanordnung zur Echounterdrückung bei Duplexübertragung

Country Status (14)

Country Link
US (1) US4237463A (de)
AR (1) AR217116A1 (de)
BR (1) BR7807005A (de)
DE (1) DE2846105C2 (de)
DK (1) DK147564C (de)
ES (1) ES474858A1 (de)
FI (1) FI73552C (de)
GB (1) GB2007946B (de)
GR (1) GR65007B (de)
IN (1) IN149319B (de)
MY (1) MY8300052A (de)
NL (1) NL185968C (de)
NO (1) NO140648C (de)
SE (1) SE441720C (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2920575C2 (de) * 1979-05-21 1981-09-17 Siemens AG, 1000 Berlin und 8000 München Digital-Fernmeldesystem mit mindestens einem Vierdrahtleitungsabschnitt
GB2083977B (en) * 1980-08-26 1984-08-22 Standard Telephones Cables Ltd Single channel duplex radio system
IT1144154B (it) * 1981-03-09 1986-10-29 Cselt Centro Studi Lab Telecom Sistema di trasmissione simultanea bidirezionale su linea a due conduttori per telefono numerico
DE3116863C2 (de) * 1981-04-28 1985-08-08 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Digitalsignal-Echokompensation
DE3121545C2 (de) * 1981-05-29 1986-12-04 Siemens AG, 1000 Berlin und 8000 München Übersprech- u./o. Echo-Kompensationsschaltung
GB2123259A (en) * 1982-06-25 1984-01-25 Philips Electronic Associated Digital duplex communication system
GB8427165D0 (en) * 1984-10-26 1984-12-05 British Telecomm Adaptive recognising device
US4638473A (en) * 1984-12-28 1987-01-20 Gte Laboratories Incorporated Two wire bidirectional digital transmission system
NL8600815A (nl) * 1986-03-28 1987-10-16 At & T & Philips Telecomm Inrichting voor het kompenseren van niet-lineaire vervorming in een te digitaliseren ingangssignaal en een echokompensatiestelsel voorzien van een dergelijke inrichting.
NL8600817A (nl) 1986-03-28 1987-10-16 At & T & Philips Telecomm Adaptief filter voor het vormen van een echokompensatiesignaal in een zend-ontvangstelsel voor het in duplexvorm bedrijven van digitale communicatie over een enkel geleiderpaar.
SE453627B (sv) * 1986-06-17 1988-02-15 Ellemtel Utvecklings Ab Anordning for adaptiv ekoeliminering
NO875147L (no) * 1987-05-12 1988-11-14 Elektrisk Bureau As Fremgangsmaate for konvertering av signalnivaaer, samt anordning for utfoerelse av fremgangsmaaten.
GB8719307D0 (en) * 1987-08-14 1987-09-23 Gen Electric Co Plc Echo canceller
US5719856A (en) * 1995-04-07 1998-02-17 Motorola, Inc. Transmitter/receiver interface apparatus and method for a bi-directional transmission path
US5887032A (en) * 1996-09-03 1999-03-23 Amati Communications Corp. Method and apparatus for crosstalk cancellation
US6901070B2 (en) * 2000-12-04 2005-05-31 Gautam Nag Kavipurapu Dynamically programmable integrated switching device using an asymmetric 5T1C cell
US11862194B1 (en) 2022-12-01 2024-01-02 International Business Machines Corporation Adaptive data detection on a nonlinear channel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535473A (en) * 1966-10-31 1970-10-20 Bell Telephone Labor Inc Self-adjusting echo canceller
US3566031A (en) * 1968-12-23 1971-02-23 Bell Telephone Labor Inc Direct-current data set arranged for polar signaling and full duplex operation
US3696429A (en) * 1971-05-24 1972-10-03 Cutler Hammer Inc Signal cancellation system
US3821494A (en) * 1972-07-14 1974-06-28 Ibm Digital echo suppressor with direct table look up control by delta coded signals
US4144417A (en) * 1975-03-07 1979-03-13 Kokusai Denshin Denwa Kabushiki Kaisha Echo cancelling system
US4126770A (en) * 1975-11-07 1978-11-21 Kokusai Denshin Denwa Kabushiki Kaisha Echo canceller
US4087654A (en) * 1975-11-28 1978-05-02 Bell Telephone Laboratories, Incorporated Echo canceller for two-wire full duplex data transmission

Also Published As

Publication number Publication date
NO140648B (no) 1979-07-02
FI783206A (fi) 1979-04-25
NO773627L (no) 1979-04-25
GB2007946B (en) 1982-03-24
GB2007946A (en) 1979-05-23
SE441720C (sv) 1987-11-09
US4237463A (en) 1980-12-02
SE7810979L (sv) 1979-04-25
AR217116A1 (es) 1980-02-29
DK471078A (da) 1979-04-25
DK147564C (da) 1989-10-23
IN149319B (de) 1981-10-24
NL7810554A (nl) 1979-04-26
DK147564B (da) 1984-10-01
ES474858A1 (es) 1979-03-16
NL185968C (nl) 1990-08-16
NO140648C (no) 1983-03-29
NL185968B (nl) 1990-03-16
DE2846105A1 (de) 1979-04-26
SE441720B (sv) 1985-10-28
FI73552B (fi) 1987-06-30
GR65007B (en) 1980-06-12
BR7807005A (pt) 1979-05-08
FI73552C (fi) 1987-10-09
MY8300052A (en) 1983-12-31

Similar Documents

Publication Publication Date Title
DE2846105C2 (de) Schaltungsanordnung zur Echounterdrückung bei Duplexübertragung
DE69125806T2 (de) Adaptiver Filter geeignet zur schnellen Identifikation eines unbekannten Systems
DE68905246T2 (de) Adaptives, digitales filter mit einem nicht rekursiven teil und einem rekursiven teil.
DE2713478C2 (de)
DE69216321T2 (de) Jitterkompensationseinrichtung für einen Echokompensator
DE3422828A1 (de) Datenempfaenger fuer aufgezeichnete daten
DE2150878C3 (de) Rekursives digitales Filter
DE3405010A1 (de) Vorrichtung zur erzeugung eines verzoegerungsschaetzwertes fuer eine echoausloescheinrichtung
DE19757337C1 (de) Echokompensatoranordnung
EP0301282A1 (de) Signalübertragungsverfahren
DE1938804C3 (de) Numerische Frequenz-Empfangsvorrichtung
DE3587942T2 (de) Adaptive Erkennungseinrichtung.
DE69006634T2 (de) Verfahren und Vorrichtung zum Vermeiden falscher Echoelimination und/oder zum Vermeiden falscher Entzerrung in einem Telekommunikationssystem.
DE2718087A1 (de) Digitaldemodulator fuer linear amplitudenmodulierte datensignale
DE2256193A1 (de) Verfahren und schaltungsanordnungen zur signalentzerrung mit hoher einstellgeschwindigkeit
DE19639703C2 (de) Verfahren und Anordnung zur Echokompensation
DE2752451C2 (de) Anpassende Phasenauswertung für Phasentastmodulation
DE2920575C2 (de) Digital-Fernmeldesystem mit mindestens einem Vierdrahtleitungsabschnitt
EP0133298A1 (de) Verfahren und Schaltungsanordnung zur Kompensation von Echosignalen
DE2221276A1 (de) Verfahren zur Entzerrung elektrischer Signalfolgen und entsprechende Entzerrer
DE2944686A1 (de) Einrichtung mit einer gabelschaltung
DE1957637C3 (de) Echounterdrücker
DE3116863C2 (de) Schaltungsanordnung zur Digitalsignal-Echokompensation
EP0066006B1 (de) Übersprech- u./o. Echo-Kompensationsschaltung
DE2647305A1 (de) Verfahren und vorrichtung zur echokompensation

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8328 Change in the person/name/address of the agent

Free format text: KLUNKER, H., DIPL.-ING. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

8365 Fully valid after opposition proceedings