DE68922653T2 - Herstellungsverfahren von Metall-Halbleiter Feldeffekttransistoren. - Google Patents

Herstellungsverfahren von Metall-Halbleiter Feldeffekttransistoren.

Info

Publication number
DE68922653T2
DE68922653T2 DE68922653T DE68922653T DE68922653T2 DE 68922653 T2 DE68922653 T2 DE 68922653T2 DE 68922653 T DE68922653 T DE 68922653T DE 68922653 T DE68922653 T DE 68922653T DE 68922653 T2 DE68922653 T2 DE 68922653T2
Authority
DE
Germany
Prior art keywords
active layer
layer
channel
epitaxial layer
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68922653T
Other languages
English (en)
Other versions
DE68922653D1 (de
Inventor
Hiroshi C O Patent Div Iwasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE68922653D1 publication Critical patent/DE68922653D1/de
Application granted granted Critical
Publication of DE68922653T2 publication Critical patent/DE68922653T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Herstellungsverfahren von MESFETs (Metall-Halbleiter-Feldeffekttransistor) mit unterschiedlichen Schwellspannungen.
  • Ein GaAs-MESFET ist als ein typischer MESFET bereits durch den hierin genannten Erfinder in der japanischen Patentanmeldung Nr. 61-104693 vorgeschlagen worden, worin eine epitaktisch aktive Schicht durch Steuerung und Abscheidung einer kanalaktiven Schichtregion des GaAs-MESFET im Bereich einer atomaren Schicht bzw. mit atomarer Schichtdicke erhalten worden ist.
  • Ein MESFET, der die obige epitaktische, aktive Schicht nutzt, kann als ein MESFET mit einer gleichmäßigen Schwellspannung hergestellt werden. Jedoch wurde eine Anwendung eines solchen MESFET in einer integrierten Schaltung, in der MESFETs mit unterschiedlichen Schwellspannungen auf einem einzigen Substrat ausgebildet sind, in der japanischen Patentanmeldung Nr. 61-104693 nicht erwogen.
  • Das bekannte Dokument Patent Abstracts of Japan, Vol. 10, Nr. 376 (E-464) (2433), 13. Dezember 1986 & JP-A- 61 168 965, offenbart eine Halbleitervorrichtung einschließlich eines verbesserten Anreicherungstyp-FET und eines Verarmungstyp-FET auf dem gleichen Substrat durch Einfügung von Trennschichten mit jeweils einer unterschiedlichen Dicke zwischen den Gateelektroden und einer Kanalschicht. Bei dieser bekannten Halbleitervorrichtung wird ein Ätzschritt vollzogen, um die Trennschichten in ihrer Dicke voneinander zu differenzieren.
  • Darüber hinaus beschreibt das bekannte Dokument Patent Abstracts of Japan, Vol. 10, Nr. 279 (E-439) (2335) 20. September 1986 & JP-A-61 099 379 eine FET-Vorrichtung, worin eine p&spplus;-Halbleiterschicht auf einem Teil einer Halbleiterschicht mit einer großen Breite des verbotenen Bandes abgeschieden wird, um den Verlust von Löchern aus einer p-Kanalschicht zu verhindern.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren von MESFETs, die verschiedene Schwellspannungen haben und auf einem einzigen Substrat gebildet werden können, zur Verfügung zu stellen.
  • Um diese Aufgabe zu lösen, stellt die vorliegende Erfindung ein Verfahren, wie in dem Anspruch spezifiziert, bereit.
  • Diese Erfindung kann durch die folgende detaillierte Beschreibung besser verstanden werden, wenn sie in Verbindung mit den begleitenden Zeichnungen gebracht wird, in denen:
  • Fig. 1(A) bis 1(F) Schnittansichten sind, die Herstellungsschritte von MESFETs gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
  • Fig. 2 und Fig. 3(A) bis 3(F) Schnittansichten sind, die Herstellungsschritte von MESFETs zeigen;
  • Fig. 4 ein Schaltkreisdiagramm einer Basislogikschaltung ist; und
  • Fig. 5(A) bis 5(E) Schnittansichten sind, die Herstellungsschritte von MESFETs zeigen.
  • Ein GaAs-MESFET gemäß einer Ausführungsform der vorliegenden Erfindung wird hiernach mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Da eine kanalaktive Schicht eines GaAs-MESFET eine kleine Dicke von 100 nm oder weniger hat, beeinflußt eine Änderung der Schichtdicke eine Schwellspannung Vth direkt. Da ein dynamischer Bereich (eine Spannungsdifferenz zwischen hohen und niedrigen Pegeln, d.h., eine logische Amplitude) in einer digitalen Schaltung von GaAs-MESFETs klein ist, ist eine Variation der Schwellspannung Vth zwischen den Elementen erforderlich, um in einen sehr schmalen Toleranzbereich von ± (50 bis 100) mV zu fallen. Um dieser Anforderung mit hoher Steuerbarkeit hinreichend zu genügen, ist es hauptsächlich sehr wichtig, daß die Verteilung der Verunreinigungskonzentration in der kanalaktiven Schicht und ihre Dicke immer gleichmäßig sind. Eine neue Kristallwachstechnik, basierend auf der Molekularstrahlepitaxie (bezeichnet als MBE), auf der metallorganischen Molekularstrahlepitaxie (bezeichnet als MO-MBE) oder auf der metallorganisch chemischen Dampfabscheidung (bezeichnet als MO-CVD) wird oft als eine Technik bezeichnet, worin atomare oder molekulare Schichten einzeln und übereinander geschichtet werden. Bei einer Kristallwachstechnik zur Steuerung einer Filmdicke im atomaren Bereich wird in der vorliegenden Erfindung die obige Methode angewandt. Diese Technik kann die Filmdicke in Einheiten von mehreren Atomschichten oder weniger steuern und die Dicke durch Wachstumsratenmessung oder ähnlichem bestätigen.
  • Zunächst wird eine n-Typ-GaAs-Epitaxieschicht 2 mit einer Dicke von 100 nm oder weniger auf einem halbisolierendem GaAs-Substrat 1 mit einem spezifischen Widerstand von 10&sup7; (Ω cm) oder mehr unter Verwendung eines Kristallwachstumgeräts auf der Basis der MBE, MO-MBE oder MO-CVD mit einer Technik, mit der atomare Schichten einzeln übereinander geschichtet werden, gebildet. Eine Donatorkonzentration wird gemäß der Dicke der n- Typ-GaAs-Epitaxieschicht 2 und eines Zielwerts der Schwellspannung Vth bestimmt. Jedoch wird die Donatorkonzentration allgemein innerhalb des Bereichs von 10¹&sup5; bis 10¹&sup8; Atome/cm² (Fig. 1(A)) gesetzt.
  • Dann wird eine Epitaxieschicht 5 mit einer atomaren Schichtdicke nur auf einem vorbestimmten Teil der n- Typ-GaAs-Epitaxieschicht 2 unter Verwendung des oben genannten Kristallwachstumsgeräts und der Kristallwachstumstechnik abgeschieden. Beispielsweise kann, wie in Fig. 1(B) gezeigt, ein selektives, epitaktisches Schichtwachstumsverfahren verwendet werden, um einen Isolierfilm 3 aus SiO&sub2;, SiN, SiON oder ähnlichem auf der Epitaxieschicht 2 abzuscheiden, wobei eine Öffnung 4 auf einem vorbestimmten Teil gebildet wird, und um die Epitaxieschicht 5 in der Öffnung 4 selektiv abzuscheiden. Danach wird der Isolierfilm 3 vollständig entfernt. Da die Dicke der abgeschiedenen Epitaxieschicht erhöht ist, wird eine kanalaktive Schicht mit einer ins Negative versetzten Schwellspannung Vth gebildet.
  • Im Falle eines GaAs-IC ist der Isolationsschritt der MESFETs notwendig. Dazu kann, wie in Fig. 1(C) gezeigt, der Ätzschritt des GaAs-Substrats von etwa 0,2 bis 0,5 um Tiefe durchgeführt werden, und ein Isolationsgraben 6 wird gebildet. Wenn notwendig, kann ein Isolationsmaterial 7 in den Isolationsgraben 6 eingebracht werden.
  • Danach wird ein hitzebeständiges Metall oder ein hitzebeständiges Metallgebinde 8, wie etwa Wolframsilizid (WSi) oder Wolframnitrid (WN), als Gateelektrode durch Sputtern, CVD oder ähnlichem abgeschieden (Fig. 1(D)).
  • Ein Isolierfilm 9, wie etwa ein Siliziumnitridfilm oder ein Siliziumoxidfilm wird zum Beispiel durch Plasma-CVD oder CVD abgeschieden, und eine Gateelektrode wird durch RIE (reaktives Ionenätzen) gebildet (Fig. 1(E)). Si-Ionen werden in das Substrat 1 implantiert, um selbstregulierte n&spplus;-Typ-Schichten 10 als zukünftige Source- und Drain-Regionen unter Benutzung der Gateelektrode 8 als Maske zu bilden. Danach wird Ausglühen bzw. Tempern mit Abdeckung mit Hilfe eines Phosphorsilikatglases (PSG) oder ähnlichem oder Ausglühen ohne Verschluß in einer Arsenatmosphäre durchgeführt, um die n&spplus;-Typ-Schichten 10 zu aktivieren (Fig. 1(F)).
  • Danach wird ein ohm'sches Au-Ge-Metall, das einen ohm'schen Kontakt mit den n&spplus;-Schichten 10, die als Source und Drain dienen, erreicht, durch ein bekanntes Verfahren abgeschieden, um Source- und Drainelektroden zu bilden. Dann wird eine Verdrahtungsoperation durchgeführt und somit wird eine integrierte Schaltungsvorrichtung aus GaAs-MESFETs hergestellt.
  • Fig. 2 zeigt ein Herstellungsverfahren von MESFETs, das durch die vorliegende Erfindung nicht gedeckt wird.
  • In Fig. 2 wird als ein Herstellungsverfahren von MESFETs mit verschiedenen Schwellspannungen Vth ein Isolierfilm 11 als SiO&sub2;, SiN, SiON oder ähnlichem auf einer n-Typ-Epitaxieschicht 2 abgeschieden. Eine Öffnung 12 wird in einem vorbestimmten Teil gebildet, um einen geätzten Teil 13 in der Epitaxieschicht 2 auszubilden, womit die Schwellspannung Vth gesteuert wird. Eine kanalaktive Schicht mit einer ins Positive versetzten Schwellspannung Vth wird gebildet.
  • Die folgenden Schritte sind die gleichen wie jene in der obigen Ausführungsform, und eine integrierte Schaltungsvorrichtung aus GaAs-MESFETs wird somit hergestellt.
  • Eine ausgezeichnete Steuerbarkeit der Schwellspannung, die nicht bei Kanalschichtbildung durch konventionelle Ionenimplantation erhalten werden kann, kann erreicht werden. Ein MESFET mit einer epitaktisch aktiven Schicht hat eine ausgezeichnete Steuerbarkeit der Verunreinigungen oder des Kristallzustandes in der kanalaktiven Schicht. Deshalb kann die hohe Steuerbarkeit der Schwellspannung als ein Merkmal des MESFET erreicht werden. Gleichzeitig ist die Einheitlichkeit der Schwellspannung in einem Substrat hinreichend sichergestellt. Dies ist eine notwendige Bedingung, um eine größere integrierte Schaltung mit einer hohen Produktionsausbeüte und ausgezeichneter Reproduzierbarkeit zu verwirklichen.
  • Die folgenden integrierten GaAs-Schaltungsvorrichtungen können einfach realisiert werden. Um beispielsweise einen Hochleistungs-MESFET mit einem hohen Übergangsleitwert für einen Ausgabepuffer zur Verfügung zu stellen, kann ein MESFET mit geänderter Schwellspannung benutzt werden. Oder um eine hohe Integration und einen niedrigen Leistungsverbrauch zu realisieren, kann eine darauf montierte, integrierte GaAs-Schaltvorrichtung mit einer Basislogik, die E-(enhancement/Anreicherung)Typ- und D- (depletion/Verarmung)Typ-MESFETs enthält, beispielsweise DCFL (Direct Coupled FET Logic/direkt gekoppelte FET-Logik), einfach hergestellt werden.
  • Ein Herstellungsverfahren von MESFETs, das von der vorliegenden Erfindung nicht gedeckt wird, wird unten mit Bezug auf die Fig. 3(A) bis 3(F) beschrieben. Bei diesem Verfahren wird eine Technik zur Bildung einer kanalaktiven Schicht durch eine Kristallwachstumsmethode, wie etwa die MBE, MO-MBE oder MO-CVD zur Steuerung des Kristallwachstums im Bereich atomarer Schichten, in der gleichen Weise wie das obige Verfahren als eine Basistechnik verwendet. Zusätzlich werden Ionen in die kanalaktive Schicht implantiert, um eine andere kanalaktive Schicht mit einer gleichmäßigen Verunreinigungskonzentration und einer gleichmäßigen Filmdicke zu bilden.
  • Die Fig. 3(A) bis 3(F) sind Schnittansichten von Elementen, die Herstellungsschritte von GaAs-MESFETs zeigen. Zunächst wird eine n-Typ-GaAs-Epitaxieschicht 22 mit einer Dicke von 100 nm (1000 Å) oder weniger auf einem halbisolierendem GaAs-Substrat 21 mit einem spezifischen Widerstand von 10&sup7; (Ω cm) oder mehr mit Hilfe eines Kristallwachstumsgeräts auf der Basis der MBE, MO-MBE oder MO-CVD durch eine Technik zur Abscheidung einzelner Atomschichten gebildet. Die Donatorkonzentration wird gemäß der Dicke der n-Typ-GaAs-Epitaxieschicht 22 und des Zielwerts der Schwellspannung Vth bestimmt und allgemein innerhalb des Bereichs von 10¹&sup5; bis 10¹&sup8; Atom/cm² eingestellt (Fig. 3(A)).
  • Daraufhin werden Ionen nur in die n-Typ-GaAs-Epitaxieschicht 22 oder sowohl in die n-Typ-GaAs-Epitaxieschicht 22 als auch in das GaAs-Substrat 21 implantiert, um eine ionenimplantierte Schicht 23 zu bilden (Fig. 3(B)). Zu diesem Zeitpunkt, wenn die Si-Ionen implantiert sind, ist die Verunreinigungskonzentration erhöht, und die Schwellspannung Vth wird auf einen niedrigeren Pegel gesetzt (auf die negative Seite versetzt) . Andererseits werden Zn- oder B-Ionen implantiert, eine n-Typ-Verunreinigungskompensation durchgeführt, und die Konzentration erniedrigt. Deshalb wird die Schwellspannung Vth auf ein flaches bzw. niedriges Niveau eingestellt. Beispielsweise wird, wenn eine DCFL gebildet wird, die eine Basislogik aus GaAs ist, ein leicht dotierter E-MESFET mit niedriger Schwellenspannung, der schwierig herzustellen ist, durch die n-Typ- GaAs-Epitaxieschicht mit atomarer Schichtdicke gesteuert. Dann werden Si-Ionen in einen D-MESFET implantiert, die Konzentration der kanalaktiven Schicht teilweise erhöht, und die Schwellspannung Vth kann auf einen niedrigen Pegel gesetzt werden (Fig. 3(B)). Wenn notwendig, wird ein Ausglühen bzw. Tempern ohne Abdekkung in einer Arsenatmosphäre durchgeführt, um die ionenimplantierte Schicht zu aktivieren.
  • Wenn ein GaAs-IC hergestellt wird, wird der Schritt zur Isolation der MESFETs benötigt. Deshalb ist der Schritt, ein GaAs-Substrat etwa 0,2 bis 0,5 um tief zu ätzen, vorgesehen, und ein Isolationsgraben 24 kann gebildet werden, wie in Fig. 3(C) gezeigt. Wenn notwendig, kann ein Isolationsmaterial 25 in den Isolationsgraben 24 eingebracht werden.
  • Dann wird ein hitzebeständiges Metallgebinde 26, wie etwa Wolframsilizid (WSi) oder Wolframnitrid (WN) durch Sputtern, CVD oder ähnliches als eine Gateelektrode abgeschieden (Fig. 3(D)).
  • Ein Isolationsfilm 27, wie etwa ein Siliziumnitridfilm oder ein Siliziumoxidfilm wird beispielsweise durch Plasma-CVD oder CVD abgeschieden, und Gateelektroden werden durch RIE gebildet (Fig. 3(E)). Si-Ionen werden in das Substrat 1 implantiert, um selbstregulierte n&spplus;- Typ-Schichten 28 als zukünftige Source- und Drainregionen mit Hilfe der Gateelektroden 26 als Masken zu bilden. Dann wird ein Ausglühen bzw. Tempern mit Abdeckung bzw. Verkapselung mit Hilfe von PSG oder ähnlichem oder ein Ausglühen bzw. Tempern ohne Abdeckung in einer Arsenatmosphäre durchgeführt, um die n&spplus;-Typ-Schichten 28 zu aktivieren (Fig. 3(F)).
  • Danach wird ein ohm'sches Au-Ge-Metall, das einen ohm'schen Kontakt mit den n&spplus;-Typ-Schichten 28 erzielt, welche als Source und Drain dienen, durch ein bekanntes Verfahren abgeschieden, um die Source- und Drainelektroden zu bilden. Dann wird ein Verdrahtungsprozeß durchgeführt, und schließlich wird eine integrierte Schaltungsvorrichtung aus GaAs-MESFETs hergestellt. Diese beiden Typen von GaAs-MESFETs ergeben eine DCFL- Schaltung, gezeigt in Fig. 4. Die Bezugszahl 29 kennzeichnet einen D-MESFET; und 30 einen E-MESFET.
  • Die Fig. 5(A) bis 5(E) zeigen ein Herstellungsverfahren von MESFETs, das nicht durch die vorliegende Erfindung gedeckt ist. Eine n-Typ-GaAs-Epitaxieschicht 32 wird auf einem halbisolierendem GaAS-Substrat 31 gebildet, und ein Element-Isolationsgraben 33 wird ausgebildet. Diese Schritte sind die gleichen wie jene in den obigen Verfahren.
  • Dann wird ein erster Metallfilm 34 mit einer Dicke von 100 nm (1000 Å) oder weniger kontinuierlich auf der gesamten Oberfläche der Epitaxieschicht 32 mit Hilfe eines Kristallwachstumsgeräts abgeschieden. Ein hitzebeständiges Metallgebinde, wie etwa Wolframsilizid (WSix) oder Wolframnitrid (WNx), wird als der Metallfilm benutzt. Ein Teil des ersten Metallfilms 34 dient im nachfolgenden Prozeß als eine Schottky-Gateelektrode. Ionen werden durch den Metallfilm 34 implantiert, um eine andere kanalaktive Schichtregion 35 zu bilden (Fig. 5(A)).
  • Im MESFET tritt eine Signalantwortsverzögerung proportional zu einem Produkt des Schichtwiderstands einer Gateelektrode mit einer Gateelektrodenkapazität auf. Beispielsweise ist der spezifische Widerstand von WSix oder WNx eines Gateelektrodenmaterials 100 bis 200 uΩ cm. Wenn eine Operation mit höherer Geschwindigkeit erforderlich ist, ist die oben erwähnte Verzögerung nicht vernachlässigbar. Besonders wenn die Gatebreite erhöht wird, um einen großen Strombetrag zu erhalten, werden eine Verzögerung und die Gateelektrodenkapazität erhöht, und eine Operationsgeschwindigkeit wird reduziert. Dann wird ein zweiter Metallfilm 36 mit einer Dicke von 100 nm (1000 Å) oder mehr auf dem ersten Metallfilm 34 gebildet, und darauf wird ein Isolationsfilm 37 gebildet. Als Isolationsfilm 37 kann beispielsweise ein Siliziumnitridfilm, gebildet durch Plasma-CVD, oder ein Siliziumoxidfilm, gebildet durch CVD, benutzt werden. Ein hitzebeständiges Metall, wie etwa W, Mo oder Ti wird für den zweiten Metallfilm 36 benutzt. Wenn die nächste Gateelektrode durch RIE gebildet wird, ist die Selektivität zwischen den ersten und zweiten Metallfilmen 34 und 36 vorzugsweise hoch (Fig. 5(B)).
  • Zunächst wird der isolationsfilm 37 auf der Gateelektrode belassen wie er ist, und der Isolationsfilm wird auf dem Teil ohne der Gateelektrode durch RIE abgeätzt. Nachdem ein Abdecklack entfernt ist, wird ein RIE-Gas gewechselt, und die Gateelektrode wird durch den zweiten Metallfilm 36 mit Hilfe des Isolationsfilms 37 als eine Maske gebildet. Wie in Fig. 5(C) gezeigt, werden Ionen in hochdotierte künftige Source- und Drain- Bildungsregionen 38 mit Hilfe eines Vielschichtfilms, der aus dem zweiten Metallfilm 36 und dem Isolationsfilm 37 als eine Maske besteht, implantiert. Dann werden hochdotierte n&spplus;-Typ-Schichten 38 als zukünftige Source und Drain mit der Gateelektrode selbst ausgerichtet. Das erlaubt eine Erhöhung des Übergangsleitwerts gm und eine Hochgeschwindigkeitsoperation kann weiter effektiv realisiert werden.
  • Nachdem der Isolationsfilm 37 auf der Gateelektrode 36 entfernt ist, wird, um die kanalaktive Schicht oder künftige Source- und Drain-n&spplus;-Typ-Schichten 38 durch Ionenimplantation zu aktiyieren, z.B. ein Siliziumdioxidfilm, der Phosphor zur Vermeidung der Entfernung von As-Ionen enthält, ein Siliziumdioxidfilm, der Arsen enthält, ein Siliziumdioxidfilm, der sowohl Phosphor als auch Arsen enthält, oder ein Siliziumnitridfilm, der weder Phosphor noch Arsen enthält, auf dem Metallfilm als ein Schutzfilm 39 abgeschieden, und Tempern, d.h. sogenanntes Tempern unter Verschluß wird durchgeführt (Fig. 5(D)).
  • Beim obengenannten Aktivierungstemperungsprozeß beim Herstellungsverfahren wird nicht der Temperungsprozeß ohne Abdeckung unter Verwendung eines gefährlichen Arsengases verwendet, sondern ein Temperungsprozeß mit Abdeckung bzw. Verkapselung mit Hilfe eines Metallfilms als ein Schutzfilm wird verwendet.
  • Dann wird der Schutzfilm, wie etwa der Siliziumdioxidfilm oder Siliziumnitridfilm, der als Verkapselung benutzt wurde, entfernt. Darüber hinaus werden Gateelektroden durch den ersten Metallfilm 34 mit Hilfe des zweiten Metallfilms 36 als Maske durch RIE gebildet (Fig. 5(E)).
  • Die folgenden Schritte sind die gleichen wie jene in den obigen Verfahren, und GaAs-MESFETs werden gebildet.
  • Wie oben beschrieben hat die Schwellspannung Vth des MESFETs, gebildet in der epitaktisch aktiven Schicht, selbstverständlich eine hohe Steuerbarkeit. Wenn Ionen in die aktive Epitaxieschicht implantiert werden, wird die Steuerbarkeit der Schwellspannung Vth des MESFETs besser, verglichen mit dem üblichen Fall, bei dem nur Ionenimplantation durchgeführt ist. Diese hohe Steuerbarkeit der Schwellspannungen Vth ermöglicht die Herstellung verschiedener GaAs-Basislogikschaltungen. Ein Hochleistungs-MESFET für einen Ausgabepuffer mit einem großen gm (Übergangsleitwert) und einer negativen Schwellenspannung (weit in die negative Richtung versetzt) kann einfach hergestellt werden. Andererseits kann eine Basislogikschaltung, wie etwa eine DCFL (direkt gekoppelte FET-Logik) einschließlich sowohl eines D-MESFET als auch eines E-MESFET zur Realisierung einer hohen Integration und eines niedrigen Leistungsverbrauchs, einfach realisiert werden, so daß eine ausgezeichnete Herstellungstechnik für ein LSI, bestehend aus GaAs-MESFETs, zur Verfügung steht.
  • Beispielsweise können in der vorliegenden Erfindung zwei oder mehr kanalaktive Schichten mit verschiedenen Konzentrationen auf einem einzigen Halbleitersubstrat ausgebildet werden.
  • Wie oben beschrieben wurde, kann gemäß der vorliegenden Erfindung die Steuerbarkeit einer Schwellspannung, die bei der konventionellen Kanalschichtbildung nur durch Ionenimplantation nicht erhalten werden kann, erreicht werden. Ein MESFET mit einer aktiven Epitaxieschicht hat eine ausgezeichnete Steuerbarkeit eines Verunreinigungs- und Kristallzustandes in der kanalaktiven Schicht. Deshalb wird eine Halbleitervorrichtung, in der neben der guten Steuerbarkeit der Schwellspannung als das Merkmal eines MESFET die Gleichförmigkeit in einem Substrat hinreichend sichergestellt ist, und ein Verfahren zur Herstellung derselben zur Verfügung gestellt.

Claims (1)

  1. Verfahren zur Herstellung von MESFETs mit verschiedenen Schwellspannungen, das die Schritte enthält:
    Bilden einer ersten Epitaxieschicht (2) eines ersten Leitfähigkeitstyps auf einem halbisolierenden Substrat (1) durch eine Kristallwachstumstechnik, die in der Lage ist, eine Filmdicke im atomaren Bereich zu steuern, wobei die erste Epitaxieschicht mindestens eine erste kanalaktive Schicht bildet,
    selektives Abscheiden einer zweiten Epitaxieschicht (5) des ersten Leitfähigkeitstyps auf einem Teil der ersten Epitaxieschicht (2) durch eine Kristallwachstumstechnik, die in der Lage ist, eine Filmdicke im atomaren Bereich zu steuern, wobei die zweite Epitaxieschicht zusammen mit dem Teil mindestens eine zweite kanalaktive Schicht bildet, die seitlich von der ersten kanalaktiven Schicht getrennt ist und eine größere Dicke als diese hat,
    Bilden eines Elementisolationsgrabens (6) zwischen der ersten kanalaktiven Schicht und der zweiten kanalaktiven Schicht;
    selektives Bilden einer Gateelektrode (8) auf jeweils der ersten kanalaktiven Schicht und der zweiten kanalaktiven Schicht; und
    Durchführen von Ionenimplantation mit Hilfe jeder der Gateelektroden (8) als eine Maske, im Source-/Drainregionen (10) zu bilden.
DE68922653T 1988-03-17 1989-03-16 Herstellungsverfahren von Metall-Halbleiter Feldeffekttransistoren. Expired - Fee Related DE68922653T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63064041A JPH01236657A (ja) 1988-03-17 1988-03-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE68922653D1 DE68922653D1 (de) 1995-06-22
DE68922653T2 true DE68922653T2 (de) 1995-09-28

Family

ID=13246632

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68922653T Expired - Fee Related DE68922653T2 (de) 1988-03-17 1989-03-16 Herstellungsverfahren von Metall-Halbleiter Feldeffekttransistoren.

Country Status (4)

Country Link
EP (1) EP0338251B1 (de)
JP (1) JPH01236657A (de)
KR (1) KR930000603B1 (de)
DE (1) DE68922653T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105473B2 (ja) * 1988-06-30 1995-11-13 株式会社東芝 Ｍｅｓ ｆｅｔの製造方法
JP2647200B2 (ja) * 1989-06-29 1997-08-27 シャープ株式会社 化合物半導体増幅装置
US5100831A (en) * 1990-02-16 1992-03-31 Sumitomo Electric Industries, Ltd. Method for fabricating semiconductor device
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887879A (ja) * 1981-11-20 1983-05-25 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
JPS5897874A (ja) * 1981-12-07 1983-06-10 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタの製造方法
JPS5918679A (ja) * 1982-07-22 1984-01-31 Fujitsu Ltd 半導体装置
DE3381683D1 (de) * 1982-11-29 1990-07-26 Fujitsu Ltd Feldeffekttransistor und verfahren zu seiner herstellung.
JPS59191386A (ja) * 1983-04-14 1984-10-30 Nec Corp 半導体装置とその製造方法
CA1201538A (en) * 1983-07-25 1986-03-04 Ajit G. Rode Method of manufacturing field effect transistors
JPS62262466A (ja) * 1986-05-09 1987-11-14 Toshiba Corp Ｍｅｓ　ｆｅｔの製造方法

Also Published As

Publication number Publication date
JPH01236657A (ja) 1989-09-21
EP0338251A1 (de) 1989-10-25
KR930000603B1 (ko) 1993-01-25
KR890015360A (ko) 1989-10-30
DE68922653D1 (de) 1995-06-22
EP0338251B1 (de) 1995-05-17

Similar Documents

Publication Publication Date Title
DE3881922T2 (de) Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
DE3789894T2 (de) MOS-Feldeffekttransistor und dessen Herstellungsmethode.
DE68924132T2 (de) Halbleiterbauteil und Verfahren zur dessen Herstellung.
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE3856545T2 (de) Halbleiterbauelement mit isoliertem Gatter
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE10024510B4 (de) Halbleiter-Bauteil und Verfahren zum Herstellen desselben
DE69324630T2 (de) Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4340405A1 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE3811821A1 (de) Halbleiterbauelement
DE19611959C2 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE19525069C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE3884896T2 (de) Verbindungshalbleiter-MESFET.
DE3784761T2 (de) Verfahren zur herstellung eines mesfets.
DE69531228T2 (de) Verfahren zur Herstellung eines MESFETS mit einer T-förmigen Gate-Elektrode und dadurch hergestelltes Bauelement
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE112017000170T5 (de) Halbleitereinheit mit einem Gate-Stapel mit abstimmbarer Austrittsarbeit
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE69127037T2 (de) Kupfer-Germanium Verbindungen, die bei Niedrigtemperatur hergestellt werden können
DE112016004645T5 (de) Feldeffekttransistor-Stapel mit abstimmbarer Austrittsarbeit
DE68922653T2 (de) Herstellungsverfahren von Metall-Halbleiter Feldeffekttransistoren.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee