DE68920949T2 - Schaltungsanordnung zum Nullpunktabgleich eines Operationsverstärkers. - Google Patents

Description

• Die vorliegende Erfindung betrifft Operationsverstärker im allgemeinen und im besonderen eine Schaltungsanordnung, welche die Offsetspannungen beseitigt, die bei derartigen Operationsverstärkern auftreten.
• Operationsverstärker können für viele verschiedene Einsatzzwecke verwendet werden, beispielsweise für solche, bei denen eine hohe Verstärkung gefordert wird. Ein konventioneller Operationsverstärker mit hoher Verstärkung besteht aus inindestens einer Eingangs- und einer Ausgangsstufe. Ein an die Eingangsstufe angelegtes Signal wird verstärkt und über die Ausgangsstufe ausgegeben.
• Ein wesentlicher Nachteil, der allen Operationsverstärkern anhaftet, ist die Offsetspannung. Dieser Offset tritt selbst bei nicht vorhandenein Eingangssignal auf. Wie in dem Artikel mit dem Titel "MOS Operational Amplifier Design" IEEE Journal on Solid State Circuits, Bd. SC-17, Seiten 969 bis 982, Dezember 1982 von Paul R. Gray et al., der einen einführenden Überblick gibt, dargelegt wird, besteht die Offsetspannung eines Operationsverstärker aus zwei Bestandteilen, dem zufälligen und dem systematischen Offset. Zufällige Offsetanteile resultieren aus Nichtübereinstimmungen aufgrund von Prozeßveränderungen bei Paaren von Schaltungselementen, von denen an sich angenoiwnen wird, daß sie identisch sind. In MOSFET-Operationsverstärkern ist der zufällige Offset hauptsächlich auf die Nichtübereinstimmung der Schwellenspannungen zurückzuführ en. Die Schwellenspannungs-Nichtübereinstimmung ist von der Prozeßreinheit und Einförmigkeit abhängig.
• Genauso sind Kapazitäts-Nichtübereinstimmungen zwischen als identisch angenommenen Silicium-Gate-MOS-Kondensatoren eine Funktion von Prozeßvariationen. Der systematische Offset wird durch Nichtübereinstimmungen zwischen hintereinandergeschalteten Stufen eines Operationsverstärkers hervorgerufen und tritt auch bei perfekter Übereinstimmung der Elemente auf.
• Das Dokument GB A-2 100 540 offenbart einen Referenzspannungsgenerator, der einen Differenzverstärker mit einer negativen Rückkopplungsschleife umfaßt und der einen Eingangsoffset besitzt, der die Ausgangsspannung bestimmt. Das Ausgangssignal des Verstärkers wird auf den invertierenden Eingang entweder direkt oder über einen Spannungsteiler zurückgeführt, und ein Referenzspannungspotential ist mit dem nichtinvertierenden Eingang verbunden. Die Ausgangsspannung wird (relativ zum Referenzspannungspotential) durch die Differenz der Schwellenspannungen der Eingangstransistoren bestimmt, wobei diese Differenz im wesentlichen von Temperaturänderungen unabhängig ist. Der Rückkopplungszweig kann ein Regelverstärkerelement enthalten, das eine Steuer-Elektrode besitzt, welche an den Ausgang des Operationsverstärkers angeschlossen ist, eine erste Ausgangs-Elektrode, welche an einen Versorgungsspannungsanschluß angeschlossen ist und eine zweite Ausgangs-Elektrode, welche an den invertierenden Eingang des Operationsverstärkers angeschlossen ist. Die zweite Ausgangs-Elektrode des Regelverstärkerelementes kann über einen Spannungsteiler, welcher mit der Ausgangs-Elektrode des Regelverstärkerelementes verbunden ist, an den invertierenden Eingang des Operationsverstärkers angeschlossen werden. Für einen genauen Verstärker ist es jedoch erforderlich, alle Offsetspannungen zu beseitigen.
• Dem Stand der Technik entsprechend werden verschiedene Verfahren zur Beseitigung der Operationsverstärker-Offsetspannungen beschrieben. Einige dieser Verfahren werden in den folgenden Artikeln dargelegt: H. Schmidt, "Electronic Analog/Digital Conversions", New York, Van Nostrand-Reinhold, 1970, R. Poujors, B. Boylac, D. Barbier und J. M. Ittel, "Low Level MOS Transistor Amplifier Using Storage Techniques", ISSCC Dig. Tech. Papers, Februar 1975 und U.S.-Patent 4 493 693. Hauptsählich verwenden diese Verfahren Schaltungen mit geschalteten Kondensatoren.
• Gewöhnlich wird die Offsetspannung während eines Taktzyklus gespeichert und während des anderen Taktzyklus subtrahiert. Wenn dieses Verfahren auch für den beabsichtigten Zweck gut arbeitet, so besteht sein Hauptnachteil darin, daß es Takte und Abtasttechniken erfordert, um den Offset zu beseitigen. Als ein Ergebnis dessen gestattet es die Methode der Schaltkondensatoren nicht, Signale zu verstärken, die die Frequenzgrenze dieses Verfahrens erreichen. Zusätzlich ist das Verfahren mit den geschalteten Kondensatoren ein Abtastverfahren und erlaubt keine kontinuierliche Verstärkung. Desweiteren benötigen die Schaltungen mit geschalteten Kondensatoren große Flächen und die Taktsignale können Rauschen in das Signal übertragen.
• Wie aus der obigen Beschreibung ersichtlich wird, sind diese Verfahren dynamische Verfahren. Dynamische Verfahren können für einige Anwendungen zu kostspielig und unerwünscht sein. Folglich besteht ein Bedarf nach einem statischen Verfahren zur Beseitigung der Offsetspannungen in CMOS-Operationsverstärkern.
• In dem U.S.-Patent 4 462 002 werden Abgleichschaltungen für Präzisionsverstärker offenbart. In dieser Erfindung treten Unterschiede in den Potential en auf, die über den Drain-Elektroden von sourcegekoppelten FET-Transistoren, welche in einer Differenzverstärkerschaltung angeordnet sind, abfallen und dazu tendieren, Eingangsoffsetspannungen zu erzeugen. Die Drain-Elektroden der Transistoren sind an einen Stromspiegel angeschlossen, der als Last dient, um symmetrische Signale auf einen unsymmetrischen Ausgang zu übertragen, welche nachfolgend an einen Verstärker in Sourceschaltung angelegt werden, wobei der Eingangsoffset durch Differenzeinstellung der Drainströme des Sourceschaltungsverstärkers gegenüber den Sourcesträmen der Differenzstufe zu Null gemacht werden kann.
• Ein anderes Verfahren, welches zum Beseitigen der Offsetspannungen verwendet wird, sind sogenannte "common centroid geometries" (Geometrien mit gemeinsamem Flächenschwerpunkt). Dieses Verfahren ist besonders für die Abstimmung von Silicium-Gate-MOS-Kondensatoren geeignet und wird von Paul R. Gray und James L. McCreary in "ALL-MOS Charge Redistribution Analog-to-Digital Conversion Techniques - Part 1", IEEE Solid State Circuits, Bd. SC-10, Seiten 371 bis 379, Dezember 1975 beschrieben. Andere veröffentlichte Daten (siehe O. H. Shade, Jr., "BIMOS Micropower Integrated Circuits" IEEE Solid State Circuits, Bd. SC-13, Seiten 791 bis 7998, Dezember 1978 and O. H. Shade, Jr. und E. J. Kramner, "A Low-Voltage BIMOS Op Amp", IEEE Solid State Circuits, Bd. SC-16, Seiten 661 bis 668, Dezember 1981) scheinen jedoch zu zeigen, daß Transistoren mit gemeinsamen Flächenschwerpunkt und großen Flächen auch in der Lage sind, die Verteilungen von Transistor-Nichtübereinstimmungen zu verbessern. Die großen Geomeffirien beseitigen wirksam die Prozeßvariationseffekte zweiter Ordnung. Daher können Prozeßvariationen innerhalb einer physikalisch nahen Umgebung als Gradienten erster Ordnung betrachtet werden.
• Wenn auch die Geometrien mit gemeinsamem Flächenschwerpunkt bei Kondensatoren mit zwei Anschlüssen gut funktionieren, kann deren Verwendung zusammen mit Transistoren mit drei Anschlüssen komplizierte physikalische Entwürfe erforderlich machen. Große Geometrien mit gemeinsamem Flächenschwerpunkt verbrauchen große Flächen. Zusätzlich kompensiert des Verfahren der Geometrien mit gemeinsamem Flächenschwerpunkt nicht den systematischen Offset. Schließlich bedeuten dem Stand der Technik entsprechende Techniken für die Kompensation des systematischen Offset eine Leistungseinbuße bezüglich geringen Rauschens und besten Frequenzganges bei kapazitiver Belastung.
• Anstatt die Offsetspannungen der Operationsverstärker zu beseitigen, ist es möglich, eine gewünschte Offsetspannung am Eingang einer Schaltung zu erzeugen. Die in der Europäischen Patentanmeldung EP A-289-181, veröffentlicht am 2. November 1988, offenbarte Erfindung betrifft eine integrierte Scheltungstechnik zum Erzeugen einer gewünschte Offsetspannung am Eingang einer Schaltung, wobei eine Differenzschaltung mit steuerbarem Offset eingesetzt wird. Die implementierte Schaltung ermöglicht es, die Offsetspannung von allen Einflußfaktoren außer von der Referenzspannung unabhängig zu machen.
• Es ist eine allgemeine Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung entsprechend der Definition der speziellen Ansprüche bereitzustellen, welche die Offsetspannungen in Operationsverstärkern kompensiert. Die Schaltungsanordnung enthält einen Operationsverstärker, der auf virtuelle Masse vorgespannt ist und einen Leiter für eine negative Rückkopplung. Der Operationsverstärker enthält eine Eingangsstufe, die ein Paar in Differenzschaltung angeordnete FET-Elemente besitzt, wobei die Substrat-Elektrode von einem der Elemente mit dem Leiter verbunden ist, sowie eine gewollte Offsetspannung (Vosi), die innerhalb der Eingangsstufe angeordnet ist und einen größeren Wert aufweist, als die normale Offsetspannung. Die Polarität der gewollten Offsetspannung ist der Polarität des Operationsverstärkers entgegengesetzt. Die Schaltungsanordnung liefert ein Kompensationssignal, welches dazu verwendet werden kann, die Offsetspannung anderer Operationsverstärker in ihrer Wirkung zu beseitigen.
• In einer Ausführungsform der Erfindung wird Vosi durch ein ungleiches Paar Differenzelemente erzeugt.
• Die vorstehenden und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden im Zusammenhang mit den begleitenden Zeichnungen vollständiger beschrieben werden.
• Fig. 1 zeigt eine schematische Schaltungsanordnung, die eine Steuerspannung (Vo) erzeugt, welche verwendet wird, um die Offsetspannungen in einem oder mehreren Operationsverstärkern zu kompensieren.
• Fig. 2 zeigt eine Schaltungsanordnung zur Erzeugung eines AC- Masse-Signals (AC-Masse - Wechselspannungsmasse).
• Fig. 3 zeigt eine zu den Schaltungsanordnungen von Fig. 1 äquivalente Schaltung. Sie ist für das Verständnis der vorliegenden Erfindung hilfreich.
• Fig. 1 zeigt eine schematische Schaltungsanordnung, welche die Lehren der vorliegenden Erfindung enthält. Die Schaltungsanordnung umfaßt einer Spannungserzeuger 10, der mit der Schaltungsanordnung 12 verbunden ist. Wie im folgenden beschrieben wird, kann aus der Schaltungsanordnung 12 in Abhängigkeit von den für Zin und ZF implementierten Schaltungselementen eine Abtast- und Halte-Schaltung und dergleichen gemacht werden. Die Strichlinie zeigt in Fig. 1 an, daß zusätzlich Schaltungsanordnungen, wie beispielsweise 12 an den Spannungserzeuger 10 angeschlossen werden können. Der Spannungserzeuger 10 erzeugt die Steuerspannung Vo, welche das FET-Element 14' und gleich angeschlossene Elemente treibt, so daß die Schwellenspannungen von 14' und den gleich angeschlossenen FET-Elementen die Offsetspannung beseitigt (d.h. in ihrer Wirkung aufhebt), welche mit der Schaltungsanordnung 12 verbunden ist.
• Der Spannungserzeuger 10 ist ein verbesserter Operationsverstärker, welcher einen Teiloperationsverstärker (OPV) 18 und zum anderen Teil eine Differenzeingangsstufe 20 enthält, die entsprechend den Lehren der vorliegenden Erfinduiig abgeglichen wird. Der Teiloperationsverstärker 18 kann eine Vielzahl Verstärkerstufen enthalten, die in einer konventicnellen Schaltungsstruktur miteinander verbunden sind. Weil Mehrstufen-Operationsverstärker wohlbekannt sind, hat sich der Anmelder dazu entschlossen, die auf die Eingangsstufe 20 folgenden Stufen als einzelnen Block 18 zusammenzufassen. Weil auch die Lasten von Differenzeingangspaaren innerhalb von Differenzverstärkern wohlbekannt sind, hat sich der Anmelder ebenfalls dazu entschlossen, die Lastelemente der Eingengsstufe des Spannungserzeugers 10 in der Zeichnung als in Block 18 eingebettet darzustellen. Der Verstärker 18 enthält einen Versorgungsspannungsanschluß, welcher mit der Versorgungsspannung Vdd üerbunden ist, einen Steueranschluß, welcher mit einem Massepotential verbunden ist und einen Eingangsanschluß, welcher die Ausgangssteuerspannung (Vo) liefert. Der Verstärker 18 besitzt einen negativen Eingangsanschluß und einen positiven Eingangsanschluß. Die Eingangsstufe 20 umfaßt eine Stromquelle Is, welche mit der Versorgungsspannung Vdd verbunden ist. Vorzugsweise wird die Stromquelle Is aus einem P- Kanal-Element oder dergleichen gebildet, das in konventioneller Schaltungsstruktur verschaltet ist. Die Differenzeingangsstufe enthält die FET-Elemente 14 und 16, welche parallel und in Reihe zu der Stromquelle geschaltet sind. In der bevorzugten Ausführungsform der vorliegenden Erfindung sind die FET-Elemente P- Kanal-Anreicherungstransistoren. Die Substrat-Elektrode (gekennzeichnet durch einen Pfeil) des P-Kanal-Elementes 14 ist mit dem Ausgang (Vo) des Verstärkers 18 verbunden. Die Drain-Elektrode des FET-Elementes 14 ist mit dem negativen Eingangsanschluß des Verstärkers 18 verbunden. Die Source-Elektrode des FET-Elementes 14 ist mit Is und seine Gate-Elektrode ist mit einer Vorspannung Vac-Masse verbunden. Genauso ist die Gate-Elektrode des FET-Elementes 16 mit Vac-Masse verbunden. Die Substrat-Elektrode und die Source-Elektrode des FET-Elementes 16 sind mit Is verbunden, und die Drain-Elektrode ist mit dem positiven Anschluß des Verstärkers 18 verbunden. Die P-Kanal-Elemente 14 und 16 sind vorzugsweise gleiche Paare in N-Mulden. Die Elemente werden so hergestellt, daß die unten angegebene Gleichung (1) erfüllt wird.
• (1) Vosi > Vos max
• Darin ist Vosi eine gewollt erzeugte Offsetspannung und Vos repräsentiert die normale Offsetspannung in dem Spannungserzeuger und Operationsverstärker 10.
• Es gibt eine Vielzahl verschiedener Wege, auf denen Vosi erzeugt werden kann. In einer bevorzugten Ausführungsform der vorliegenden Erfindung werden die Geometrien der Elemente 14 und 16 dazu verwendet, Vosi bereitzustellen. Im besonderen ist das Breite- Länge-Verhältnis des FET-Elementes 16 größer als das des FET- Elementes 14. Als ein Ergebnis dieses Verhältnisses wird die eingeführte Offsetspannung V zu der natürlichen Offsetspannung Vos addiert, welche in der Spannungserzeugung und dem Operationsverstärker 10 auftritt, so daß die Polarität der Netto-Offsetspannung in 10 immer zur Polarität der Eingangsanschlüsse von 10 bezüglich Vo entgegengesetzt ist. Dies verhindert die Möglichkeit des Durchbruchs in Element 14, der durch eine Netto-Offsetspannung mit derselben Polarität wie die Eingangsanschlüsse von 10 bezüglich Vo bewirkt werden könnte. Durch Verbinden des Substratanschlusses des FET-Elementes 14 mit dem Ausgang des Verstärkers 18 verändert die Schwellenspannung (Vt) des FET-Elementes 14 die Netto-Offsetspannung (d.h. sie stellt sie nach), die durch die gewollt erzeugte Spannung V und die natürliche Offsetspannung Vos hervorgerufen wird, um diese zu beseitigen. Das Nettoresultat besteht darin, daß die Ausgangsspannung Vo frei von jeder Offsetspannung ist und dazu verwendet wird, um Offsetspannungen in Operationsverstärkern gleichen Typs entgegenzuwirken.
• Wir beziehen uns noch auf Fig. 1. Die Steuerspannung Vo wird verwendet, um die Offsetspannung des Operationsverstärkers, bestehend aus 18' und 20' zu beseitigen. Vorzugsweise besitzen die Operationsverstärker gleiche Kennwerte wie der Operationsverstärker, der aus 18 und 20 besteht und in unmittelbarer Nähe angeordnet ist. Vorzugsweise wird die CMOS-Technologie verwendet, um die Operationsverstärker herzustellen. Natürlich können für die Entwicklung der Operationsverstärker auch andere Technologien verwendet werden, ohne daß dadurch das Gebiet oder der Geist der vorliegenden Erfindung verlassen wird. Die Schaltungsanordnung 12 enthält den Teiloperationsverstärker 18' und die Teileingangsstufe 20'. Die Eingangsstufe besteht aus der Stromquelle Is' und den FET-Elementen 14' und 16'. Die Beziehungen zwischen diesen Elementen entsprechen den im vorhergehenden beschriebenen Beziehungen für die gleichen Bauteile der Eingangsstufe 20. Zin und Zf repräsentieren Eingangs- beziehungsweise Rückkopplungs-Schaltungselemente. Die Kombination von Zin und Zf bestimmt die Verstärkung und den Frequenzgang der Schaltungsanordnung 12. Weil die Verwendung von Eingangs- und Rückkopplungsschaltungselementen zur Steuerung der Verstärkung und des Frequenzganges von Schaltungsanordnungen mit Operationsverstärkern wohlbekannt ist, hat sich der Anmelder entschlossen, die Eingangs- und Rückkopplungsschaltungselemente als einfache Blöcke Zin beziehungsweise Zf darzustellen. Vin repräsentiert das Eingangssignal, welches in den Verstärker eingekoppelt wird. Das Eingangssignal (Vin) wird verstärkt und als V1 ausgegeben. In Abhängigkeit von den Schaltungselementen, welche für Zin und Zf ausgewählt werden, kann die Schaltungsanordnung 12 als Abtast- und Halteschaltung arbeiten. Zum Beispiel bestehen Zin und Zf aus geschalteten Kondensatoren (kapazitive Elemente, die unter Verwendung von Transistoren und Taktsignalen umgeschaltet werden), wenn die Schaltungsanordnung 12 eine Abtast- und Halteschaltung darstellt. Ein Beispiel für kapazitive Schaltungen, die für Zin und Zf verwendet werden könnten, wird in Fig. 7 der ebenfalls anhängigen Patentanmeldung EP-A- 0 347 359, am 17. Juni 1988 eingereicht und dem Anmelder der vorliegenden Erfindung übertragen, erläutert. Die Offenbarung dieser beanspruchten Anmeldung wird hierin durch diese Bezugnahme aufgenommen.
• Fig. 2 zeigt eine Schaltungsanordnung, welche verwendet werden kann, um die Vorspannung Vac-Masse für die entsprechenden Anschlüsse von Fig. 1 bereitzustellen. Die Schaltungsanordnung enthält zwei P-Kanal-Transistoren 22 und 24, die in Reihe zwischen Vdd und Masse geschaltet sind. Die Gate-Elektrode und Drain-Elektrode jedes Transistors sind miteinander verbunden. Substrat-Elektrode und Source-Elektrode jedes Transistors sind ebenfalls miteinander verbunden, und jeder Transistor hat dieselbe Geometrie. Bei dieser Anordnung gilt für das Ausgangssignal:
• Vac-Masse = Vdd/2
• Fig. 3 zeigt eine zu Fig. 1 äquivalente Schaltung. Diese äquivalente Schaltung ist für das Verständnis der Arbeitsweise der Erfindung hilfreich. Aus Einfachheitsgründen sind die Bauelemente in Fig. 3, die mit den Bauelementen der Fig. 1 und 2 identisch sind, durch gleiche alphanumerische Zeichen mit zwei oder drei Strichen gekennzeichnet, was anzeigt, daß diese Bauelemente sich in Fig. 3 befinden. Wie in Fig. 3 ersichtlich ist, werden die Teiloperationsverstärker 18" und 18"' durch eine Rückkopplungsanordnung und eine AC-Masse-Spannung vorgespannt (Vac-Masse).
• Z"in und Z"f haben dieselben Funktionen wie in vorstehender Beschreibung Zin und Zf. Von besonderem Interesse sind Vosi, Vos, V'osi' und V'os'. Vosi und V'osi' repräsentieren Offsetspannungen, welche in die Eingangsstufen der Operationsverstärker 18" und 18"' gewollt eingebracht worden sind. Genauso repräsentieren Vos und V'os' die maximal natürlich auftretende äquivalente Offsetspannung. Wie im vorhergehenden erwähnt, können die Geometrien der Differenzelementpaare (wie beispielsweise 14", 16" usw.) so gewählt werden, daß eine gewollte einzubringende Offsetspannung bereitgestellt wird. Wie im vorhergehenden erwähnt, hat jeder der positiven Eingangstransistoren 14" und 14"' seine eigene isolierte N-Mulde. Die N-Mulden- (Bulk) Anschlüsse werden extern auf die einstellbare Vorspannung Vo" vorgespannt, welche immer kleiner als die gemeinsame Sourcespannung der Transistoren ist. Die Schwellenspannungen der Transistoren 14", 14"' usw. sind deshalb eine Funktion von Vo. Ein mathematischer Ausdruck für diese Beziehung wird unten in Gleichung 2 dargelegt.
• (2) Vt = Vt0 + K1 [ (∅ - Vbs)1/2 - (∅)1/2 ]
• Darin ist Vb das Potential zwischen dem Bulk (Substrat) und der Source-Elektrode des Elementes, K1 stellt einen Korpuseffektkoeffizienten von Vt dar, ∅ ist ein Oberflächenpotential bei starker Inversion, Vt repräsentiert die Elementschwellenspannung und Vto repräsentiert die natürliche Schwellenspannung des Elementes.
• Es wird beansprucht, daß, wenn die Polarität der gesamten Netto- Offsetspannung, die aus Vos und Vosi besteht, der Polarität der Eingangsanschlüsse des Operationsverstärker bezüglich Vo entgegengesetzt ist (d.h., wenn Vosi &ge; Vos , eine Spannung Vo eistiert, die die Schwellenspannung um genau die gesamte Netto- Offsetspannung verschieben und alle Offsetspannungen im Operationsverstärker unwirksam zu machen oder aufzuheben. Wenn man zuläßt, daß die gesamte Netto-Offsetspannung dieselbe Polarität wie die Eingangsanschlüsse hat (d.h., wenn Vosi < Vos ), dann wäre es erforderlich, daß Vt unter Vto verschoben werden müßte, um die gesamte Netto-Offsetspannung unwirksam zu machen. Dies ist nicht möglich. weil die Einschränkung vorhanden ist, daß, um einen Durchbruch zu verhindern, die N-Mulden-Bulk- oder Substratspannung immer kleiner oder gleich der Sourcespannung sein muß. Um dieses Problem zu lösen, wurde gewollt ein größerer Offset in den Operationsverstärker eingebracht. Diese Spannung wird in Fig. 3 als Vosi gekennzeichnet. Vosi ist immer ein positiver Wert, vorgespannt wie in Fig. 3 gezeigt und immer größer oder gleich dem Wert der maximal natürlich auftretenden äquivalenten Offsetspannung (Vos) Diese maimale äquivalente Offsetspannung kann aus dem in der Herstellung der Elemente eingesetzten Prozeß bestimmt werden. Dementsprechend ist V größer als der Absolutwert des Vos-Maximums. Wie oben beschrieben, wird diese Vosi durch Auswahl einer geeigneten Geometrie für die Differenzeingangs- Elementpaare (wie beispielsweise 14", 16" usw.) erzeugt.
• Wir beziehen uns weiter auf Fig. 3. Weil die positiven Eingangsanschlüsse der Operationsverstärker mit der gemeinsamen AC-Masse kurzgeschlossen sind, werden die äquivalenten Offsetspannungen in Reihenschaltung mit den positiven Eingangsanschlüssen dargestellt. Der Operationsverstärker, der den Verstärker 18" enthält, ist so aufgebaut, daß sein Ausgang eine negative Rückkopplung auf den N-Mulden- (Bulk) Anschluß von Transistor 14" bereitstellt. Deshalb ergibt sich der statische Arbeitspunkt des Operationsverstärkers, der den Verstärker 18" enthält, so daß Vo" eine Vbs bewirkt, die zu einer Verschiebung der Schwellenspannung von 14" auf genau die Summe von Vosi und Vos führt. Die Ausgangsspannung Vo" kann dann für den N-Mulde- (Bulk) Anschluß eines Transistors am positiven Eingang (wie beispielsweise 14"' usw.) eines weiteren identischen und physikalisch eng benachbarten Operationsverstärkers, der den Verstärker 18"' enthält, verfügbar gemacht werden, um denselben Effekt der Offsetbeseitigung zu erreichen. Die Offsetspannung des Operationsverstärker wird näherungsweise beseitigt, und folglich wird die Ausgangsspannung V1 nicht durch die im Operationsverstärker vorhandene Offsetspannung beeinflußt. Dies setzt natürlich voraus, daß physikalisch eng benachbarte Operationsverstärker identische Offsetspannungen besitzen. Es ist ersichtlich, daß Vosi für die beiden Operationsverstärker, die die Verstärker 18" und 18"' enthalten, identisch ist, weil sie sich aus dem Schaltungsaufbau ergibt und der Aufbau der beiden Operationsverstärker identisch ist. Es ist ebenfalls ersichtlich, daß die systematische Komponente von Vos für beide Operationsverstärker identisch ist, weil sie sich ebenfalls aus dem Aufbau ergibt. Obwohl der verbleibende Offset innerhalb jeder gegebenen Menge von Operationsverstärkern zufällig verteilt ist, verlaufen die Offsetspannungen der beiden Operationsverstärker, die die Verstärker 18" und 18"' enthalten, annähernd systematisch und gleichartig. Damit wird die Beschreibung der vorliegenden Erfindung abgeschlossen, welche ein neues statische Element und Verfahren vorstellt, mit dem äquivalente Offsetspannungen in CMOS-Operationsverstärkern vollständig beseitigt werden können.

Claims (7)

1. Schaltungsanordnung (10) zum Einstellen von Offsetspannungen, die mit Operationsverstärkern verbunden sind, umfassend einen ersten Operationsverstärker (18), der einen Ausgang (V0) besitzt und eine erste Eingangsstufe (20), die an den Operationsverstärker angeschlossen ist, wobei die Eingangsstufe ein Paar FET-Elemente (14, 16) zur Bereitstellung einer ersten Offsetspannung besitzt, die einen Wert hat, welcher größer ist als der Wert der natürlichen Offsetspannung des Operationsverstärkers, und wobei die Schaltungsanordnung dadurch gekennzeichnet ist, daß sie weiterhin umfaßt:

Verbindungsmittel zum Anschließen des Ausgangs des Operationsverstärkers an eine Substrat-Elektrode von einem der FET-Elemente, so daß die algebraische Summe der ersten Offsetspannung, der Schwellenspannung des einen FET-Elementes und der natürlichen Offsetspannung im wesentlichen Null ist.

2. Schaltungsanordnung nach Anspruch 1, desweiteren eine Stromquelle (Is) umfassend, die an die erste Eingangsstufe (20) angeschlossen ist, und eine Versorgungsspannung (VDD), die an die Stromquelle angeschlossen ist.

3. Schaltungsanordnung nach Anspruch 2, desweiteren ein Schaltungsnetzwerk zur Bereitstellung eines AC-Massesignals (VAC MASSE) umfassend, das an die Eingangsstufe angelegt wird.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, desweiteren enthaltend:

- mindestens einen zweiten Operationsverstärker (18'), der einen Eingangsanschluß (V1), einen positiven und einen negativen Eingangsanschluß ftesitzt;

- eine Stromquelle (Is') und eine Versorgungsspannung (VDD), die an die Stromquelle angeschlossen ist;

- eine zweite Eingangsstufe (20'), die an den zweiten Operationsverstärker angeschlossen ist, wobei diese zweite Eingangsstufe ein Paar FET-Elemente (14', 16') besitzt, von denen das erste FET-Element (14') mit dem negativen Eingangsanschluß des zweiten Operationsverstärkers verbunden ist und von denen das zweite FET-Element (16') an die Stromquelle angeschlossen und zu dem ersten FET-Element parallelgeschaltet ist;

- eine erste Leiter, der das zweite EET-Element an den Ausgang des Operationsverstärkers (18') anschließt;

- eine zweite Leiter, der das zweite FET-Element an den positiven Eingangsanschluß des Operationsverstärkers (18') anschließt; und

- eine dritte Leiter, der eine Substrat-Elektrode des ersten FET-Elementes an den ersten Operationsverstärker (18) anschließt.

5. Schaltungsanordnung nach Anspruch 4, desweiteren Mittel zum Bereitstellen eines AC-Massesignals (VAC MASSE) umfassend, das an das erste FET-Element (14') angelegt wird.

6. Schaltungsanordnung nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß die Schaltung zur Erzeugung der AC-Masse (VAC MASSE) zwei P-Kanal-Anreicherungselemente (22, 24) umfaßt, die zwischen eine Versorgungsspannung (VDD) und Masse in Reihe geschaltet sind, wobei bei jedem Element die Gate-Elektrode mit der Drain-Elektrode und die Substrat-Elektrode mit der Source-Elektrode verbunden sind, so daß das AC- Masse-Signal (VAC-MASSE) gleich der halben Versorgungsspan nung (VDD/2) ist.

7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die FET-Elemente P-Kanal- Anreicherungselemente enthalten.