DE60307306T2 - Elektrische einrichtung mit einem phasenänderungsmaterial - Google Patents

Elektrische einrichtung mit einem phasenänderungsmaterial Download PDF

Info

Publication number
DE60307306T2
DE60307306T2 DE60307306T DE60307306T DE60307306T2 DE 60307306 T2 DE60307306 T2 DE 60307306T2 DE 60307306 T DE60307306 T DE 60307306T DE 60307306 T DE60307306 T DE 60307306T DE 60307306 T2 DE60307306 T2 DE 60307306T2
Authority
DE
Germany
Prior art keywords
phase
conductor
resistance
electrical
electrical arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60307306T
Other languages
English (en)
Other versions
DE60307306D1 (de
Inventor
H. Martijn LANKHORST
K. Femke DE THEIJE
R. Erwin MEINDERS
M. Ronald WOLF
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE60307306D1 publication Critical patent/DE60307306D1/de
Application granted granted Critical
Publication of DE60307306T2 publication Critical patent/DE60307306T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/861Thermal details
    • H10N70/8616Thermal insulation means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Resistance Heating (AREA)
  • Developing Agents For Electrophotography (AREA)
  • Discharge Heating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thermistors And Varistors (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Inorganic Insulating Materials (AREA)

Description

  • Die Erfindung bezieht sich auf eine elektrische Anordnung mit einem Körper mit einem Widerstand, der ein Phasenänderungsmaterial umfasst, das fähig ist, in einer ersten Phase und in einer zweiten Phase zu sein, wobei der Widerstand eine Oberfläche mit einer ersten Kontaktfläche und einer zweiten Kontaktfläche hat, der Widerstand einen elektrischen Widerstand zwischen der ersten Kontaktfläche und der zweiten Kontaktfläche hat, der elektrischen Widerstand einen ersten Wert hat, wenn das Phasenänderungsmaterial in der ersten Phase ist und einen zweiten Wert hat, wenn das Phasenänderungsmaterial in der zweiten Phase ist, einem an die erste Kontaktfläche elektrisch angeschlossenen ersten Leiter, einem an die zweite Kontaktfläche elektrisch angeschlossenen zweiten Leiter, wobei der erste Leiter, der zweite Leiter und der Widerstand fähig sind, einen Strom zum Erhitzen des Phasenänderungsmaterials, um einen Übergang aus der ersten Phase in die zweite Phase möglich zu machen, zu leiten und einer Schicht eines dielektrischen Materials, um während des Erhitzens einen Wärmefluss zu anderen Teilen des Körpers zu reduzieren.
  • US 5.825.046 offenbart eine elektrische Anordnung mit einem Widerstand, der als Speicherzelle zum Speichern von Daten dient, und der Widerstand eine Mischung aus aktivem Phasenänderungsmaterial und inaktivem dielektrischen Material, das die Schaltstromanforderungen reduziert und die thermische Stabilität der gespeicherten Daten verbessert, umfasst. Die dielektrische Schicht ist eine Schicht aus isolierendem Material, wie z.B. SiO2, Si3N4 und Tellur-Sauerstoff-Sulfid (z.B. TEOS).
  • WO-A 00/57,498 offenbart eine elektrische Anordnung mit einem Widerstand, der ein Phasenänderungsmaterial umfasst, das z.B. Te81Ge81S2As2, Te81Ge15S2Sb2, sein kann oder ein Material, das Te, Ge, Sb und ein oder mehrere Übergangsmetalle TM im Verhältnis (TeaGebSb100-(a+b)cTM100-c enthält, wobei die Indizes atomare Prozentanteile sind, a ist unter 70 Prozent, b ist über 5 Prozent und unter 50 Prozent und and c ist zwischen 90 und 99,99 Prozent. Das Phasenänderungsmaterial ist fähig, in einer ersten Phase zu sein, die z.B. kristallin sein kann, und es ist fähig, in einer zweiten Phase zu sein, die z.B. amorph sein kann. Alternativ kann die erste Phase oder die zweite Phase oder beide teilweise amorph und teilweise kristallin sein, vorausgesetzt, dass der Widerstand mit dem Phasenänderungsmaterial in der ersten Phase und der Widerstand mit dem Phasenänderungsmaterial in der zweiten Phase unterschiedliche Werte des elektrischen Widerstands haben.
  • Der Widerstand ist elektrisch an einen ersten Leiter und einen zweiten Leiter angeschlossen, sodass der Wert des elektrischen Widerstands gemessen werden kann. Der erste Leiter und der zweiten Leiter können z.B. eins oder mehrere der folgenden Materialien umfassen: Titan, Titannitrid, Titanaluminiumnitrid, Titancarbonnitrid, Titansilizium, Molybdän, Kohlenstoff, Wolfram und Titanwolfram.
  • Der Widerstand, der erste Leiter und der zweiten Leiter sind fähig, einen Strom zu leiten, der über Erhitzen Übergänge des Phasenänderungsmaterials zwischen der ersten Phase und der zweiten Phase möglich macht. Man glaubt, dass für einen Übergang von einer Phase mit einer relativ guten Leitfähigkeit, so wie eine kristalline Phase oder hauptsächlich kristalline Phase, zu einer Phase mit einer relativ mangelhaften Leitfähigkeit, so wie eine amorphe Phase oder hauptsächlich amorphe Phase, das Erhitzen durch einen ausreichend starken Strom Schmelzen des Phasenänderungsmaterials verursacht. Das genannte Erhitzen wird durch den Widerstand des ersten Leiters, des zweiten Leiters und des Widerstands selbst erreicht. Welches der drei Elemente am meisten zu dem Erhitzen beiträgt, hängt im Allgemeinen von den Materialien und der Form dieser Elemente ab. Das Erhitzen endet, wenn der Strom abgeschaltet wird. Das Phasenänderungsmaterial kühlt dann schnell ab und ordnet sich in einer amorpheren Ordnung an.
  • Wenn es einen Übergang von einer Phase mit einer niedrigen elektrischen Leitfähigkeit zu einer Phase mit einer relativ hohen elektrischen Leitfähigkeit induziert, wird dem Erhitzen anfänglich durch die mangelhafte Leitfähigkeit entgegengewirkt, was es schwierig macht, direkt mindestens Teile des Phasenänderungsmaterials zu schmelzen. Man glaubt, dass durch Anlegen einer ausreichenden Spannung über den Widerstand möglich ist, lokal einen elektrischen Durchbruch in dem Phasenänderungsmaterial zu induzieren, was zu einer hohen lokalen Stromdichte und einem höheren Strom führt. Das entsprechende Erhitzen ist dann ausreichend, die Temperatur des Phasenänderungsmaterials über dessen Kristallisationstemperatur zu bringen und dabei den Phasenübergang zu ermöglichen. Abhängig von der Heizleistung und der Heizzeit wird eine kristalline Phase oder mindestens eine Phase, die kristalliner ist als die Phase vor dem Übergang, erreicht.
  • Die bekannte elektrische Anordnung kann als ein Widerstand mit einem elektrischen einstellbaren Widerstandswert verwendet werden. Diese Art von Anordnung kann in allen Arten von Schaltungen und integrierten Schaltungen verwendet werden, die einen Widerstand erfordern, dessen Widerstandswert zwischen einem ersten Wert und einem zweiten Wert umschaltbar ist.
  • Die bekannte elektrische Anordnung ist besonders geeignet für die Verwendung als elektrisch beschreibbare und löschbare Speicherzelle, die Information trägt, die in dem Wert des elektrischen Widerstands verschlüsselt ist. In einer Zweibitversion wird der Speicherzelle eine "0" zugewiesen, wenn der Widerstand relativ niedrig ist, und eine "1", wenn der Widerstand relativ hoch ist. Der Widerstand kann durch Liefern einer Spannung über den Widerstand und Messen des entsprechenden Stroms leicht gemessen werden. Das Speicherelement kann geschrieben und gelöscht werden, indem ein Übergang von einer ersten Phase zu einer zweiten Phase wie oben beschrieben induziert wird.
  • In einer Multi-Bit-Speicherzelle ist das Phasenänderungsmaterial fähig, in N verschiedenen Phasen zu sein, wobei N eine ganze Zahl größer als zwei ist. In jeder der N Phasen hat der Widerstand einen Wert, der charakteristisch für diese spezielle Phase ist. Der Wert kann deshalb verwendet werden, der Zelle eine ganze Zahl M zuzuweisen, wobei M nicht kleiner als null und nicht größer als N ist und wobei nur M die Phase charakterisiert, die diesem Wert entspricht.
  • Wenn die bekannte elektrische Anordnung als ein Widerstand mit einem elektrisch einstellbaren Widerstandswert verwendet wird, wird oft gefordert, dass der Übergang zwischen der ersten Phase und der zweiten Phase so schnell wie möglich ist und dass er so wenig Energie benötigt wie möglich. Die erste elektrische Anordnung der eingangs beschriebenen Art hat eine Schaltzeit von einigen Millisekunden und Schaltenergien, d.h. die elektrische Leistung, die erforderlich ist, um den Phasenübergang zu ermöglichen, multipliziert mit der Schaltzeit, von Mikrojoule. Fortschrittlichere elektrische Anordnungen haben Schaltzeiten von einigen Zehntel Nanosekunden und erfordern Schaltleistungen von einigen Picojoule.
  • Diese Verbesserungen wurden durch Auswählen von Phasenänderungsmaterial mit besseren Schaltcharakteristiken, durch Entwerfen von elektrischen Anordnungen mit einem kleineren Volumen an Phasenänderungsmaterial, das während eines Übergangs zwischen der ersten Phase und der zweiten Phase geändert wird, und durch Verwenden einer Schicht eines dielektrischen Materials zum thermischen Isolieren des Phasenänderungsmaterials und dabei Reduzieren des Wärmeflusses aus dem Phasenänderungsmaterial erreicht. Siliziumdioxid und Siliziumnitrid wurden als dielektrisches Material verwendet.
  • Es ist ein Nachteil der bekannten elektrischen Anordnung, dass trotz dieser Verbesserungen die Schaltleistung immer noch relativ hoch ist.
  • Es ist eine Aufgabe der Erfindung, eine elektrische Anordnung der eingangs beschriebenen Art zu schaffen, die bei einer relativ geringen Schaltleistung arbeitet.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass das dielektrische Material, was nicht in dem Widerstand enthalten ist, ein poröses Material mit Poren, die eine Größe zwischen 0,5 und 50 nm haben, umfasst.
  • Die Erfindung basiert auf der Erkenntnis, dass eine elektrische Anordnung mit dielektrischem Material, das ein poröses Material umfasst, eine reduzierte Schaltleistung hat, die auf eine niedrigere Wärmeleitfähigkeit des porösen Materials zurückzuführen ist. Oft sind die Poren im Wesentlichen sphärisch oder zylindrisch, die Größe der Pore ist dann durch ihren Durchmesser definiert.
  • Um wirklich eine elektrische Anordnung mit einer reduzierten Schaltleistung zu erhalten, ist es unbedingt erforderlich, dass die Poren größer als 0,5 nm sind. Dielektrische Materialien mit kleineren Poren haben den Nachteil, dass es schwierig ist, solche Materialien mit einer Porosität von mehr als 20 Prozent herzustellen. Deshalb sind die thermischen Eigenschaften der mikroporösen Materialien ziemlich ähnlich zu denen des entsprechenden Grundstoffes, der frei von Poren ist. Vorzugsweise ist die Porosität größer als 20 Prozent. Vorzugsweise ist die Porosität größer als 45 Prozent. Vorzugsweise sind die Poren größer als 1,0 nm.
  • Materialien mit Poren größer als 50 nm haben den Nachteil, dass es aufgrund der relativ großen Porengröße so gut wie unmöglich ist, bei Verwenden eines dieser Materialien zuverlässig eine elektrische Anordnung mit Dimensionen kleiner als einigen hundert nm herzustellen. Für Materialien mit Poren größer als 50 nm ist es schwierig oder sogar unmöglich, die Poren z.B. mit einer Sperrschicht zu versiegeln. Wenn es Poren größer als 50 nm gibt, kann es passieren, dass andere in der elektrischen Anordnung verwendete Materialien wie z.B. Metalle oder das Phasenänderungsmaterial einige der Poren füllen. Als eine Konsequenz kann die elektrische Anordnung Schichten dieser anderen Materialien umfassen, die schlecht definierte Abmessungen haben, was zu einer fehlerhaft funktionierenden elektrischen Anordnung führt. Zusätzlich oder alternativ kann es passieren, dass die Poren des makroporösen Materials nicht geschlossen sind und dass einige oder sogar alle Poren von den anderen Materialien gefüllt werden, was zu Kurzschlüssen führen kann.
  • Die dielektrischen Materialien, wie sie erfindungsgemäß verwendet werden, sind als solche in der Halbleiterherstellung für ihre niedrige Dielektrizitätskonstante, die niedriger ist als die von Siliziumdioxid, bekannt. Wegen dieser Eigenschaft und trotz der Schwierigkeiten, sie zu verarbeiten, werden diese Materialien in integrierten Schaltungen verwendet, die bei Frequenzen arbeiten, wo Dielektrika mit höheren Dielektrizitätskonstanten nicht mehr verwendet werden können.
  • Es ist vorteilhaft, wenn die Poren eine Größe zwischen 1 and 10 nm haben, weil elektrische Anordnungen mit einem dielektrischen Material mit dieser Porengröße eine besonders niedrige Schaltleistung haben.
  • In einer bevorzugten Ausführungsform hat das poröse Material Poren, die im Wesentlichen wasserfrei sind. Experimente von den Erfindern deuten darauf hin, dass in einigen Fällen die elektrische Anordnungen, die poröses Material mit Poren umfassen, die nicht im Wesentlichen wasserfrei sind, zerfallen oder aufblättern können, wenn das Phasenänderungsmaterial erhitzt wird Dieser Problem tritt nicht auf, wenn die Poren im Wesentlichen wasserfrei sind.
  • In einer erfindungsgemäßen elektrischen Anordnung wird der Wärmefluss reduziert und deshalb wird auch das während des Phasenübergangs erhitzte Volumen der elektrischen Anordnung reduziert. Ein reduziertes erhitztes Volumen hat einen zusätzlichen Vorteil, wenn die elektrische Anordnung mehr als einen Widerstand umfasst, von denen jeder ein Phasenänderungsmaterial umfasst. In diesen Systemen ist es ein gut bekanntes Problem, dass durch Verändern des Phasenänderungsmaterials eines Widerstands das Phasenänderungsmaterial eines anderen Widerstands durch einen Wärmefluss von dem zu verändernden Widerstand zu dem anderen Widerstand unbeabsichtigt verändert werden kann. Die Chance, das Phasenänderungsmaterial eines anderen Widerstands unbeabsichtigt zu verändern, ist in einer erfindungsgemäßen elektrischen Anordnung reduziert.
  • Dieser Effekt, der oft als Übersprechen bezeichnet wird, ist besonders in Matrizen von elektrischen Anordnungen auffällig, die als ein nicht-flüchtiger Speicher verwendet werden, weil in diesem Fall der Abstand der elektrische Anordnungen untereinander im Allgemeinen relativ klein ist, und der Vorteil ist besonders groß.
  • Ein dielektrisches Material mit im Wesentlichen wasserfreien Poren kann erreicht werden durch Herstellen einer elektrische Anordnung mit porösem Siliziumdioxid oder irgendeinem anderen porösen Material einschließlich z.B. Titanoxid, Vanadiumoxid oder Zirconiumoxide und durch anschließendes Behandeln des porösen Materials mit z.B. Hitze und/oder Vakuum, um im Wesentlichen alles vorhandene Wasser zu entfernen.
  • Es ist vorteilhaft, wenn die Poren hydrophobe Oberflächen haben. In diesem Fall ist es möglich, die elektrische Anordnung während der Herstellung einer Atmosphäre auszusetzen, die Wasserdampf enthält. Dies ist praktisch, weil es dann nicht erforderlich ist, Vorkehrungen gegen mögliche Wasserkontamination der Atmosphäre zu unternehmen. Während der Herstellung kann die elektrische Anordnung in normalen Reinraumbedingungen bewegt werden.
  • Hydrophobe Oberflächen der Poren können erreicht werden z.B. durch Verwenden von porösen Materialien, die hydrophob sind, wie z.B. poröses SiLKTM. Dieses Material ist beschrieben in Waeterloos, J.J. et al., "Integration feasibility of porous SiLK semiconductor dielectric", in Proceedings of the IEEE 2001 International Interconnect Technology Conference, Burlingame, California, USA, 4–6 Juni 2001, S.253–4. Es wird von Dow Chemical aus Midland, Michigan, USA vermarktet. Alternativ kann ein Material verwendet werden, wie es in US-B1-6.352.945 und US-B1-6.383.955 beschrieben wird. Eine Ausführungsform dieses Materials ist kommerziell verfügbar unter dem Name AuroraTM, was von ASM International aus Bilthoven, Niederlande vermarktet wird.
  • Es ist vorteilhaft, wenn das poröse Material ein Organosilikat umfasst und die hydrophoben Oberflächen Hydrocarbyl-Gruppen haben. Hydrocarbyl-Gruppen, wie z.B. Alkyl-Gruppen und Aryl-Gruppen werden verwendet, um die Oberflächen hydrophob zu machen. Wie aus WO-A 00/39028 bekannt, ist das Einfügen dieser Gruppen in das poröse Material, um hydrophobe Oberflächen zu schaffen, bequem zu schaffen, wenn das poröse Material ein Organosilikat enthält.
  • Beispiel 5 von WO-A 00/39028 offenbart eine Zusammensetzung mit Tetraethoxyorthosilikat und Methyltriethoxysilan in einem Verhältnis von 0,85:0,15. 10-Laurylether, auch als (CH2CH2O)10 C12H15OH bezeichnet, wird als ein Tensid verwendet und eine 50/50-Mischung von Wasser und Ethanol wird als Lösungsmittel verwendet. Außerdem wird Salzsäure als Katalysator verwendet. Nach einer Alterung wird diese Zusammensetzung mithilfe von Schleuderbeschichten auf Siliziumscheiben aufgebracht. Das Lösungsmittel und die Säure werden in einem Aufheizschritt entfernt, wonach das Tensid vollständig durch Brennen entfernt wird. Abschließend findet ein Dehydroxylierungsprozess statt, indem die poröse Schicht einem Silan und anschließend einer Vakuumbehandlung ausgesetzt wird.
  • In einer Ausführungsform ist das poröse Material ein Material, das erhältlich ist, indem man eine flüssige Schicht einer Zusammensetzung mit Tetra-Alkoxysilan, Hydrocarbyl-Alkoxysilan, ein Tensid und ein Lösungsmittel auf ein Substrat aufbringt, worin das Molverhältnis zwischen Tetra-Alkoxysilan und Hydrocarbyl-Alkoxysilan höchstens 3:1 ist, and die flüssige Schicht erhitzt, um das Tensid und das Lösungsmittel zu entfernen und um die hydrophobe poröse Schicht zu bilden. Verzugsweise liegt das Verhältnis zwischen 3:1 und 1:10.
  • Bei Verwenden einer Zusammensetzung mit einer Mischung eines Tetra-Alkoxysilans und eines oder mehrerer Hydrocarbyl-Alkoxysilane wie z.B. Aryl- oder Alkyl-Alkoxysilan, wird eine stabile Schicht erhalten, die keine Dehydroxylisierungs-Nachbehandlung erfordert. Dieser Aspekt der Erfindung basiert auf der Erkenntnis, dass die Bildung eines Silica-Netzwerkes aus den Alkoxysilanen weniger als vier Alkoxy-Gruppen pro Siliziumatom erfordert. Jegliche restlichen Alkoxy-Gruppen und die nach der Hydrolyse gebildeten Silanol-Gruppen lassen das Silica-Netzwerk hydrophil werden. Im Verhältnis zu Tetra-Alkoxysilan enthält das Hydrocarbyl-Alkoxysilan weniger Alkoxy-Gruppen. Andererseits enthält die genannte Zusammensetzung von Tetra-Alkoxysilan und Hydrocarbyl-Alkoxysilan mehr hydrophobe Hydrocarbyl-Gruppen. Einige von diesen Hydrocarbyl-Gruppen nehmen nicht an der Bildung des Silica-Netzwerks teil. Die Hydrocarbyl-Gruppen haben einen hydrophoben, unpolaren Charakter und schließen Wasser-Adsorption in dem porösen Silica-Netzwerk aus. Vorzugsweise ist das Verhältnis über 1:10. Es wurde in einem Experiment gefunden, dass bei einem Verhältnis über 1:10 das poröse Silica-Netzwerk stabil genug ist, um als eine poröse Schicht in einer elektrische Anordnung verwendet zu werden. Sogar noch stabilere Schichten werden bei einem Verhältnis über 1:3 erhalten.
  • Der hydrophobe Charakter der Oberflächen in diesem Fall deutet an, dass im Großen und Ganzen keine Wasseradsorption bis zu einer Luftfeuchtigkeit von etwa 50 Prozent stattfindet. Dies ist in der tatsächlichen Praxis ausreichend, da die Luftfeuchtigkeit in Reinräumen leicht zwischen 40 und 50 Prozent aufrechterhalten wird. Nach der Herstellung, z.B. während des Betriebs, kann die elektrische Anordnung jedoch einer höheren Luftfeuchtigkeit ausgesetzt werden, da eine elektrische Anordnung normalerweise in einer Schicht eingekapselt ist, um sie gegen Feuchtigkeit zu schützen. Mit einem abnehmenden Verhältnis von Tetra-Alkoxysilan zu Hydrocarbyl-Alkoxysilan nimmt die Empfindlichkeit gegen Luftfeuchtigkeit ab, bis die Schichten vollständig unempfindlich gegen Luftfeuchtigkeit sind. Vorzugsweise ist das Verhältnis unter 3:1. Es wurde in einem Experiment heraus gefunden, dass bei einem Verhältnis über 3:1 das Silica-Netzwerk unzureichend hydrophob und unzureichend mechanisch stabil ist, um als poröse Schicht in einer elektrische Anordnung verwendet zu werden. Vorzugsweise ist das Verhältnis unter 1:1. Vorzugsweise ist das Verhältnis über 2:3.
  • Ein Vorteil der elektrische Anordnung gemäß dieser Ausführungsform ruht darin, dass das poröses Material eine im Wesentlichen einheitliche Porengröße unter 10 nm hat. Wegen der genannten Porengröße kann die Schicht entsprechend in einer integrierten Schaltung mit sehr kleinen Elementen von z.B. 100 nm oder 70 nm oder 50 nm verwendet werden. Wenn die Porengröße in der Größenordnung des Abstands zwischen dem ersten Leiter und dem zweiten Leiter ist, können Kurzschlüsse zwischen dem ersten Leiter und dem zweiten Leiter auftreten, die dabei den Widerstand umgehen und zu einer fehlerhaft funktionierenden elektrischen Anordnung führen.
  • Ein zusätzlicher Vorteil der elektrische Anordnung gemäß dieser Ausführungsform ruht darin, dass das poröses Material einen thermischen Ausdehnungskoeffizienten hat, der sehr ähnlich zu dem von Materialien ist, die gemeinhin als Phasenänderungsmaterial und als erster Leiter und zweiter Leiter verwendet werden. Deshalb hat die elektrische Anordnung eine hohe mechanische Stabilität, wenn das Phasenänderungsmaterial erhitzt wird.
  • Zusätzlich kann die elektrische Anordnung während der Herstellung der elektrischen Anordnung Erhitzen auf Temperaturen bis zu 400 Grad Celsius widerstehen, was vorteilhaft ist, weil es das Verwenden von Standard-Siliziumverarbeitungstechnologie erlaubt. Außerdem reagiert das poröse Material (im Wesentlichen) nicht mit anderen Materialien, die gemeinhin in der Siliziumtechnologie verwendet werden.
  • Günstige Effekte werden durch Verwenden eines Hydrocarbyl-Alkoxysilans, in dem die Hydrocarbyl-Gruppe unter einer Methyl-Gruppe, einer Ethyl-Gruppe und einer Phenyl-Gruppe ausgewählt wird, erreicht. Einige oder alle der Hydrocarbyl-Gruppen können flouriert werden, was zusätzliche Vorteile hat. Derartige Phenyl-, Methyl- und Ethyl-Alkoxysilane sind thermisch stabil bis näherungsweise 400 °C, was erlaubt, sie auf die übliche Weise zu kalzinieren. Es ist oft vorteilhaft, das Erhitzen in einer Atmosphäre durchzuführen, die im Wesentlichen frei von Sauerstoff ist. Vorzugsweise ist die Alkoxy-Gruppe eine Butoxy-, Propoxy-, Ethoxy- oder Methoxy-Gruppe.
  • Das Hydrocarbyl-Alkoxysilan kann zusätzlich ein Trihydrocarbyl-Alkoxysilan, ein Dihydrocarbyl-Dialkoxysilan und ein Hydrocarbyl-Trialkoxysilan sein. Besonders günstige Beispiele sind Methyltrimethoxysilan, Methyltriethoxysilan, Phenyltrimethoxysilan und Phenyltriethoxysilan. Wegen der Vernetzung der drei Alkoxy-Gruppen werden derartige Alkyltrialkoxysilane sehr einfach in das Silica-Netzwerk integriert, und deshalb nimmt die Stabilität des Netzwerks in Bezug auf ein Netzwerk, das von reinem Tetra-Alkoxysilan erzielt wird, kaum ab.
  • Besonders günstige Ergebnisse werden durch Verwenden einer Zusammensetzung mit Tetra-Alkoxysilan und einem Methyltrimethoxysilan in einem Molverhältnis von 1:1 erzielt. Beim Verwenden einer solchen Zusammensetzung wird eine poröse Schicht mit einer niedrigen thermischen Leitfähigkeit und einer hohen Stabilität erzielt, auch unter feuchten Bedingungen.
  • Als Tensid kann von kationischen, anionischen und nicht-ionischen Tensiden Gebrauch gemacht werden. Beispiel sind unter Anderem Cetyltrimethylammoniumbromid und Cetyltrimethylammoniumchlorid, Triblock-Copolymere von Polyethylenoxid, Polypropylenoxid und Polyethylenoxidether, wie z.B. Polyoxyethylen (10) Stearylether.
  • Positive Ergebnisse werden durch Verwenden eines kationischen Tensids in Kombination mit einem Molverhältnis des genannten Tensids zu der Gesamtheit der Alkoxysilane im Überschuss von 0,1:1 erreicht. Hier bezieht sich die Gesamtheit der Alkoxysilane auf die gesamte Menge an Tetra-Alkoxysilanen und Hydrocarbyl-Alkoxysilanen. Auf diese Weise werden Schichten mit einer relativ niedrigen thermischen Leitfähigkeit erzielt. Anders als poröse Schichten, die aus reinem Tetraethoxyorthosilikat (TEOS) bereitet werden, bleiben die poröse Schichten, die wie oben beschrieben hergestellt werden, stabil, auch wenn die Zusammensetzung einen hohen Tensidanteil enthält. Die resultierenden Schichten haben eine Porosität über 45 Prozent und wurden als von einer guten Qualität gefunden. Erhitzen findet vorzugsweise in einer Umgebung statt, die Sauerstoff, Stickstoff und/oder Wasserstoff enthält.
  • Günstige Ergebnisse wurden auch bei Verwenden eines Triblock-Copolymers mit Polyethylenoxid, Polypropylenoxid und Polyethylenoxid als die als Tensid dienenden Blöcke erzielt. Ein Beispiel eines derartigen Tensids ist unter dem Namen Pluronic F 127 bekannt, der ein eingetragenes Warenzeichen von BASF aus Ludwigshafen, Deutschland, ist. Die chemische Zusammensetzung dieses Tensids wird in einem Datenblatt gegeben, das von BASF im Internet veröffentlicht ist. Schon niedrige Konzentrationen dieses Tensids in der Zusammensetzung führen zu einer Schicht mit einer hohen Porosität und einer entsprechenden niedrigen thermischen Leitfähigkeit.
  • In einer günstigen Ausführungsform der elektrische Anordnung gemäß der Erfindung hat die poröse Schicht eine Porosität über 45 Prozent. Der Vorteil einer höheren Porosität ist insbesondere eine niedrigere thermische Leitfähigkeit. Hier wird die Definition von der IUPAC angewendet, gemäß der Porosität das Verhältnis des totalen Porenvolumens zu dem offensichtlichen Volumen der Schicht ist. Die IUPAC-Definition ist beschrieben in J. Rouquérol et al., Pure and Applied Chemistry, Band 66, Seiten 1739–1758, veröffentlicht 1994. Diese relativ hohe Porosität kann durch einen relativ hohen Tensidanteil in der oben beschriebenen Zusammensetzung erreicht werden. In dem Verfahren gemäß WO-A 00/39028 aber verursacht ein höherer Anteil an Tensid, dass die Schicht nach dem Kalzinieren instabil wird. Die genannte Instabilität meint, dass das Netzwerk des porösen Silica zusammen bricht, was bewirkt, dass die Porosität im Wesentlichen von 55 auf 28 Prozent abnimmt.
  • Es ist vorteilhaft, wenn der Widerstand in den Körper eingebettet ist, wobei die Schicht in direktem Kontakt zu dem Widerstand steht, weil in diesem Fall der Wärmefluss aus dem Widerstand effektiv reduziert wird.
  • In einer Ausführungsform ist die erste Kontaktfläche kleiner als die zweite Kontaktfläche und der erste Leiter umfasst einen Teil in direktem Kontakt mit der ersten Kontaktfläche, wobei der Teil in die Schicht eingebettet ist. In diesem Fall ist die Stromdichte in der ersten Kontaktfläche und in dem Teil des ersten Leiters höher als die Stromdichte in der zweiten Kontaktfläche. Deshalb ist das Erhitzen in der Umgebung der ersten Kontaktfläche effektiver als in der Umgebung der zweiten Kontaktfläche. Als eine Konsequenz wird das Phasenänderungsmaterial in der Nähe der ersten Kontaktfläche, speziell das in direktem Kontakt mit der ersten Kontaktfläche, relativ leicht geschmolzen. Das Erhitzen zum Schmelzen des Phasenänderungsmaterials in der Nähe der ersten Kontaktfläche wird in einem großen Umfang durch den ersten Leiter und/oder den Kontaktwiderstand zwischen dem ersten Leiter und dem Phasenänderungsmaterial erreicht, besonders, wenn der erste Leiter in dem Teil in der Nähe der ersten Kontaktfläche eine relativ schlechte Leitfähigkeit hat. Durch Einbetten dieses Teils des ersten Leiters in der Nähe der ersten Kontaktfläche in die Schicht wird die Schaltleistung effektiv reduziert, weil dieser Teil eine relativ hohe Stromdichte in Verbindung mit einer relativ niedrigen Leitfähigkeit hat, was einer hohen Heizleistung entspricht. In dieser Ausführungsform ist der Wärmefluss aus diesem Teil des ersten Leiters heraus zu Teilen des Körpers, die frei von dem Widerstand sind, d.h. Teile, die den Widerstand nicht enthalten, reduziert. Der Wärmefluss zum Erhitzen des Widerstands ist effektiv auf das Phasenänderungsmaterial in der Nähe der ersten Kontaktfläche gerichtet.
  • In einer Ausführungsform der elektrischen Anordnung gemäß der Erfindung bilden der erste Leiter, der zweite Leiter, der Widerstand und die Schicht ein Speicherelement, und der Körper umfasst eine Matrix von Speicherzellen, wobei jede Speicherzelle ein jeweiliges Speicherelement und eine jeweilige Ansteueranordnung und ein Raster von Ansteuerleitungen umfasst, wobei jede Speicherzelle individuell über die entsprechenden Ansteuerleitungen, die an die entsprechende Ansteueranordnung angeschlossen sind, zugänglich ist.
  • Eine derartige elektrische Anordnung kann als nichtflüchtiger, elektrisch beschreibbarer, elektrisch lesbarer und elektrisch löschbarer Speicher verwendet werden. Da jede Speicherzelle eine Ansteueranordnung umfasst, können individuelle Speicherelemente bequem zum Lesen, d.h. zum Messen des elektrischen Widerstandswertes, und zum Schreiben und Löschen, d.h. zum Induzieren eines Übergangs von einer ersten Phase zu einer zweiten Phase, selektiert werden.
  • Die Speicherelemente der vorliegenden Erfindung können elektrisch an Ansteueranordnungen und an Ansteuerleitungen gekoppelt werden, um eine Speichermatrix zu bilden. Die Ansteueranordnungen erlauben es, dass jede einzelne Speicherzelle gelesen und beschrieben wird, ohne dass in angrenzenden oder entfernten Speicherzellen der Matrix gespeicherte Information gestört wird. Allgemein ist die vorliegende Erfindung nicht auf die Verwendung einer spezieller Art von Ansteueranordnung begrenzt. Beispiele von Ansteueranordnungen enthalten Feldeffekttransistoren, Bipolarsperrschichttransistoren und Dioden, wie sie z.B. aus WO-A 97/07550 bekannt sind. Beispiele von Feldeffekttransistoren enthalten JFET und Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET), wie sie z.B. aus WO-A 00/39028 bekannt sind. Beispiele von MOSFETs enthalten NMOS-Transistoren und PMOS-Transistoren. Außerdem können NMOS und PMOS sogar auf demselben Chip für CMOS-Technologie gebildet werden.
  • Normalerweise sind solche Arten von elektrischen Anordnungen so kompakt wie möglich, was voraussetzt, dass der Abstand zueinander zwischen benachbarten Widerständen klein ist. In diesen elektrischen Anordnungen mit einem dielektrische Material gemäß der Erfindung ist das Übersprechen reduziert.
  • In einer Ausführungsform umfasst die Ansteueranordnung einen MOSFET mit einem Sourcegebiet, einem Draingebiet und einem Gategebiet und das Raster der Ansteuerleitungen umfasst N erste Ansteuerleitungen, M zweite Ansteuerleitungen, wobei N und M ganze Zahlen sind, und eine Ausgangsleitung, wobei der erste Leiter jedes Speicherelements elektrisch an ein erstes, aus dem Sourcegebiet und dem Draingebiet des entsprechenden Metalloxidhalbleiter-Feldeffekttransistors ausgewähltes Gebiet angeschlossen ist, der zweite Leiter jedes Speicherelements elektrisch an die Ausgangsleitung angeschlossen ist, ein zweites Gebiet des entsprechenden Metalloxidhalbleiter-Feldeffekttransistors, das aus dem Sourcegebiet und dem Draingebiet ausgewählt ist und das frei von dem ersten Gebiet ist, elektrisch an eine der N ersten Ansteuerleitungen angeschlossen ist, und das Gategebiet elektrisch an eine der M zweiten Ansteuerleitungen angeschlossen ist.
  • In dieser Art von Anordnung kann der Widerstand bequem mit der Ansteueranordnung integriert werden.
  • Diese und andere Aspekte der elektrischen Anordnung gemäß der Erfindung sind in der Zeichnung und mithilfe von Tabellen beschrieben und dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 einen Querschnitt einer Ausführungsform der elektrischen Anordnung; und
  • 2 einen Querschnitt einer anderen Ausführungsform der elektrischen Anordnung.
  • Tabelle 1: Ausführungsformen von Zusammensetzungen mithilfe derer poröse Materialien erhalten werden;
  • Tabelle 2 Eigenschaften der porösen Materialien, die durch Verwenden der Ausführungsformen 1–5 von Tabelle 1 erhalten werden; und
  • Tabelle 3 Eigenschaften der porösen Materialien, die durch Verwenden der Ausführungsformen 6–11 von Tabelle 1 erhalten werden.
  • Die Zeichnung ist nicht maßstabsgetreu. Identische Komponenten haben in den verschiedenen Ausführungsformen gleiche Bezugszeichen.
  • Die in 1 gezeigte elektrische Anordnung 1 hat eine Konstruktion, die ähnlich der in WO-A 97/07550 beschriebenen ist. Sie hat einen Körper 2, der eine Vielzahl von Widerständen 36 umfasst, die jeder ein Phasenänderungsmaterial umfassen, das fähig ist, in einer ersten Phase und in einer zweiten Phase zu sein. In einer anderen nicht gezeigten Ausführungsform umfasst der Körper 2 nur einen Widerstand 36. Das Phasenänderungsmaterial ist Te81Ge15S2As2. In einer anderen Ausführungsform ist es Te81Ge15S2Sb2. Alternativ können Materialien, die Te, Ge, Sb und ein oder mehr Übergangsmetalle TM in dem Verhältnis (TeaGebSb100-(a+b))cTM100-c, wobei die Indizes in Atomprozenten sind, a ist unter 70 Prozent, b ist über 5 Prozent und unter 50 Prozent und c ist zwischen 90 und 99,99 Prozent, als Phasenänderungsmaterial verwendet werden.
  • Jeder der Widerstände 36 ist in den Körper 2 eingebettet und hat eine Oberfläche mit einer ersten Kontaktfläche 5 und einer zweiten Kontaktfläche 6. Die Widerstände 36 haben jeder einen elektrischen Widerstand zwischen der jeweiligen ersten Kontaktfläche 5 und der jeweiligen zweiten Kontaktfläche 6. Die elektrischen Widerstände haben jeder einen ersten Wert, wenn das Phasenänderungsmaterial in der ersten Phase ist, und einen zweiten Wert, wenn das Phasenänderungsmaterial in der zweiten Phase ist.
  • Der Körper 2 umfasst eine Einkristall-Siliziumhalbleiterscheibe 10, die ein p-dotiertes Substrat ist. In dem p-Substrat 10 sind n+-Kanäle 12 gebildet, welche sich über die Scheibe 10 in einer Richtung senkrecht zu der Ebene von 1 erstrecken, und die einen Satz von Elektroden bilden, in diesem Fall den y-Satz, eines x-y-Rasters von Ansteuerleitungen zum Adressieren der individuellen Speicherelemente 30. Oben auf dieser n+-Rasterstruktur ist eine n-dotierte kristalline Epitaxieschicht 14, welche z.B. etwa 500 nm dick sein kann und in der p-dotierte Isolationskanäle 16 gebildet werden. Diese p-dotierten Isolationskanäle 16 erstrecken sich den ganzen Weg zu dem p-Substrat 10, wie in 1 gezeigt. Sie erstrecken sich komplett um Inseln 18 der n--Epitaxieschicht 14, wobei die Inseln auf diese Art definiert und untereinander isoliert werden. Die Inseln 18 sind deutlicher in der Draufsicht von 2 in WO-A 97/07550 gezeigt, worin die p-Isolationskanäle gezeigt werden, wie sie ein Isolationsraster bilden, das die Inseln 18 aus n-Epitaxiematerial definiert und isoliert. Anstatt der p-dotierten Isolationskanäle können Schichten dielektrischen Materials als Isolation der Inseln 18 verwendet werden.
  • Eine Schicht 20 eines dielektrischen Materials bildet Öffnungen 22 über den Inseln 18, wobei die Öffnungen 22 Diffusionsgebiete 24 aus p+-Material definieren. Die Grenzflächen der p+-Gebiete und der n-Epitaxieschicht definieren p-n-Grenzflächendioden in Serie zu jedem der Gebiete der n-Epitaxieschicht, die durch die Öffnungen 22 der Schicht 20 freigelegt sind. Die p-n-Sperrschichtdioden dienen als Ansteueranordnungen 26.
  • Die Speicherelemente 30 sind über den p+-Gebieten 24 in individuellem elektrischem Serienkontakt mit der Ansteueranordnung 26 deponiert. Jedes der Speicherelemente 30 umfasst einen ersten Leiter 3, der elektrisch an die erste Kontaktfläche 5 angeschlossen ist und der eine relativ dünne elektrische Kontaktschicht 32 eines Metalls hoher Korrosionsbeständigkeit wie z.B. Molybden und eine elektrisch leitende Diffusionsbarriere 34 wie z.B. Kohlenstoff umfasst. Die Speicherelemente 30 umfassen jedes weiter den Widerstand 36, der aus einem Phasenänderungsmaterial wie oben beschrieben gebildet ist, und einen zweiten Leiter 4, der elektrisch an die zweite Kontaktfläche 6 angeschlossen ist und eine obere dünne elektrische Kontaktschicht 40 eines Metalls hoher Korrosionsbeständigkeit wie z.B. Molybden und eine elektrisch leitende Diffusionsbarriere 38 wie z.B. Kohlenstoff umfasst. Die Kontaktschichten 32, 34, 38 und 40 und der Widerstand 36 sind identisch zu den in WO-A 97/07550 beschriebenen.
  • Der erste Leiter 3, der zweite Leiter 4 und der Widerstand 36 sind fähig, einen Strom zum Erhitzen des Phasenänderungsmaterials zu leiten, um einen Übergang aus der ersten Phase in die zweite Phase zu ermöglichen, wie oben detaillierter beschrieben ist.
  • Die Schichten 20 und 39 eines dielektrischen Materials, welche die lateralen peripheren Gebiete der Speicherelemente 30 umgeben, isolieren den Widerstand 36 der Speicherelemente 30 thermisch. Dies beschränkt, limitiert und steuert den Wärmefluss zu Teilen des Körpers, die frei von dem Widerstand sind, während des Erhitzens weiter und begrenzen dabei die Schaltenergie.
  • Gemäß der Erfindung besteht mindestens eine der Schichten 20 und 39 aus einem dielektrischen Material, das ein poröses Material mit Poren mit einer Größe zwischen 0,5 und 50 nm umfasst. Vorzugsweise haben die Poren eine Größe zwischen 1 und 10 nm. In einer Ausführungsform sind die Poren im Wesentlichen wasserfrei. Vorzugsweise besteht mindestens Schicht 39, die in direktem Kontakt zu dem Widerstand 36 steht, aus einem solchen Material. Verschiedene Ausführungsformen eines solchen porösen Materials werden unten beschrieben.
  • Um die in 1 gezeigte elektrische Anordnung 1 herzustellen, werden die Schichten 32, 34, 36, 38 und 40 geätzt, die Schicht 39 über den genannten geätzten Schichten gebildet und anschließend geätzt, um über den Speicherelementen 30 wie gezeigt Öffnungen zu hinterlassen. Oben auf der gesamten durch die Schichten 32, 34, 36, 38 und 40 gebildeten Struktur werden Ansteuerleitungen 42 deponiert, die einen anderen Satz von Elektroden bilden, in diesem Fall den x-Satz, aus dem x-y-Raster von Ansteuerleitungen zum Adressieren der individuellen Speicherelemente 30. Die Ansteuerleitungen 42 können z.B. aus Aluminium, Wolfram oder Kupfer gemacht werden. Die komplette integrierte Struktur wird von einer Einkapselungsschicht 44 aus einem passenden Einkapselungsmaterial wie z.B. Si3N4 oder einem Plastikmaterial wie z.B. Polyamid überlagert.
  • Der Körper 2 umfasst also eine Matrix von Speicherzellen, von denen jede ein jeweiliges Speicherelement 30 und eine jeweilige Ansteueranordnung 26 umfasst. Der Körper 2 umfasst weiter ein Raster von Ansteuerleitungen 12 und 42, sodass jede Speicherzelle individuell über die jeweiligen Ansteuerleitungen 12 und 42, die an die jeweilige Ansteueranordnung 26 angeschlossen sind, zugänglich ist. Eine detaillierte Beschreibung dieser integrierten Schaltung ist aus WO-A 97/07550 bekannt, siehe speziell 24.
  • Das poröse Material kann poröses Siliziumdioxid oder jedes andere poröse dielektrische Material inklusive z.B. Titanoxid, Vanadiumoxid oder Zirkoniumoxid, das Poren mit einer Größe zwischen 0,5 und 50 nm hat, enthalten. Vorzugsweise sind die Poren im Wesentlichen wasserfrei. Zu diesem Zweck wird das poröse Siliziumdioxid, Titanoxid, Vanadiumoxid oder Zirkoniumoxid mit z.B. Hitze und/oder Vakuum behandelt, um im Wesentlichen alles vorhandene Wasser zu entfernen.
  • In einer Ausführungsform haben die Poren hydrophobe Oberflächen, was den Vorteil hat, dass in es diesem Fall möglich ist, die elektrische Anordnung während der Herstellung einer Atmosphäre auszusetzen, die Wasserdampf enthält. Hydrophobe Oberflächen der Poren kann z.B. durch Verwenden von porösen Materialien erreicht werden, die hydrophob sind wie z.B. poröses SiLKTM, das von Dow Chemical aus Midland, Michigan, USA vermarktet wird. Alternativ kann ein Material wie in US-B1-6.352.945 and US-B1-6.383.955 beschrieben verwendet werden.
  • In einer anderen Ausführungsform umfasst das poröse Material ein Organosilikat, das als solches nicht hydrophob ist, und die Poren werden mit hydrophoben Oberflächen durch Einfügen von aus Alkyl-Gruppen und Aryl-Gruppen ausgewählten Gruppen auf eine solche Weise in die Matrix, dass die Oberflächen mindestens einige dieser Gruppen haben, versehen. In dieser Ausführungsform wird das poröse Material wie in WO-A 00/39028 beschrieben hergestellt. Es wird aus einer Zusammensetzung mit Tetraethoxyorthosilikat und Methyltriethoxysilan in einem Verhältnis von 0,85:0,15 erhalten.
  • In einer anderen Ausführungsform wird das poröse Material durch Aufbringen einer flüssigen Schicht einer Zusammensetzung mit Tetra-Alkoxysilan, Hydrocarbyl-Alkoxysilan, einem Tensid und einem Lösungsmittel, in der das Molverhältnis zwischen Tetra-Alkoxysilan und Hydrocarbyl-Alkoxysilan höchstens 3:1 ist, auf ein Substrat und Entfernen des Tensids und des Lösungsmittels durch Erhitzen der flüssigen Schicht erhalten, während die hydrophobe poröse Schicht gebildet wird.
  • Ein Verfahren, dieses poröse Material zu erhalten, ist in der unveröffentlichten Patentanmeldung EP 01,203,536.6 beschrieben. Um die elektrische Anordnung 1 gemäß dieser Ausführungsform herzustellen, werden die Schichten 32, 34, 36, 38 und 40 geätzt und die Schicht 39 über den genannten geätzten Schichten auf die folgende Weise gebildet: die Schichten 20, 32, 34, 36, 38 und 40 werden mit einer Zusammensetzung von Tetra-Alkoxysilan, Hydrocarbyl-Alkoxysilan, einem Tensid und einem Lösungsmittel versehen. Spezifische Zusammensetzungen sind in Tabelle 1 aufgelistet, einige von ihnen werden unten im Detail diskutiert. Für das Lösungsmittel wird eine Mischung Alkohol, Wasser und einer kleinen Menge Säure verwendet. Passende Alkohole enthalten unter Anderen Methanol, Ethanol, Propanol und Butanol. Nach Trocknung und Erhitzen bei 400 °C wird das poröse Material 39 gebildet. Es wurde gefunden, dass die Dicke der gebildeten Schicht von der Anzahl der Umdrehungen während des Schleuderbeschichtens, der Viskosität der Zusammensetzung und dem Verdünnungsgrad der Zusammensetzung abhängt. Wenn Cetyltrimethylammoniumbromid (CTAB) als Tensid verwendet wird, ist die Porengröße 2–3 nm; wenn Pluronic F127 als Tensid verwendet wird, ist die Porengröße 7–8 nm. Messungen, die Röntgenbeugung und TEM-Ausrüstung verwenden, zeigen, dass die Porengröße im Wesentlichen uniform ist. Die Eigenschaften dieser Schicht hängen von der Zusammensetzung ab, wie in Tabelle 2 aufgelistet ist.
  • Beispiel 1
  • Eine Zusammensetzung von Tetraethoxyorthosilikat (TEOS), Methyltrimethoxysilan (MTMS), Wasser und Ethanol, die mit HCl gesäuert ist, wird während des Rührens gebildet. Die Molverhältnisse von TEOS:MTMS:H2O:Ethanol:HCl sind 0,5:0,5:1:3:5·10–5. Diese Zusammensetzung wurde für 90 Minuten auf 60 °C erhitzt. Wasser, Ethanol, HCl und Cetyltrimethylammoniumbromid (CTAB) wurden zu dieser vorbehandelten Zusammensetzung zugefügt, um ein Molverhältnis von TEOS:MTMS:H2O:Ethanol:HCl:CTAB von 0,5:0,5:7,5:20:0,006:0,10 zu erhalten. Die Zusammensetzung wurde für drei Tage bei Raumtemperatur gerührt. Anschließend wird die Zusammensetzung mithilfe von Schleuderbeschichten bei 1000 U/min für 1 Minute in einem Karl Süss CT62 Schleuder-Beschichter aufgebracht. Die Schicht wird auf einer Heiz platte bei 130 °C für 10 Minuten getrocknet und anschließend für 1 Stunde in Luft auf 400 °C erhitzt. Auf diese Weise wird eine poröse Schicht mit einer Dicke von 200–400 nm mit einer relativen Dielektrizitätskonstante von 2,4 und einer Porosität von 44% erreicht, wie in Tabelle 2 aufgelistet ist.
  • In diesem Fall wird die Dielektrizitätskonstante mithilfe einer Quecksilberprobe (Typ Hg-612 von MSI electronics) bei einer Frequenz von 1 MHz gemessen. Die Porosität wird auf mindesten eine der zwei folgenden, Fachleuten bekannten Weisen bestimmt: auf der Basis des Brechungsindex und mithilfe einer Schichtdickenmessung und Rutherford-Rückstreueung (RBS). Der Brechungsindex wird durch Ellipsometrie unter Verwendung eines VASE Ellipsometers VB-250, JA Woolam Co, Inc. bestimmt. Aus diesem Wert wird die Porosität über eine Bruggeman Effektiv-Mittelwertapproximation mit einem Depolarisationsfaktor von 0,33 bestimmt.
  • Beispiel 2
  • Eine Zusammensetzung von TEOS, MTMS, Wasser, Ethanol, HCl und CTAB wird vorbereitet, in welcher die Menge an Tensid im Vergleich zu Beispiel 1 auf 0,22 erhöht wird. In dieser Ausführungsform ist das Tensid ein kationisches Tensid und das Tensid und die Gesamtheit an Alkoxysilanen sind in einem Molverhältnis größer als 0,1:1 vorhanden. Die Zusammensetzung wird auf die in Beispiel 1 beschriebene Weise behandelt. Dies führt zu einer elektrischen Anordnung 1, in der das poröse Material eine Porosität über 45 Prozent hat, das poröses Material hat eine Porosität von 56%.
  • Beispiel 3
  • Die Zusammensetzung von Beispiel 2 wird für drei Tage bei Raumtemperatur gerührt. Anschließend wird die Zusammensetzung mithilfe von Schleuderbeschichten bei 1000 U/min für 1 Minute in einem Karl Süss CT62 Schleuder-Beschichter aufgebracht. Die Schicht wird bei 130 °C für 10 Minuten getrocknet und anschließend für 1 Stunde in einer Gasmischung mit 93 Vol.-%N2 und 7 Vol.-%H2 auf 400 °C erhitzt.
  • TEOS
    = Tetraethoxyorthosilikat
    HCAS
    = Hydrocarbyl-Alkoxysilan
    CTAB
    = Cetyltrimethylammoniumbromid
    MTMS
    = Methyltrimethoxysilan
    PhTES
    = Phenyltriethoxysilan
    F127
    = Pluronic F 127, ein Triblock-Polymer mit Polyethylenoxid, Polypropylenoxid und Polyethylenoxid als Blöcke
    Brij76
    = Polyoxyethylen (10) Stearylether, C18H37(OCH2CH2)nOH, n ≈ 10
    DMDES
    = Dimethyldiethoxysilan
  • Figure 00190001
    Tabelle 1: Zusammensetzungen, Art des Aufbringens und Aufheizens. Die aufgelisteten Zahlen geben die Molverhältnisse an.
  • Figure 00200001
    Tabelle 2: Porosität der unter Verwendung der Zusammensetzungen 1 bis 5 mit variierenden Mengen von Tensid präparierten porösen Schichten. Wenn nicht anders angegeben, ist das verwendete Tensid CTAB.
  • Figure 00200002
    Tabelle 3: Schichtdicke und Porosität der unter Verwendung der Zusammensetzungen 6 bis 11 bei einer variierenden Anzahl von Umdrehungen während des Schleuder-Beschichtens präparierten porösen Schichten.
  • In einer anderen, in 2 gezeigten, Ausführungsform ist die elektrische Anordnung 100 ähnlich zu der aus WO-A 00/57498 bekannten. Die elektrische Anordnung 100 ist auf einem Halbleitersubstrat 102 gebildet, das z.B. p-dotiertes Silizium sein kann, das ein p-Substrat für die Deposition der übrigen Elemente der illustrierten Konfiguration bildet. Alternativ kann das Substrat eine monokristalline GaAs-Scheibe oder ein Glassubstrat sein. Es umfasst eine N×M-Matix von Speicherzellen, die identisch zu den aus WO-A 00/5749 8 bekannten sind, siehe insbesondere 4 der Patentanmeldung. Hier sind N und M ganze Zahlen. Jede Speicherzelle umfasst ein jeweiliges Speicherelement 103 und eine jeweilige Ansteueranordnung 104. In der in 2 gezeigten Ausführungsform umfasst jede Speicherzelle zwei unabhängige Speicherelemente 103A und 103B. Der erste Leiter 130A, der zweite Leiter 270A, der Widerstand 250 und die Schichten 126, 140 und 260 aus dielektrischem Material bilden Speicherelement 103A, und der erste Leiter 130B, der zweite Leiter 270B, der Widerstand 250 und die Schichten 126, 140 und 260 bilden Speicherelement 103B. In anderen Worten, die Speicherelemente 103A und 103B teilen sich denselben Widerstand 250 und dieselben Schichten 126, 140 und 260.
  • Der Widerstand 250, der ein Phasenänderungsmaterial wie oben beschrieben umfassen kann, hat eine Oberfläche mit ersten Kontaktflächen 132A und 132B, und zweiten Kontaktflächen 272A beziehungsweise 272B. Als Teil von Speicherelement 103A, hat der Widerstand 250 einen elektrischen Widerstand zwischen der ersten Kontaktfläche 132A und der zweiten Kontaktfläche 272A, der einen ersten Wert hat, wenn das Phasenänderungsmaterial in der ersten Phase ist, und einen zweiten Wert, wenn das Phasenänderungsmaterial in der zweiten Phase ist. Als Teil von Speicherelement 103B hat der Widerstand 250 einen elektrischen Widerstand zwischen der ersten Kontaktfläche 132B und der zweiten Kontaktfläche 272B, der einen ersten Wert hat, wenn das Phasenänderungsmaterial in der ersten Phase ist, und einen zweiten Wert, wenn das Phasenänderungsmaterial in der zweiten Phase ist. Die ersten Leiter 130A and 130B, die z.B. dieselben Materialien wie der oben beschriebene erste Leiter 3 umfassen können, sind elektrisch an die ersten Kontaktflächen 132A beziehungsweise 132B angeschlossen. Die zweiten Leiter 270A und 270B, die dieselben Materialien umfassen können wie der oben beschriebene zweite Leiter 4 umfassen können, sind elektrisch an die zweiten Kontaktflächen 272A bezeihungsweise 272B angeschlossen. Der erste Leiter 130A, der zweite Leiter 270A und der Widerstand 250 sind fähig, einen Strom zum Erhitzen des Phasenänderungsmaterials zu leiten, um einen Übergang aus der ersten Phase in die zweite Phase zu ermöglichen, und dabei den elektrischen Widerstand des ersten Speicherelements 103A zu ändern. Analog sind der erste Leiter 130B, der zweite Leiter 270B und der Widerstand 250 fähig, einen Strom zum Erhitzen des Phasenänderungsmaterials zu leiten, um einen Übergang aus der ersten Phase in die zweite Phase zu ermöglichen, und dabei den elektrischen Widerstand des zweiten Speicherelement 103B zu ändern.
  • Wie in der in 2 gezeigten Ausführungsform gezeigt wird, sorgt eine Schicht 260 eines dielektrischen Materials für die elektrische Isolation zwischen dem Widerstand 250 und der Ausgangsleitung 271, sodass der Widerstand 250 nur über die zweiten Leiter 270A und 270B mit der Ausgangsleitung 271 verbunden ist. Die dielektrische Schicht 260 sorgt auch für eine thermische Abdeckung, um einen Wärmefluss zu Teilen des Körpers 101, die frei von dem Widerstand 250 sind, während des Erhitzens zu reduzieren. Die dielektrische Schicht 140 isoliert elektrisch den ersten Leiter 130A von dem ersten Leiter 130B. Eine dielektrische Schicht 180, die Borphosphorsilikatglas (BPSG) umfassen kann, ist oben auf der elektrischen Anordnung 100 deponiert.
  • Analog zu der aus WO-A 00/57498 bekannten elektrischen Anordnung sind die ersten Leiter 130A und 130B leitende Seitenwand-Spacer, auch als leitende Spacer bezeichnet, die entlang der Seitenwand-Oberflächen 126S der dielektrischen Gebiete 126 gebildet werden. Die Kontaktfläche zwischen dem Widerstand 250 und den ersten Leitern 130A und 130B ist die erste Kontaktfläche 132A beziehungsweise 132B. Also ist die einzige elektrische Kopplung zwischen dem Widerstand 250 und den ersten Leitern 130A und 130B durch alles oder einen Teil der ersten Kontaktfläche 132A beziehungsweise 132B. Der Rest des ersten Leiters 130A und 130B ist elektrisch von dem Widerstand 250 durch dielektrische Schichten 126 und 140 isoliert.
  • Alternativ können der erste Leiter 130A und/oder 130B als leitende Seitenwand-Spacer durch konformes Deponieren einer oder mehrerer Kontaktschichten auf die Seitenwand-Oberfläche oder Oberflächen eines Durchgangsloches wie aus WO-A 00/57498 bekannt gebildet werden. Das Durchgangsloch kann rund, quadratisch, rechteckig oder unregelmäßig geformt sein. Die leitenden Seitenwand-Spacer können auch durch konformes Deponieren einer oder mehrerer Kontaktschichten auf die Seitenwand-Oberflächen eines Pfeilers oder Mesas gebildet werden. Der restliche Raum in dem Durchgang wird mit einer Schicht dielektrischen Materials gefüllt, das vorzugsweise ein poröses Material mit wasserfreien Poren umfasst. Ausführungsformen dieses Materials sind oben beschrieben worden.
  • Gemäß der Erfindung besteht mindestens eine der Schichten 126, 140, 180 und 260 aus einem dielektrische Material, das ein poröses Material mit Poren mit einer Größe zwischen 0,5 und 50 nm umfasst. Auf diese Weise wird der Wärmefluss zu Teilen des Körpers 101, die frei von dem Widerstand 250 sind, reduziert, was in einer reduzierten Schaltleistung resultiert. Vorzugsweise besteht mindestens eine der Schichten 126, 140 und 260, die in direktem Kontakt zu dem Widerstand 250 stehen, aus einem solchen Material. Vorzugsweise liegt die Porengröße zwischen 1 und 10 nm. In einer bevorzugten Ausführungsform sind die Poren im Wesentlichen wasserfrei. Unterschiedliche Ausführungsformen des porösen Materials wurden oben beschrieben.
  • In der Ausführungsform von 2 ist jede der ersten Kontaktflächen 132A und 132B kleiner als die entsprechenden zweite Kontaktflächen 272A beziehungsweise 272B. Die ersten Leiter 130A und 130B umfassen beide einen Teil in direktem Kontakt mit der ersten Kontaktfläche 132A beziehungsweise 132B. Vorzugsweise ist dieser Teil in Schichten 126 und 140 eingebettet, die poröses Material mit im Wesentlichen wasserfreien Poren umfassen, weil in diesem Fall der Wärmefluss zu Teilen des Körpers 101, die frei von dem Widerstand 250 sind, besonders effektiv reduziert ist. Aufgrund der relativ kleinen ersten Kontaktflächen 132A und 132B ist die Stromdichte innerhalb des Teils der ersten Leiter 130A und 130B besonders groß, was angrenzend an den Widerstand 250 erhöhtes Joule-Erhitzen verursacht. Der Effekt dieses Erhitzens auf Ermöglichen des Phasenübergangs ist durch die verbesserte thermische Isolation besonders groß.
  • Der Körper 101 umfasst ein Raster von Ansteuerleitungen mit N ersten Ansteuerleitungen 190, M zweiten Ansteuerleitungen 120 und einer Ausgangsleitung 271, sodass jede Speicherzelle individuell über die entsprechenden Ansteuerleitungen 120 und 190, die mit der entsprechenden Ansteueranordnung 104 verbunden sind, zugänglich ist. Jedes der Speicherelemente 103A und 103B der elektrischen Anordnung 100 ist elektrisch an eine Ansteueranordnung 104 gekoppelt, die ein MOSFET, und spezieller ein NMOS-Transistor ist. Der MOSFET hat n-dotierte Sourcegebiete 110, n-dotierte Draingebiete 112 und Gategebiete 118. Die Sourcegebiete 110 und die Draingebiete 112 können mehr als einen Abschnitt des n-dotierten Materials umfassen, nämlich einen leicht dotierten n-Abschnitt und einen schwerer dotierten n+-Abschnitt.
  • Die n-dotierten Sourcegebiete 110 und Draingebiete 112 sind durch Kanalgebiete 114 getrennt. Die über den Kanalgebieten 114 gebildeten Gategebiete 118 steuern den Stromfluss von den Sourcegebieten 110 zu den Draingebieten 112 durch die Kanalge biete 114. Die Gategebiete 118 umfassen vorzugsweise eine Schicht aus Polysilizium. Die Gategebiete 118 werden durch ein dielektrisches Gebiet 116 von den Kanalgebieten 114 getrennt.
  • Kanalstoppgebiete 113 sind in den n-dotierten Draingebieten 112 gebildet und erzeugen zwei benachbarte, elektrisch isolierte Draingebiete 112 für separate NMOS-Transistoren. Im Allgemeinen haben die Kanalstoppgebiete 113 einen Leitfähigkeitstyp, der entgegengesetzt zu dem der Sourcegebiete 110 und der Draingebiete 112 ist. In der gezeigten NMOS-Ausführungsform umfassen die Kanalstoppgebiete 113 p-dotiertes Silizium.
  • Über den Gategebieten 118 sind Ansteuerleitungen 120 gebildet, wobei die Ansteuerleitungen vorzugsweise eine Schicht aus Wolframsilizid umfassen. Ansteuerleitungen 120 werden verwendet, um ein elektrisches Signal an die Gategebiete 118 zu liefern. Über den Ansteuerleitungen 120 sind die dielektrischen Gebiete 122 gebildet, wobei die dielektrischen Gebiete vorzugsweise ein poröses Material mit im Wesentlichen wasserfreien Poren umfassen. Die dielektrischen Gebiete 122 isolieren elektrisch die Ansteuerleitungen 120 von benachbarten Gebieten der elektrischen Anordnung 100. Die Stapel der Schichten 116, 118, 120 werden kollektiv als die Gatestapel bezeichnet. Dielektrische Gebiete 126 sind auf den Seitenwand-Oberflächen der Gatestapel gebildet.
  • Ansteuerleitungen 190 sind oben auf den oberen Isolationsgebieten 180 gebildet. Die Ansteuerleitungen 190 können aus einem leitenden Material wie z.B. Aluminium oder Kupfer gebildet werden. Wolframzapfen 144 verbinden die Ansteuerleitungen 190 elektrisch mit den Sourcegebieten 110. Es sei bemerkt, dass in der speziellen in 2 gezeigten Ausführungsform zwei NMOS-Transistoren sich jeden der Wolframzapfen 144 teilen. Eine Schicht aus Titansilizid (nicht gezeigt) kann auf der Oberfläche des Siliziumsubstrats gebildet werden, um die Leitfähigkeit zwischen dem Substrat 102 und den leitenden Seitenwand-Spacern 130A und 130B wie auch zwischen dem Substrat 102 und den leitenden Zapfen 144 zu verbessern. Die leitenden Zapfen 144 sind elektrisch von den Gatestapeln durch dielektrische Schichten 126 isoliert.
  • Die ersten Leiter 130A und 130B des Speicherelement 103A beziehungsweise 103B sind elektrisch an ein erstes Gebiet angeschlossen, das aus dem Sourcegebiet 110 und dem Draingebiet 112 des entsprechenden Metalloxid-Halbleiter-Feldeffekttransistors ausgewählt ist. In der Ausführungsform von 2 ist das erste Gebiet das Draingebiet 112. Der zweite Leiter 270 jedes Speicherelements 103A und 103B ist elektrisch an die Ausgangsleitung 271 angeschlossen, die z.B. dasselbe Material wie der zweite Leiter 270 umfassen kann. Ein zweites Gebiet des entsprechenden Metalloxid-Halbleiter-Feldeffekttransistors, das aus dem Sourcegebiet 110 und dem Draingebiet 112 des entsprechenden Metalloxid-Halbleiter-Feldeffekttransistors ausgewählt ist, und das frei von dem ersten Gebiet ist, ist elektrisch an eine der N ersten Ansteuerleitungen 190 angeschlossen. Das Gategebiet 118 ist elektrisch an eine der M zweiten Ansteuerleitungen 120 angeschlossen.
  • Zusammengefasst umfasst die elektrische Anordnung 1, 100 einen Widerstand 36, 250 mit einem Phasenänderungsmaterial, das fähig ist, in einer ersten Phase und in einer zweiten Phase zu sein. Der Widerstand 36, 250 hat einen elektrischen Widerstand, der einen ersten Wert hat, wenn das Phasenänderungsmaterial in der ersten Phase ist, und einen zweiten Wert, wenn das Phasenänderungsmaterial in der zweiten Phase ist. Der Widerstand 36, 250 ist elektrisch an einen ersten Leiter 3, 130A, 130B und einen zweiten Leiter 4, 270 angeschlossen, die fähig sind, einen Strom zum Erhitzen des Phasenänderungsmaterials zu leiten, um einer Übergang aus der ersten Phase in die zweite Phase möglich zu machen. Die elektrische Anordnung 1, 100 umfasst weiter eine Schicht 20, 39, 126, 140, 260 eines dielektrischen Materials, um während des Erhitzens einen Wärmefluss zu Teilen des Körpers (2, 101), die frei von dem Widerstand (36, 250) sind, zu reduzieren, wobei das erfindungsgemäße dielektrische Material ein poröses Material mit Poren einer Größe zwischen 0,5 nm und 50 nm umfasst.
  • Es sei bemerkt, dass die oben erwähnten Ausführungsformen die Erfindung eher veranschaulichen als sie zu beschränken. Es wird deutlich sein, dass im Rahmen der Erfindung für den Fachmann viele Varianten möglich sind. Bezugszeichen in den Ansprüchen beschränken deren Schutzumfang nicht. Die Verwendung des Wortes "umfassen" schließt das Vorhandensein von anderen als in den Ansprüchen erwähnten Elementen nicht aus. Die Verwendung des Wortes "ein" oder "eine" vor einem Element schließt das Vorhandensein einer Vielzahl derartiger Elemente nicht aus.

Claims (12)

  1. Elektrische Anordnung (1, 100) mit einem Körper (2, 101) mit: – einem Widerstand (36, 250), der ein Phasenänderungsmaterial umfasst, das fähig ist, in einer ersten Phase und in einer zweiten Phase zu sein, wobei der Widerstand (36, 250) eine Oberfläche mit einer ersten Kontaktfläche (5, 132) und eine zweite Kontaktfläche (6, 272) hat, der Widerstand (36, 250) einen elektrischen Widerstand zwischen der ersten Kontaktfläche (5, 132) und der zweiten Kontaktfläche (6, 272) hat, der elektrische Widerstand einen ersten Wert hat, wenn das Phasenänderungsmaterial in der ersten Phase ist und einen zweiten Wert hat, wenn das Phasenänderungsmaterial in der zweiten Phase ist, – einem an die erste Kontaktfläche (5, 132) elektrisch angeschlossenen ersten Leiter (3, 130), – einem an die zweite Kontaktfläche (6, 272) elektrisch angeschlossenen zweiten Leiter (4, 270), – wobei der erste Leiter (3, 130), der zweite Leiter (4, 270) und der Widerstand (36, 250) fähig sind, einen Strom zum Erhitzen des Phasenänderungsmaterials zu leiten, um einen Übergang aus der ersten Phase in die zweite Phase zu ermöglichen, und – einer Schicht (20, 39, 126, 140, 260) eines dielektrischen Materials, die nicht in dem Widerstand (36, 250) enthalten ist, um während des Erhitzens einen Wärmefluss zu Teilen des Körpers (2, 101), die frei von dem Widerstand (36, 250) sind, zu reduzieren, dadurch gekennzeichnet, dass das dielektrische Material ein poröses Material mit Poren einer Größe zwischen 0,5 nm und 50 nm umfasst.
  2. Elektrische Anordnung (1, 100) nach Anspruch 1, worin die Poren eine Größe zwischen 1 nm und 10 nm haben.
  3. Elektrische Anordnung (1, 100) nach Anspruch 1, worin die Poren im Wesentlichen wasserfrei sind.
  4. Elektrische Anordnung (1, 100) nach Anspruch 1, worin die Poren hydrophobe Oberflächen haben.
  5. Elektrische Anordnung (1,100) nach Anspruch 4, worin das poröse Material ein Organosilikat umfasst und die hydrophoben Oberflächen Hydrocarbyl-Gruppen haben.
  6. Elektrische Anordnung (1, 100) nach Anspruch 5, worin das poröse Material durch Folgendes gewonnen werden kann: – Aufbringen einer flüssigen Schicht mit einer Zusammensetzung, die Tetra-Alkoxysilan, Hydrocarbyl-Alkoxysilan, ein Tensid und ein Lösungsmittel umfasst, auf ein Substrat, wobei das Molverhältnis zwischen Tetra-Alkoxysilan and Hydrocarbyl-Alkoxysilan höchstens 3:1 ist, und – Erhitzen der flüssigen Schicht, um das Tensid und das Lösungsmittel zu entfernen und um die hydrophobe poröse Schicht zu bilden.
  7. Elektrische Anordnung (1, 100) nach Anspruch 6, dadurch gekennzeichnet, dass das Tensid ein kationisches Tensid ist, und das Tensid und die Gesamtheit der Alkoxysilane in einem Molverhältnis größer als 0,1:1 vorhanden sind.
  8. Elektrische Anordnung (1,100) nach Anspruch 1, dadurch gekennzeichnet, dass das poröse Material eine Porosität über 20 Prozent hat.
  9. Elektrische Anordnung (1, 100) nach Anspruch 1, dadurch gekennzeichnet, dass der Widerstand (36, 250) in den Körper (2, 101) eingebettet ist, wobei die Schicht (39, 126, 140, 260) in direktem Kontakt mit dem Widerstand (36, 250) steht.
  10. Elektrische Anordnung (100) nach Anspruch 9, dadurch gekennzeichnet, dass die erste Kontaktfläche (132) kleiner als die zweite Kontaktfläche (272) ist, und der erste Leiter (130) einen Teil in direktem Kontakt mit der ersten Kontaktfläche (132) umfasst, wobei der Teil in die Schicht (126, 140) eingebettet ist.
  11. Elektrische Anordnung (1, 100) nach Anspruch 1, dadurch gekennzeichnet, dass der erste Leiter (3, 130), der zweite Leiter (4, 270), der Widerstand (36, 250) und die Schicht (20, 39, 126, 140, 260) ein Speicherelement (30, 103) bilden, und Körper (2, 101) Folgendes umfasst: – eine Matrix von Speicherzellen, wobei jede Speicherzelle ein jeweiliges Speicherelement (30, 103) und eine jeweilige Ansteueranordnung (26, 104) umfasst, und – ein Raster von Ansteuerleitungen (12, 42, 120, 190), wobei jede Speicherzelle individuell über die jeweiligen Ansteuerleitungen (12, 42, 120, 190), die an die jeweilige Ansteueranordnung (26, 104) angeschlossen sind, zugänglich ist.
  12. Elektrische Anordnung (100) nach Anspruch 11, dadurch gekennzeichnet, dass: – die Ansteueranordnung (104) einen Metalloxidhalbleiter-Feldeffekttransistor mit einem Sourcegebiet (110), einem Draingebiet (112) und einem Gategebiet (116) umfasst, und – das Raster der Ansteuerleitungen N erste Ansteuerleitungen (190), M zweite Ansteuerleitungen (120), mit ganzzahligen N und M, und eine Ausgangsleitung (271) umfasst, wobei der erste Leiter (130) jedes Speicherelements (103) elektrisch an ein erstes, aus dem Sourcegebiet (110) und dem Draingebiet (112) des entsprechenden Metalloxidhalbleiter-Feldeffekttransistors ausgewählten Gebiet angeschlossen ist, der zweite Leiter (270) jedes Speicherelements (103) elektrisch an die Ausgangsleitung (271) angeschlossen ist, ein zweites Gebiet des entsprechenden Metalloxidhalbleiter-Feldeffekttransistors, das aus dem Sourcegebiet (110) und dem Draingebiet (112) ausgewählt ist und das frei von dem ersten Gebiet ist, elektrisch an eine der N ersten Ansteuerleitungen (190) angeschlossen ist, und das Gategebiet (116) elektrisch an eine der M zweiten Ansteuerleitungen (120) angeschlossen ist.
DE60307306T 2002-10-11 2003-08-25 Elektrische einrichtung mit einem phasenänderungsmaterial Expired - Lifetime DE60307306T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP02079220 2002-10-11
EP02079220 2002-10-11
PCT/IB2003/003865 WO2004034482A2 (en) 2002-10-11 2003-08-25 Electric device comprising phase change material

Publications (2)

Publication Number Publication Date
DE60307306D1 DE60307306D1 (de) 2006-09-14
DE60307306T2 true DE60307306T2 (de) 2007-10-11

Family

ID=32088028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60307306T Expired - Lifetime DE60307306T2 (de) 2002-10-11 2003-08-25 Elektrische einrichtung mit einem phasenänderungsmaterial

Country Status (10)

Country Link
US (1) US20060163554A1 (de)
EP (1) EP1554763B1 (de)
JP (1) JP2006502578A (de)
KR (1) KR20050053750A (de)
CN (1) CN100521276C (de)
AT (1) ATE335289T1 (de)
AU (1) AU2003259447A1 (de)
DE (1) DE60307306T2 (de)
TW (1) TWI311825B (de)
WO (1) WO2004034482A2 (de)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
KR101100422B1 (ko) * 2005-01-27 2011-12-30 삼성전자주식회사 저항 디램 소자 및 그 동작 방법
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7361925B2 (en) * 2005-02-10 2008-04-22 Infineon Technologies Ag Integrated circuit having a memory including a low-k dielectric material for thermal isolation
DE102005014645B4 (de) 2005-03-31 2007-07-26 Infineon Technologies Ag Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
KR100707190B1 (ko) 2005-05-07 2007-04-13 삼성전자주식회사 나노 와이어를 포함하는 상변환 메모리 소자 및 그 제조방법
US7601995B2 (en) * 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
JP4991155B2 (ja) * 2006-01-19 2012-08-01 株式会社東芝 半導体記憶装置
WO2007099595A1 (ja) * 2006-02-28 2007-09-07 Renesas Technology Corp. 半導体装置およびその製造方法
KR20090007363A (ko) 2006-03-24 2009-01-16 엔엑스피 비 브이 상변화 저항기를 갖는 전기 디바이스 및 전기 장치
JP4623520B2 (ja) * 2006-04-10 2011-02-02 株式会社神戸製鋼所 多孔質膜の製造方法及びその方法によって製造された多孔質膜
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
JP4865433B2 (ja) * 2006-07-12 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US20080019257A1 (en) * 2006-07-18 2008-01-24 Jan Boris Philipp Integrated circuit with resistivity changing material having a step-like programming characteristitic
US7453081B2 (en) * 2006-07-20 2008-11-18 Qimonda North America Corp. Phase change memory cell including nanocomposite insulator
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US20080089642A1 (en) * 2006-10-12 2008-04-17 Annette Claire Grot Photonic crystal sensor for small volume sensing
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
KR100801084B1 (ko) * 2007-01-08 2008-02-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
US7619237B2 (en) * 2007-02-21 2009-11-17 Macronix International Co., Ltd. Programmable resistive memory cell with self-forming gap
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
ATE527702T1 (de) 2008-01-16 2011-10-15 Nxp Bv Mehrschichtige struktur mit einer phasenwechselmaterialschicht und verfahren zu ihrer herstellung
KR20090097362A (ko) * 2008-03-11 2009-09-16 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
US8030634B2 (en) * 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8586960B2 (en) * 2008-06-19 2013-11-19 International Business Machines Corporation Integrated circuit including vertical diode
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
KR100962019B1 (ko) * 2008-06-30 2010-06-08 주식회사 하이닉스반도체 보호막을 포함하는 상변화 메모리 소자 및 그 제조방법
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
IT1391864B1 (it) * 2008-09-30 2012-01-27 St Microelectronics Rousset Cella di memoria resistiva e metodo per la fabbricazione di una cella di memoria resistiva
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
JP5340252B2 (ja) * 2010-11-17 2013-11-13 キヤノン株式会社 反射防止膜及びその製造方法
KR101199262B1 (ko) * 2011-03-21 2012-11-12 한국과학기술연구원 저항 변화를 이용한 비휘발성 기억소자 및 그 제조방법
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US10483322B2 (en) * 2017-06-08 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for fabricating the same
US10147876B1 (en) * 2017-08-31 2018-12-04 Sandisk Technologies Llc Phase change memory electrode with multiple thermal interfaces
CN112133825A (zh) * 2020-09-03 2020-12-25 中国科学院上海微系统与信息技术研究所 一种高稳定性相变存储单元及其制备方法
US11980110B2 (en) * 2021-09-20 2024-05-07 International Business Machines Corporation Insulated phase change memory using porous dielectrics

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
DE69936228T2 (de) * 1998-12-23 2008-02-07 Battelle Memorial Institute, Richland Mesoporöser siliciumdioxidfilm ausgehend von tensid enthaltender lösung und verfahren zu dessen herstellung
US6573131B2 (en) * 2000-07-13 2003-06-03 The Regents Of The University Of California Silica zeolite low-k dielectric thin films and methods for their production
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6670285B2 (en) * 2001-03-14 2003-12-30 International Business Machines Corporation Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials
EP1318552A1 (de) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Kleinflächige Kontaktzone, hocheffizientes Phasenwechsel-Speicherelement und dessen Verfahren zur Herstellung
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
WO2004034482A2 (en) 2004-04-22
DE60307306D1 (de) 2006-09-14
JP2006502578A (ja) 2006-01-19
CN1689172A (zh) 2005-10-26
EP1554763A2 (de) 2005-07-20
KR20050053750A (ko) 2005-06-08
TWI311825B (en) 2009-07-01
US20060163554A1 (en) 2006-07-27
TW200409391A (en) 2004-06-01
AU2003259447A1 (en) 2004-05-04
CN100521276C (zh) 2009-07-29
ATE335289T1 (de) 2006-08-15
EP1554763B1 (de) 2006-08-02
WO2004034482A3 (en) 2004-08-26

Similar Documents

Publication Publication Date Title
DE60307306T2 (de) Elektrische einrichtung mit einem phasenänderungsmaterial
DE3327301C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE102008059500B4 (de) Verfahren zur Herstellung eines Mehr-Gatetransistors mit homogen silizidierten Stegendbereichen
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE112013001404B4 (de) Verfahren zum Verhindern eines Kurzschließens von benachbarten Einheiten
DE102008035707B4 (de) Bipolartransistor-Finfet-Technologie
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102010003452B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
DE112011100788T5 (de) Struktur und Verfahren zum Herstellen eines Ersatzmetall-Gates und Kontaktmetalls
DE102019116998B4 (de) Leitfähiger kontakt mit treppenartigen barriereschichten
DE112004000248T5 (de) UV-Abblockschicht zum Reduzieren der UV-Induzierten Aufladung von SONOS-Doppelbit-Flash-Speicher-Einrichtungen in der Beol-Bearbeitung
DE102009043628B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials
DE102010003555A1 (de) Aluminiumsicherungen in einem Halbleiterbauelement, das Metallgateelektrodenstrukturen aufweist
DE10002315A1 (de) Verfahren zum Ausbilden von HSG-Kondensatoren aus ungleichmäßig dotierten amorphen Siliziumschichten und darin ausgebildeten HSG-Kondensatoren
DE69825296T2 (de) Reduzierung von ladungsverlusten in nichtflüchtigen speicherzellen durch phosphorimplantation in pecvd-nitrid/oxynitrid-filmen
DE102009046250A1 (de) Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102009043328B4 (de) Herstellung von Halbleiterwiderständen in einem Halbleiterbauelement mit Metallgatestrukturen durch Erhöhen der Ätzwiderstandsfähigkeit der Widerstände
DE102022100207A1 (de) Struktur, die einen Poly-Widerstand unter flacher Grabenisolation und über Polysiliziumschicht mit hohem Widerstand bereitstellt
DE102009046248A1 (de) Halbleitersicherungen in einem Halbleiterbauelement mit Metallgates
DE112012002648B4 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102022100364A1 (de) Dünnschichttransistor mit einem gatedielektrikum mitabgestufter zusammensetzung und verfahren zu dessenherstellung
DE10238774A1 (de) Halbleitervorrichtung
DE102009055433A1 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind
DE112021007784T5 (de) Resistive random access memory (rram-) zellen und konstruktionsverfahren
DE112020005385T5 (de) Struktur und verfahren zur herstellung eines resistiven speichers mit vertikal vorgegebenem filament

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL