DE60222673T2

DE60222673T2 - Differenz-leitungsempfänger

Info

Publication number: DE60222673T2
Application number: DE60222673T
Authority: DE
Inventors: Mats Olof Hedberg; Tord Haulin
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 2001-07-05
Filing date: 2002-06-28
Publication date: 2008-07-17
Anticipated expiration: 2022-06-29
Also published as: EP1417759A1; US20040247036A1; EP1274171A1; WO2003005587A1; EP1417759B1; DE60222673D1; US7321239B2; ATE374456T1

Description

TECHNISCHES GEBIET DER ERFINDUNG
Differenz-Digitalsignale werden dazu verwendet, um digitale Daten, welche als eine Differenzspannung zwischen einem Paar von Leitern codiert sind, zu befördern. Dieses Datenformat hat den Vorteil darin, dass es unempfänglicher auf Rauschen und Nebensprechen ist, als bei Einzelende-Signalen. Die Rausch-Unempfindlichkeit basiert aufgrund eines Impedanz-Ausgleiches und einer Gleichtaktunterdrückung. Bei korrekt entworfenen Leiterpaaren beeinträchtigen Rauschen und Nebensprechen die zwei Zweige von einem Differenz-Paar auf eine einfache Weise. Eine Beeinflussung der Differenz-Signalkomponente wird beschränkt. Diese Rauschunterdrückung erster Ordnung kann ebenfalls beibehalten werden, wenn Übertrager und Empfänger an die Differenz-Leitung verbunden werden, vorausgesetzt, dass ihre Impedanzen gut ausgeglichen sind.
Differenz-Verstärker, welche in Schleifenkonfigurationen als beschränkende Spannungskomparatoren betrieben werden, sind ein wirksames Mittel, um Digitalsignale mit niedriger Amplitude zu empfangen. Intern auf den digitalen CMOS-Schaltungen wird die digitale Information als VDD-zu-VSS-Vollansteuerung-Signale dargestellt. Die Pegelumwandlung wird in einer oder zwei Hochimpedanz-Stufen vorgenommen, welche mit einem Pull-up Pull-down Impedanzverhältnis arbeiten. Zumindest eine und manchmal auch beide der Pull-up- und Pull-down-Impedanzen hängen von einer Eingangssignalamplitude ab, wobei eine Steuerung über eine oder mehrere Differenz-Verstärkerstufen ausgeübt wird. Mit zunehmenden Datenraten und abnehmenden Versorgungsspannungen wird eine genauere Einstellung des Impedanzverhältnisses in der Hochimpedanz-Stufe schwieriger. Das Impedanzverhältnis wird durch Herstellungsschwankungen, die Versorgungsspannung, die Temperatur und den Eingangssignal-Gleichtaktpegel beeinflusst. Differenz-Spannungskomparatoren und Verstärker aus dem Stand der Technik verwenden Pull-up Pull-down Impedanzverhältnisse, welche durch einen Entwurf eingestellt sind. Dies wird als ein Anpasskompromiss über den Bereich von Betriebsbedingungen hinweg vorgenommen. Ein weniger als perfektes Pull-up-zu-Pull-down Impedanzverhältnis führt zu einem Versatz und zu einer Pulsbreitenstörung. Dies tritt auf, weil der Differenz-Spannungskomparator oder Verstärker nicht an seinem Gleichgewicht sein wird, wenn das eingegebene Differenz-Signal gleich Null ist. Ferner wird sich der Strom, welcher zum Aufladen und Entladen von parasitären Kapazitäten in den Hochimpedanz-Stufen verfügbar ist, unterscheiden, welches zu unterschiedlichen internen Signal-Anstiegs- und -Abfallzeiten führt. Zusammengefasst wird dies die hilfreiche Datenrate oder den Frequenzbereich als auch die Empfindlichkeit oder den Amplitudenbereich reduzieren.
Schwankungen in den relativen Anstiegs- und Abfallzeiten von den zwei Ausgaben von einem Leitungsempfänger legen einen Zeitfehler auf das Ausgangssignal auf. Diese Fehler reduzieren für gewöhnlich die Schaltungs-Nützlichkeit, insbesondere bei Hochgeschwindigkeitsanwendungen.
Lösungen aus dem Stand der Technik, bezogen auf dieses Problem, sind aus der US 5 304 856 und EP 0 297 715 bekannt.
BESCHREIBUNG DES STANDES DER TECHNIK
Die EP 0 690 564 beschreibt einen spannungsgesteuerten Oszillator, bei welchem ein Differenz-Taktsignal einem Differenz-Komparator zugeführt wird. Jeglicher Gleichtaktfehler im Eingangssignal wird am Komparator- Ausgang als eine Diskrepanz zwischen den Tastverhältnissen von den Signalen an den zwei Ausgängen offenkundig. Ein verschachtelter Inverter-Aufbau, welcher an ein Integrationselement gekoppelt ist, wird dazu verwendet, ein Gleichtakt-Informationssignal von solchen Tastverhältnis-Diskrepanzen herzuleiten, welches dann dazu verwendet wird, um Gleichtaktfehler zu korrigieren.
UMRISS DER ERFINDUNG
Es ist eine Aufgabe von dieser Erfindung, diese und weitere Einschränkungen zu beheben. Die vorliegende Erfindung ist im unabhängigen Anspruch bestimmt. Vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen bestimmt.
Ein Teil von der Lösung, bezogen auf die entsprechenden, oben diskutierten Einschränkungen, enthalten gemäß der vorliegenden Erfindung das Erzeugen von einer adaptiven Schaltung, welche das Pull-up-zu-Pull-down-Verhältnis einstellt. Unter normalen Betriebsbedingungen für einen beschränkenden Verstärker sind die Hochimpedanzstufe-Signalpegel für ein 1- und ein 0-Symbol durch die Eingangsdaten und nicht durch das einzustellende Pull-up Pull-down-Verhältnis bestimmt. Daher kann eine Information über das Pull-up Pull-down-Verhältnis nicht angesammelt werden, wenn der Leitungsempfängerverstärker das Eingangssignal in einem Pegel eines stationären Zustandes aufgelöst hat. Da das Pull-up Pull-down-Verhältnis lediglich Übergänge zwischen den zwei Zuständen beeinflusst, wird dieses Problem gelöst, indem die zwei Ausgaben zwischen stabilen Zuständen, das heißt in Übergangsperioden, in Betracht gezogen werden.
Gemäß einer Ausführungsform von der Erfindung enthält eine Differenz-Leitungsempfängerschaltung eine erste Stromquelle und eine zweite Stromquelle zum Erzeugen von jeweiligen Quellenströmen gemäß von jeweiligen Strompegel-Steuersignalen. Eine Schaltstufe schaltet die Ströme, welche durch die erste und zweite Stromquelle erzeugt sind, in eine Ausgangsstufe von der Leitungsempfängerschaltung. Die Ausgangsstufe wandelt die Ströme in ein Differenzbinär-Ausgangssignal, beispielsweise ein CMOS-Signal, um. Aufgrund von parasitären Kapazitäten, wie beispielsweise die Gate-Kapazität in jedem MOS FET, werden Zeiteigenschaften, wie beispielsweise die Anstiegszeit, Abfallzeit der Flanken von dem Ausgangssignal von den Strompegeln abhängen, welche durch die Ausgangsstufe von der Schaltstufe empfangen werden. Das Umschalten findet gemäß dem empfangenen Differenz-Eingangssignal statt. Eine Stromquelle-Steuerschaltung ist dazu bereitgestellt, um zumindest eine aus der ersten und zweiten Stromquelle zu steuern, das heißt die Stromgröße, welche durch die jeweilige Stromquelle erzeugt wird. Vorzugsweise werden die erste und zweite Stromquelle wechselseitig durch die Stromquelle-Steuerschaltung gesteuert, sodass der Strompegel von einer der Stromquellen abnimmt, während der Strompegel von der anderen Stromquelle zunimmt, wobei dieser wechselseitige Steuerbetrieb auf ein gewisses Ausmaß der Bewegung eines Schwebebalkens ähnelt. Jedoch wird ein Steuern des Strompegels von gerade mal einer Stromquelle von den beiden im Prinzip ausreichen.
Die Stromquelle-Steuerschaltung empfängt wiederum ein Erfassersignal, welches anzeigt, ob die Differenzbinär-Ausgangssignale, welche durch die Leitungsempfängerschaltung bereitgestellt werden, symmetrisch sind oder nicht. Wenn das Erfassersignal einen Symmetriemangel anzeigt, stellt die Stromquelle-Steuerschaltung den Strompegel von zumindest einer aus der ersten und der zweiten Stromquelle in eine Richtung ein, welche dazu geeignet ist, um eine Symmetrie im Differenz-Ausgangssignal aufzubauen.
Ein Symmetriemangel im Differenz-Ausgangssignal kann beispielsweise als eine Abweichung zwischen der Anstiegszeit und der Abstiegszeit von den Ausgangssignalen und/oder als eine Abweichung im Zeitpunkt der Anstiegs- und Abstiegsflanken, beispielsweise Phasenabweichungen, auftreten. Ein solcher Symmetriemangel würde zu einer Reduzierung von der Öffnung des Augendiagramms führen. Die vorliegende Erfindung trägt dazu bei, um das Augendiagramm geöffnet beizubehalten.
BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt eine erste Ausführungsform von der vorliegenden Erfindung.
2a, 2b und 2c zeigen eine Folge von Kurvenverläufen, welche Zeitfehler darstellen, welche aufgrund von Differenzen im Strom, welcher durch die zwei Stromquellen 1 und 2 bereitgestellt wird, resultieren.
3a zeigt im größeren Detail eine mögliche Ausführungsform von der CMOS-Umwandlungssektion 72 am Ausgang von der Verstärkerschaltung 71.
3b zeigt den Aufbau von einem herkömmlichen CMOS-Inverter.
4 zeigt Details der Zeitfehler-Erfassungsschaltung 8 von der Ausführungsform von der vorliegenden Erfindung von 1.
5a und 5b sind beispielhafte Schaubilder, welche sich auf die Wirkung von der Schaltung von 4 beziehen.
6 zeigt eine zweite Ausführungsform von der vorliegenden Erfindung.
7 zeigt eine bevorzugte Implementierung von einer Differenz-Signalübertragungsschaltung 91, bei welcher die Schalter als MOS-Transistoren implementiert sind.
GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
1 zeigt einen Differenz-Verstärker-Entwurf von einer Art, welche zur Verwendung bei der oben diskutierten Anwendungsart in Betracht gezogen werden kann. Zwei Stromquellen 1 und 2 sind bereitgestellt, um zwei Stromversorgungsknoten 61 und 62 jeweils mit einem Quellen- und Senken-Strom zu versorgen. Eine Ausgangsstufe, welche eine Schaltung 71 und eine nachfolgende Sektion 72 hat, ist bereitgestellt, und ist mit dem Stromversorgungsknoten 61 und 62 durch zwei P-Typ-Transistoren 31 und 41, wobei die Source von jedem Transistor mit dem oberen Stromversorgungsknoten 61 verbunden ist, und das Drain mit der Ausgangsstufe verbunden ist, und zwei N-Typ-Transistoren 32 und 42, wobei das Drain von jedem Transistor mit der Ausgangsstufe 71, 72 verbunden ist, und die Source mit dem unteren Stromversorgungsknoten 62 verbunden ist, verbunden. Die Gates von diesen vier Transistoren sind jeweils zu komplementären Paaren 31 und 32, und 41 und 42 verbunden, wobei die Gates von dem ersten Paar mit dem Differenz-Eingang von dem Differenz-Verstärker verbunden sind, und das weitere Paar mit dem weiteren Eingang von dem Differenz-Verstärker verbunden ist.
Die Sektion 71 von der Ausgangsstufe enthält vier P-Kanaltransistoren 711, 712, 713, 714 und vier N-Kanaltransistoren 715, 716, 717, 718, welche zu vier Paaren 711 und 712, 713 und 714, 715 und 716, 717 und 718 angeordnet sind, wobei die Gates von den Transistoren in jedem Paar verbunden sind.
Die Sources von den P-Typ-Transistoren sind mit der positiven Energieversorgungsschiene verbunden, und in jedem Paar von P-Typ-Transistoren ist das Drain von einem Transistor 715, 718 mit seinem eigenen Gate und mit einem der N-Typ-Schalttransistoren außerhalb der Ausgangsstufe 32, 42 verbunden, und das Drain von dem weiteren 716, 717 ist mit einem der Ausgangsknoten verbunden.
Die Sources von den N-Typ-Transistoren sind mit der negativen Energieversorgungsschiene verbunden, und in jedem Paar von N-Typ-Transistoren ist das Drain von einem Transistor 711, 714 mit seinem eigenen Gate und mit einem der P-Typ-Schalttransistoren außerhalb der Ausgangsstufe 31, 41 verbunden, und das Drain von dem weiteren 712, 713 ist mit einem der Ausgangsknoten verbunden.
Jeder Ausgangsknoten ist somit mit dem Drain von einem P-Kanaltransistor und mit dem Drain von einem N-Typ-Transistor verbunden.
Somit sind vier Stromspiegel ausgebildet, welche zwei Knoten versorgen, welche jeweils mit den Ausgängen P Aus und N Aus verbunden sind. Jeder Stromspiegel ist mit einem der Schalttransistoren 31, 41, 32 und 42, wie oben beschrieben, verbunden, sodass, wenn ein Strom durch einen Schalttransistor fließt, dieser Strom am Ausgangsknoten gespiegelt wird.
Wenn der Betrieb von den Schalttransistoren 31, 41, 32 und 42 und der Ausgangsstufe 71, 72 zusammen in Betracht gezogen wird, wenn ein Differenz-Signal am Eingang von der Vorrichtung vorliegt, sodass ein logisches High an den Gates von den Transistoren 31 und 32 vorliegt, und dementsprechend ein logisches Low an den Gates von den Transistoren 41 und 42 vorliegt, nimmt der P-Typ-Transistor 41 einen Leitzustand ein, sodass ein Strom vom oberen Stromversorgungsknoten, durch den Transistor 714, und die negative Energieversorgungsschiene herab, fließt. Da die Transistoren 713 und 714 in einem Stromspiegel-Aufbau angeordnet sind, versucht der Transistor 713 einen Strom zu ziehen, welcher mit dem Strom übereinstimmt, welcher durch den Transistor 714 fließt, von dem Ausgangsknoten, wodurch somit ein logisches Low am Ausgang realisiert wird.
Auf eine ähnliche Weise nimmt der N-Typ-Transistor 32 einen Leitzustand ein, sodass ein Strom von der positiven Energieversorgungsschiene durch den Transistor 715 und herab zur negativen Energieversorgungsschiene fließt. Da die Transistoren 715 und 716 in einem Stromspiegel-Aufbau angeordnet sind, versucht der Transistor 716 einen Strom zu drücken, welcher mit dem Strom übereinstimmt, welcher durch den Transistor 715 fließt, durch den Ausgangsknoten, wodurch somit ein logisches High am Ausgang realisiert wird.
Auf diese Weise wird der logische Wert am Eingang an dem Ausgang gespiegelt, jedoch mit einer Potenzial-Schiene-zu-Schiene Spannungsschwingung.
Die Ausgabe von Sektion 71 ist, wie oben diskutiert, ein Strom, welcher den logischen Wert am Eingang darstellt. Um diesen Strom in ein digitales Signal umzuwandeln, welches logische Werte gleich den positiven und negativen Energieversorgungsschiene-Spannungen hat, ist eine CMOS-Umwandlungsschaltung 72 bereitgestellt.
3a zeigt detaillierter eine mögliche Ausführungsform von der CMOS-Umwandlungssektion 72 am Ausgang von der Verstärkungsschaltung 71. Die CMOS-Umwandlungssektion enthält zwei CMOS-Umwandlungsschaltungen 73 und 74, wobei jede jeweils vier CMOS-Inverter 731, 732, 733, 734 und 741, 742, 743, 744 enthält. Jeder Ausgangsknoten von der Sektion 71 ist mit dem Eingang von einer dieser Umwandlungsschaltungen 73 oder 74 verbunden.
Ein herkömmlicher CMOS-Inverter, wie in 3b gezeigt, enthält einen Eingangsknoten 7413, einen Ausgangsknoten 7414, einen P-Kanal MOSFET-Transistor 7411 und einen N-Kanal MOSFET-Transistor 7412, wobei das Gate von sowohl dem P-Kanal- als auch dem N-Kanal-Transistor mit dem Eingangsknoten 7413 verbunden ist, die Source von dem P-Kanal-Transistor mit der positiven Energieversorgungsschiene verbunden ist, die Source von dem N-Kanal-Transistor 7412 mit der negativen Energieversorgungsschiene verbunden ist, und das Drain von dem N-Kanal-Transistor und das Drain von dem P-Kanal-Transistor miteinander verbunden und mit dem Ausgangsknoten 7414 verbunden sind.
Beim Betrieb werden die Inverter, welche jede CMOS-Umwandlungsschaltung ausbilden, zwischen ihren positiven und negativen Energieversorgungswert in Phase mit den Spannungsänderungen an den Ausgangsknoten von Sektion 71, und im Wesentlichen um 180 Grad phasenverschoben miteinander schwingen, sodass die Differenz-Ausgabe, welche durch die Differenz zwischen Signalen bei P_CMOS Aus und N_CMOS Aus ausgebildet wird, innerhalb gut bestimmter Limits fallen wird, welches für die Funktion von nachfolgenden Systemabschnitten (nicht gezeigt) von Wichtigkeit ist, welche das Signal verarbeiten, welches durch die Digital-Leitungsempfängerschaltung von der Übertragungsleitung empfangen wird. Die Zeitfehler-Erfassungsschaltung überwacht Eigenschaften von dieser Differenz-Ausgabe, wie im Folgenden beschrieben.
Die Schaltung von dem Verstärker 7 hat selbstverständlich verschiedene zugehörige parasitäre Kapazitäten 51, 52, sodass für eine Spannung, welche an einem bestimmten Ausgangsknoten erscheint, eine parasitäre Kapazität 51, 52 in Rechnung getragen werden muss. Die Ströme, welche erforderlich sind, um diese Kapazität 51, 52 in Rechnung zu tragen, werden jeweils durch die Stromquellen 1 und 2 bereitgestellt, oder sie können durch Spiegelstromquellen entsprechend der Stromquellen 1 und 2 bereitgestellt werden. Somit beeinflusst der Pegel des Stroms, welcher durch die Stromquellen bereitgestellt wird, die Rate, bei welcher die Kapazitäten 51, 52 in Rechnung getragen werden können, und somit die Anstiegs- und Abstiegszeit von der Schaltungsausgabe.
Wenn eine der Stromquellen einen höheren Strom als die andere bereitstellt, wird das Resultat eine Differenz zwischen der Abstiegszeit am Verstärker-Ausgang und der Anstiegszeit sein. Dies kann als ein Zeitfehler oder eine Phasendifferenz zwischen den zwei Signalen durch externe Komponenten interpretiert werden, oder allgemeiner als ein Verschließen des Augendiagramms.
Dieser Effekt ist in 2a, 2b und 2c dargestellt, welche eine Folge von Kurvenverläufen zeigen, welche Zeitfehler darstellen, welche aus Differenzen im Strom herrühren, welcher durch die zwei Stromquellen 1 und 2 bereitgestellt wird. In 2a wird gezeigt, wie, wenn die Ströme, welche an den Stromversorgungsknoten 61 und 62 verfügbar sind, korrekt ausgeglichen sind, sodass die Anstiegs- und Abstiegszeit für die Differenz-Ausgabe von dem Verstärker gleich sind, die CMOS-Umwandlungsschaltung an jedem Ausgang gleichzeitig derart angesteuert werden wird, dass die zwei Signale ein symmetrisches Umwandlungsverhalten zeigen werden.
In 2b ist gezeigt, wie, wenn die N-Stromquelle weniger Strom an den Stromversorgungsknoten 62 bereitstellt, als die P-Stromquelle dem Stromversorgungsknoten 61 bereitstellt, die Anstiegszeit von der Ausgabe langsamer sein wird als die Abstiegszeit. Das Resultat daraus ist, dass der CMOS-Umwandler an einem Ausgang (welcher auch immer absteigend ist) vor dem CMOS- Umwandler an der weiteren Ausgabe ausgelöst werden wird, sodass die Ausgaben von den zwei CMOS-Umwandlern augenblicklich beide Low sein werden.
Ähnlich ist in 2c gezeigt, wie, wenn die N-Stromquelle der Stromversorgungsschiene 62 mehr Strom bereitstellt, als die P-Stromquelle der oberen Stromversorgungsschiene 61 zuführt, die Abstiegszeit von der Ausgabe langsamer sein wird als die Anstiegszeit. Das Resultat daraus ist, dass der CMOS-Umwandler an einem Ausgang 73 oder 74 (welcher auch immer ansteigt) vor den CMOS-Umwandler 73 oder 74 an den weiteren Ausgang ausgelöst werden wird, sodass die Ausgaben von den zwei CMOS-Umwandlern 73 und 74 augenblicklich beide High sein werden.
Zurück zu 1 ist eine Schaltung 8 bereitgestellt, welche dazu in der Lage ist, Zeitfehler im ausgegebenen Differenz-Signal zu erfassen, und ein Steuersignal zu erzeugen, welches darüber darstellhaft ist. Dieses Steuersignal wird dazu verwendet, um zwei weitere Stromquellen 11 und 21 zu steuern, welche dazu in der Lage sind, selektiv den Strom zu ergänzen, welcher auf diesen Stromversorgungsschienen 61 und 62 verfügbar ist, um somit jeglichen Unterschied in dem Strom auszulöschen, welcher durch die Stromquellen 1 und 2 bereitgestellt wird, und daher eine ausgeglichene Stromquelle für jede der Schaltungen durch die Verstärkerschaltung 71 bereitstellt, wodurch somit eine Quelle eines Zeitfehlers beseitigt wird.
4 zeigt eine mögliche Anordnung für die Schaltung der Zeitabweichungs-Erfassungseinheit 8. Gemäß der in 4 gezeigten Schaltung sind vier P-Transistoren 81, 82, 83 und 84 und vier N-Transistoren 86, 87, 88 und 89 bereitgestellt. Die Sources der Transistoren 81 und 83 sind mit der positiven Energieversorgungsschiene verbunden, und die Sources der Transistoren 87 und 89 sind mit der Erdungsschiene verbunden. Das Drain des Transistors 81 ist mit der Source des Transistors 82 verbunden, das Drain des Transistors 83 ist mit der Source des Transistors 84 verbunden, das Drain des Transistors 82 ist mit dem Drain des Transistors 86 verbunden, das Drain des Transistors 84 ist mit dem Drain des Transistors 88 verbunden, die Source des Transistors 86 ist mit dem Drain des Transistors 87 verbunden, und die Source des Transistors 88 ist mit dem Drain des Transistors 89 verbunden. Die Gates der Transistoren 81, 87, 84 und 88 sind mit dem Ausgang der Verstärkungsschaltung 7 verbunden, und die Gates der Transistoren 83, 82, 86 und 89 sind mit der N-Ausgabe von der Verstärkungsschaltung 7 verbunden. Die Drains der Transistoren 82 und 84 und die Drains der Transistoren 86 und 88 sind mit einem Integrierelement 85 (ein Kondensator) und dem Ausgang der Zeitfehler-Erfassungsschaltung verbunden. Die Transistoren 81, 82, 86, 87 bilden einen ersten Zweig, während die Transistoren 83, 84, 88, 89 einen zweiten Zweig bilden. Jeder Zweig in dieser Ausführungsform enthält zwei verschachtelte CMOS-Inverter. Der innere CMOS-Inverter von dem ersten Zweig wird durch die Transistoren 82, 86 gebildet, während der äußere CMOS-Inverter von diesem Zweig durch die Transistoren 81, 87 gebildet wird. Ähnlich bilden die Transistoren 84, 88 den inneren CMOS-Inverter von dem zweiten Zweig, während die Transistoren 83, 89 den äußeren CMOS-Inverter von diesem Zweig bilden. Dieser Aufbau ist symmetrisch, welches für geringe Erfassungsfehler bei hohen Datenraten vorteilhaft ist.
5a und 5b sind beispielhafte Schaubilder, welche sich auf die Funktion von der Zeitabweichungs-Erfassungsschaltung von 5 beziehen, wobei mithilfe derer die Funktion von dieser Schaltung nun erläutert werden wird.
Im Betrieb wird dann, wenn während eines Übergangs zwischen zwei entgegengesetzten Zuständen, beispielsweise zwischen einem ersten stabilen Zustand, bei welchem gilt P_CMOS Aus gleich High und N_CMOS Aus gleich Low gilt, und einem zweiten stabilen Zustand, bei welchem N_CMOS Aus gleich High und P_CMOS Aus gleich Low gilt, die Ausgaben von den zwei Linien dem Energieversorgung:2-Schwellwert gleichzeitig kreuzen, wie in 2a gezeigt, keine Schaltung zwischen dem Ausgang von der Zeitfehler-Erfassungseinheit 8 und einer der Energieversorgungsschienen ausgebildet. Wenn jedoch ein Zeitfehler vorliegt, wenn beispielsweise die absteigende P-Ausgabe von der Verstärkungseinheit dem Energieversorgung:2-Schwellwert vor der ansteigenden N-Ausgabe kreuzt, wird eine Zeitperiode vorliegen, innerhalb der beide Ausgaben unterhalb der Energieversorgung:2-Schwellwerte sind. Während dies der Fall ist, liegt ein Strom über Transistoren 81, 82, 83 und 84 vor, wie in 6a gezeigt, welches bedeutet, dass eine Schaltung zwischen dem Ausgang von der Zeitfehler-Erfassungseinheit und der positiven Versorgungsschiene ausgebildet ist. Im Gegensatz dazu, wenn eine ähnliche Situation auftritt, sodass sowohl die N- als auch P-Ausgabe von der Verstärkungseinheit 71 augenblicklich oberhalb der Energieversorgung:2-Schwellwerte sind, wird eine Schaltung über Transistoren 86, 87, 88 und 89 von dem Ausgang von der Zeitfehler-Erfassungseinheit und der negativen Energieversorgungsschiene vorliegen, wie in 5b gezeigt.
Periodische Ströme dieser Art werden durch die Integriereinheit 85 gemittelt, um somit eine Spannung bereitzustellen, welche den Zeitfehler im Ausgangssignal darstellt.
Gemäß einer Ausführungsform von der Erfindung, bei welcher die erste Stromquelle zwei P-Kanal MOSFET-Transistoren enthält, deren Sources mit der positiven Energieversorgungsschiene verbunden sind, und deren Drains mit dem oberen Stromversorgungsknoten 61 verbunden sind, und das Gate des ersten P-Kanal MOSFET mit einer Referenzspannung verbunden ist, und die zweite Stromquelle zwei N-Kanal MOSFET-Transistoren enthält, deren Sources mit der negativen Energieversorgungsschiene verbunden sind, deren Drains mit dem unteren Stromversorgungsknoten 62 verbunden sind, und das Gate des ersten N-Kanal MOSFET mit einer Referenzspannung verbunden ist, dann ist gemäß dieser Ausführungsform ein erster Anschluss von einem ersten Widerstand 75 mit dem Gate des zweiten P-Kanal MOSFET-Transistors 11 verbunden, und ist erster Anschluss von einem zweiten Widerstand 76 mit dem Gate des zweiten N-Kanal-MOSFET Transistors 61 verbunden, und sind die zwei Anschlüsse von diesen beiden Widerständen mit dem Ausgang des Zeitabweichungserfassers verbunden, wobei die Spannung den Zeitfehler im Ausgangssignal darstellt, wodurch die Stromquellen derart gesteuert werden, dass ein Quellenstrom an dem Ausgang von der Zeitabweichungs-Erfasserschaltung zu einer Zunahme des Stroms führt, welcher durch die zweite Stromquelle, und somit an dem unteren Stromversorgungsknoten, bereitgestellt ist, und ähnlich führt ein Senkenstrom an dem Ausgang von der Zeitabweichungs-Erfassungsschaltung zu einer Zunahme in dem Strom, welcher durch die erste Stromquelle, und somit an dem oberen Stromversorgungsknoten, bereitgestellt ist. Die zwei Stromquellen sind dadurch auf eine wechselseitige Weise eingestellt, sodass, wenn der Strom von einer zunimmt, der Strom von der weiteren abnimmt. Es kann vorteilhaft sein, Entkopplungskondensatoren zwischen dem Gate und der Source von jeder der Stromquellen 11 und 21 hinzuzufügen, um nachteilige Einflüsse von zugeführtem Rauschen zu reduzieren.
Ein weiteres, möglicherweise ungewünschtes, Ergebnis von der Technik, welche oben mit Bezug auf 4, 5 und 6 beschrieben ist, ist, dass während des Betriebes, Spannungsänderungen auf dem Stromversorgungsknoten 61 und 62 auftreten können, das heißt, dass die Mittenspannung zwischen den Stromversorgungsschienen 61 und 62 von der Hälfte der Energieversorgungsspannung abweichen kann, und daher die eingehenden Differenz-Signale am Eingang von der in 1 gezeigten Verstärkungsschaltung 7 eine unterschiedliche Mittenspannung zu der von der Verstärkungsschaltung 7 selber haben kann. Es ist somit wünschenswert, das eingehende Signal zuvor aufzubereiten, um somit einen Gleichtakt-Versatz zu haben, welcher der halben Energieversorgungsspannung innerhalb der Verstärkungsschaltung 7 entspricht. Gemäß einer weiteren Ausführungsform von der in 6 gezeigten Erfindung wird dies mittels eines Eingabesignal-Voraufbereitungssystems 9 erzielt, welches gemäß der in 4 gezeigten Ausführungsform zwei Potenzial-Teiler-Schaltungen enthält, welche jeweils Widerstände 92, 93, 94 und 95, einen Komparator 96 und eine Differenz-Signal-Übertragungsschaltung 91 enthalten. Ein erster Potenzial-Teiler 92 und 93 stellt eine Spannung bereit, welche gleich der Hälfte der Energieversorgungsspannung ist. Ein zweiter Potenzial-Teiler 94, 95 stellt eine Spannung bereit, welche der Hälfte der Spannung über dem Stromversorgungsknoten 61 und 62 entspricht. Der Komparator 96 stellt eine Spannung bereit, welche der Differenz zwischen diesen zwei Signalen entspricht, wobei das gewünschte Gleichtaktpegel-Signal durch die Differenz-Signal-Übertragungsschaltungen verwendet wird, um auf die Eingangssignale eine Gleichtaktspannung aufzuerlegen. Somit arbeitet die Schaltung 9 derart, um das eingehende Differenz-Signal innerhalb des Spannungsbereiches zu positionieren, welcher zwischen dem Stromversorgungsknoten 61 und 62 verfügbar ist.
Die Differenz-Signal-Übertragungsschaltung 91 kann eine Differenz-Signal-Übertragungsschaltung zum Steuern des Gleichtaktpegels von einem Differenz-Signal enthalten, welche eine Eingabe-Gleichtaktpegel-Erfassungsschaltung zum Erfassen des Gleichtaktpegels von einem einkommenden Signal, zwei Kondensatoren, welche jeweils zwischen dem ersten Eingang und Ausgang und dem zweiten Eingang und Ausgang gekoppelt sind, und eine Steuerschaltung, welche dazu angepasst ist, einen Ausgabe-Gleichtakt-Spannungspegel an den Ausgangsanschlüssen zu steuern, indem die Ladepegel des Abhängigen auf den Gleichtaktpegel von dem eingehenden Signal, wie durch den Eingabe-Gleichtakt-Erfasser erfasst, gesteuert werden, enthält.
Die Steuerschaltung enthält eine Taktschaltung und eine erste und eine zweite Ladesteuerschaltung, jeweils für den ersten und zweiten Kondensator, wobei jede Ladesteuerschaltung einen weiteren Kondensator, eine erste und zweite Schaltvorrichtung, welche auf eine In-Phase-Weise durch die Taktschaltung geschaltet werden, um somit in einer ersten Stufe des Taktzyklus den geschalteten Kondensator über das Ausgangssignal von der Eingabe-Gleichtaktpegel-Erfassungsschaltung zu verbinden, welches den Gleichtaktpegel auf das eingehende Signal darstellt, und mit dem Ausgang von dem Komparator 96, welcher das gewünschte Gleichtaktpegel-Signal bereitstellt. In einer zweiten Stufe von dem Taktzyklus ist der geschaltete Kondensator parallel zum ersten oder zweiten Kondensator, mit welchem die Ladesteuerschaltung in Zusammenhang steht.
7 zeigt eine bevorzugte Implementierung von einer Differenz-Signalübertragungsschaltung 91, bei welcher die Schalter als MOS-Transistoren implementiert sind. Die Ladesteuerschaltung 9510 enthält acht MOS-Transistoren, welche vier Übertragungs-Gates 9512, 9513, 9516, 9517 ausbilden, und einen geschalteten Kondensator 9514. Eine Taktsignal-Erzeugungsschaltung 9530 und ein Inverter 9525, welcher das Taktsignal invertiert, um ein Gegentaktsignal bereitzustellen, welches um 180 Grad gegenphasig zum Taktsignal ist, sind ferner bereitgestellt.
Die zweite Ladesteuerschaltung 9520 enthält äquivalente Bauteile.
Ein erstes Übertragungs-Gate 9512 enthält einen NMOS- und einen PMOS-Transistor, deren Sources beide mit einem ersten Anschluss von dem geschalteten Kondensator 9514 verbunden sind, und deren Drains mit einem ersten Anschluss von dem Kondensator 960 verbunden sind. Das Gate des PMOS-Transistors ist mit dem Signal von der Taktsignal-Erzeugungsschaltung 9530 verbunden, und das Gate des NMOS-Transistors ist mit dem invertierten Taktsignal am Ausgang des Inverters 9525 verbunden. Ein zweites Übertragungs-Gate 9513 enthält einen NMOS- und einen PMOS-Transistor, deren Sources beide mit einem ersten Anschluss von dem geschalteten Kondensator 9514 verbunden sind, und deren Drains beide mit einem Knoten verbunden sind, welcher eine Spannung trägt, welche dem Eingangssignal-Gleichtaktpegel darstellt, wie durch die Eingangs-Gleichtaktpegel-Erfassungsschaltung 940 erfasst. Das Gate des NMOS-Transistors ist mit dem Signal von der Taktsignal-Erzeugungsschaltung 9530 verbunden, und das Gate des PMOS-Transistors ist mit dem invertierten Taktsignal am Ausgang des Inverters 9525 verbunden. Ein drittes Übertragungs-Gate 9516 enthält einen NMOS- und einen PMOS-Transistor, deren Sources beide mit einem zweiten Anschluss von dem geschalteten Kondensator 9514 verbunden sind, und deren Drains mit einem zweiten Anschluss von dem Kondensator 960 verbunden sind. Das Gate des PMOS-Transistors ist mit dem Signal von der Taktsignal-Erzeugungsschaltung 9530 verbunden, und das Gate des NMOS-Transistors ist mit dem invertierten Taktsignal am Ausgang des Inverters 9525 verbunden. Ein viertes Übertragungs-Gate 9517 enthält einen NMOS- und einen PMOS-Transistor, deren Sources beide mit einem ersten Anschluss von dem geschalteten Kondensator 9514 verbunden sind, und deren Drains mit dem Ausgang von dem Komparator 96 verbunden sind, welcher das gewünschte Gleichtaktpegel-Signal bereitstellt. Das Gate des NMOS-Transistors ist mit dem Signal von der Taktsignal-Erzeugungsschaltung 9530 verbunden, und das Gate des PMOS- Transistors ist mit dem invertierten Taktsignal am Ausgang des Inverters 9525 verbunden.
Somit schaltet das erste NMOS- und PMOS-Transistor-Paar 9513 eine Verbindung zwischen dem Gleichtaktpegel und einem ersten Anschluss von dem geschalteten Kondensator 9514, und zwar jeweils durch das Taktsignal und das invertierte Taktsignal umgeschaltet, ein zweites NMOS- und PMOS-Transistor-Paar 9513 schaltet eine Verbindung zwischen einer Differenz-Übertragungsschaltung-Eingangsseite von dem ersten Kondensator 960 und dem ersten Anschluss von dem geschalteten Kondensator 9514, und zwar jeweils umgeschaltet durch das invertierte Taktsignal und das Taktsignal, ein drittes NMOS- und PMOS-Transistor-Paar 9517 schaltet eine Verbindung zwischen dem Ausgang von dem Komparator 96, welcher das gewünschte Gleichtaktpegel-Signal bereitstellt, und einen zweiten Anschluss des Kondensators, welcher jeweils durch das Taktsignal und das invertierte Taktsignal umgeschaltet ist, und ein viertes NMOS- und PMOS-Transistor-Paar 9516 schaltet eine Verbindung zwischen einer Differenz-Übertragungsschaltung-Ausgangsseite von dem ersten Kondensator 960 und dem zweiten Anschluss von dem geschalteten Kondensator 9514, welcher jeweils durch das invertierte Taktsignal und das Taktsignal umgeschaltet wird.
Die Bauteile von der Ladesteuerschaltung 9520 sind auf eine ähnliche Weise angeordnet.
Im Betrieb wird während einer ersten Phase von dem Takt eine Schaltung über das erste und dritte Übertragungs-Gate 9512 und 9516 vorliegen, jedoch nicht über das zweite und vierte Übertragungs-Gate 9513 und 9517, und zwar aufgrund der entgegengesetzten Anordnungen von diesen Gates, wobei die NMOS-Transistoren von dem ersten und dritten Übertragungs-Gate durch das invertierte Taktsignal gesteuert werden, und im zweiten und vierten Übertragungs- Gate durch das nicht-invertierte Taktsignal. Somit ist während einer ersten Phase von dem Taktsignal der geschaltete Kondensator 9514, 9524 parallel verbunden mit dem Kondensator, welcher zwischen dem Eingang und dem Ausgang von der Übertragungsschaltung gekoppelt ist, und während einer zweiten Phase von dem Takt ist der umgeschaltete Kondensator 9514, 9524 zwischen dem Ausgang von dem Komparator 96, welcher das gewünschte Gleichtaktpegel-Signal bereitstellt, und der erfassten Gleichtaktspannung 30 verbunden.
Die zweite Ladesteuerschaltung 9520 arbeitet auf eine ähnliche Weise.
Eine Verwendung von dieser Technik hat den weiteren Vorteil darin, Pseudonym-Gleichtaktsignale zu kompensieren, welche aufgrund von Gleichtaktfehler-Signalen bei Frequenzen herrühren, welche höher als die Hälfte der Nyquist-Frequenz von der Differenz-Signal-Übertragungsschaltung sind, das heißt, im Falle der oben beschriebenen Anordnung, die Umschaltrate von den geschalteten Kondensatoren.
Wie durch den Fachmann vollständig anerkannt wird, sind die hier offenbarten Konzepte nicht nur auf eine Differenz-Leitungsempfängerschaltung anwendbar, sondern äquivalent ebenfalls auf eine Nicht-Differenz-Signalisierung, wie beispielsweise TTL, CMOS, ECL, usw., indem Abweichungen zwischen der Anstiegszeit und der Abstiegszeit von dem Binär-Signal erfasst werden, und Pull-up-Stromquellen und Pull-down-Stromquellen in der Leitungsempfängerschaltung gesteuert werden, sodass die Abstiegszeit und die Anstiegszeit im Wesentlichen gleich sind.
Obwohl spezifische Ausführungsformen aus Gründen der Darstellung beschrieben wurden, ist es dem Fachmann vollständig deutlich, dass verschiedene Modifikationen in Betracht gezogen werden können. Viele Modifikationen, welche die grundlegenden eigentlichen Prinzipien von der hier offenbarten Erfindung beibehalten, sind innerhalb des Umfangs von dieser Erfindung, wie durch die anliegenden Ansprüche bestimmt.

Claims

Differenz-Leitungsempfängerschaltung (7) zum Empfangen von Differenz-Digitalsignalen von einer Übertragungsleitung, mit: einer Differenz-Eingangsstufe (6), welche einen Differenz-Eingang zur Kopplung mit der Übertragungsleitung hat; einer Ausgangsstufe (71), welche eine Differenz-Signalstrom-Schnittstelle mit der Eingangsstufe hat, um Differenz-Antriebsströme von der Eingangsstufe (6) zu empfangen; einer Schaltung (72) zum Umwandeln der Antriebsströme in komplementäre Binär-Ausgangssignale, wobei die Anstiegszeit und Abstiegszeit der Flanken von den Binär-Ausgangssignalen von den Pegeln der Antriebsströme abhängen; und einer Zeitabweichungs-Erfassungsschaltung (8), welche mit den Ausgängen der Umwandlungsschaltung (72) gekoppelt ist, um zumindest eine aus Abweichungen zwischen der Anstiegszeit und der Abstiegszeit der komplementären Binär-Ausgangssignale, und Abweichungen des Zeitpunktes der ansteigenden und der absteigenden Flanke zu erfassen, und um ein Erfassungssignal gemäss der erfassten Abweichung zu erzeugen; wobei die Eingangsstufe (6) enthält: eine erste Stromquelle (1, 11) zum Erzeugen eines Quellenstroms und eine zweite Stromquelle (2, 21) zum Erzeugen eines Senkenstroms; und eine Schaltstufe (31, 32, 41, 42) zum Umschalten, gemäss der von der Übertragungsleitung empfangenen Signale, der durch die erste und zweite Stromquelle (1, 11; 2, 21) erzeugten Ströme in der Schnittstelle von der Ausgangsstufe zur Umwandlung durch die Schaltung zur Umwandlung (72) in die komplementären Binär-Ausgangssignale; und wobei die Zeitabweichungs-Erfassungsschaltung (8) die jeweilige Stromgröße steuert, welche durch zumindest eine aus der ersten und der zweiten Stromquelle erzeugt wird, indem jeweilige Strom-Steuersignale basierend auf dem Erfassungssignal erzeugt werden.
Leitungsempfängerschaltung nach Anspruch 1, gekennzeichnet durch: die Eingangsstufe (6) hat einen ersten Stromversorgungsknoten (61), welcher mit der ersten Stromquelle (1, 11) gekoppelt ist, und einen zweiten Stromversorgungsknoten (62), welcher mit der zweiten Stromquelle (2, 21) gekoppelt ist; eine Erfassungsschaltung (94, 95) zum Erfassen eines Mitten-Spannungspegels der Spannung über den ersten und zweiten Stromversorgungsknoten (61, 62); eine Steuerschaltung (9) zum Steuern des Mitten-Spannungspegels der Spannung über den ersten und zweiten Stromknoten (61, 62) wobei die Steuerschaltung enthält: eine Gleichtaktpegel-Einstellschaltung (91), welche einen Differenz-Eingang zur Kopplung mit der Übertragungsleitung, und einen Differenz-Ausgang, welcher mit dem Differenz-Eingang der Eingangsstufe gekoppelt ist, hat, um den Gleichtaktpegel des Differenz-Eingangssignals, welches von der Übertragungsleitung am Differenz-Eingang der Eingangsstufe (6) von der Leitungsempfängerschaltung empfangen wird, gemäss eines Gleichtakt-Einstellsignals einzustellen; und eine Rückführschaltung (96) zum Vergleichen des erfassten Mitten-Spannungspegels von der Spannung über den ersten und zweiten Stromknoten mit einer Referenzspannung, und zum Erzeugen des Gleichtakt-Einstellsignals gemäss dem Ergebnis des Vergleichs.
Differenz-Leitungsempfängerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Schaltstufe (31, 32, 41, 42) enthält: ein Paar von p-Kanal MOSFETs (31, 41), wobei die Sources derer zusammen und mit der ersten Stromquelle (1, 11) verbunden sind; und ein Paar von n-Kanal MOSFETs (32, 42), wobei die Sources derer zusammen und mit der zweiten Stromquelle (2, 21) verbunden sind; wobei die Gates eines ersten der p-Kanal MOSFETs (31) und eines ersten der n-Kanal MOSFETs (32) zusammen verbunden sind, um einen ersten Eingang der Schaltstufe zu bilden, und die Gates eines zweiten der p-Kanal MOSFETs (41) und eines zweiten der n-Kanal MOSFETs (42) zusammen verbunden sind, um einen zweiten Eingang der Schaltstufe zu bilden; wobei die Drains des Paares von n-Kanal Transistoren (32, 42) und die Drains des Paares von p-Kanal Transistoren (31, 41) jeweils mit einer Senke und einer Quelle gekoppelt sind, wobei die Ströme durch die erste und zweite Stromquelle (1, 11; 2, 21) in und aus der Schnittstelle an die Ausgangsstufe (71) gemäss dem Differenz-Eingangssignal am Eingang der Schaltstufe erzeugt werden.
Differenz-Leitungsempfängerschaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Ausgangsstufe (71) dazu angepasst ist, um die Funktion eines Empfangens der Differenz-Antriebsströme von der Eingangsstufe und eines Umwandelns der Differenz-Antriebsströme in binäre Differenz-CMOS Signale durchzuführen.
Differenz-Leitungsempfängerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ausgangsstufe (71) ein erstes und zweites Paar von Stromspiegel-Schaltungen (711, 712, 715, 716; 713, 714, 717, 718) in einer Push-Pull Anordnung enthält, welche jeweils mit einem ersten und zweiten Ausgangsknoten verbunden sind, wobei sie derart angeordnet ist, dass in jedem Eingangslogik-Zustand ein Stromspiegel in jedem Push-Pull Paar (711, 712, 715, 716; 713, 714, 717, 718) mit einem Strom durch die Schaltstufe versorgt wird, während die andere Stromspiegel-Schaltung in jedem Push-Pull Paar (711, 712, 715, 716; 713, 714, 717, 718) im wesentlichen keinen Strom empfängt, wobei es in einem der Push-Pull Paare (711, 712, 715, 716; 713, 714, 717, 718) die Stromspiegel-Schaltung in einem Push-Aufbau ist, welche den Strom empfängt, und es in dem anderen der Push-Pull Paare (711, 712, 715, 716; 713, 714, 717, 718) die Stromspiegel-Schaltung in einem Pull-Aufbau ist, welche den Strom empfängt, so dass in jedem Eingangslogik-Zustand einer der Ausgangsknoten auf einem High-Potential ist, und der anderen auf einem Low-Potential ist.
Differenz-Leitungsempfängerschaltung nach Anspruch 5, dadurch gekennzeichnet, dass: das erste Paar von Stromspiegel-Schaltungen (711, 712, 715, 716; 713, 714, 717, 718) enthält: einen ersten Stromspiegel, welcher einen ersten und einen zweiten p-Kanal MOSFET Transistor (715, 716) enthält, wobei die Gates derer zusammen gekoppelt sind und ferner mit dem Drain des ersten Transistors (715) und einem Ausgang der Schaltstufe gekoppelt sind, welche umschaltbar über ein erstes Schaltelement (32) mit dem unteren Stromversorgungsknoten (62) gekoppelt ist, wobei die Sources des ersten und zweiten p-Kanal MOSFET Transistors (715, 716) mit der positiven Energieversorgungsschiene gekoppelt sind, und der Drain des zweiten p-Kanal MOSFET Transistors (716) mit dem ersten Ausgangsknoten verbunden ist; und einen zweiten Stromspiegel, welcher einen ersten und einen zweiten n-Kanal MOSFET Transistor (711, 712) enthält, wobei die Gates derer zusammen gekoppelt sind und ferner mit dem Drain des ersten Transistors (711) und einem Ausgang der Schaltstufe gekoppelt sind, welche umschaltbar über ein zweites Schaltelement (31) mit dem oberen Stromversorgungsknoten (61) gekoppelt ist, wobei die Sources des ersten und zweiten n-Kanal MOSFET Transistors (711, 712) mit der negativen Energieversorgungsschiene gekoppelt sind, und der Drain des zweiten n-Kanal MOSFET Transistors (712) mit dem ersten Ausgangsknoten verbunden ist; und das zweite Paar von Stromspiegel-Schaltungen enthält: einen dritten Stromspiegel, welcher einen dritten und einen vierten p-Kanal MOSFET Transistor (717, 718) enthält, wobei die Gates derer zusammen gekoppelt sind und ferner mit dem Drain des dritten Transistors (718) und einem Ausgang der Schaltstufe gekoppelt sind, welche umschaltbar über ein drittes Schaltelement (42) mit dem unteren Stromversorgungsknoten (62) gekoppelt ist, wobei die Sources des dritten und vierten p-Kanal MOSFET Transistors (717, 718) mit der positiven Energieversorgungsschiene gekoppelt sind, und der Drain des vierten p-Kanal MOSFET Transistors (717) mit dem zweiten Ausgangsknoten verbunden ist; und einen vierten Stromspiegel, welcher einen dritten und einen vierten n-Kanal MOSFET Transistor (713, 714) enthält, wobei die Gates derer zusammen gekoppelt sind und ferner mit dem Drain des vierten Transistors (714) und einem Ausgang der Schaltstufe gekoppelt sind, welche umschaltbar über ein viertes Schaltelement (41) mit dem oberen Stromversorgungsknoten (61) gekoppelt ist, wobei die Sources des dritten und vierten n-Kanal MOSFET Transistors (713, 714) mit der negativen Energieversorgungsschiene gekoppelt sind, und der Drain des vierten n-Kanal MOSFET Transistors (713) mit dem zweiten Ausgangsknoten verbunden ist.
Differenz-Leitungsempfängerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zeitabweichungs-Erfassungsschaltung (8) zwei Eingänge, einen Ausgang und eine Mehrzahl von Transistoren (81, 82, 83, 84, 86, 87, 88, 89) enthält, welche derart angeordnet sind, um einen Ausgang, welcher einen ersten Wert hat, wenn beide Eingänge oberhalb eines vorgegebenen Spannungs-Schwellwertes sind, einen hohen Impedanz-Ausgang, wenn die zwei Eingangswerte an beiden Seiten des vorgegebenen Schwellwertes sind, zu geben, und um einen Ausgang zu geben, welcher einen dritten Wert hat, wenn beiden Eingänge unterhalb des vorgegebenen Schwellwertes sind, wobei die Zeitabweichungs-Erfassungsschaltung ferner ein Integrations-Mittel (85) enthält, welches derart mit dem Ausgang gekoppelt ist, dass der Ausgangswert über die Zeit gemittelt wird.
Differenz-Leitungsempfängerschaltung (7) nach Anspruch 7, bei welcher die Zeiterfassungsschaltung (8) eine erste Abzweigung (81, 82, 86, 87) und eine zweite Abzweigung (83, 84, 88, 89) enthält, wobei jede Abzweigung ein Paar von verschachtelten CMOS Invertern hat, wobei der innere CMOS Inverter (82, 86) von der ersten Abzweigung und der äußere CMOS Inverter von der zweiten Abzweigung (83, 89) ihre Eingänge zusammen gekoppelt haben, um den einen der zwei Eingänge der Zeitabweichungs-Erfassungsschaltung (8) zu bilden, wobei der äußere CMOS Inverter von der ersten Abzweigung (81, 87) und der innere CMOS Inverter von der zweiten Abzweigung (84, 88) ihre Eingänge zusammen gekoppelt haben, um den anderen der zwei Eingänge der Zeiterfassungsschaltung zu bilden; wobei der Ausgang des inneren CMOS Inverters von der ersten Abzweigung (82, 86) und der Ausgang des inneren CMOS Inverters von der zweiten Abzweigung (84, 88) zusammen gekoppelt sind, um den Ausgang der Zeitabweichungs-Erfassungsschaltung zu bilden.
Leitungsempfängerschaltung nach einem der vorhergehenden Ansprüche, bei welcher die erste und zweite Stromquelle (1, 11; 2, 21) jeweils gemäss eines ersten und zweiten Strom-Steuersignals steuerbar sind, und die Zeitabweichungs-Erfassungsschaltung (8) dazu angepasst ist, um wechselseitig die jeweiligen Stromgrößen zu steuern, welche durch die erste und zweite Stromquelle erzeugt werden, indem das erste und zweite Strom-Steuersignal basierend auf dem Erfassungssignal erzeugt werden.
Differenz-Leitungsempfängerschaltung nach Anspruch 9, dadurch gekennzeichnet, dass: die erste Stromquelle (1, 11) zum Erzeugen eines Quellenstroms gemäss eines ersten Strompegel-Steuersignals einen ersten (1) und einen zweiten p-Kanal Transistor (11) enthält, wobei die Source von jedem der p-Kanal Transistoren (1, 11) mit der positiven Energieversorgungsschiene gekoppelt ist, und der Drain von jedem der p-Kanal Transistoren (1, 11) mit dem oberen Stromversorgungsknoten (61) gekoppelt ist, wobei das Gate des ersten p-Kanal Transistors (1) mit einer ersten Referenzspannung gekoppelt ist, und das Gate des zweiten p-Kanal Transistors (11) mit dem ersten Strompegel-Steuersignal gekoppelt ist, und die zweite Stromquelle zum Erzeugen eines Senkenstroms gemäss eines zweiten Strompegel-Steuersignals einen ersten und einen zweiten n-Kanal Transistor (2, 21) enthält, wobei die Source von jedem der n-Kanal Transistoren (2, 21) mit der negativen Energieversorgungsschiene gekoppelt ist, und der Drain von jedem der n-Kanal Transistoren (2, 21) mit dem unteren Stromversorgungsknoten (62) gekoppelt ist, wobei das Gate des ersten n-Kanal Transistors (2) mit einer zweiten Referenzspannung gekoppelt ist, und das Gate des zweiten n-Kanal Transistors (21) mit dem zweiten Strompegel-Steuersignal gekoppelt ist.
Differenz-Leitungsempfängerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Stromquellen-Steuerschaltung enthält: einen ersten Stromsteuersignal-Knoten, welcher mit der ersten Stromquelle gekoppelt ist, um den dadurch erzeugten Quellenstrom zu steuern, einen zweiten Stromsteuersignal-Knoten, welcher mit der zweiten Stromquelle gekoppelt ist, um den dadurch erzeugten Senkenstrom zu steuern, einen Erfassungssignal-Knoten, welcher mit dem Ausgang der Zeitabweichungs-Erfassungsschaltung (8) gekoppelt ist, ein erstes Widerstandselement (75), welches zwischen dem ersten Stromsteuersignal-Knoten und dem Erfassungssignal-Knoten gekoppelt ist, und ein zweites Widerstandselement (76), welches zwischen dem zweiten Stromsteuersignal-Knoten und dem Erfassungssignal-Knoten gekoppelt ist, einen ersten Entkopplungs-Kondensator, welcher zwischen dem ersten Stromsteuersignal-Knoten und einem ersten Energieversorgungspotential gekoppelt ist, und einen zweiten Entkopplungs-Kondensator, welcher zwischen dem zweiten Stromsteuersignal-Knoten und einem zweiten Energieversorgungspotential gekoppelt ist.
Differenz-Leitungsempfängerschaltung nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, dass die Gleichtaktpegel-Einstellschaltung (91) enthält: einen ersten und zweiten Eingangsanschluss zur Verbindung mit einer Differenz-Übertragungsleitung; einen ersten und einen zweiten Ausgangsanschluss zur Verbindung mit den Eingängen eines Differenz-Leitungsempfängers; eine Eingangs-Gleichtaktpegel-Erfassungsschaltung zum Erfassen des Gleichtaktpegels eines eingehenden Signals über den ersten und zweiten Anschluss; einen ersten Kondensator, welcher zwischen dem ersten Eingangsanschluss und dem ersten Ausgangsanschluss gekoppelt ist; einen zweiten Kondensator, welcher zwischen dem zweiten Eingangsanschluss und dem zweiten Ausgangsanschluss gekoppelt ist; eine Steuerschaltung, welche dazu angepasst ist, einen Ausgangs-Gleichtakt-Spannungspegel am ersten und zweiten Ausgangsanschluss zu steuern, indem die Ladungspegel am ersten und zweiten Kondensator in Abhängigkeit vom Gleichtaktpegel des eingehenden Signals, wie durch den Eingangs-Gleichtakt-Erfasser erfasst, zu steuern, wobei die Steuerschaltung eine Taktschaltung und eine erste und eine zweite Ladungs-Steuerschaltung jeweils für den ersten und zweiten Kondensator enthält, wobei jede Ladungs-Steuerschaltung einen weiteren Kondensator, eine erste und zweite Schaltvorrichtung hat, welche durch die Taktschaltung auf eine In-Phase Weise umgeschaltet werden, um in einer ersten Stufe des Taktzyklus den geschalteten Kondensator über das Ausgangssignal der Eingangs-Gleichtaktpegel-Erfassungsvorrichtung zu verbinden, welche den Gleichtaktpegel auf dem eingehenden Signal und das Gleichtakt-Einstellsignal darstellt, in einer zweiten Stufe des Taktzyklus den geschalteten Kondensator parallel mit dem ersten und zweiten Kondensator zu verbinden, mit welchen die Ladungs-Steuerschaltung in Zusammenhang steht.
Differenz-Leitungsempfängerschaltung nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, dass die Rückführschaltung enthält: einen Operationsverstärker (96), wobei der Ausgang dessen das Gleichtakt-Einstellsignal an die Gleichtaktpegel-Einstellschaltung bereitstellt, ein drittes Widerstandselement (92), welches zwischen der positiven Energieversorgungsschiene und dem nicht invertierten Eingang des Operationsverstärkers gekoppelt ist, und ein viertes Widerstandselement (93), welches zwischen der negativen Energieversorgungsschiene und dem nicht invertierten Eingang des Operationsverstärkers gekoppelt ist, ein fünftes Widerstandselement (94), welches zwischen dem oberen Stromversorgungsknoten (61) und dem invertierten Eingang des Operationsverstärkers gekoppelt ist, und ein sechstes Widerstandselement (95), welches zwischen dem unteren Stromversorgungsknoten (62) und dem invertierten Eingang des Operationsverstärkers gekoppelt ist.