-
Die
vorliegende Erfindung bezieht sich allgemein auf die Datenübertragung.
Insbesondere bezieht sich die vorliegende Erfindung auf Verfahren und
Anordnungen zum Reduzieren des Stromverbrauchs am Abschlussende
einer parallelen Datenübertragungsschaltung.
-
Nach
wie vor strebt die Elektronikindustrie leistungsstarke und hochfunktionelle
Schaltungen an. Durch die Herstellung von Schaltungen mit Größtintegration
auf kleinen Flächen
von Siliziumwafern wurden in dieser Hinsicht erhebliche Fortschritte
erzielt. Diese komplexen Schaltungen werden oft als funktionell
festgelegte Module entworfen, die mit einem Datensatz arbeiten und
dann diese Daten zur weiteren Verarbeitung weiterleiten. Bei dieser Übertragung
von derartigen funktionell festgelegten Modulen können kleine
oder große
Datenmengen zwischen einzelnen diskreten Schaltungen, zwischen integrierten
Schaltungen auf dem gleichen Chip und zwischen entfernt angeordneten
Schaltungen weitergeleitet werden, die mit verschiedenen Teilen
eines Systems oder Teilsystems verbunden sind oder sich darin befinden.
Unabhängig
von der Konfiguration erfordert die Übertragung typischerweise genau
gesteuerte Schnittstellen, um sicherzustellen, dass die Datenintegrität erhalten
bleibt und dass Schaltungsentwürfe
für praktische
Einschränkungen
in Hinblick auf Implementierungsraum und verfügbare Betriebsleistung zugänglich sind.
-
Die
Nachfrage nach leistungsstarken, hochfunktionellen Halbleitervorrichtungen
hat dazu geführt,
dass die Daten zwischen Schaltungsblöcken mit immer höherer Geschwindigkeit
weitergeleitet werden müssen.
Viele dieser Hochgeschwindigkeits-Kommunikationsanwendungen können anhand einer
parallelen Datenübertragung
implementiert werden, bei der mehrere Datenbits gleichzeitig über parallele
Kommunikationswege gesendet werden. Ein derartiger „paralleler
Busbetrieb" ist
eine weit verbreitete Vorgehensweise zum Erreichen von Datentransfers
mit hohen Datenraten. Für
eine bestimmte Datenübertragungsrate
(manchmal durch einen gemeinsam mit den Daten weitergeleiteten Takt
festgelegt) entspricht die Bandbreite, gemessen in Bits pro Sekunde,
der Datenübertragungsrate
mal der Anzahl von Datensignalen, die die parallele Datenverbindung
umfas sen. Ein typisches System könnte
eine Anzahl von Modulen umfassen, die mit einer parallelen Datenübertragungsleitung
(manchmal als Datenkanal bezeichnet) verbunden sind und darüber kommunizieren;
zum Beispiel in Form eines Kabels, einer Rückwandschaltung, einer in einem
Chip untergebrachten Busstruktur, anderen Verbindungen oder einer
Kombination derartiger Übertragungsmedien.
Ein Sendemodul würde
Daten synchron mit einem Takt auf dem Sendemodul über den
Bus übertragen.
Auf diese Weise verlassen die Übergänge das
Sendemodul über
die parallelen Signalleitungen in einem synchronen Verhältnis zueinander
und/oder zu dem Takt auf dem Sendemodul. Am anderen Ende der parallelen
Datenverbindung werden die Daten gemeinsam mit einem Taktsignal
empfangen; der Empfangstakt wird typischerweise von dem Takt auf
dem Sendemodul abgeleitet oder ist synchron hiermit. Die Rate, mit der
die Daten über
die parallelen Signalleitungen weitergeleitet werden, wird manchmal
als (parallele) „Busrate" bezeichnet.
-
In
derartigen Systemen ist es von Vorteil, sicherzustellen, dass die
empfangenen Signale (und falls zutreffend, der Empfangstakt) ein
bestimmtes Phasenverhältnis
zu dem Sendetakt haben, um für eine
ordnungsgemäße Datenrückgewinnung
zu sorgen. Oft gibt es einen erwarteten „Zeitversatz" zwischen den übertragenen
Datensignalen selbst und zwischen den Datensignalen und dem Empfangstakt am
Zielort. Für
den Versatz gibt es zahlreiche Ursachen, unter anderem zum Beispiel Übertragungsverzögerungen,
die durch die kapazitive und induktive Belastung der Signalleitungen
der parallelen Verbindung, durch Schwankungen in der E/A-(Eingangs-/Ausgangs-)Treiberquelle,
durch Intersymbol-Interferenzen
und Schwankungen in der Impedanz und Länge der Übertragungsleitungen eingeführt werden.
Unabhängig
davon, welches Phänomen
den Versatz verursacht, sollte beim Erreichen einer Übertragung
mit ordnungsgemäßer Datenrückgewinnung
diese Problematik bei vielen Anwendungen berücksichtigt werden.
-
Für parallele
Verbindungen, die schnellere Anwendungen bedienen, wurde in Zusammenhang hiermit
festgestellt, dass der Versatz „musterabhängig" ist und dass dieses Problem gemildert
und in vielen Fällen
weitgehend überwunden
werden kann. Wie in dem oben genannten Patentdokument mit dem Titel „Parallel
Communication Based On Balanced Data-Bit Encoding" (VLSI.295PA) beschrieben, resultiert
diese Musterabhängigkeit
aus unvollkommenen Stromquellen, die von den Datenbits im parallelen
Bus gemeinsam genutzt werden. Die gemeinsam genutzten Stromquellen
induzieren einen Versatz beim Treiber, der direkt die Marge am Empfänger reduziert,
was wiederum zu Datenüber tragungsfehlern
führen
kann.
-
Viele
dieser parallelen Hochgeschwindigkeitskommunikationsanwendungen
erfordern am Empfangsende einen vorgespannten Abschluss. Der vorgespannte
Abschluss minimiert Diskontinuitäten an
den Übergangsstellen
der Übertragungsmedien, wie
sie bei den meisten Hochfrequenzsignalisierungsimplementierungen
auftreten können,
und sorgt auch für
einen geeigneten Signalpegel, wenn sich der parallele Übertragungsbus
im Leerlauf befindet. Da diese Ziele darauf ausgerichtet sind, die
Signalintegrität
für den
gesamten Übertragungsprozess
zu erhalten, enthalten viele Industrieempfehlungen spezielle Anforderungen
an den Typ und die Anordnung des Abschlusses.
-
Diese
Busabschlüsse
sind typischerweise implementiert, um Strom zu ziehen. Die in der EIA/JEDEC
Norm STUB Series Terminated Logic For 2.5 Volts (SSTL_2), EIA/JESD8-9
beschriebene SST_2-Signalisierung schlägt einen vorgespannten Abschluss
vor, der typischerweise mit einem Widerstand für jede Busleitung implementiert
würde,
wobei ein Ende des Widerstands mit der Busleitung verbunden ist
und das andere Ende mit einem Spannungsreferenzknotenpunkt verbunden
ist. Unglücklicherweise
wird durch die Verwendung des Spannungsreferenzknotenpunktes zum
Vorspannen der Busleitung ständig
Strom verbraucht, und bei einer Anwendung mit einem parallelen Datenbus
und einer Vielzahl von Busleitungen nimmt die Höhe des Stromverbrauchs entsprechend
zu.
-
Dieses
Problem des Stromverbrauchs kann bis zu einem bestimmten Grad gemildert
werden, indem der Abschlussstrom ausgeschaltet wird, wenn sich der
Bus im Leerlauf befindet. Diese Vorgehensweise kann jedoch den Durchsatz
beeinträchtigen und
dadurch die Busleistung herabsetzen. Darüber hinaus erfordert das Ausschalten
des Abschlussstroms auf eine derartige Weise eine Schaltung zur Steuerung
der Umschaltung, die ebenfalls Strom verbraucht.
-
Bei
schnellen Datenübertragungsanwendungen
gibt es verschiedene weitere Nachteile. Viele Schnittstellen wurden
zum Beispiel entworfen, ohne den Platz- und Materialkosten in der
Anzahl von Stromknotenpunkten und Leitern, die für die Weiterleitung derartiger
schneller Datensignale über
die parallelen Busse erforderlich sind, genügend Beachtung zu schenken.
Durch Reduzieren des Stromverbrauchs für derartige Hochgeschwindigkeitsanwendungen
kann die Anzahl der Stromknotenpunkte und Leiterstifte reduziert
werden; bei einer stromkritischen Anwendung kann eine derartige
Reduzierung von entscheidender Bedeutung sein. Außerdem kann
das Reduzieren des Stromflusses in schnellen parallelen Datenübertragungsanwendungen
die elektromagnetische Störbeeinflussung (engl.
electromagnetic interference, EMI) erheblich reduzieren, was wiederum
die Wahrscheinlichkeit von Signalrückgewinnungsproblemen beim
Empfangsmodul verringert und dadurch die Notwendigkeit einer teuren
und oft lästigen
EMI-Abschirmung reduziert.
-
In
dem Dokument US-A-5 208 562 wird eine Busabschlussschaltung beschrieben,
die die Busabschlusspins auf einer vorgegebenen Spannung hält, wobei
ein relativ geringer Strom verbraucht wird. Die Referenzspannung
wird auf der Empfangsseite bereitgestellt.
-
Dementsprechend
erlaubt eine Verbesserung der Datenübertragung über parallele Busse besser
in der Praxis einsetzbare und schnellere Anwendungen mit parallelem
Busbetrieb, die ihrerseits direkt zu leistungsstärkeren, hochfunktionellen Schaltungen
führen
können,
welche die Datenintegrität
erhalten und die Notwendigkeit zur Reduzierung des Implementierungsplatzes
und des Stromverbrauchs berücksichtigen.
-
Verschiedene
Aspekte der vorliegenden Erfindung betreffen den Datentransfer über Schaltungen
mit parallelen Übertragungsleitungen
auf eine Weise, die die oben genannten Probleme angeht und überwindet
und in Zusammenhang mit den in den oben genannten Patentdokumenten
beschriebenen Ausführungsformen
angewendet werden kann. Bei einer Anwendung mit schnellem Datentransfer über eine
parallele Datenschaltung verringert ein Ausführungsbeispiel der vorliegenden
Erfindung den Stromverbrauch für
die parallele Datenübertragung
erheblich und erhält
dabei die Datenintegrität.
Bei bestimmten Ausführungsformen
reduziert die vorliegende Erfindung den Stromverbrauch am Empfangsmodul und
damit die elektromagnetische Störbeeinflussung und
die Anzahl der für
die parallele Datenübertragung
benötigten
Stromstifte (oder, allgemeiner ausgedrückt, Stromknotenpunkte). Außerdem wird,
obwohl dies nicht erforderlich ist, die Notwendigkeit einer Schaltung
für die
Stromabschluss-Umschaltung vermieden und bestimmte Implementierungen
der Erfindung verbessern die Übertragungseffizienz
und -integrität.
-
Die
vorliegende Erfindung, die in den unabhängigen Ansprüchen 1 und
13 definiert ist, richtet sich auf eine Anordnung zur parallelen
Datenübertragung,
bei der digitale Daten parallel über
einen Kommunikationskanal mit einer Vielzahl von parallelen Datenübertragungsleitungen
von einem ersten Modul an ein zweites Modul übertragen werden. Bei dem zweiten
Modul befindet sich eine Abschlussschaltung, und der Abschluss der
parallelen Datenübertragungsleitungen
bei dem zweiten Modul wird durch ohmsche Kopplung mit jeder der
parallelen Datenübertragungsleitungen
geschaffen und stellt damit eine Referenzspannung bereit, indem
die Daten auf den parallelen Datenübertragungsleitungen benutzt werden.
Bei einer Anwendung werden die Daten über die parallelen Datenübertragungsleitungen
gesendet, wobei die Daten so codiert sind, dass sie ungefähr die gleiche
Anzahl von logischen Einsen und logischen Nullen enthalten, so dass
die Referenzspannung durch die Daten auf den parallelen Datenübertragungsleitungen
im Wesentlichen bei einem stabilen Spannungspegel vorgespannt wird.
-
In
einer spezielleren Ausführungsform
ist jede der parallelen Datenübertragungsleitungen
mit einem von zwei Eingängen
eines Differentialempfängers
am zweiten Modul verbunden. Der andere Eingang des Differentialempfängers wird
auf einer Referenzspannung gehalten, die in der Mitte zwischen den
jeweiligen Spannungspegeln eingestellt ist, welche die logischen
Einsen und logischen Nullen definieren. Ebenfalls gemäß der vorliegenden
Erfindung kann diese Referenzspannung auf einem sehr genauen stabilen
Pegel definiert werden, indem man die parallelen Datenübertragungsleitungen
verwendet, um die Referenzspannung zu definieren, und dabei sicherstellt,
dass die Anzahl der logischen Einsen und logischen Nullen immer
gleich ist.
-
Noch
ein weiteres spezielles Ausführungsbeispiel
betrifft eine Anordnung zur parallelen Datenübertragung, bei der digitale
Daten parallel über
einen Kommunikationskanal an ein Empfangsmodul mit einem Abschluss
an jedem Ende der Datenleitungen des parallelen Busses übertragen
werden. Die Abschlussschaltung reduziert den Stromverbrauch am Empfangsmodul,
indem ohmsche Schaltungen verwendet werden, die jeweils mit ausgewählten parallelen
Datenübertragungsleitungen
gekoppelt sind. Die anderen Enden der ohmschen Schaltungen sind miteinander
verbunden, um unter Verwendung der Daten auf den parallelen Datenübertragungsleitungen
eine Referenzspannung bereitzustellen.
-
In Übereinstimmung
mit einem spezielleren Ausführungsbeispiel
der vorliegenden Erfindung nutzt die Übertragungslösung Datensätze, die
so codiert sind, dass jeder Datensatz die gleiche Anzahl von Einsen
und Nullen umfasst; auf diese Weise befindet sich die Referenzspannung
immer in der Mitte und ist von Nutzen bei der Vorgabe einer Definition für die Datenübertragungsleitungen,
ohne eine Stromabschlussschaltung zu erfordern.
-
Weitere
Ausführungsbeispiele
der vorliegenden Erfindung richten sich auf Codierungs-, Decodierungs-
und Systemverarbeitungsaspekte derartiger Schnittstellen.
-
Die
obige Zusammenfassung der vorliegenden Erfindung soll nicht jede
geschilderte Ausführungsform
oder jede Implementierung der vorliegenden Erfindung beschreiben.
Die Figuren und die folgende detaillierte Beschreibung veranschaulichen diese Ausführungsformen
genauer.
-
Die
Erfindung kann anhand der folgenden ausführlichen Beschreibung von verschiedenen
Ausführungsformen
der Erfindung in Verbindung mit den begleitenden Zeichnungen vollständig nachvollzogen werden.
Es zeigen:
-
1 ein
Diagramm einer erfindungsgemäßen Anordnung
zur parallelen Datenübertragung,
bei der digitale Daten parallel von einem ersten Modul an ein zweites
Modul über
einen Kommunikationskanal mit einer Vielzahl von parallelen Datenübertragungsleitungen
mit Abschluss am zweiten Modul übertragen
werden;
-
2 ein
Diagramm einer weiteren parallelen Datenübertragungsleitungsanordnung
gemäß einem
Implementierungsbeispiel der vorliegenden Erfindung, das die Anordnung
aus 1 enthalten kann.
-
Obwohl
die Erfindung für
verschiedene Abwandlungen und alternative Formen offen ist, wurden Details
hiervon beispielhaft in der Zeichnung gezeigt und werden ausführlich beschrieben.
Es versteht sich jedoch, dass beabsichtigt wird, die Erfindung nicht
auf die beschriebenen speziellen Ausführungsformen zu beschränken. Es
wird vielmehr beabsichtigt, alle Abwandlungen, Äquivalente und Alternativen
abzudecken, die in das Wesen und den Umfang der Erfindung fallen,
wie sie in den beigefügten
Ansprüchen
definiert ist.
-
Die
vorliegende Erfindung wird für
allgemein auf Verfahren und Anordnungen zur Übertragung zwischen zwei über einen
parallelen Datenübertragungspfad
verbundenen Modulen (Funktionsblöcken)
anwendbar gehalten. Die Erfindung hat sich als besonders vorteilhaft
für schnelle
Datenübertragungsanwendungen
erwiesen, die eine Reduzierung des zur Schaltungsimplementierung
benötigten
Platzes und des Stromverbrauchs erfordern oder davon profitieren.
Beispiele für
derartige Anwendungen umfassen unter anderem SSTL (Stub Series Transceiver/Terminated
Logic), RSL (Rambus Signaling Logic) Schnittstellen, eng verbundene
Anwendungen wie solche, bei denen der parallele Datenübertragungsweg
die beiden Module auf einem Einchip miteinander verbindet, schnelle
Off-Board-Übertragung zwischen
Chips, die typischerweise unmittelbar nebeneinander auf der gleichen
gedruckten Leiterplatte angeordnet sind, wie bei einer Referenz-Chipentwicklungsplattform
des in der US-amerikanischen Patentanmeldung mit der Seriennr. 09/215.942,
eingereicht am 18. Dezember 1998, jetzt US-amerikanische Patentschrift
Nr. 6.347.395, beschriebenen Typs. Obwohl die vorliegende Erfindung
nicht unbedingt auf derartige Anwendungen beschränkt ist, erhält man durch
eine Besprechung von Beispielen in einer derartigen Umgebung den
besten Einblick in die verschiedenen Aspekte der Erfindung.
-
Gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung leitet eine Anordnung zur parallelen
Datenübertragung
digitale Daten auf einem parallelen Bus zwischen einem Paar Schaltungsmodulen
weiter. Die Daten sind so codiert, dass die Anzahl der Einsen und
die Anzahl der Nullen in jedem übertragenen
Datensatz mindestens ungefähr
(d.h. nahezu oder genau) gleich sind. Eine Abschlussschaltung am
Empfangsmodul dient zur ohmschen Kopplung von jeder der Datenleitungen
des Busses mit einem gemeinsamen Knotenpunkt. Da die Anzahl der
Einsen und die Anzahl der Nullen in jedem übertragenen Datensatz ungefähr gleich
ist, können
die widerstandsgekoppelten Datenleitungen verwendet werden, um den
gemeinsamen Knotenpunkt auf einer Referenzspannung zu halten. Diese
Referenzspannung kann dann benutzt werden, um eine Vorspannung für die Busleitungen
zu schaffen, selbst wenn der Bus nicht aktiv ist.
-
Bei
einer speziellen Anwendung des obigen Ausführungsbeispiels ist die Codierung
so implementiert, dass die Anzahl der Einsen und die Anzahl der Nullen
in jedem übertragenen
Datensatz für
alle über den
parallelen Bus übertragenen
Daten genau gleich sind. Beispiele einer derartigen symmetrischen
Codierung werden in dem oben genannten Patentdokument mit dem Titel „Parallel
Communication Based On Balanced Data-Bit Encoding" (VLSI.295PA) gegeben. Diese Vorgehensweise
stellt sicher, dass die Referenzspannung, wie sie am gemeinsamen
Knotenpunkt definiert ist, nicht schwankt. Diese stabile Spannung
kann erreicht werden, indem man die parallelen Datenübertragungsleitungen
nutzt, um die Referenzspannung zu definieren, und indem man sicherstellt,
dass die Anzahl der logischen Einsen und logischen Nullen immer
gleich ist. Der gemeinsame Knotenpunkt kann zum Beispiel über ohmsche
Kopplung mit jeder der parallelen Datenübertragungsleitungen verbunden
werden. Gemäß der vorliegenden Erfindung
ist diese Vorgehensweise höchst
vorteilhaft für
Anwendungen, in denen das logische Vorzeichen der über die
parallelen Datenübertragungsleitungen
empfangenen Daten mit Hilfe eines Differentialempfänger erfasst
wird, dessen anderer Eingang auf der Referenzspannung gehalten wird,
die in der Mitte zwischen den jeweiligen Spannungspegeln eingestellt
ist, welche die logischen Einsen und logischen Nullen definieren.
-
Bei
einer anderen speziellen Anwendung ist die Codierung so implementiert,
dass die Anzahl der Einsen und die Anzahl der Nullen in jedem übertragenen
Datensatz für
alle über
den parallelen Bus übertragenen
Daten mindestens ungefähr
die gleiche ist. Bei spiele einer derartigen Codierung erhält man leicht,
indem man die Vorgehensweisen des symmetrischen Codierens variiert,
um zusätzliche
oder alternative Codes einzuschließen, die das Verhältnis der Einsen
zu den Nullen etwas ins Ungleichgewicht bringt. Diese Vorgehensweise
ist zum Beispiel von Nutzen, wo mehr Codes benötigt werden oder wo die Anzahl
der Datenleitungen ungerade ist. Durch Annäherung an ein 1:1-Verhältnis sollte
die Approximierung zusätzlich
zur Berücksichtigung
des Versatzproblems, wie in dem Patentdokument mit dem Titel „Parallel
Communication Based On Balanced Data-Bit Encoding" (VLSI.295A) erörtert, sicherstellen,
dass die Referenzspannung, wie sie durch die widerstandsgekoppelten
Datenleitungen am gemeinsamen Knotenpunkt definiert ist, nicht in
einem solchen Maße
schwankt, dass die Signalleitung nicht als angemessen abgeschlossen
betrachtet wird.
-
1 zeigt
ein weiteres Ausführungsbeispiel der
vorliegenden Erfindung, bei der ein Takt benutzt wird, um die Rate
zu definieren, mit der die Daten synchron zwischen einem Sendemodul 110 und
einem Empfangsmodul 112 weitergeleitet werden. Die Anordnung
zur parallelen Datenübertragung
aus 1 zeigt Daten, die in nur einer Richtung weitergeleitet
werden, jedoch wird der Fachkundige erkennen, dass auch eine wechselseitige Übertragung
vorgesehen werden kann, bei der jedes der Module 110 und 112 Teil
eines entsprechenden Übertragungsknotenpunktes
ist, der den wechselseitigen Satz von Sende- und Empfangsmodulen
enthält.
Obwohl dies nicht für
alle getakteten Anwendungen erforderlich ist, stellt das in 1 gezeigte
Ausführungsbeispiel einen
Differentialtakt dar, wobei zwei Leitungen 116 und 118 benutzt
werden, um das Differentialtaktsignal für die synchrone Übertragung
von Daten weiterzuleiten, die auf den zugehörigen Datenübertragungsbitleitungen (120, 121, 122,
usw.) des parallelen Busses weitergeleitet werden. In diesem Zusammenhang
umfasst der Kommunikationskanal zwischen dem Sendemodul 110 und
dem Empfangsmodul 112 insgesamt N Leitungen, wobei N gleich
zwei mehr als die Anzahl der zugehören Datenübertragungsbitleitungen ist.
-
Für jede der
Busleitungen, einschließlich
der beiden Differentialtaktleitungen 116 und 118 und
der zugehörigen
Datenübertragungsbitleitungen
beginnend mit Leitung 120, gibt es einen Abschlusswiderstand
mit der Bezeichnung RT. Bei einer Chip-Chip-Modulkommunikationsanwendung
sollte jeder Abschlusswiderstand RT der
Platinenimpedanz entsprechen. Unter Zugrundelegung der NAPA-Empfehlung
zum Beispiel sollte RT mit 50 Ohm und 1
% Ungenauigkeit gewählt
werden. Bei einer Modulkommunikationsanwendung, die auf dem gleichen
Chip implementiert ist, wird der Widerstandswert von RT gleich
der berechneten Leitungsimpedanz eingestellt. Für jeden Widerstand RT ist die der Busleitung gegenüber liegende
Seite des Widerstands der gemeinsame Knotenpunkt mit der Bezeichnung
VT in 1.
-
Die
Kondensatoren 140, 142 und 144 in 1 sind
für einen
derartigen Abschluss gebräuchlich.
Unter Zugrundelegung der NAPA-Empfehlung mit 16 Datenleitungen und
2 Differentialtaktleitungen werden die Kondensatoren 140 und 142 zwischen dem
gemeinsamen Knotenpunkt und Masse für die 18 Busleitungen verwendet,
die sich einen gemeinsamen Knotenpunkt teilen, und der Kondensator 114 wird
zwischen der erzeugten Referenzspannung (bei Knotenpunkt 148)
und Masse verwendet, wobei jeder Kondensator eine Kapazität gleich
0,1 μF hat.
-
Bei
einer spezielleren Implementierung der Chip-Chip-Modulkommunikationsanwendung, wie zum
Beispiel derjenigen, die mit SSTL-2 I/O (EIA/JESD8-9) Spezifikationen
verwendet wird, befindet sich jeder Abschlusswiderstand innerhalb
von 0,5 Zoll vor der Kugel auf dem Empfangspaket und nicht weiter
als 0,5 Zoll von der verbindenden Datenleitung entfernt. Alternativ
befindet sich jeder Abschlusswiderstand innerhalb von 2 Zoll nach
der Kugel auf dem Empfangspaket und nicht mehr als 0,5 Zoll von
der verbindenden Datenleitung entfernt, wobei der gemeinsame Knotenpunkt
das Ende jeder Datenleitung wirksam definiert.
-
Verschiedene
Vorgehensweisen für
die Anordnung aus 1 sind in Hinblick auf die Stromeinsparung
von Vorteil. In Zusammenhang mit der Verwendung des oben erwähnten Differentialempfängers am
zweiten Modul, bei dem die Referenzspannung am gemeinsamen Knotenpunkt
immer auf den mittleren Pegel eingestellt ist, erfordert keine der
Datenüberragungsbusleitungen
eine Abschlussstromversorgung. Es ist zu beachten, dass sich ein
derartiger mittlerer Pegel durch die angesammelten Spannungspegel
der Daten auf den Datenübertragungsbusleitungen
selbst justiert.
-
Es
gibt weitere Stromsparlösungen,
die unabhängig
von der obigen Vorgehensweise oder in Kombination hiermit eingesetzt
werden können.
Bei einer anderen Anwendung und nützlich für Inaktivität auf dem Bus (oder „Leerlauf"-Bedingungen), werden die
Stromeinsparungen realisiert, indem alle Datenübertragungsbusleitungen auf
den Spannungspegel für
logisch Null gesteuert werden; dadurch werden illegale Codes eliminiert
und alle Leitungsabschlüsse auf
Null Volt gestellt. Bei einer weiteren Vorgehensweise wird ein unsymmetrischer
Code (z.B. eine Leitung hoch und die andere niedrig) verwendet,
um die Referenzspannung am gemeinsamen Knotenpunkt auf einen Spannungspegel
zu zwin gen, der eher vielen codierten Datenwerten als einem bestimmten entspricht.
-
2 zeigt
eine Anordnung 210 mit paralleler Datenübertragungsleitung gemäß einem
weiteren Ausführungsbeispiel
der vorliegenden Erfindung. In Bezug auf die vorhergehenden Ausführungsbeispiele nutzt
die Anordnung 210 eine Vorgehensweise mit Datenwertcodierung,
bei der Datenwerte durch die Schaltung 211 codiert werden
und dann von einem Sendemodul 212 über parallele Datenleitungen 216 und 218 gemeinsam
mit Taktleitungen 222 an ein Empfangsmodul 214 weitergeleitet
werden. Die Taktleitungen 222 stellen die Datenübertragungsrate
und Synchronisierung zwischen Sende- und Empfangsmodulen 212 und 214 bereit.
Bei dem Empfangsmodul 214 nutzt ein Prozessor oder eine
andere Decodierschaltung 230 einen reziproken Algorithmus,
eine Nachschlagetabelle oder eine entsprechende Schaltung, um den
Datenwert zurück
in seinen 6-Bit-Datenwert zu decodieren.
-
Die
Anordnung 210 richtet sich an eine Anwendung mit 6-Bit-Code-Gruppen („6b"), 8-Bit-Code-Gruppen
(„8b") und 12-Bit-Datentakt-Gruppen (12b
DC). Die 12b-DC-Gruppen codieren die Übertragung von Daten oder Befehlen
von 12 Signalen auf effiziente Weise. In manchen Fällen kann
es vorteilhaft sein, kleinere Gruppen zu verwenden. Eine 12b-DC-Gruppe
umfasst ein Differentialtaktpaar und zwei 6b8b-Codierungen für insgesamt
18 Stifte zwischen dem Sendemodul 212 und dem Empfangsmodul 214.
Eine Hälfte
der 12b-DC-Gruppe umfasst einen 6b8b-Codierer und ein Differentialtaktpaar
für insgesamt
10 Stifte. Uncodierte Differentialpaare können ebenfalls verwendet werden,
um Signale zu transportieren. Diese Differentialpaare können das benutzte
Taktsignal mit einer Hälfte
einer 12b-DC-Gruppe teilen, oder die Differentialpaare können ihr
eigenes Taktpaar haben.
-
Es
kann eine Anzahl von verschiedenen Vorgehensweisen für die 6b8b-Codierung genutzt
werden, von denen Beispiele in dem oben genannten, gleichzeitig
eingereichten Patentdokument (VSLI.295PA) vorgestellt werden. Gemäß der vorliegenden
Erfindung wird jede der Busleitungen wie in 1 dargestellt
abgeschlossen.
-
Entsprechend
wurde verschiedene Ausführungsformen
als Beispielimplementierungen für
die vorliegende Erfindung beschrieben, und diese Ausführungsformen
bieten einen oder mehrere der folgenden Vorteile: Die Spannung VT am gemeinsamen Knotenpunkt erfordert keine
Stromversorgung; die Spannung VT am gemeinsamen
Knotenpunkt wird auf natürliche
Weise zwischen dem hohen und dem niedrigen Spannungsausgang des
Sendemoduls zentriert; der Stromverbrauch wird minimiert, wenn die
Ausgänge getrennt
werden oder nicht in Betrieb sind; und es wird ein Leerlaufzustand
mit sehr geringem Stromverbrauch geschaffen, wenn alle Ausgänge auf
Null gesteuert werden.
-
Die
vorliegende Erfindung sollte nicht als auf die oben beschriebenen
speziellen Beispiele beschränkt
betrachtet werden. Verschiedene Abwandlungen, äquivalente Prozesse sowie zahlreiche Strukturen,
auf die die vorliegende Erfindung angewendet werden kann, liegen
im Rahmen der vorliegenden Erfindung, zum Beispiel Multichip- oder
Einchip-Anordnungen, die unter Verwendung einer ähnlich konstruierten Ein-Weg-
oder Zwei-Wege-Schnittstelle für
die Kommunikation zwischen den Chipsatz-Anordnungen implementiert
werden können. Außerdem kann
die Präzision
des Abschlusses variieren und hängt
von dem spezifizierten Entwurf ab; bei einer 8b-10b-codierten Busanwendung
(wobei 8b-10b in den seriellen Ethernet-Anordnungen üblich ist)
sind einige Codes zum Beispiel nicht symmetrisch. Derartige Variationen
können
als Teil der beanspruchten Erfindung betrachtet werden, wie in den beigefügten Ansprächen hinreichend
erläutert.