DE602005005611T2 - Verfahren zur Isolation von Teilbereichen in einem dünnen Film eines oxidierbaren Halbleitermaterials - Google Patents

Verfahren zur Isolation von Teilbereichen in einem dünnen Film eines oxidierbaren Halbleitermaterials Download PDF

Info

Publication number
DE602005005611T2
DE602005005611T2 DE602005005611T DE602005005611T DE602005005611T2 DE 602005005611 T2 DE602005005611 T2 DE 602005005611T2 DE 602005005611 T DE602005005611 T DE 602005005611T DE 602005005611 T DE602005005611 T DE 602005005611T DE 602005005611 T2 DE602005005611 T2 DE 602005005611T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor material
thin layer
mask
use according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602005005611T
Other languages
English (en)
Other versions
DE602005005611D1 (de
Inventor
Jean-Charles Barbe
Maud Vinet
Bernard Previtali
Thierry Poiroux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE602005005611D1 publication Critical patent/DE602005005611D1/de
Application granted granted Critical
Publication of DE602005005611T2 publication Critical patent/DE602005005611T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Technischer Bereich der Erfindung
  • Die Erfindung betrifft ein Verfahren zur Isolierung von Mustern, die in einer dünnen Schicht aus einem ersten oxidierbaren Halbleitermaterial gebildet sind, die eine vorbestimmte Dicke von unter oder gleich 20 nm aufweist und auf einem Träger angeordnet ist, und umfasst nacheinander:
    • – die Herstellung einer Maske auf der dünnen Schicht, die in der dünnen Schicht freie Bereiche und von der Maske bedeckte Bereiche definiert, die dazu bestimmt sind, im Wesentlichen die Muster zu bilden,
    • – die Oxidierung der freien Bereiche der dünnen Schicht,
    • – die Entfernung der Maske zum Freilegen der dünnen Schicht, die in Form von Muster strukturiert ist, die durch oxidierte Bereiche voneinander isoliert sind.
  • Stand der Technik
  • In vielen Bereichen der Mikroelektronik werden die mit Hilfe konventioneller Technologien auf massivem Silizium hergestellten Vorrichtungen mehr und mehr durch Vorrichtungen auf Substraten aus Silizium auf einem Isolator (SOI) oder auf mechanisch gestressten SOI-Substraten ersetzt, besser bekannt unter der englischen Bezeichnung "strained SOI". Ein SOI-Substrat besteht aus einem Siliziumsubstrat, auf dem eine isolierende Schicht, beispielsweise eine Oxidschicht, angeordnet wird, die von einer dünnen Schicht Silizium bedeckt ist, und ein "gestresstes" SOI-Substrat ist ein SOI-Substrat, auf dem eine dünne Schicht aus gestresstem oder verformtem Silizium angeordnet wird. Derartige SOI-Substrate ermöglichen eine elektrische Isolierung bezüglich dem Substrat der Mikrobauteile, die darin integriert werden sollen, wie beispielsweise MOS-Transistoren, und zwar durch das Vorhandensein der vergrabenen Isolierschicht, die auf dem Siliziumsubstrat angeordnet ist. Sie sorgen darüber hinaus für eine Reduzierung von Störkapazitäten und Kurzkanaleffekten.
  • Die elektrische Isolierung der Mikrobauteile oder Siliziummuster wird im Allgemeinen durch eine lokale thermische Siliziumoxidierung abgeschlossen. Die Isolierung durch lokale Siliziumoxidierung, auch bekannt unter der Bezeichnung LOCOS-Isolierung, erfolgt mit Hilfe einer strukturierten Maske, die aus mindestens zwei übereinander angeordneten Schichten aus Oxid und Nitrid besteht und auf dem dünnen Siliziumschicht angeordnet wird. Die LOCOS-Isolierung ermöglicht dann die Bildung von Siliziumbereichen in der dünnen Schicht, die getrennte Muster bilden und die somit durch oxidierte Zonen elektrisch voneinander isoliert sind.
  • Wenn die in einer dünnen Schicht gebildeten und eventuell durch LOCOS isolierten Muster eine Dicke von unter oder gleich 20 nm haben, ergibt sich jedoch bei der Herstellung der Mikrobauteile bei hohen Temperaturen eventuell ein Entnetzungsphänomen der Muster in fester Phase. Dieses Phänomen wird im Allgemeinen während der Temperschritte beobachtet, die bei Temperaturen von 850°C aufwärts und beispielsweise bei 950°C stattfinden.
  • Die in der dünnen Siliziumschicht gebildeten Muster sind nämlich in sich instabil und entwickeln sich spontan in Richtung einer Gleichgewichtsform, die durch Transport von Materie erreicht wird, und zwar hauptsächlich durch Oberflächendiffusion, und die in Extremfällen einer Kristallpopulation entspricht, bei der die Kristalle voneinander gelöst sind. Die Energie des durch diese Kristallpopulation gebildeten Systems ist dann schwächer als die des ursprünglichen Musters. Diese Form des Gleichgewichts ist somit prekär für die Folge der Produktionsschritte eines Mikrobauteils, insbesondere eines MOS-Transistors, bei dem die einzelnen Bereiche des Transistors, die in dem dünnen Muster gebildet werden sollen, beispielsweise Source, Drain, Kanal ..., eventuell nicht mehr zusammenhängend sein könnten. Ein solches Entnetzungsphänomen findet sich ebenfalls bei allen strukturierten dünnen Schichten aus Halbleitermaterial, das geeignet ist, bei einer Wärme-Oxidierung ein stabiles Oxid zu bilden, wie beispielsweise eine Silizium-Germanium-Verbindung (SiGe).
  • Da dieses Phänomen durch die hohe Temperatur der Herstellungsschritte der Mikrobauteile und insbesondere durch die Temperschritte induziert wird, wurde versucht, das Tempern bei einer niedrigeren Temperatur durchzuführen. Bei Dicken dünner Schichten einer Größenordnung von 5 nm und den üblichen Temperzeiten und – temperaturen sind dünne Schichten bei Temper-Temperaturen unter 800°C nämlich wenig empfindlich für die Entnetzung. Die anschließenden Schritte, beispielsweise der der Reinigung, der eine Desorption von Stoffen erfordert, oder der Epitaxieschritt erlauben jedoch keinen Einsatz einer solchen Temper-Temperatur, da zum Erhalt einer Grenzfläche, die geeignet ist, eine gute kristalline Güte des epitaxierten Materials zu erreichen, die Temper-Temperatur nicht unter 800°C liegen darf.
  • Gegenstand der Erfindung
  • Die Erfindung hat ein Verfahren zur Isolierung von Mustern zum Ziel, die in einer dünnen Schicht aus einem ersten oxidierbaren Halbleitermaterial gebildet sind, die eine vorbestimmte Dicke von unter oder gleich 20 nm und vorzugsweise unter oder gleich 10 nm aufweist und geeignet ist, den Nachteilen des Stands der Technik abzuhelfen. Genauer gesagt ermöglicht das Verfahren zum Isolierung der Muster nicht nur die elektrische Isolierung der Muster zueinander, sondern macht sie auch stabil gegenüber hohen Temperaturen, die bei bestimmten Schritten zur Herstellung von Mikrobauteilen erforderlich sind.
  • Dieses Ziel wird durch die anhängenden Ansprüche erreicht.
  • Kurzbeschreibung der Zeichnungen
  • Weitere Vorteile und Merkmale gehen klarer aus der nachfolgenden Beschreibung besonderer Ausführungsformen der Erfindung hervor, die beispielhaft und nicht erschöpfend gegeben und in den beiliegenden Zeichnungen dargestellt sind, in denen:
  • Die 1 bis 8 unterschiedliche Phasen einer besonderen Ausführungsform zur Isolierung von in einer dünnen Schicht gebildeten Muster nach der Erfindung schematisch und im Schnitt darstellen.
  • Beschreibung besonderer Ausführungsformen
  • Nach einer besonderen, in den 1 bis 8 dargestellten Ausführungsform sind Muster 1a in einer dünnen Schicht 1 gebildet, die auf einem Träger 3 angeordnet ist, und sind diese durch oxidierte Bereiche 1b voneinander getrennt. Die oxidierten Bereiche 1b erlauben nicht nur die elektrische Isolierung der Muster 1a voneinander, sondern auch eine Verankerung derselben, um dem Vernetzungsphänomen vorzubeugen, das möglicherweise bei bestimmten Herstellungsschritten für Mikrobauteile auftreten kann, die bei hohen Temperaturen durchgeführt werden. Die dünne Schicht 1 besteht aus oxidierbarem Halbleitermaterial, das vorzugsweise aus Silizium und einer Silizium-Germanium-Verbindung ausgewählt ist und hat eine vorbestimmte Dicke e1, die geringer als oder gleich 20 nm und vorzugsweise geringer als oder gleich 10 nm ist.
  • So wird, wie in 1 dargestellt, die dünne Schicht 1 vorab auf der Oberfläche einer Zwischenschicht 2 angeordnet, die einen Träger 3 bedeckt. Genauer gesagt ist das Material, das den Träger 3 bildet, ein anderes als das oxidierbare Halbleitermaterial der dünnen Schicht 1. In dem beschriebenen Beispiel ist der Träger 3 ein Siliziumsubstrat und ist die Zwischenschicht 2 eine elektrisch isolierende Schicht, wobei das Ganze dann ein SOI-Substrat bildet. Die elektrisch isolierende Schicht kann von einer Verbindung gebildet werden, die aus der von amorphem Silizium, Aluminiumoxid, Siliziumnitrid, Quarz und Hafniumoxid (HfO2) gebildeten Gruppe ausgewählt ist. Die Zwischenschicht 2 kann auch eine Halbleiterschicht sein, die beispielsweise aus einer Silizium-Germaniumverbindung besteht.
  • In 2 werden zwei Schichten, eine aus Oxid 4 und eine aus Nitrid 5, nacheinander auf der ganzen freien Oberfläche der dünnen Schicht 1 gebildet. Die Oxidschicht 4, die beispielsweise aus Siliziumoxid besteht, hat vorzugsweise eine Dicke e2 von 2 bis 5 nm. Sie kann entweder durch Niederdruck-Gasphasenabscheidung, auch LPCVD genannt, durch plasmaunterstützte CVD, auch PECVD genannt, oder durch thermische Oxidierung einer dünnen Dicke der dünnen Schicht 1 gebildet werden. Die Oxidschicht 4 kann auch aus einer SiO2/HfO2-Aufschichtung bestehen, wobei die SiO2–Schicht auf die dünne Schicht entweder aufgedampft oder beim Aufbringen der HfO2-Schicht natürlich gebildet werden kann.
  • Anschließend wird eine Nitridschicht 5, beispielsweise aus Siliziumnitrid, auf die ganze freie Oberfläche der Oxidschicht 4 aufgedampft. Die Nitridschicht 5 hat vorzugsweise eine Dicke von 10 bis 70 nm und wird beispielsweise durch LPCVD-Verfahren aufgedampft.
  • Die Nitridschicht 5 und die Oxidschicht 4 werden dann selektiv strukturiert. So endet die Strukturierung an der Oberfläche der dünnen Schicht 1. Die Strukturierung erfolgt beispielsweise durch Fotolithografie oder mittels eines Verfahrens, das Elektronenstrahl-Lithografie genannt wird und darin besteht, eine Lithografie mittels eines geführten Elektronenstrahls und dann sukzessives Ätzen der Nitridschicht 5 und der Oxidschicht 4 durchzuführen.
  • In 3 ist die Nitridschicht 5 durch Fotolithografie mittels eines strukturierten Fotoresists 6 strukturiert. Eine Fotoresistschicht wird beispielsweise auf der freien Oberfläche der Nitridschicht angeordnet und in Form von Muster strukturiert. Das strukturierte Fotoresist 6 umfasst dann Muster, die von offenen Bereichen begrenzt werden, die die freie Oberfläche der Nitridschicht zum Vorschein kommen lassen. Die Nitridschicht 5 wird anschließend in den offenen Bereichen des strukturierten Fotoresists 6 in der Weise weggeätzt, dass die Bereiche der Nitridschicht 5, die nicht von den Mustern des Fotoresists 6 bedeckt sind, entfernt werden. Das Wegätzen der Nitridschicht 5 ist insofern selektiv, als nur die Nitridschicht 5 weggeätzt wird und der Ätzvorgang an der Oberfläche der Oxidschicht 4 aufhört.
  • Wie in 4 dargestellt, wird das strukturierte Fotoresist 6 anschließend abgelöst, bevor die Oxidschicht 4 selektiv durch die vorab strukturierte Nitridschicht 5 hindurch weggeätzt wird. Das Wegätzen der Oxidschicht 4 ist insofern selektiv, als nur die Oxidschicht 4 weggeätzt wird und der Ätzvorgang an der Oberfläche der dünnen Schicht 1 aufhört. Die nicht von den Muster der Nitridschicht 5 bedeckten Bereiche der Oxidschicht 4 werden dann entfernt.
  • So bleiben nach diesem Strukturierungsschritt nur noch die vorher bedeckten Bereiche 5a und 4a jeweils der Nitridschicht 5 bzw. der Oxidschicht 4 auf der Oberfläche der dünnen Schicht 1 bestehen und bilden eine Maske 7. Die Maske 7 ermöglicht so die Abgrenzung zweier Arten von Bereichen in der dünnen Schicht 1: Bereiche, die von der Maske 7 bedeckt sind und im Wesentlichen die Muster 1a der dünnen Schicht 1 bilden sollen, und freie Bereiche 1c, die von der übrigen dünnen Schicht 1 gebildet werden.
  • Anschließend erfolgt, wie in 5 dargestellt, ein Aufwachsen durch selektive Epitaxie, um die Dicke der freien Bereiche 1c zu verstärken, während die von der Maske 7 bedeckten Bereiche eine konstante Dicke behalten, die der Dicke e1 der dünnen Schicht 1 entsprechen. Am Ende des Aufwachsschritts haben die freien Bereiche 1c eine Gesamtdicke e3, die über der ursprünglichen Dicke e1 der dünnen Schicht 1 liegt. Die Epitaxie ist insofern selektiv, als das Aufwachsen durch Epitaxie nur in den freien Bereichen 1c der dünnen Schicht stattfindet und der Rest der dünnen Schicht 1 nämlich durch die Maske 7 geschützt ist, die sie bedeckt. So zeigt in 5 die gestrichelte Linie 8 die Position der dünnen Schicht vor dem Aufwachsschritt, wobei der Höhenunterschied zwischen der freien Fläche der freien Bereiche 1c nach dem Aufwachsschritt und der Linie 8 dann den epitaxierten freien Bereichen während des Aufwachsen entspricht.
  • Anchließend erfolgt ein Oxidationsschritt der freien Bereiche 1c der dünnen Schicht, vorzugsweise bei einer hohen Temperatur wie beispielsweise 1050°C. Der Oxidationsschritt ermöglicht nicht nur eine komplette Oxidierung der freien Bereiche 1c, sondern auch die Bildung der Muster 1a. Sie erfolgt nämlich durch die Maske 7 hindurch, die die Bereiche, die sie bedeckt, vor der Oxidierung schützt. Mit vollständiger Oxidierung der freien Bereiche 1c ist hier gemeint, dass die freien Bereiche 1c auf ihrer ganzen Dicke e3 oxidieren. Außerdem bewirkt die Oxidierung eine Erhöhung der Dicke der oxidierten Bereiche 1b bezogen auf die freien, nicht oxidierten Bereiche. So entspricht diese Erhöhung bei mit Siliziumoxid oxidierten Bereichen und nicht mit Siliziumoxid oxidierten freien Bereichen einer Verstärkung um einen Faktor 1/0,45, d. h. etwa 2,22. So haben die oxidierten Bereiche 1b, nachdem die Dicke der freien Bereiche 1c e3 ist, am Ende des Oxidierungsschritts eine Dicke e4, die im Wesentlichen dem 2,22 fachen der Dicke e3 entspricht.
  • Wie in 6 dargestellt, verlängern sich die oxidierten Bereiche 1b unter der Maske 7 und ist der Grenzbereich zwischen den oxidierten Bereichen 1b und den Mustern 1a gekrümmt. So sind die Ränder der von der Maske 7 bedeckten Bereiche teilweise oxidiert, obwohl die freien Bereiche 1b vollständig oxidiert sind, und bilden so einen "Vogelschnabel" in den Siliziummustern 1a. Die Muster 1a sind dann durch die oxidierten Bereiche 1b voneinander getrennt und somit elektrisch isoliert.
  • Dann werden, wie in den 7 und 8 dargestellt, die Nitridschicht 5 und die Oxidschicht 4 nacheinander abgelöst, sodass die Muster 1a freigelegt werden. Die Nitridschicht 5 wird beispielsweise durch chemische Behandlung mit beispielsweise H3PO4 entfernt. Eine Siliziumoxidschicht 4 wird beispielsweise mittels einer Fluorwasserstoffsäurelösung entfernt.
  • Wenn das Verfahren zum Ablösen der Oxidschicht 4 nicht selektiv erfolgt, kann eine solche Ablösung auch zu einem Teilabbau der oxidierten Bereiche 1b führen, entschprechend einer Dicke, die abhängig von der Geschwindigkeit ist, mit der das Oxid der Schicht 4 und das Oxid der oxidierten Bereiche 1b abgebaut wird. So entspricht, wenn die Oxide der freien Bereiche 1b und der Schicht 4 identisch sind, die abgebaute Dicke der freien Bereiche beim Entfernen der Oxidschicht 4 der Dicke e2 der Oxidschicht 4. In diesem Fall entspricht die Dicke e5 der oxidierten Bereiche 1b am Ende des Isolierungsprozesses der Dicke e4 der oxidierten Bereiche vor dem Ablösen der Oxidschicht 4 abzüglich der Dicke e2 der Oxidschicht 4.
  • Ein solcher Isolierungsprozess ermöglicht somit die Bildung und elektrische Isolierung der Muster in einer dünnen Schicht aus oxidierbarem Halbleitermaterial mit einer Dicke von unter oder gleich 20 nm und vorzugsweise unter oder gleich 10 nm. Im Gegensatz jedoch zu einer Isolierung mit dem LOCOS-Verfahren des Stands der Technik ermöglicht es auch deren Stabilisierung bei hohen Temperaturen, insbesondere während der einzelnen Schritte zur Herstellung eines Mikrobauteils. Ein solcher Isolierungsprozess ermöglicht das Umgeben jedes Musters mit einem oxidierten Bereich an seinem Umfang, insbesondere während der einzelnen Schritte der Herstellung eines Mikrobauteils. Dadurch wird eine thermische Stabilität erreicht, da die oxidierten Bereiche, die die Muster umgeben, das Phänomen der Entnetzung der Muster verzögern. Außerdem bildet, wenn die Zwischenschicht 2 eine Isolierschicht ist, die Grenzfläche zwischen einem Muster 1a, den oxidierten Bereichen 1b, die es umgeben, und der Isolierschicht 2 einen Verankerungspunkt, da sie einer makroskopischen Rauheit entspricht, die umgangen werden muss, wenn das Muster dem Entnetzungsphänomen ausgesetzt werden soll.
  • Mit einem LOCOS-Isolierungsverfahren des Stands der Technik ist der Erhalt stabiler Muster bei hohen Temperaturen während der einzelnen Schritte zur Herstellung eines Mikrobauteils jedoch unmöglich. Bei einem LOCOS-Isolierungsverfahren hängt die Dicke der oxidierten Bereiche nämlich von der Dicke e1 der dünnen Schicht und eventuell von der Dicke e2 der Oxidschicht der Maske ab. Bei einer dünnen Schicht einer Dicke e1 zu erhalten, die unter oder gleich 20 nm, insbesondere unter oder gleich 10 nm liegt, reicht also die Dicke der oxidierten Bereiche am Ende eines LOCOS-Isolierungsverfahrens nach dem Stand der Technik nicht aus, um sie während der einzelnen Phasen der Herstellung eines Mikrobauteils zu erhalten. Zum Beispiel haben bei einer dünnen Schicht einer Dicke e1 von 8 nm bei einem LOCOS-Isolierungsverfahren nach dem Stand der Technik vor dem Schritt der Entfernung der Oxidschicht 4 die oxidierten Bereiche eine Dicke e4 von 17 nm. Nun wird aber während der einzelnen Reinigungsschritte, die bei einem Verfahren zur Herstellung eines MOS-Transistors erfolgen, diese Dicke e4 beim Ätzen vollständig abgebaut, wodurch die Seiten der Siliziummuster freigelegt werden. Nachdem das Entnetzungsphänomen in der Regel bei jedem beliebigen Arbeitsschritt bei hohen Temperaturen auftritt, während dessen die Oberfläche sowohl des Musters als auch seiner Seitenwände freiliegen, kann die LOCOS-Isolierung nach dem Stand der Technik bei diesem Phänomen während der einzelnen Herstellungsschritte für ein Mikrobauteil und insbesondere während der Tempervorgänge keine Abhilfe schaffen.
  • Die Durchführung eines Schritts des selektiven epitaktischen Aufwachsen zwischen dem Schritt der Herstellung der Maske und dem Schritt der Oxidierung der freien Bereiche der dünnen Schicht ermöglicht am Ende des Isolierungsvorgangs vielmehr den Erhalt von oxidierten Bereichen mit einer Dicke, die ausreicht, um sich während der einzelnen Schritte zur Herstellung eines Mikrobauteils zu halten. Die durch das selektive epitaktische Aufwachsen erhaltene zusätzliche Dicke, d. h. die Bildung von epitaxierten freien Bereichen, ermöglicht nämlich eine Erhöhung der Gesamtdicke der oxidierten Bereiche am Ende des Isolierungsvorgangs. So wird die Dicke der epitaxierten Bereiche vorzugsweise so bestimmt, dass an den Seiten der Muster während des ganzen Herstellungsverfahrens für ein Mikrobauteil oxidierte Bereiche bestehen bleiben. Die Parameter des Schritts des Aufwachsen durch selektive Epitaxie und genauer die Dicke der epitaxierten Bereiche wird so gewählt, dass die endgültige Dicke e5 der oxidierten Bereiche größer oder gleich 17 nm ist.
  • Bei einer dünnen Siliziumschicht einer Dicke e1 von 8 nm mit einer Oxidschicht von 2 nm Dicke muss 1 nm Silizium epitaxiert werden, damit man am Ende des Isolierungsvorgangs oxidierte Bereiche erhält, die eine Dicke e5 von 18 nm haben.
  • Außerdem wird der Vorgang des Aufwachsens durch selektive Epitaxie an einer noch nicht strukturierten Schicht vorgenommen, bei der die Muster noch nicht erzeugt wurden. Der Schritt des Aufwachsen wird somit in der "ganzen Platte" durchgeführt, was den Vorteil hat, dass während des Isolierungsvorgangs kein frühzeitiges Entnetzungsphänomen auftritt. Ferner können, wenn die Struktur innere Spannungen aufweist (gestresste Schicht oder Verbundstruktur), Destabilisierungsphänomene beobachtet werden, wenn die Epitaxiegeschwindigkeit zu gering oder wenn die Dicke der epitaxierten Bereiche zu groß ist. Zur Vermeidung dieser Destabilisierungsphänomene können die Bedingungen des Aufwachsen durch selektive Epitaxie wie die Dicke der epitaxierten Bereiche und die Epitaxiegeschwindigkeit dann in bekannter Weise angepasst werden.
  • Bei einer Ausführungsvariante kann der Schritt des Aufwachsens durch selektive Epitaxie im Bereich der freien Bereiche der dünnen Schicht durch einen Schritt der selektiven Bildung einer zusätzlichen Schicht ersetzt werden, die aus einem Oxid eines zweiten halbleitenden Materials besteht. Das zweite halbleitende Material kann das gleiche wie das oxidierbare halbleitende Material, aus dem die dünne Schicht besteht, oder ein anderes sein.
  • Die selektive Bildung der zusätzlichen Schicht im Bereich der freien Bereiche der dünnen Schicht kann durch ein direktes selektives Aufdampfen des Oxids des zweiten Halbleitermaterials erfolgen. In diesem Fall erfolgt die Oxidierung der freien Bereiche der dünnen Schicht durch die zusätzliche Oxidschicht hindurch.
  • Die selektive Bildung der zusätzlichen Schicht im Bereich der freien Bereiche der dünnen Schicht kann auch durch vorheriges Aufbringen des zweiten Halbleitermaterials und dessen anschließende Oxidierung erfolgen. Die Oxidierung des zweiten Halbleitermaterials kann dann vor der Oxidierung der freien Bereiche der dünnen Schicht vorgenommen werden, die dann durch die zusätzliche Oxidschicht hindurch erfolgt. Die Oxidierung des zweiten Halbleitermaterials kann auch gleichzeitig mit der Oxidierung der freien Bereiche der dünnen Schicht durchgeführt werden. Beispielsweise können selektiv, d. h. nur auf die freien Bereiche der dünnen Schicht, eine SiGe-Verbindung auf freie Bereiche aus Silizium, Silizium auf freie Bereiche aus SiGe oder auch Polysilizium auf freie Bereiche aus Silizium oder SiGe aufgebracht werden. Wenn das zweite Halbleitermaterial einen geeigneten Gitterparameter hat, kann das selektive Aufbringen des zweiten Halbleitermaterials auf die freien Bereiche der dünnen Schicht beispielsweise durch Aufwachsen durch selektive Epitaxie der freien Bereiche der dünnen Schicht erfolgen. Die Durchführung eines Schritts der selektiven Bildung einer zusätzlichen Schicht, die aus einem Oxid aus einem Halbleitermaterial besteht, ermöglicht wie vorstehend am Ende des Isolierungsvorgangs den Erhalt oxidierter Bereiche mit einer Dicke, die ausreicht, um während der einzelnen Schritte zur Herstellung eines Mikrobauteils erhalten zu werden. Die durch die Bildung der zusätzlichen Schicht erreichte zusätzliche Dicke ermöglicht nämlich eine Erhöhung der Gesamtdicke der oxidierten Bereiche am Ende des Isolierungsvorgangs und somit den Erhalt von Muster, die nicht nur elektrisch voneinander isoliert, sondern auch bei hohen Temperaturen während der einzelnen Schritte der Herstellung eines Mikrobauteils stabil sind.
  • Bei einer anderen Ausführungsvariante kann die Oxidschicht 4 unstrukturiert sein. In diesem Fall begrenzt die Nitridschicht 5 der Maske 7 wie vorstehend in der dünnen Schicht 1 so genannte von der Maske 7 bedeckte Bereiche, d. h. sowohl von der Oxidschicht 4 als auch der Nitridschicht 5, und so genannte freie Bereiche 1c, d. h. Bereiche, die nur von der Oxidschicht 4 bedeckt sind. Die selektive Bildung der zusätzlichen Schicht erfolgt dann auf dieser dünnen Oxidschicht 4 nur im Bereich der so genannten freien Bereiche.
  • Die Erfindung ist nicht auf die vorstehend beschriebenen Ausführungsformen begrenzt. So wird die dünne Schicht 1 nicht zwingend auf einem SOI-Substrat, d. h. einer Zwischenschicht 2, angeordnet, die einen Träger 3 bedeckt. Die dünne Schicht kann direkt auf dem Träger angeordnet werden. Der Träger kann dann ein massives Substrat aus beispielsweise Silizium sein oder sich aus einer Aufschichtung mehrerer Schichten aus einem oder mehreren Materialien zusammensetzen.

Claims (17)

  1. Anwendung eines Verfahrens zur Isolierung von Muster (1a), die in einer dünnen Schicht (1) aus einem ersten oxidierbaren Halbleitermaterial gebildet sind, die eine vorbestimmte Dicke (e1) von unter oder gleich 20 nm aufweist und auf einem Träger (3) angeordnet ist, zur Wärmestabilisierung der Motive bei hoher Temperatur und Vermeidung des Entnetzungsphänomens dieser Motive während unterschiedlicher Phasen der Herstellung einer Mikrokomponente, welches Verfahren nacheinander umfasst: – die Herstellung einer Maske (7) auf der dünnen Schicht (1), die in der dünnen Schicht (1) freie Bereiche (1c) und von der Maske (7) bedeckte Bereiche definiert, – die Oxidierung der freien Bereiche (1c) der dünnen Schicht (1), – die Entfernung der Maske (7) zur Freilegung der dünnen Schicht (1), die in Form von Muster (1a) strukturiert ist, die durch oxidierte Bereiche (1b) voneinander isoliert sind, Anwendung, die dadurch gekennzeichnet ist, dass zwischen dem Maskenherstellungsschritt und dem Oxidierungsschritt ein Schritt der selektiven Bildung einer zusätzlichen Schicht in allen freien Bereichen (1c) der dünnen Schicht (1) stattfindet, die aus einem Oxid eines zweiten Halbleitermaterials besteht.
  2. Anwendung nach Anspruch 1, dadurch gekennzeichnet, dass die vorbestimmte Dicke (e1) der dünnen Schicht (1) weniger als oder gleich 10 nm beträgt.
  3. Anwendung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass das zweite Halbleitermaterial identisch ist mit dem ersten oxidierbaren Halbleitermaterial.
  4. Anwendung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass das zweite Halbleitermaterial ein anderes ist als das erste Halbleitermaterial.
  5. Anwendung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die selektive Bildung der zusätzlichen Schicht durch ein direktes selektives Aufbringen des Oxids des zweiten Halbleitermaterials erfolgt.
  6. Anwendung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die selektive Bildung der zusätzlichen Schicht durch ein selektives Aufbringen des zweiten Halbleitermaterials erfolgt, gefolgt von dessen Oxidierung.
  7. Anwendung nach Anspruch 6, dadurch gekennzeichnet, dass das selektive Aufbringen des zweiten Halbleitermaterials durch selektives Epitaxiewachstum der freien Bereiche (1c) der dünnen Schicht (1) erfolgt.
  8. Anwendung nach einem der Ansprüche 6 und 7, dadurch gekennzeichnet, dass die Oxidierung des zweiten Halbleitermaterials zur gleichen Zeit erfolgt wie der Schritt der Oxidierung der freien Bereiche (1c) der dünnen Schicht (1).
  9. Anwendung nach einem der Ansprüche 6 und 7, dadurch gekennzeichnet, dass die Oxidierung des zweiten Halbleitermaterials vor dem Oxidierungsschritt der freien Bereiche (1c) der dünnen Schicht (1) erfolgt.
  10. Anwendung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Dicke der zusätzlichen Schicht so bestimmt ist, dass die Muster (1a) während der ganzen Dauer eines Verfahrens zur Herstellung Mikromkomponente durch oxidierte Bereiche (1b) voneinander isoliert bleiben.
  11. Anwendung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Herstellung der Maske (7) auf der dünnen Schicht (1) das aufeinanderfolgende Aufbringen zweier Schichten aus jeweils Oxid (4) bzw. Nitrid (5) auf die gesamte dünne Schicht (1) und zumindest die selektive Strukturierung der Nitridschicht (5) zur Herstellung der Maske (7) umfasst.
  12. Anwendung nach Anspruch 11, dadurch gekennzeichnet, dass die Schichten aus Nitrid (5) bzw. Oxid (4) nacheinander strukturiert werden.
  13. Anwendung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass eine Zwischenschicht (2) zwischen der dünnen Schicht (1) und dem Träger (3) angeordnet ist.
  14. Anwendung nach Anspruch 13, dadurch gekennzeichnet, dass die Zwischenschicht (2) eine elektrisch isolierende Schicht ist, die von einer Verbindung gebildet wird, die aus amorphem Silizium, Aluminiumoxid, Siliziumnitrid, Quarz und Hafniumoxid ausgewählt ist.
  15. Anwendung nach Anspruch 13, dadurch gekennzeichnet, dass die Zwischenschicht (2) von einer Silizium-Germaniumverbindung gebildet wird.
  16. Anwendung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das erste und das zweite Halbleitermaterial aus Silizium und einer Silizium-Germaniumverbindung ausgewählt ist.
  17. Anwendung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass der Träger (3) von einem anderen Material als dem ersten oxidierbaren Halbleitermaterial gebildet wird.
DE602005005611T 2004-12-08 2005-11-28 Verfahren zur Isolation von Teilbereichen in einem dünnen Film eines oxidierbaren Halbleitermaterials Active DE602005005611T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0413061 2004-12-08
FR0413061A FR2879020B1 (fr) 2004-12-08 2004-12-08 Procede d'isolation de motifs formes dans un film mince en materiau semi-conducteur oxydable

Publications (2)

Publication Number Publication Date
DE602005005611D1 DE602005005611D1 (de) 2008-05-08
DE602005005611T2 true DE602005005611T2 (de) 2009-04-30

Family

ID=34951323

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602005005611T Active DE602005005611T2 (de) 2004-12-08 2005-11-28 Verfahren zur Isolation von Teilbereichen in einem dünnen Film eines oxidierbaren Halbleitermaterials

Country Status (5)

Country Link
US (1) US7473588B2 (de)
EP (1) EP1670053B1 (de)
AT (1) ATE390709T1 (de)
DE (1) DE602005005611T2 (de)
FR (1) FR2879020B1 (de)

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341753A (en) * 1964-10-21 1967-09-12 Texas Instruments Inc Metallic contacts for semiconductor devices
US4407696A (en) * 1982-12-27 1983-10-04 Mostek Corporation Fabrication of isolation oxidation for MOS circuit
US4819040A (en) * 1986-05-02 1989-04-04 Motorola, Inc. Epitaxial CMOS by oxygen implantation
US5149669A (en) * 1987-03-06 1992-09-22 Seiko Instruments Inc. Method of forming an isolation region in a semiconductor device
US4764248A (en) * 1987-04-13 1988-08-16 Cypress Semiconductor Corporation Rapid thermal nitridized oxide locos process
US4927780A (en) * 1989-10-02 1990-05-22 Motorola, Inc. Encapsulation method for localized oxidation of silicon
US5120675A (en) * 1990-06-01 1992-06-09 Texas Instruments Incorporated Method for forming a trench within a semiconductor layer of material
US5175123A (en) * 1990-11-13 1992-12-29 Motorola, Inc. High-pressure polysilicon encapsulated localized oxidation of silicon
KR960008518B1 (en) * 1991-10-02 1996-06-26 Samsung Electronics Co Ltd Manufacturing method and apparatus of semiconductor device
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate
KR940003070A (ko) * 1992-07-10 1994-02-19 문정환 반도체소자의 단위소자간 격리방법
KR960011861B1 (ko) * 1993-06-10 1996-09-03 삼성전자 주식회사 반도체장치의 소자 분리 방법
US5393692A (en) * 1993-07-28 1995-02-28 Taiwan Semiconductor Manufacturing Company Recessed side-wall poly plugged local oxidation
EP0641022B1 (de) * 1993-08-31 2006-05-17 STMicroelectronics, Inc. Isolationsstruktur und Verfahren zur Herstellung
KR970003731B1 (ko) * 1993-10-14 1997-03-21 엘지반도체 주식회사 반도체 장치의 소자 격리막 제조방법
US6083810A (en) * 1993-11-15 2000-07-04 Lucent Technologies Integrated circuit fabrication process
JPH07201840A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置の製造方法
US6127242A (en) * 1994-02-10 2000-10-03 Micron Technology, Inc. Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment
US5374585A (en) * 1994-05-09 1994-12-20 Motorola, Inc. Process for forming field isolation
US5432118A (en) * 1994-06-28 1995-07-11 Motorola, Inc. Process for forming field isolation
JP3422593B2 (ja) * 1995-04-07 2003-06-30 三菱電機株式会社 半導体装置の製造方法
US5607543A (en) * 1995-04-28 1997-03-04 Lucent Technologies Inc. Integrated circuit etching
US5658381A (en) * 1995-05-11 1997-08-19 Micron Technology, Inc. Method to form hemispherical grain (HSG) silicon by implant seeding followed by vacuum anneal
US5629230A (en) * 1995-08-01 1997-05-13 Micron Technology, Inc. Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion
US6967369B1 (en) * 1995-09-20 2005-11-22 Micron Technology, Inc. Semiconductor memory circuitry
US6043562A (en) * 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
FR2749977B1 (fr) * 1996-06-14 1998-10-09 Commissariat Energie Atomique Transistor mos a puits quantique et procedes de fabrication de celui-ci
US5902128A (en) * 1996-10-17 1999-05-11 Micron Technology, Inc. Process to improve the flow of oxide during field oxidation by fluorine doping
US5966621A (en) * 1996-11-14 1999-10-12 Micron Technology, Inc. Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate
US5894059A (en) * 1997-05-30 1999-04-13 Chartered Semiconductor Manufacturing Company Ltd. Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
US5880004A (en) * 1997-06-10 1999-03-09 Winbond Electronics Corp. Trench isolation process
US6306727B1 (en) * 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
US6090685A (en) * 1997-08-22 2000-07-18 Micron Technology Inc. Method of forming a LOCOS trench isolation structure
US5940720A (en) * 1997-08-29 1999-08-17 Samsung Electronics Co., Ltd. Methods of forming oxide isolation regions for integrated circuits substrates using mask and spacer
US6074933A (en) * 1997-09-05 2000-06-13 Lucent Technologies Inc. Integrated circuit fabrication
KR100247939B1 (ko) * 1997-09-08 2000-03-15 윤종용 화학기상증착에 의한 제2 패드산화막을 이용한 반도체장치의 소자분리방법
US6063690A (en) * 1997-12-29 2000-05-16 Utmc Microelectronics Systems Inc. Method for making recessed field oxide for radiation hardened microelectronics
JP3514178B2 (ja) * 1998-09-16 2004-03-31 株式会社デンソー 半導体装置の製造方法
US6306726B1 (en) * 1999-08-30 2001-10-23 Micron Technology, Inc. Method of forming field oxide
US6261926B1 (en) * 2000-05-11 2001-07-17 Mosel Vitelic, Inc. Method for fabricating field oxide
US6566680B1 (en) * 2001-01-30 2003-05-20 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) tunneling junction transistor
KR100481073B1 (ko) * 2002-07-09 2005-04-07 삼성전자주식회사 박막 형성 방법과 이를 이용한 게이트 전극 및 트렌지스터 형성 방법
DE10248723A1 (de) * 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensatoren und mit vorzugsweise planaren Transistoren und Herstellungsverfahren
US20060091493A1 (en) * 2004-11-01 2006-05-04 Silicon-Based Technology Corp. LOCOS Schottky barrier contact structure and its manufacturing method

Also Published As

Publication number Publication date
EP1670053A1 (de) 2006-06-14
ATE390709T1 (de) 2008-04-15
US7473588B2 (en) 2009-01-06
DE602005005611D1 (de) 2008-05-08
FR2879020B1 (fr) 2007-05-04
EP1670053B1 (de) 2008-03-26
US20060121653A1 (en) 2006-06-08
FR2879020A1 (fr) 2006-06-09

Similar Documents

Publication Publication Date Title
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3902701C2 (de)
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE69906491T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiCOI-STRUKTUR
EP0809860B1 (de) Verfahren zur Herstellung einer SCHICHTSTRUKTUR MIT EINER SILICID-SCHICHT
DE69333173T2 (de) Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator
EP0010624A1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0111086A2 (de) Verfahren zum Herstellen von Strukturen mit Abmessungen im Submikrometerbereich und die Anwendung dieses Verfahrens zur Herstellung einer tiefen dielektrischen Isolation mit Submikrometerbreite in einem Siliciumkörper
DE102014117966B4 (de) Verfahren zur Verarbeitung eines Trägers
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE10351006B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE102013111008A1 (de) Silizium-auf-Nichts-Einheiten und Verfahren für ihre Herstellung
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE10341576A1 (de) Vertikale Hartmaske
DE3634140C2 (de)
DE112006000558B4 (de) Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE3304255A1 (de) Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise

Legal Events

Date Code Title Description
8364 No opposition during term of opposition