DE602005002718T2

DE602005002718T2 - Verfahren zum Konfigurieren eines Spannungsreglers

Info

Publication number: DE602005002718T2
Application number: DE602005002718T
Authority: DE
Inventors: Davide Cascone; Nicola Torre del Greco Del Gatto; Emanuele Confalonieri; Massimiliano Mollichelli
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 2004-11-19
Filing date: 2005-11-18
Publication date: 2008-07-17
Anticipated expiration: 2025-11-19
Also published as: US7388793B2; US7706193B2; EP1670002B1; DE602005002718D1; US20080094906A1; ITMI20042241A1; EP1670002B8; EP1670002A1; US20060133148A1

Description

Anwendungsbereich
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Konfigurieren eines Spannungsreglers.
Die Erfindung bezieht sich insbesondere, aber nicht ausschließlich, auf ein Verfahren zum Konfigurieren eines Spannungsreglers des Drain-Anschlusses von Speicherzellen, die an einer Programmieroperation beteiligt sind, und die folgende Beschreibung wird nur zu Erläuterungszwecken mit Bezug auf diesen Anwendungsbereich gegeben.
Stand der Technik
Wie auf diesem speziellen technischen Gebiet gut bekannt ist, ist es während des Schritts des Programmierens einer Flashspeicherzelle wichtig, die an ihre Anschlüsse (Gate, Source, Drain und Trägerkörper) angelegte Spannung einzustellen. Für mehrstufige Flashspeicher, wo die Zelle bei verschiedenen Schwellenspannungswerten dafür programmiert wird, eine Anzahl von Bits zu speichern, die größer ist als eins, wird die Stabilität der Spannung dieser Anschlüsse eine noch entscheidendere Angelegenheit.
Insbesondere führt in diesen mehrstufigen Flashspeichern die Notwendigkeit der genauen Steuerung des Schwellenspannungswerts jeder Zelle im Verhältnis zu der Programmierung von einstufigen Speichervorrichtungen zu einer Verlangsamung der Programmieroperation.
Der am häufigsten verwendete mehrstufige Programmieralgorithmus schafft tatsächlich eine Abfolge von Programmierimpulsen und Verifizierungsoperationen, die bei einer Gruppe von zu programmierenden Zellen ausgeführt werden.
Jeder Programmierimpuls erhöht den Spannungswert des Steuer- oder Gate-Anschlusses der an der Programmieroperation beteiligten Zellen, während der Spannungswert eines anderen Anschlusses, insbesondere des Drain-Anschlusses, konstant gehalten wird.
Zwischen einem und dem darauf folgenden Programmierimpuls werden die Speicherzellen dann einer Verifizierungsoperation unterzogen, und wenn sie einen erwünschten Zustand erreicht haben, d. h. wenn sie einen Schwellenspannungswert innerhalb einer erwünschten Verteilung haben, werden sie von der Gruppe von zu programmierenden Zellen getrennt.
Es muss betont werden, dass der Drain-Spannungswert ein wichtiger Faktor für die Realisierung einer korrekten Programmierung ist. Tatsächlich verhindert ein zu niedriger Wert dieser Drain-Spannung eine korrekte Programmierung der Speicherzelle, während ein zu hoher Wert dieser Drain-Spannung die Zelle selbst beschädigen könnte.
Der Drain-Spannungswert wird normalerweise mittels eines geeigneten, mit der Gruppe von Speicherzellen verbundenen Drain-Spannungs-Reglers erreicht.
Insbesondere stellt dieser Drain-Spannungs-Regler während jedes einzelnen Programmierimpulses sicher, dass ein konstanter Spannungswert an die Drain-Anschlüsse der zu programmierenden Zeilen angelegt wird, um auf diese Weise die entsprechende von dem Programmierimpuls verursachte Schwellenwertschwankung der Zellen steuern zu können.
Bekannterweise werden Drain-Spannungs-Regler mit Konfigurationen vom Sourcefolger-Typ verwendet, die die von dem Regler selbst gelieferte Spannung so stabil wie möglich halten können. Ein Regler mit variabler Spannung für einen nichtflüchtigen Speicher ist zum Beispiel in der am 25. Juli 2002 unter der Nummer US 2002/0097627 veröffentlichten US-Patentanmeldung von Sacco et al. offenbart.
Diese Drain-Spannung ist in Wirklichkeit auch eine Funktion des Stroms, der von jeder an der Programmieroperation beteiligten Speicherzelle absorbiert wird. insbesondere hängt der während eines Programmierimpulses von der Speicherzelle absorbierte Strom von dem Widerstandspfad ab, der zwischen dem Source-Anschluss eines Passtransistors, der als ein Steuerelement der Zelle verwendet wird und mit den Spalten der Matrix von zu programmierenden Zellen verbunden ist, und dem effektiven Drain-Anschluss der zu programmierenden Zelle existiert. Mit anderen Worten hängt der von der Zeile absorbierte Strom sowohl von der Gruppe der an der Programmieroperation beteiligten Zellen als auch von dem zu programmierenden mehrstufigen Wert ab.
Diese Begrenzung legt der mehrstufigen Programmieroperation Einschränkungen auf, die die Optimierung der zum Abschließen dieser Operation notwendigen Zeiten verhindert.
Darüber hinaus wurde beobachtet, wie während eines Programmierimpulses einer Zelle der von ihr absorbierte Strom außerdem von der Geschwindigkeit der verwendeten Rampe abhängt. Insbesondere ist, je schneller die Rampe ist, desto größer der absorbierte Strom und desto niedriger somit die Steuerung der Schwankung Drain-Spannung der Zelle selbst.
Mit anderen Worten würde die Reduzierung der für die Programmieroperation notwendigen Zeit die Verwendung von schnelleren Rampen erfordern, was jedoch eine Verringerung der Steuerung der Schwankung der Drain-Spannung implizieren und folglich das Risiko einer falschen Programmierung der Zelle erhöhen würde.
Außerdem sind die gemäß dem Stand der Technik realisierten Drain-Spannungs-Regler nicht in der Lage, Schwankungen des von der Zelle absorbierten Stroms zu handhaben, was zu einer Schwankung der Drain-Spannung mit einer daraus folgenden Ungewissheit bezüglich des Ergebnisses der für diese Zelle ausgeführten Programmieroperation führt.
Das technische Problem, das der vorliegenden Erfindung zugrunde liegt, ist das der Bereitstellung eines Spannungsreglers, der einen konstanten Drain-Spannungswert liefern kann, der von dem Muster von zu programmierenden Daten unabhängig ist, um die Begrenzungen, die die entsprechend dem Stand der Technik realisierten Regler immer noch beeinträchtigen, zu überwinden.
Zusammenfassung der Erfindung
Die der vorliegenden Erfindung zugrunde liegende Lösungsidee besteht in der Konfigurierung eines Spannungsreglers gemäß dem während der verschiedenen Programmierschritte von der zu programmierenden Zelle absorbierten Strom, um einen von dem Regler an einen bestimmten Anschluss der Zelle gelieferten Spannungswert konstant zu halten.
Auf der Grundlage dieser Lösungsidee wird das technische Problem durch ein Konfigurationsverfahren gelöst, das durch den kennzeichnenden Teil von Anspruch 1 definiert ist.
Das Problem wird außerdem durch einen Spannungs-Regler gelöst, der durch den kennzeichnenden Teil von Anspruch 9 definiert ist.
Schließlich wird das Problem durch eine Programmierschaltung gelöst, die durch den kennzeichnenden Teil von Anspruch 15 definiert ist.
Die Merkmale und Vorteile des Konfigurationsverfahrens, des Spannungsreglers und der Programmierschaltung gemäß der Erfindung werden aus der folgenden Beschreibung einer Ausführungsform davon offensichtlich, die mittels eines indikativen und nicht einschränkenden Beispiels und mit Bezug auf die beiliegenden Zeichnungen gegeben wird.
Kurze Beschreibung der Zeichnungen
In diesen Zeichnungen zeigen:
1 schematisch eine Programmierschaltung einer Speicherzelle mit konfigurierbarer Regelung, die für die Implementierung des Verfahrens gemäß der Erfindung geeignet ist;
2 schematisch einen gemäß der Erfindung realisierten konfigurierbaren Regler.
Detaillierte Beschreibung
Mit Bezug auf diese Figuren zeigt 10 global eine Programmierschaltung einer Speicherzelle mit konfigurierbarer Regelung, die für die Implementierung eines Regelungsverfahrens gemäß der Erfindung geeignet ist.
Insbesondere weist die Schaltung 10 einen gemäß der Erfindung realisierten, global von 20 gezeigten Spannungs-Regler vom konfigurierbaren Typ zur Verwendung der Programmierung einer Speicherzelle 1 auf.
Die Speicherzelle 1 gehört zu einer auf eine bekannte Weise in Reihen und Spalten organisierten Speichermatrix. Insbesondere gehört die Speicherzelle 1 zu einer Bitleitung 2 und einem Sektor 3 eines Teils 4 einer Bank 5 der Speichermatrix.
In dem in 1 gezeigten Beispiel hat die Speicherzelle 1 einen mit einer Source-Anordnungs-Referenz AS verbundenen Source-Anschluss S, einen Steuer- oder Gate-Anschluss G, der eine Gate-Spannung WL empfängt, sowie einen Drain-Anschluss D.
Der Drain-Anschluss D ist mit den Spaltendekodiertransistoren in Reihe geschaltet. Insbesondere ist, wie in 1 gezeigt, der Drain-Anschluss D mittels eines ersten Widerstands R1BL mit einem ersten Spaltendekodiertransistor MO verbunden, der wiederum mittels eines zweiten Widerstands R2BL mit einem zweiten Spaltendekodiertransistor MN verbunden ist.
Dieser erste und zweite Widerstand R1BL, R2BL schematisieren Widerstände, die entlang des Spaltendekodierungspfads vorhanden sind, und sind für die Schwankung der Spannung an dem Drain-Anschluss D der zu programmierenden Zelle 1 verantwortlich, wenn der während des Programmierimpulses von der Zelle 1 absorbierte Strom schwankt.
Im Wesentlichen realisieren der erste Spaltendekodiertransistor MO und der zweite Spaltendekodiertransistor MN als auch der erste Widerstand R1BL und der zweite Widerstand R2BL eine Spaltendekodierstruktur, die zwischen der Versorgungsspannungsreferenz VPD und dem Drain-Anschluss D der Speicherzelle 1 eingefügt ist.
Die Spaltendekodiertransistoren M0, MN sind auch mit einem Programmiertransistor MP verbunden, der wiederum mittels eines dritten Widerstands R3BL mit einem Freigabetransistor MA verbunden ist.
Der Freigabetransistor MA ist zwischen einer Drain-Vorspannungs-Referenz VPD und dem Programmiertransistor MP eingefügt und empfängt an seinem Steueranschluss ein erstes Freigabesignal TO_BEPROG.
Insbesondere ist der Freigabetransistor MA ein Passtransistor, der von einem Auswahlalgorithmus der zu programmierenden Zellen gesteuert wird.
Die Steueranschlüsse der Dekodiertransistoren MO, MN empfangen eine erste Treiberspannung VY, die auch verwendet wird, um den Regler 20 zu versorgen. Der Regler 20 empfängt auch die Spannungsreferenz VPD.
Vorteilhafterweise empfängt gemäß der Erfindung der Regler 20 auch ein Konfigurationssignal EN_LOW_IPROG_HV, das mittels eines Hochspannungsschalters 7 auf der Grundlage eines Freigabesignals EN_LOW_IPROG erlangt wird.
Insbesondere wird das Freigabesignal EN_LOW_IPROG von einem Mikrocontroller 8 auf der Basis des Konfigurationsverfahrens für den gemäß der Erfindung realisierten Regler 20 erzeugt, wie in der folgenden Beschreibung erklärt wird.
Vorteilhafterweise wird gemäß der Erfindung der Regler 20 dank dem Konfigurationssignal EN_LOW_IPROG_HV, das dem Regler 20 zugeführt wird und auf der Grundlage des Freigabesignals EN_LOW_IPROG erlangt wird, gemäß dem Strom konfiguriert, der von der zu programmierenden Speicherzelle 1 absorbiert wird, wenn sich die Programmiermodusarten ändern.
Man beachte, dass der Mikrocontroller 8 normalerweise in Speichervorrichtungen enthalten ist und zum Verwalten der Modifizierungsalgorithmen des Speicher selbst, unter denen sich die Programmierung befindet, verwendet wird.
Die Spannungsreferenz VPD wird auf eine bekannte Weise mittels eines Ladungspumpengenerators 9 erlangt. Diese Spannungsreferenz VPD wird verwendet, um die Drain-Anschlüsse D der zu programmierenden Zellen 1 während eines Programmierimpulses vorzuspannen.
Schließlich ist der Ausgang des Reglers 20 verbunden mit dem Programmiertransistor MP, dem er eine zweite Treiberspannung YMP liefert.
Vorteilhafterweise kann gemäß der Erfindung die zweite von dem Regler 20 gelieferte Treiberspannung YMP den Spannungswert des Drain-Anschlusses D der zu programmierenden Zelle 1 konstant halten und berücksichtigt die Beziehung: YMP < VY (1)
Der Regler 20 wird entsprechend dem von der zu programmierenden Speicherzelle 1 absorbierten Strom konfiguriert, wenn sich der Programmiermodus ändert.
Man beachte, dass zumindest theoretisch verschiedene Werte von Stromabsorption von der zu programmierenden Zelle identifiziert werden können. Vorteilhafterweise identifiziert das Verfahren zum Konfigurieren eines Spannungsreglers gemäß der Erfindung anfangs zwei Stromgrenzwerte, die Grenzprogrammierungsbedingungen der Speicherzelle 1 entsprechen, für die das Differenzieren des Betriebs des Reglers 20 interessant und praktisch ist.
Im Wesentlichen schafft das Konfigurationsverfahren gemäß der Erfindung die Identifizierung von zwei Betriebsbereichen der Zelle, die programmiert wird, deren Operationen gut definiert und durch verschiedene Werte des absorbierten Stroms gekennzeichnet sind.
Man beachte, dass das Regelungsverfahren gemäß der Erfindung auch für in einem Sektor oder in der Speichermatrix zu programmierende Speicherzellen verwendet werden kann, um den Abfall des Widerstands auf den lokalen Bitleitungen oder auf der Hauptbitleitung zu kompensieren, wobei die Drain-Spannung in diesem Fall vorgeschaltet und nicht auf der Zelle geregelt wird.
In einer bevorzugten Ausführungsform des Konfigurationsverfahrens gemäß der Erfindung sind diese zwei Programmierungsgrenzbedingungen:

– erste Bedingung: eine mehrstufige Programmieroperation, die durch eine langsame Programmierrampe und durch einen niedrigen Wert von Stromabsorption von der Speicherzelle 1 gekennzeichnet ist;
– zweite Bedingung: eine einstufige Programmieroperation (alle null), die durch eine schnelle Programmierrampe und durch einen hohen Wert von Stromabsorption von der Speicherzelle 1 gekennzeichnet ist.

Vorteilhafterweise konfiguriert gemäß der Erfindung das Konfigurationsverfahren den Regler 20 auf der Basis dieser Grenzprogrammierungsoperationen entsprechend einem ersten und einem zweiten Betriebsmodus, um sicherzustellen, dass an den Drain-Anschluss D der zu programmierenden Speicherzelle 1 unabhängig von dem Wert des von ihr absorbierten Stroms ein konstanter Spannungswert angelegt wird.
Auf diese Weise erlaubt es das Verfahren zum Konfigurieren des Reglers 20 gemäß der Erfindung, zu vermeiden, dass die Spannung des Drain-Anschlusses D der Speicherzelle 1 niedriger ist als ein festgelegter Schwellenwert, ein Zustand, für den eine korrekte Programmierung der Zelle selbst nicht sichergestellt ist, und stellt zur gleichen Zeit sicher, dass diese Spannung des Drain-Anschlusses D nicht zu hoch ist, was ein Risiko bedeuten würde, die zu programmierende Speicherzelle 1 zu beschädigen.
Insbesondere konfiguriert das Konfigurationsverfahren gemäß der Erfindung den Regler 20 auf der Basis des Werts des Konfigurationssignals EN_LOW_IPROG_HV entsprechend den folgenden Beziehungen:

– erster Betriebsmodus des Reglers 20, ausgelöst für einen ersten Wert des Freigabesignals (zum Beispiel EN_LOW_IPROG = 1) entsprechend der ersten Programmierungsgrenzbedingung (zum Beispiel mehrstufige Programmierung); und
– zweiter Betriebsmodus des Reglers 20, ausgelöst für einen zweiten Wert des Freigabesignals (zum Beispiel EN_LOW_IPROG = 0) entsprechend der zweiten Programmierungsgrenzbedingung (zum Beispiel einstufige Programmierung oder Alle-Null-Programmierung).

Es ist daran zu erinnern, dass dieser ersten und zweiten Programmierungsgrenzbedingung eine langsame bzw. schnelle Programmierrampe entspricht.
Vorteilhafterweise sorgt gemäß der Erfindung das Konfigurationsverfahren gemäß der Erfindung dafür, dass dieses Freigabesignal EN_LOW_IPROG und in Folge davon das Konfigurationssignal EN_LOW_IPROG_HV von dem Programmieralgorithmus selbst aktiviert und inaktiviert werden.
Auf diese Weise wird die erwünschte Konfigurierbarkeit des Reglers 20 durch das Übergeben der Verwaltung der Konfigurationssignale an innere Algorithmen implementiert, die entsprechend der ausgeführten Programmieroperation den Betriebsbereich der Speicherzelle 1 entscheiden und folglich festlegen, ob ein geeignetes Freigabesignal (EN_LOW_IPROG) für die von einem niedrigen Absorptionsstrom gekennzeichneten Bereiche der an der Programmieroperation beteiligten Speicherzelle 1 freigegeben wird oder nicht.
Mit anderen Worten weist das Konfigurationsverfahren gemäß der Erfindung folgende Schritte auf:

– Identifizieren von mindestens einem ersten und einem zweiten Betriebsbereich der Zelle 1;
– Zuordnen dieser Betriebsbereiche zu einem ersten bzw. einem zweiten Betriebszustand der Zelle 1;
– Detektieren eines Betriebszustands der an einer Programmieroperation beteiligten Zelle 1;
– Erzeugen von mindestens einem Konfigurationssignal EN_LOW_IPROG_HV des Reglers entsprechend dem detektierten Betriebszustand.

Insbesondere nimmt das Konfigurationssignal EN_LOW_IPROG_HV einen den Betriebsbereichen der Zelle 1 zugeordneten ersten bzw. zweiten Wert an.
Im allgemeinsten Fall liefert das Verfahren gemäß der Erfindung entsprechend einer Anzahl von Betriebszuständen, die als größer als zwei identifiziert werden, die Erzeugung von mehr Konfigurationssignalen.
Außerdem sorgt das Konfigurationsverfahren gemäß der Erfindung ferner dafür, dass der Regler 20 mindestens ein Regelungssignal YMP für ein mit der Zelle 1 verbundenes Regelungselement erzeugt.
Allgemein beachte man, dass das Konfigurationsverfahren gemäß der Erfindung auch im Fall von Drain-Spannungen verwendet werden kann, die auch in einer gleichen Operation verschiedene Werte annehmen, d. h. zu verschiedenen Zeiten des Algorithmus. Insbesondere ist es bekannt, eine langsame Programmierung zu verwenden, solange die Stufen 10 und 01 programmiert werden, gefolgt von einer schnellen Programmierung für die Stufe 00.
Außerdem ist es möglich, den Fall zu betrachten, in dem die Stufe 00 verwendet wird, zum Beispiel in einem Testschritt mit einer schnellen Rampe aus Zeitgründen, da es nur notwendig ist, die Integrität der Zellen zu verifizieren.
Es ist auch möglich, das Konfigurationsverfahren gemäß der Erfindung für die verschiedenen parallel programmierten Zellen auf eine unterschiedliche Weise zu verwenden. In diesem Fall ist jede Zelle ihrem eigenen Regler zugeordnet, der auf eine von den anderen unabhängige Weise arbeitet, wobei plausiblerweise die physischen Zellen, die nicht gleichzeitig programmierbar sind – zum Beispiel homologe Bits von verschiedenen Bytes –, gruppiert werden und einem einzelnen Regler zugeordnet werden, um die Belegung von Platz zu reduzieren.
Es ist auch möglich, das Regelungsverfahren gemäß der Erfindung durch das Verwenden von mehr als zwei Regelungswerten zu verallgemeinern. Mittels eines nicht einschränkenden Beispiels kann der Fall betrachtet werden, in dem ein Regelungswert zum Ausführen der so genannten Drain-Belastung während eines Testschritts addiert wird. Es ist auch möglich, das Addieren eines Regelungswerts für die Ausführung der Programmierung von Referenzwerten zu betrachten, deren Programmierung sehr präzise sein muss.
Um einen konfigurierbaren Regler 20 zu realisieren, der das gerade beschriebene Konfigurationsverfahren implementieren kann, wird ein Transistor mit äquivalenter Kanalbreite verwendet, die auf der Basis des Werts des Konfigurationssignals EN_LOW_IPROG_HV geeignet variiert wird, wie schematisch in 2 gezeigt ist.
Insbesondere weist der Regler 20 einen Operationsverstärker 21 auf, der an einem ersten Eingangsanschluss einen konstanten Bezugsspannungswert BGAP empfängt, der zum Beispiel mittels einer Bandlückenschaltung erreicht wird, und einen Ausgang hat, der mit einem variablen Regelungselement, insbesondere einem Regelungstransistor MR, verbunden ist. Der Operationsverstärker 21 wird auch von der ersten Treiberspannung VY der Dekodiertransistoren MO, MN versorgt.
Der Regelungstransistor MR ist zwischen der Spannungsreferenz VPD und unter Rückkopplung mittels eines ersten Widerstands R1 einem zweiten Eingangsanschluss des Operationsverstärkers 21 eingefügt, der wiederum mittels eines zweiten Widerstands R2 mit einer Versorgungsspannungsreferenz, zum Beispiel einer Masse GND, verbunden ist.
Insbesondere hat gemäß der Erfindung der Regelungstransistor MR vorteilhafterweise eine äquivalente Kanalbreite, die entsprechend dem Konfigurationssignal EN_LOW_IPROG_HV variiert wird.
Außerdem wird am Ausgang eines Operationsverstärkers 21 die zweite Treiberspannung YMP für den Programmiertransistor MR abgegriffen.
Im Wesentlichen wird die Konfigurierbarkeit des Reglers 20 durch das Variieren der äquivalenten Kanalbreite des Regelungstransistors MR entsprechend dem Regelungssignal EN_LOW_IPROG_HV erreicht.
Mann muss die Tatsache betonen, dass die Reihenschaltung des Transistors MR mit den Widerständen R1, R2 des Reglers 20 das "Kopieren" der Situation erlaubt, die bei der Spaltendekodierung der an der Programmierung beteiligten Speichermatrix auftritt, d. h. die Reihe des von der zweiten Steuerspannung YMP gesteuerten Transistors MP und des von der zu programmierenden Speicherzelle 1 absorbierten Stroms. Außerdem ist diese "Wiederholung" von Zuständen echt sowohl in dem Fall, in dem die Stromabsorption von der Speicherzelle 1 klein ist, als auch in dem Fall, in dem diese Stromabsorption groß ist.
In einer bevorzugten Ausführungsform ist der Widerstandsteiler, der die Widerstände R1 und R2 des Reglers 20 aufweist, durch die Verwendung von diodenverbundenen MOS-Transistoren realisiert.
Es ist zu beobachten, dass die Realisierung dieses konfigurierbaren Reglers keine wesentliche Zunahme der für die Programmierschaltung 10 verwendeten Siliziumfläche impliziert. Außerdem ist der Regelungswert von der Anzahl der zu programmierenden Zellen unabhängig.
Im Wesentlichen werden bezüglich des Reglers und der entsprechend dem Stand der Technik realisierten Programmierschaltungen zwei Konfigurationstransistoren hinzugefügt (MR, MP), insbesondere Hochspannungstransistoren MOS (HV), die die Konfigurierbarkeit des Reglers 20 selbst realisieren können, als auch ein Hochspannungsschalter 7, ein einziger für die gesamte Speichervorrichtung, für die Verwaltung des Konfigurationssignals EN_LOW_IPROG_HV, da es ein Hochspannungssignal ist.
Die Aktivierung der erwünschten Konfiguration während der verschiedenen Schritte der Programmieralgorithmen wird vorteilhaft mittels der Erzeugung des Freigabesignals EN_LOW_IPROG von dem Mikrocontroller 8 dank dieser Konfigurationstransistoren MR, MP und dem Hochspannungsschalter 7, der von dem Freigabesignal EN_LOW_IPROG getriebenen wird, das von dem Mikrocontroller 8 kommt, um das Schalten des Hochspannungstreibersignals der Konfigurationsspannung EN_LOW_IPROG_HV zu verwalten, verwaltet.
Es ist auch möglich, die Konfigurierbarkeit des Reglers 20 durch die Verwendung von CAM-Zellen oder geeigneten Metalloptionen für die Speichervorrichtung zu realisieren.
Außerdem kann die Verwaltung der Konfigurationssignale des Reglers 20 an eine zugeordnete kombinatorische Logik übergeben werden.
Schließlich beachte man, dass es das vorgeschlagene Konfigurationsverfahren des Reglers 20 erlaubt, auch Programmierschritte mit oder ohne die Trägerkörperspannung (Vb = –1,2 V) zu verwalten.
Das Konfigurationsverfahren für den gemäß der Erfindung realisierten Spannungsregler zeigt einen wichtigen Vorteil bei der Reduzierung der Programmierzeit. Tatsächlich ist es dank der für den Regler 20 erreichten Konfigurierbarkeit möglich, in einigen Schritten der Programmieralgorithmen schnelle Programmierrampen auch für mehrstufige Programmierungen zu verwenden.
Außerdem erlaubt es das Konfigurationsverfahren gemäß der Erfindung, die korrekte Regelung der Spannung des Drain-Anschlusses von einer an einer Programmieroperation beteiligten Zelle zu erreichen, wenn der von der Zelle selbst absorbierte Strom schwankt, in dem der Programmieralgorithmus der Zeile genutzt wird, da der von ihr absorbierte Strom wiederum eine Funktion des Programmiermodus (zum Beispiel, wenn eine schnelle Rampe oder eine langsame Rampe verwendet wird), d. h. des ausgeführten Programmierungsalgorithmus, ist.
Das Konfigurationsverfahren verwendet ein einziges Konfigurationssignal, das leicht in jeden Teil der an der Programmieroperation beteiligten Speichervorrichtung gebracht werden kann.
Das vorgeschlagene Konfigurationsverfahren ist auch den bezüglich dem Stand der Technik beschriebenen hinsichtlich der Zeit effizienter, obwohl keine Zunahme der Integrationsfläche der Programmierschaltung erforderlich ist, die den Regler aufweist, der sie implementiert, wobei die einzige Zunahme der Integrationsfläche durch den Hochspannungsschalter 7 bedingt ist, der jedoch nur ein einziger für die gesamte Speichervorrichtung ist.
Es muss ferner die Tatsache betont werden, dass die erreichte Regelung des Spannungswerts des Drain-Anschlusses der an der Programmieroperation beteiligten Zelle weder von der Anzahl der Speicherwörter noch von der Anzahl der zu programmierenden Zellen beeinflusst wird.
Schließlich muss betont werden, dass der Regler gemäß der Erfindung eine besonders einfache und kompakte Konfiguration hat, die das Verfahren gemäß der Erfindung auf eine intelligente Weise implementieren kann.

Claims

Verfahren für das Konfigurieren eines Spannungsreglers (20), der mit einer Speicherzelle (1) verbunden ist, wobei das Verfahren dadurch gekennzeichnet ist, dass es folgende Schritte aufweist: – Identifizieren von mindestens einem ersten und einem zweiten Betriebsbereich der Zelle (1); – Zuordnen des ersten und des zweiten Betriebsbereichs zu einem entsprechenden ersten und zweiten Betriebszustand der Zelle (1); – Detektieren eines Betriebszustands der Zelle (1), der an einer Programmieroperation beteiligt ist; – Erzeugen von mindestens einem Konfigurationssignal (EN_LOW_IPROG_HV) des Reglers entsprechend dem detektierten Betriebszustand, wobei dieses Konfigurationssignal (EN_LOW_IPROG_HV) einen ersten und einen zweiten Wert annimmt, die dem ersten und dem zweiten Betriebszustand entsprechen.
Konfigurationsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass es ferner einen Schritt des Erzeugens von mindestens einem Regelungssignal (YMP) durch den Regler (20) aufweist, wobei das Regelungssignal an ein mit der Zelle (1) verbundenes Regelungselement geliefert wird.
Konfigurationsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Erzeugens eines Konfigurationssignals (EN_LOW_IPROG_HV) des Reglers (20) von einem Programmieralgorithmus der Zelle (1) verwaltet wird.
Konfigurationsverfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Programmieralgorithmus einen Schritt des Erzeugens eines Freigabesignals (EN_LOW_IPROG) und einen Schritt des Änderns des Freigabesignals (EN_LOW_IPROG) in das Konfigurationssignal (EN_LOW_IPROG_HV) aufweist.
Konfigurationsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste und der zweite Betriebszustand der Zelle (1) durch verschiedene Werte des von der Zelle (1) absorbierten Stroms gekennzeichnet sind.
Konfigurationsverfahren nach Anspruch 5, dadurch gekennzeichnet, dass der erste und der zweite Betriebszustand der Zelle (1) eine mehrstufige Programmieroperation, die durch eine langsame Programmierrampe und durch einen niedrigen Wert der Stromabsorption durch die Zelle (1) gekennzeichnet ist, beziehungsweise eine einstufige Programmieroperation, die durch eine schnelle Programmierrampe und durch einen hohen Wert der Stromabsorption durch die Zelle (1) gekennzeichnet ist, sind.
Konfigurationsverfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Konfigurationssignal (EN_LOW_IPROG_HV) den Regler (20) so konfiguriert, dass ein an einen Anschluss (D) der Zelle (1) angelegter konstanter Spannungswert sichergestellt wird, der entsprechend den verschiedenen Werten des von der Zelle (1) absorbierten Stroms verändert wird.
Konfigurationsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass es einen Schritt des Erzeugens einer Mehrzahl von Konfigurationssignalen des Reglers entsprechend einer beliebigen Anzahl von individualisierten Betriebszuständen aufweist.
Spannungsregler für eine Speicherzelle (1) von dem Typ, der mindestens einen Operationsverstärker (21) aufweist, der zwischen einer ersten und einer zweiten Spannungsreferenz (VPD, GND) eingefügt ist und einen Eingangsanschluss, der mit einer weiteren Spannungsreferenz (BGAP) verbunden ist, sowie auch einen Ausgangsanschluss, der für das Liefern eines Regelungssignal (YMP) geeignet ist, hat, dadurch gekennzeichnet, dass er ein variables Regelungselement (MR) aufweist, das zwischen die erste und die zweite Spannungsreferenz (VPD, GND) eingefügt ist und mit dem Ausgangsanschluss des Operationsverstärkers (21) verbunden ist, wobei das variable Regelungselement (MR) mittels eines Konfigurationssignals (EN_LOW_IPROG_HV) gesteuert wird, das entsprechend einem Betriebszustand der Zelle (1) erzeugt wird.
Regler nach Anspruch 9, dadurch gekennzeichnet, dass das variable Regelungselement einen Transistor (MR) mit einer äquivalenten Kanalbreite aufweist, die auf der Basis des Werts des Konfigurationssignals (EN_LOW_IPROG_HV) variabel ist.
Regler nach Anspruch 9, dadurch gekennzeichnet, dass das variable Regelungselement zwischen der ersten Spannungsreferenz (VPD) und, mittels eines ersten Widerstandselements (R1) rückgekoppelt, einem zweiten Eingangsanschluss des Operationsverstärkers (21) eingefügt ist, der wiederum mittels eines zweiten Widerstandselements (R2s) mit der zweiten Spannungsreferenz (GND) verbunden ist.
Regler nach Anspruch 11, dadurch gekennzeichnet, dass das erste und das zweite Widerstandselement (R1, R2) entsprechende diodenverbundene MOS-Transistoren aufweisen.
Regler nach Anspruch 9, dadurch gekennzeichnet, dass das variable Regelungselement eine Mehrzahl von CAM-Zellen aufweist.
Regler nach Anspruch 9, dadurch gekennzeichnet, dass das variable Regelungselement eine Metallebenenstruktur aufweist, die in eine Speichervorrichtung integriert ist, die die Zelle (1) aufweist.
Programmierschaltung einer Speicherzelle (1), die mittels der Reihe einer Spaltendekodierungsstruktur (MO, MN, R1BL, R2BL) und eines Freigabetransistors (MA) mit einer Versorgungsspannungsreferenz (VPD) verbunden ist und mindestens einen Spannungsregler (20) aufweist, der mit der Spaltendekodierungsstruktur (MO, MN, R1BL, R2BL) verbunden ist, dadurch gekennzeichnet, dass der Regler (20) mittels eines Konfigurationstransistors (MP) mit der Spaltendekodierungsstruktur (M0, MN, R1BL, R2BL) verbunden ist und nach einem der Ansprüche 9 bis 14 realisiert ist.
Programmierschaltung nach Anspruch 15, dadurch gekennzeichnet, dass der Regler (20) mittels eines Hochspannungsschalters (7) mit einer Mikrosteuereinrichtung (8) verbunden ist, wobei die Mikrosteuereinrichtung (8) der Verwaltung von Modifizierungsalgorithmen der Zelle (1) zugeordnet ist, unter denen ein Programmieralgorithmus ist.
Programmierschaltung nach Anspruch 16, dadurch gekennzeichnet, dass der Hochspannungsschalter (7) von einem Freigabesignal (EN_LOW_IPROG) gesteuert wird, das von der Mikrosteuereinrichtung (8) kommt und es ermöglicht, das Freigabesignal (EN_LOW_IPROG) in ein Konfigurationssignal (EN_LOW_IPROG_HV) zu ändern, das an den Regler (20) angelegt wird.
Programmierschaltung nach Anspruch 15, dadurch gekennzeichnet, dass das erste und das zweite Widerstandselement (R1, R2) des Reglers (20) so ausgewählt werden, dass sie die Spaltendekodierungsstruktur (MO, MN, R1BL, R2BL) replizieren.
Programmierschaltung nach Anspruch 15, dadurch gekennzeichnet, dass sie eine zugeordnete kombinatorische Logik aufweist, die für das Erzeugen eines Konfigurationssignals (EN_LOW_IPROG_HV) für den Regler (20) geeignet ist.