DE602004004869T2 - Zentrieren eines Spannungsgesteuerten Mehrbandoszillators - Google Patents

Zentrieren eines Spannungsgesteuerten Mehrbandoszillators Download PDF

Info

Publication number
DE602004004869T2
DE602004004869T2 DE602004004869T DE602004004869T DE602004004869T2 DE 602004004869 T2 DE602004004869 T2 DE 602004004869T2 DE 602004004869 T DE602004004869 T DE 602004004869T DE 602004004869 T DE602004004869 T DE 602004004869T DE 602004004869 T2 DE602004004869 T2 DE 602004004869T2
Authority
DE
Germany
Prior art keywords
signal
vco
frequency
band
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE602004004869T
Other languages
English (en)
Other versions
DE602004004869D1 (de
Inventor
Gunter Willy Palo Alto Steinbach
Thomas Allen Mountain View Knotts
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE602004004869D1 publication Critical patent/DE602004004869D1/de
Application granted granted Critical
Publication of DE602004004869T2 publication Critical patent/DE602004004869T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft Phase-Locked Loops, und insbesondere das Feststellen des korrekten Frequenzbandes zum Zentrieren eines mehrbandigen spannungsgesteuerten Oszillators in einem Phase-Locked Loop.
  • HINTERGRUND DER ERFINDUNG
  • Monolithische integrierte CDR-Schaltungen („clock und data recovery", Takt- und Datenwiederherstellung) verwenden oft Ringoszillatoren als spannungsgesteuerte Oszillatoren („voltage controlled oscillator", VCO). Ringoszillatoren zeigen, insbesondere in der komplementären Metall-Oxid-Halbleitertechnologie („complimentary metal Oxide semiconductor", CMOS), starke Frequenzschwankungen durch Verarbeitungs-, Spannungs- und Temperaturschwankungen. Daher benötigen diese VCO einen breiten Einstellbereich, selbst für den Betrieb bei einer einzigen angestrebten Frequenz. Wenn darüber hinaus ein Phase-Locked Loop (PLL) in einem breiten Bereich von Eingangsfrequenzen verwendet werden soll, so benötigt selbst ein VCO mit einem geringen Maß an Verarbeitungsvariationen einen breiten Einstellbereich. Das Bereitstellen eines breiten Einstellbereichs erfordert üblicherweise eine hohe Einstellverstärkung in einem begrenzten Einstellspannungsbereich. Je höher jedoch die Einstellverstärkung ist, desto empfindlicher ist der VCO für Rauschen auf dem Einstellsignal. Empfindlichkeit für Rauschen kann ein schwerwiegendes Problem in einem integrierten Schaltkreis sein, der mehrere CDR-Kanäle oder einen großen digitalen Abschnitt zusätzlich zum CDR aufweist.
  • Eine Technik, die verwendet wird, um das Ausmaß der benötigten Einstellverstärkung zu verringern und die entsprechende Rauschempfindlichkeit zu verringern, während sie dennoch einen breiten Frequenzbereich bereitstellt, umfaßt das Aufteilen des gesamten Frequenz-Einstellbereichs eines VCO in eine Mehrzahl überlappender Frequenzbänder. VCO, die mit mehreren überlappenden Frequenzbändern konfiguriert sind, werden generell als „mehrbandige VCO" bezeichnet. Das Steuern von mehrbandigen VCO, um mit der Sollwert-Frequenz des VCO zu verriegeln, ist ein zweistufiger Vorgang. Die erste Stufe umfaßt das „Zentrieren" des VCO, indem ein Frequenzband gewählt wird, das die Sollwert-Frequenz einschließt. Bei den meisten mehrbandigen VCO-Implementierungen überlappen sich die Frequenzbändern untereinander an ihren Rändern, und daher umfaßt das Zentrieren das Auswählen des Frequenzbands mit der Zentralfrequenz, die am nächsten an der Sollwert-Frequenz liegt. Das Zentrieren kann durch einen digitalen Schaltmechanismus erreicht werden, der weniger empfindlich für Rauschen ist als Einzelband-VCO, die sich auf eine hohe Einstellverstärkung stützen, um den gesamten Frequenz-Einstellbereich abzudecken. Sobald die Frequenz des VCO nahe der Sollwert-Frequenz zentriert ist, umfaßt der zweite Schritt das Anpassen der analogen Phase-Locked Loop(PLL)-Steuerspannung, um den VCO auf Phasen- und Frequenzverriegelung zu regeln.
  • Verschiedene Techniken wurden entwickelt, um die oben beschriebe Zentrierfunktion auszuführen. Diese Techniken umfassen das Zentrieren ausschließlich beim Hochfahren oder Zurücksetzen, das Zentrieren mit einer voll-digitalen VCO-Steuerung und das Zentrieren mittels einer sekundären analogen Steuerschleife. Obwohl diese Techniken gut funktionieren, gibt es dennoch einen Bedarf an einer verbesserten Technik zum Zentrieren eines mehrbandigen VCO.
  • Ein Verfahren nach dem Oberbegriff von Anspruch 1 und ein System nach dem Oberbegriff von Anspruch 3 sind aus US 6,133,797 A bekannt. Weitere verwandte Verfahren und Systeme sind aus EP-A-1 220 454 und US 2002/089383 A1 bekannt.
  • ABRISS DER ERFINDUNG
  • Eine Technik zum Zentrieren eines mehrbandigen VCO umfaßt das Vergleichen eines VCO-Einstellsignals mit einem vorbestimmten Einstellsignal-Fenster, um festzustellen, ob das Frequenzband des mehrbandigen VCO geändert werden soll. Das Frequenzband des mehrbandigen VCO kann nur geändert werden, wenn das Einstellsignal außerhalb des Einstellsignal-Fensters liegt. Das Zentrieren eines mehrbandigen VCO in Antwort auf einen Vergleich des VCO-Einstellsignals mit einem Einstellsignal-Fenster ermöglicht es dem Zentriervorgang, in einer kontinuierlichen Weise zu arbeiten, während der Phase-Locked Loop sich im normalen Betrieb befindet und ohne einen Neustart-Vorgang durchzuführen.
  • Darüber hinaus kann das Frequenzband eines VCO in einem Zentriervorgang geändert werden, solange der VCO von einem Frequenzdetektor gesteuert wird. Sobald der mehrbandigen VCO Phasenverriegelung erreicht, wird der mehrbandige VCO um mindestens ein weiteres Frequenzband verschoben, solange das VCO-Einstellsignal immer noch außerhalb des Einstellsignal-Fensters liegt. Das Verschieben des mehrbandigen VCO um mindestens ein weiteres Frequenzband, nachdem der mehrbandige VCO Phasenverriegelung erreicht hat und solange das Einstellsignal außerhalb des Einstellsignal-Fensters liegt, stellt sicher, daß der mehrbandige VCO in einem Frequenzband zentriert ist, das Frequenzanpassungen erlaubt, um die Frequenzdrift auszugleichen, während ein Einstellsignal verwendet wird, das innerhalb des Einstellsignal-Fensters liegt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 stellte einen PLL dar, der eine Bandauswahllogik umfaßt, die auf ein Steuersignal von einem Frequenzdetektor und ein VCO-Einstellsignal von einem Schleifenfilter anspricht.
  • 2 stellt eine erweiterte Ansicht der Bandauswahllogik von 1 dar, die einen Zähler, einen Fenstervergleicher und eine Steuerung umfaßt.
  • 3 stellt ein Beispiel der Logik dar, die zum Feststellen verwendet wird, ob ein Zähler sich verändern kann oder nicht, wobei ein Bandauswahlsignal geändert wird, welches das Zentrieren eines mehrbandigen VCO steuert.
  • 4 stellt eine Ausführung der Bandauswahllogik dar, die in 2 dargestellt ist.
  • 5 stellt eine beispielhafte VCO-Frequenz-Trajektorie während eines VCO-Zentrierungsvorgangs mittels der Bandauswahllogik dar, die mit Bezug auf 1-4 beschrieben ist.
  • 6 stellt einen Frequenzdetektor dar, der dem Frequenzdetektor von 1 ähnelt, außer daß er zusätzliche „gate-" und „control-Signale" umfaßt.
  • 7 stellt eine weitere Ausführung der Bandauswahllogik dar, die in 2 dargestellt ist.
  • 8 stellt eine beispielhafte VCO-Frequenz-Trajektorie während eines VCO-Zentrierungsvorgangs mittels der Bandauswahllogik dar, die mit Bezug auf die 1, 3, 6, und 7 beschrieben ist.
  • 9 stellt beispielhafte Signalformen dar, die zum Betrieb der Steuerung von 7 gehören.
  • 10 ist ein Ablaufdiagramm eines Verfahrens zum Zentrieren eines mehrbandigen VCO.
  • In der gesamten Beschreibung werden ähnliche Bezugszeichen verwendet, um ähnliche Elemente zu kennzeichnen.
  • DETAILLIERTE BESCHREIBUNG
  • Die Aufgabe eines PLL besteht darin, die Phase und Frequenz eines VCO-Signals mit einem bestimmten Signal, hier als Eingangssignal bezeichnet, zu verriegeln. PLL mit mehrbandigen VCO sollten in ein Frequenzband mit einer Zentralfrequenz geschaltet werden, die nahe an der Sollwert-Frequenz des VCO liegt. Nach der Erfindung umfaßt das Zentrieren eines mehrbandigen VCO das Vergleichen eines VCO-Einstellsignals mit einem vorbestimmten Einstellsignal-Fenster, um festzustellen, ob das Frequenzband des mehrbandigen VCO geändert wird oder nicht.
  • Die 1 stellt eine Ausführung eines PLL 100 dar, das einen spannungsgesteuerten Oszillator (VCO) 102, einen digitalen Phasendetektor 104, einen Frequenzdetektor 106, einen Multiplexer 108, eine Ladepumpe 110, ein Schleifenfilter 112 und Bandauswahllogik 114 umfaßt. Der digitale Phasendetektor 104 ist verbunden, um ein Eingangssignal von einer Signalquelle und einen Anteil des VCO-Signals (VCOin) von dem VCO zu empfangen. Das Eingangssignal trägt Taktinformationen und Daten, die wiederhergestellt werden sollen. Als Teil des Betriebs des PLL vergleicht der digitale Phasendetektor Übergänge des Eingangssignals mit Übergängen des VCO-Signals und erzeugt ein Ausgangssignal (hier als das „pd_up/down-Signal" bezeichnet), das die Phasendifferenz zwischen dem Eingangssignal und dem VCO-Signal anzeigt. Der digitale Phasendetektor erzeugt ein „hoch-Signal", wenn die Phase des Eingangssignals der Phase des VCO-Signals vorangeht, und ein „niedrig-Signal", wenn die Phase des Eingangssignals der Phase des VCO-Signals nachfolgt. Ein hoch-Signal wird verwendet, um die Frequenz des VCO aufwärts zu regeln, während ein niedrig-Signal verwendet wird, um die Frequenz des VCO-Signals abwärts zu regeln, wobei die Phase des VCO-Signals verzögert bzw. vorversetzt wird. Der digitale Phasendetektor gibt auch die wiederhergestellten Daten (DataOut) aus. Diese Daten sind für die Erfindung nicht wesentlich und werden nicht weiter beschrieben.
  • Der Frequenzdetektor 106 ist angeschlossen, um einen Anteil des VCO-Signals (VCOin) von dem VCO 102 und ein Referenz-Taktsignal (RefClk) von einer Referenz-Taktquelle (oft außerhalb des Systems liegend und hier nicht gezeigt) zu empfangen. Der Frequenzdetektor verwendet das Referenz-Taktsignal, um festzustellen, ob die VCO-Signale von dem Frequenzdetektor gesteuert werden sollen oder nicht. Der Frequenzdetektor steuert den VCO, wenn die Frequenz des VCO-Signals außerhalb eines vorbestimmten Unempfindlichkeitsbereichs liegt, der um eine Sollwert-Frequenz des VCO zentriert ist. Der Frequenzdetektor erzeugt ein Steuersignal (hier als das "fd_en-Signal" bezeichnet), das anzeigt, ob der VCO von dem Frequenzdetektor oder dem digitalen Phasendetektor 104 gesteuert werden soll (das heißt, ob die Steuerung des VCO durch den Frequenzdetektor aktiviert oder deaktiviert ist). Wenn der Frequenzdetektor den VCO nicht steuert, weil die Frequenz des VCO innerhalb des Unempfindlichkeitsbereichs liegt, so bezeichnet man das System als „phasenverriegelt." Wenn der Frequenzdetektor jedoch den VCO steuert, weil die Frequenz des VCO außerhalb des Unempfindlichkeitsbereichs liegt, so bezeichnet man das System als nicht phasenverriegelt. Der Frequenzdetektor erzeugt auch ein Ausgangssignal (hier als das „fd_up/down-Signal" bezeichnet), welches das Vorzeichen der Frequenzdifferenz zwischen der Frequenz des VCO-Signals und der Sollwert-Frequenz anzeigt. In der Ausführung von 1 steuert, wenn das Steuersignal (fd_en) hoch ist (d. h., daß der Wert von fd_en „hoch" ist), der Ausgang (fd_up/down) aus dem Frequenzdetektor den VCO. Wenn umgekehrt das Steuersignal (fd_en) niedrig ist (d. h., daß der Wert von fd_en „niedrig" ist), steuert der Ausgang (pd_up/down) aus dem digitalen Phasendetektor den VCO. Der Anteil des VCO-Signals, der an dem Frequenzdetektor und dem digitalen Phasendetektor empfangen wird, kann mittels eines Signalteilers (nicht gezeigt) durch N geteilt werden. In einer alternativen Ausführung kann die Funktion des Frequenzdetektors von einem allgemeineren „Phasenverriegelungs-Detektor" ausgeführt werden, der feststellt, ob die Steuerung des VCO an den digitalen Phasendetektor abgegeben werden soll. Anstatt die Steuerungsentscheidung auf die Frequenzdifferenz zwischen der tatsächlichen Frequenz des VCO und einer Sollwert-Frequenz zu stützen (wie es mit dem Frequenzdetektor der Fall ist), kann der Phasenverriegelungs-Detektor andere Kriterien, wie etwa Bit-Fehler oder Phasen-Konsistenz verwenden, um festzustellen ob/wann die Steuerung des VCO an den digitalen Phasendetektor abgegeben werden soll. Selbst wenn die Phasenverriegelungs-Detektion nicht auf eine Frequenzmessung gestützt ist, gibt es immer noch einen Bedarf nach einem Frequenzdetektor, der ein Signal erzeugt, welches das Vorzeichen des Frequenzunterschieds zwischen dem VCO-Signal und einem Referenzsignal repräsentiert.
  • Der Multiplexer 108 empfängt das Steuersignal (fd_en) von dem Frequenzdetektor 106 und erlaubt es dem entsprechenden Steuersignal (entweder fd_up/down von dem Frequenzdetektor oder pd_up/down von dem digitalen Phasendetektor 104), die Ladepumpe 110 zu steuern. Die Ladepumpe empfängt ein „hoch/niedrig-Signal" von dem Multiplexer und überträgt einen positiven Ladestrom an den Schleifenfilter, wenn das hoch/niedrig-Signal „hoch" ist, oder einen negativen Ladestrom, wenn das hoch/niedrig-Signal „niedrig" ist. Der Schleifenfilter 112 erzeugt in Antwort auf einen Ausgang von der Ladepumpe ein VCO-Einstellsignal (in den Figuren als Vtune bezeichnet). Im allgemeinen wird, wenn ein positiver Ladestrom von der Ladepumpe empfangen wird, die von dem Schleifenfilter ausgegebene Einstellspannung erhöht, was die Frequenz des VCO 102 ansteigen läßt. Umgekehrt wird, wenn ein negativer Ladestrom von der Ladepumpe empfangen wird, die von dem Schleifenfilter ausgegebene Einstellspannung verringert, was die Frequenz des VCO sinken läßt.
  • Die Bandauswahllogik 114 ist angeschlossen, um das Steuersignal (fd_en) von dem Frequenzdetektor 106 und das VCO-Einstellsignal (Vtune) von dem Schleifenfilter 112 zu empfangen. Die Bandauswahllogik gibt in Antwort auf das Steuersignal (fd_en) und das VCO-Einstellsignal (Vtune) ein Bandauswahlsignal (in den Figuren als „band_sel-Signal" bezeichnet) aus. Das Bandauswahlsignal stellt das Frequenzband fest, in dem der mehrbandige VCO 102 arbeiten soll. Die Bandauswahllogik wird unten detaillierter mit Bezug auf 2-10 beschrieben.
  • Der Betrieb des PLL 100, der in 1 dargestellt ist, umfaßt das Einstellen des VCO 102 in Antwort auf die kontinuierliche Rückkopplung von dem digitalen Phasendetektor 104, dem Frequenzdetektor 106 und der Bandauswahllogik 114. Beginnend, zum Zweck der Beschreibung, beim VCO, empfangt der VCO das VCO-Einstellsignal (Vtune) von dem Schleifenfilter 112 und erzeugt ein VCO-Signal als ein Ausgangssignal. Ein Anteil des VCO-Signals (VCOin) wird in den digitalen Phasendetektor und den Frequenzdetektor eingespeist.
  • Der digitale Phasendetektor und der Frequenzdetektor erzeugen Ausgangssignale (pd_up/down, fd_en und fd_up/down) in Antwort auf das VCO-Signal (VCOin). Das Ausgangssignal von entweder dem digitalen Phasendetektor oder dem Frequenzdetektor, das vom Multiplexer 108 in Antwort auf das Steuersignal (fd_en) ausgewählt wird, wird verwendet, um das VCO-Steuersignal (Vtune), und als Ergebnis die Frequenz des VCO, kontinuierlich anzupassen. Gleichzeitig steuert die Bandauswahllogik in Antwort auf das Steuersignal (fd_en) von dem Frequenzdetektor und das VCO-Einstellsignal (Vtune) von dem Schleifenfilter das Frequenzband, in dem der VCO arbeitet.
  • Wie oben angegeben, betrifft die Erfindung die Bandauswahllogik 214 und Bandauswahltechniken, die mittels der Bandauswahllogik implementiert werden können. Die 2 stellt eine Ausführung der Bandauswahllogik dar, die einen Zähler 220, einen Fenstervergleicher 222 und eine Steuerung 224 umfaßt. Die Bandauswahllogik empfangt das VCO-Einstellsignal (Vtune) von dem Schleifenfilter 112 (1) und das Steuersignal (fd_en) von dem Frequenzdetektor 106 (1) und gibt als Antwort ein Bandauswahlsignal (band_sel) aus. In der Ausführung von 2 ist der Zähler ein digitaler Zähler, dessen Zählwert zu einem Frequenzband des VCO gehört. Es kann beispielsweise ein 3-Bit-Binärzähler verwendet werden, um (z. B. über das band_sel Signal) jedes Band eines mehrbandigen VCO, der acht Frequenzbänder aufweist, einzeln zu identifizieren. Der Zähler kann ein saturierender Aufwärts/Abwärts-Zähler sein. Der saturierende Aufwärts/Abwärts-Zähler springt nicht über, wenn er nur Nullen oder nur Einsen erreicht. Nach einer Ausführung der Erfindung, und wie unten detaillierter beschrieben wird, kann der Zähler, und damit das Band, sich nur dann verändern, wenn zwei Bedingungen erfüllt sind. Die erste Bedingung ist erfüllt, wenn das VCO-Einstellsignal (Vtune) außerhalb eines vorbestimmten Einstellsignal-Fensters liegt. Ob die erste Bedingung erfüllt ist, wird von dem Fenstervergleicher festgelegt. Die zweite Bedingung ist erfüllt, wenn eine von zwei Bedingungen erfüllt ist. Speziell ist, in Übereinstimmung mit der ersten Bedingung, die zweite Bedingung erfüllt, wenn der Frequenzdetektor den VCO steuert. Die zweite Bedingung ist beispielsweise erfüllt, wenn fd_en hoch ist. Alternativ ist, in Übereinstimmung mit der zweiten Bedingung, die zweite Bedingung erfüllt, wenn der Zähler sich um weniger als eine vorbestimmte Zahl N verändert hat, nachdem der Frequenzdetektor die Steuerung des VCO abgegeben hat. Wenn beispielsweise N gleich eins gesetzt wird, so wird dem Zähler gestattet sich, um eins zu verändern (d. h., entweder um eins zu steigen oder zu sinken), nachdem der Frequenzdetektor die Steuerung des VCO abgegeben hat, vorausgesetzt, daß die erste Bedingung ebenfalls erfüllt ist (d. h., das VCO-Einstellsignal (Vtune) liegt außerhalb des Einstellsignal-Fensters). Ob die zweite Bedingung erfüllt ist, wird von der Steuerung festgelegt. In einer Ausführung wird der Zähler erhöht, wenn das VCO-Einstellsignal (Vtune) über einer Obergrenze des Einstellsignal-Fensters liegt, und gesenkt, wenn das VCO-Einstellsignal (Vtune) unter einer Untergrenze des Einstellsignal-Fensters liegt.
  • Die 3 stellt ein Beispiel der Logik dar, die zum Festlegen verwendet wird, ob sich der Zähler ändern kann, wobei sich das Bandauswahlsignal ändert, welches das Zentrieren des mehrbandigen VCO steuert. Am Entscheidungspunkt 330 wird festgestellt, ob das VCO-Einstellsignal (Vtune) außerhalb des Einstellsignal-Fensters liegt. Wenn das VCO-Einstellsignal (Vtune) nicht außerhalb des Einstellsignal-Fensters liegt, wird keine Veränderung des Zählers zugelassen, und der Prozeß kehrt zum Anfang zurück. Wenn das VCO-Einstellsignal (Vtune) außerhalb des Einstellsignal-Fensters liegt, so schreitet der Prozeß zum Entscheidungspunkt 334 voran. Am Entscheidungspunkt 334 wird festgestellt, ob der Frequenzdetektor den VCO steuert oder nicht. Wenn der Frequenzdetektor den VCO steuert, so wird ein Veränderung des Zählers zugelassen (entweder durch Erhöhen oder Senken), wie durch den Ergebnis-Block 336 angezeigt ist. Wenn am Entscheidungspunkt 334 festgestellt wird, daß der Frequenzdetektor den VCO nicht steuert, so schreitet der Prozeß zum Entscheidungspunkt 338 fort. Am Entscheidungspunkt 338 wird festgestellt, ob der Zähler weniger als N mal geändert wurde, seitdem der Frequenzdetektor die Steuerung des VCO abgegeben hat. Wenn die Antwort nein „N" ist (der Zähler wurde N mal oder mehr geändert), so kann der Zähler nicht zu diesem Zeitpunkt geändert werden, und der Vorgang kehrt zum Anfang zurück. Wenn die Antwort ja „Y" ist (der Zähler wurde weniger als N mal geändert), so wird eine Veränderung des Zähler zugelassen, wie durch den Ergebnis-Block 336 angezeigt ist.
  • Die Funktionalität, die mit Bezug auf die 2 und 3 beschrieben wurde, kann auf viele verschiedene Arten implementiert werden. Die 4 stellt Details einer Ausführung der Bandauswahllogik 214 dar, die in 2 dargestellt ist. Die Bandauswahllogik 414, die in 4 dargestellt ist, umfaßt einen Zähler 420, einen Fenstervergleicher 422 und eine Steuerung 424. Der Fenstervergleicher wird mittels zweier Spannungsvergleicher 444 implementiert, wobei jeder der beiden Spannungsvergleicher einen Eingang aufweist, der die VCO-Einstellspannung empfangt, und einen Eingang, der eine Grenzspannung empfangt. Die Spannungsvergleicher vergleichen das VCO-Einstellsignal (Vtune) mit den beiden Spannungen, welche die Grenzen des Einstellspannungs-Fensters bilden, und stellen Ausgangssignale bereit (hier als „cmp_up" und „cmp_dn" bezeichnet), die anzeigen, ob eine der beiden Spannungsgrenzen überschritten wurde. In der Ausführung von 4 wird die obere Spannungsgrenze des Einstellsignal-Fensters mit Vref+ bezeichnet, und die untere Spannungsgrenze des Einstellsignal-Fensters wird mit Vref- bezeichnet. Wenn das VCO-Einstellsignal (Vtune) oberhalb von Vref+ liegt, so ist der Vergleicher-Ausgang cmp_up hoch und der Ausgang cmp_dn ist niedrig, und wenn das VCO-Einstellsignal (Vtune) unterhalb von Vref- liegt, so ist der Ausgang cmp_dn hoch und der Ausgang cmp_up ist niedrig. Mit anderen Wort ist entweder cmp_up oder cmp_dn hoch, aber nicht beide, wenn das VCO-Einstellsignal (Vtune) außerhalb des Einstellsignal-Fensters liegt.
  • In einer Ausführung sind die Grenzspannungen des Einstellsignal-Fensters vorbestimmt als ein Bruchteil des analogen Einstellsignalbereichs des VCO, so daß es zwischen jedem der beiden Enden des Einstellsignal-Fensters und den Enden des analogen Einstellsignalbereichs noch genügend Einstellraum gibt, um den im ungünstigsten Fall zu erwartenden Drift des VCO aufgrund von Temperatur- und Leistungsvariationen sowie Alterung der Vorrichtungen zu berücksichtigen. Nimmt man eine konstante Eingangsfrequenz an, so erfordert ein solcher VCO-Drift eine Anpassung des Einstellsignals, um Phasenverriegelung beizubehalten. Die erforderliche Anpassung des VCO-Einstellsignals sollte die Grenzen des Einstellsignalbereichs nicht erreichen, oder die Einstellung scheitert, und der PLL verliert die Phasenverriegelung. Wenn erwartet wird, daß die Eingangsfrequenz mit der Zeit driftet, kann ein vergrößerter Abstand zwischen den Enden des Einstellsignal-Fensters und den Enden des analogen Einstellsignalbereichs notwendig sein, um die Phasenverriegelung beizubehalten, ohne einen neuen Zentrierungszyklus auszulösen. Wie unten beschrieben ist, wird sich ein System nach der Erfindung von einem Drift-Anpassungsfehler erholen, indem es einen neuen Zentrierungszyklus startet. Die Höhe von Vref+ und Vref- kann beispielsweise festgelegt werden, indem ein Digital-Analog-Wandler (DAC) verwendet wird, oder durch eine Widerstandskette.
  • Die Steuerung 424 wird mittels eines D-Flip-Flop (DFF) 446, eines OR-Gatters 448 und zweier AND-Gatter 450 implementiert. Das DFF empfangt Eingangssignale von einem externen Taktgeber (hier mit „slowClk" bezeichnet) und von dem Frequenzdetektor (fd_en). Das Taktsignal (slowClk) ist auch mit dem Zähler 420 verbunden. Das OR-Gatter empfängt ein Eingangssignal von dem DFF und von dem Frequenzdetektor (fd_en) und gibt ein Steuersignal aus (hier als update_counter bezeichnet), wenn eines der beiden empfangenen Signale hoch ist. Das DFF und das OR-Gatter „strecken" das Steuersignal (fd_en) von dem Frequenzdetektor, so daß das Steuersignal (update_counter) immer dann hoch ist, wenn das Steuersignal (fd_en) hoch ist, und während einer weiteren Periode des Taktsignals (slowClk) hoch bleibt, nachdem das Steuersignal (fd_en) niedrig wird. Das resultierende Signal (update_counter) von dem OR-Gatter wird zusammen mit den Ergebnissen des Komparators in jedes der AND-Gatter gespeist. Die AND-Gatter schalten die Komparator-Ausgangssignale, wobei sie die Ausgänge des Komparators nur zu den Zähler-Kontrollsignalen (hier als „cnt_up" und "cnt_dn" bezeichnet) durchgehen lassen, wenn das Steuersignal (update_counter) von dem OR-Gatter hoch ist.
  • Im Betrieb wird der Zähler 420 bei jeder steigenden Flanke des Taktsignals (slowClk) um einen Zählwert erhöht oder gesenkt (abhängig davon, ob cmp_up oder cmp_dn hoch ist), solange das VCO-Einstellsignal (Vtune) außerhalb des Einstellsignal-Fensters liegt.
  • Der Zähler behält seinen Zustand bei, wenn weder cnt_up noch cnt_dn hoch sind. Der Zähler „sättigt" auch (d. h., daß er seinen Zustand beibehält, anstatt umzukippen), wenn der Zähler in einem Zustand mit lauter Einsen ist und cnt_up hoch ist oder wenn der Zähler in einem Zustand mit lauter Nullen ist und cnt_dn hoch ist.
  • 5 stellt eine beispielhafte VCO-Frequenz-Trajektorie während eines VCO-Zentrierungsvorgangs mittels der Bandauswahllogik dar, die mit Bezug auf 2-4 beschrieben ist. Speziell zeigt 5 acht beispielhafte VCO-Einstellkurven 552 mit der VCO-Frequenz auf der vertikalen Achse und der analogen Einstellspannung auf der horizontalen Achse. Die VCO-Einstellkurven entsprechen den acht wählbaren Frequenzbändern (z. B. gibt es für jede analoge Einstellspannung auf der horizontalen Achse acht mögliche Werte der VCO-Frequenz, abhängig davon, welches Frequenzband gewählt ist). Die zwei vertikalen Linien, die mit Vref+ und Vref- gekennzeichnet sind, bezeichnen die Spannungsgrenzen des Einstellsignal-Fensters. Die horizontale Linie, die mit „fset" gekennzeichnet ist, bezeichnet die Sollwert-Frequenz des PLL. Die dunklen Pfeile bezeichnen die beispielhafte Zentrierungs-Trajektorie der VCO-Frequenz, die sich aus der in 4 dargestellten Bandauswahllogik 414 ergibt.
  • Setzt man die Bandauswahllogik 414 voraus, die oben mit Bezug auf 4 beschrieben ist, so bestehen folgende Zentrierungsregeln:
    • 1. Während die VCO-Frequenz oberhalb der Sollwert-Frequenz (fset) liegt, steuert der Frequenzdetektor die Einstellspannung negativer an (nach links in 5).
    • 2. Während die VCO-Frequenz unterhalb der Sollwert-Frequenz liegt, steuert der Frequenzdetektor die Einstellspannung positiver an (nach rechts in 5).
    • 3. Wenn die VCO-Frequenz bei der Sollwert-Frequenz liegt (oder innerhalb eines Unempfindlichkeitsbereichs, der zu schmal ist, um auf der Skala von 5 gezeigt zu werden), gibt der Frequenzdetektor die Steuerung des VCO an den digitalen Phasendetektor ab, der dann den VCO zur Phasenverriegelung ansteuert.
    • 4. Wenn der Zähler getaktet wird (wenn z. B. eine positive Flanke des slowClk-Signals ankommt), während die Einstellspannung oberhalb von Vref+ liegt, wird dem Zähler gestattet, den VCO um ein Frequenzband auf ein höheres Frequenzband wechseln zu lassen.
    • 5. Wenn der Zähler getaktet wird, während die Einstellspannung unterhalb von Vref- liegt, wird dem Zähler gestattet, den VCO um ein Frequenzband auf ein niedrigeres Frequenzband wechseln zu lassen.
    • 6. Wenn der Zähler getaktet wird, während die Einstellspannung zwischen Vref+ und Vref- liegt, wird dem Zähler nicht gestattet zu wechseln, und der VCO wechselt nicht das Frequenzband.
    • 7. Der Zähler wird in gleichmäßigen Zeitabschnitten getaktet. In dem Beispiel von 5 sind die Abschnitte so eingeteilt, daß sich die Einstellspannung unter der Steuerung des Frequenzdetektors um etwa 0,4 V zwischen den Taktereignissen ändert.
    • 8. Nachdem der Frequenzdetektor die Steuerung des VCO an den digitalen Phasendetektor abgegeben hat, wird dem update_counter-Signal gestattet, ein weiteres mal den Wert hoch anzunehmen, was eine weitere Zählerveränderung zuläßt, wenn das VCO-Einstellsignal außerhalb des Einstellsignal-Fensters liegt.
    • 9. Der Zähler kippt nicht um, sondern geht an beiden Enden seines Zählbereichs in die Sättigung (z. B. bei nur Nullen oder nur Einsen).
  • Beschreibung der beispielhaften Zentrierungs-Trajektorie
  • Der Zentrierungsvorgang, der in 5 dargestellt ist, wird unten im Detail in Hinblick auf die oben beschriebenen Zentrierungsregeln und Bandauswahllogik beschrieben. Am Punkt A liegt die VCO-Frequenz oberhalb der Sollwert-Frequenz (fset), und daher wird das VCO-Einstellsignal von dem Frequenzdetektor niedriger angesteuert, wobei die VCO-Frequenz entlang des Weges A-B niedriger angesteuert wird.
  • Am Punkt B, wird der Zähler getaktet. Da das VCO-Einstellsignal außerhalb des Einstellsignal-Fensters liegt (größer als Vref+ ist) und der Frequenzdetektor den VCO steuert, wird der Zähler um eins erhöht, was die VCO-Frequenz sich um ein Frequenzband auf Punkt C nach oben verschieben läßt.
  • Am Punkt C liegt die VCO-Frequenz immer noch oberhalb der Sollwert-Frequenz (fset), und daher steuert der Frequenzdetektor das VCO-Einstellsignal niedriger an, was die VCO-Frequenz entlang des Weges C-D niedriger ansteuert. Zwischen den Punkten C und D ändert sich der Zähler nicht, weil das VCO-Einstellsignal innerhalb des Einstellsignal-Fensters liegt. In diesem Beispiel wird die Einstellspannung zwischen Aktualisierungen durch das gesamte Einstellsignal-Fenster angesteuert.
  • Am Punkt D wird der Zähler wieder getaktet. Da das VCO-Einstellsignal außerhalb des Einstellsignal-Fensters liegt (z. B. kleiner ist als Vref-), und der Frequenzdetektor immer noch den VCO steuert, wird der Zähler um eins gesenkt, was den VCO sich um ein Frequenzband zu Punkt E nach unten verschieben läßt.
  • Am Punkt E liegt die VCO-Frequenz immer noch oberhalb der Sollwert-Frequenz (fset), und daher steuert der Frequenzdetektor das VCO-Einstellsignal niedriger an, was die VCO-Frequenz entlang des Weges E-F niedriger ansteuert.
  • Am Punkt F erreicht der PLL Frequenzverriegelung, und der Frequenzdetektor gibt die Steuerung des VCO an den digitalen Phasendetektor ab. Wenn der Zähler getaktet wieder wird, wird, weil das VCO-Einstellsignal immer noch außerhalb des Einstellsignal-Fensters liegt (niedriger ist als Vref-) und das update_counter-Signal hoch bleibt, der Zähler ein weiteres mal gesenkt (z. B. um einen Zählwert), obwohl der Frequenzdetektor den VCO nicht mehr steuert. Die Zähleränderung läßt die VCO-Frequenz sich um ein Frequenzband zu Punkt G nach unten verschieben.
  • Am Punkt G führt das Verschieben um die Frequenzbänder dazu, daß der PLL die Frequenzverriegelung verliert, und die Steuerung des VCO kehrt zum Frequenzdetektor zurück. Da die VCO-Frequenz unterhalb der Sollwert-Frequenz (fset) liegt, steuert der Frequenzdetektor das VCO-Einstellsignal höher an, was die VCO-Frequenz entlang des Weges G-H höher ansteuert.
  • Am Punkt H erreicht der PLL wieder Frequenzverriegelung, und der Frequenzdetektor gibt die Steuerung des VCO an den digitalen Phasendetektor ab. Wenn der Zähler wieder getaktet wird, bleibt das update_counter-Signal hoch, aber weil das VCO-Einstellsignal innerhalb des Einstellsignal-Fensters liegt, wird dem Zähler nicht zu wechseln gestattet. Weitere Taktflanken haben keinen Einfluß auf den Zähler, weil solange der PLL frequenzverriegelt ist, das update_counter-Signal niedrig bleibt.
  • Wie man aus der beispielhaften Zentrierungs-Trajektorie von 5 ersehen kann, liegt zum ersten Zeitpunkt, zu dem der digitale Phasendetektor bei der Sollwert-Frequenz (z. B. am Punkt F) Frequenzverriegelung erreicht, das VCO-Einstellsignal (Vtune) außerhalb des Einstellsignal-Fensters (ist niedriger als Vref-), und dem Zähler wird am nächsten Taktereignis gestattet, sich ein weiteres mal zu andern (z. B. um einen Zählwert). Die zusätzliche Zählerveränderung wirft den PLL aus der Frequenzverriegelung. Sobald er aus der Frequenzverriegelung ist, erhält der Frequenzdetektor die Steuerung des VCO zurück und regelt den PLL auf einen neuen Frequenzverriegelungspunkt innerhalb des Einstellsignal-Fensters (z. B. am Punkt H). Ist das VCO-Einstellsignal innerhalb des Einstellsignal-Fensters, wird der Zähler davon abgehalten, auf Taktereignisse zu reagieren, und der PLL verharrt an diesem stabilen Punkt.
  • Der zusätzliche Zählerwechsel nach dem anfänglichen Erreichen der Frequenzverriegelung ist entscheidend, um einen stabilen Punkt innerhalb des Einstellsignal-Fensters zu finden. Das Auswählen eines Frequenzbands mittels der oben beschriebenen Technik ermöglicht es, daß eine Fehlergrenze die Frequenzdrift berücksichtigt, die während des Betriebs auftreten kann. Wenn sich die Speisespannung oder die Betriebstemperatur nach dem Ende der Zentrierungssequenz ändert, können die VCO-Einstellkurven sich aufwärts oder abwärts verschieben sowie bis zu einem gewissen Grat die Form ändern, und der PLL wird die Einstellspannung (Vtune) ändern, um Phasenverriegelung beizubehalten. Die sich ergebende Frequenzdrift kann die Einstellspannung aus dem Einstellsignal-Fenster bewegen, wird jedoch kein Re-Zentrieren bewirken, weil der Frequenzdetektor die Steuerung während gradueller Änderungen nicht zurückerhalten wird. Wenn die Umgebungsänderungen jedoch so groß sind, daß die VCO-Frequenzdrift das VCO-Einstellsignal die äußersten Enden der Ladepumpenspannung erreichen läßt, verliert der PLL die Phasenverriegelung, der Frequenzdetektor erhält wieder die Steuerung und die Zentrierungssequenz wird durchgeführt, um den PLL zurück zum Zentrum des Einstellsignal-Fensters zu bewegen. Das heißt, daß die stetige Natur des Bandauswahllogik-Betriebs den PLL davon abhält, auszufallen, und den mehrbandigen VCO dazu veranlaßt, sich automatisch zu re-zentrieren, wenn Frequenzdrift das VCO-Einstellsignal dazu veranlaßt, den Grenzbereich zu erreichen.
  • Wenn zu dem Zeitpunkt, wenn der Zähler getaktet wird, das VCO-Einstellsignal exakt an einem der beiden Grenzen des Einstellsignal-Fensters liegt, kann der zugehörige Komparator möglicherweise kein wohldefiniertes Ausgangssignal auf dem Logik-Level aufweisen. Dies wird als „metastabiler" Zustand bezeichnet. Dieser unbestimmte Zustand kann sich in den Zähler fortsetzen und kann den Zählerzustand veranlassen, anstatt um genau einen Zählwert aufwärts oder abwärts in einer zufälligen Art zu wechseln. In der beispielhaften Zentrierungs-Trajektorie von 5 würde ein solches Ereignis einen vertikalen Sprung der Trajektorie auf irgendeine zufällige Einstellkurve bedeuten. Von der zufälligen Einstellkurve findet das System gemäß der oben beschriebenen Bandauswahllogik seinen Weg zurück zur Phasenverriegelung innerhalb des Einstellsignal-Fensters ohne negative Konsequenzen abgesehen von einer etwas längeren Zeitdauer, um die Zentrierungssequenz zu vollenden.
  • In einer Ausführung umfaßt der Frequenzdetektor 106, der in 1 dargestellt ist, Funktionalitäten und Ausgänge, die von einer Ausführung 714 der Bandauswahllogik 114 in dem Band-Auswahlvorgang verwendet werden. Die 6 stellt einen Frequenzdetektor 606 dar, der ähnlich zum Frequenzdetektor von 1 ist, außer daß er ein zusätzliches „gate-" und „preset-Signal" bereitstellt. Das gate-Signal wird verwendet, um einen Zähler zu starten und zu stoppen, der intern im Frequenzdetektor liegt und der von dem Frequenzdetektor für Frequenzmessungen verwendet wird. Das preset-Signal („control") wird verwendet, um den internen Zähler des Frequenzdetektors, als Teil des Frequenzmessungsvorgangs, auf einen vorbestimmten Voreinstellungswert zu setzten. Die Verwendung des gate- und des control-Signals von der alternativen Ausführung 714 der Bandauswahllogik werden unten im Detail beschrieben.
  • Die 7 stellt Details der Ausführung 714 der Bandauswahllogik 214 dar, die in 2 gezeigt ist. Die Bandauswahllogik 714 von 7 umfaßt einen Zähler 720, einen Fenstervergleicher 722 und eine Steuerung 724. In der Implementierung von 7 wird das Zähler-Taktsignal (update_counter) direkt auf den Zähler 720 angewandt anstatt auf die Komparator-Ausgangssignale (cnt_up und cnt_dn), wie es in 4 der Fall ist, aber das Ergebnis ist das gleiche. Das heißt, daß der Zähler nur aktualisiert wird, während der Frequenzdetektor 106 den VCO steuert, und ein weiteres mal, nachdem der Frequenzdetektor die Steuerung des VCO abgegeben hat. Die Bandauswahllogik wird konfiguriert, um das VCO-Einstellsignal (Vtune) von dem Schleifenfilter 112 (1) und das Steuersignal (fd_en), das gate-Signal (gate) und das Steuersignal (control) von dem Frequenzdetektor zu empfangen. Wie in 7 dargestellt ist, ist der Fenstervergleicher der Bandauswahllogik implementiert mittels zweier Spannungsvergleicher 744. Jeder der Spannungsvergleicher umfaßt einen Eingang, der das VCO-Einstellsignal empfangt, und einen Eingang für eine Grenzspannung. Der Fenstervergleicher ist derselbe wie der in 4 gezeigte Fenstervergleicher 422, außer daß die Ausgänge (cmp_up und cmp_dn) direkt an den Zähler anstatt an zwischengeschaltete AND-Gatter bereitgestellt wird.
  • Die Steuerung 724 von 7 wird mittels eines Steuerungszählers 756, zweier Flip-Flops 758 und 760, dreier AND-Gatter 762, 764, und 766 und einem OR-Gatter 768 implementiert. Der Steuerungszähler ist ein 4-Bit-Zähler, der das gate-Signal (gate) an einem normalen Eingang und das Steuersignal (fd_en) an einem invertierenden Eingang empfängt. Der Steuerungszähler veranlaßt, daß ein update_counter-Signal alle sechzehn gate-Impulse ausgelöst wird. Der Steuerungszähler gibt ein Signal (FS) an den Dateneingang des Flip-Flops 758 aus. Der Flip-Flop 758 ist verbunden, um das preset-Signal (preset) von dem Frequenzdetektor 606 (6) zu empfangen, und ist verbunden, um einen Ausgang (Q) an das AND-Gatter 762 bereitzustellen. Das Flip-Flop 760 ist verbunden, um das Steuersignal (fd_en) und das preset-Signal (preset) von dem Frequenzdetektor zu empfangen. Das Flip-Flop 760 ist verbunden, um einen Ausgang (Q) an einen normalen Eingang des AND-Gatters 764 bereitzustellen. Das AND-Gatter 764 empfängt auch das Steuersignal (fd_en) von dem Frequenzdetektor an einem invertierenden Eingang. Die Ausgänge der AND-Gatter 762 und 764 werden als Eingänge an das OR-Gatter 768 bereitgestellt. Der Ausgang des OR-Gatters wird als einer der Eingänge des AND-Gatters 766 bereitgestellt.
  • Im Betrieb erzeugt die Steuerung einen update_counter-Signalimpuls, um den Zähler 720 für jeweils P gate-Impulse, die aus dem Frequenzdetektor 606 (6) kommen, zu takten. Dieses Beispiel verwendet, ohne seine Allgemeinheit einzuschränken, P = 16, aber die Zahl P hängt von der besonderen Implementierung ab und sollte so gewählt werden, daß der Ladepumpe Zeit gegeben wird, das VCO-Einstellsignal (Vtune) um einen großen Anteil des analogen Gesamt-Einstellspannungsbereichs zu überstreichen. Der Wert P hängt auch von der Schwenkgeschwindigkeit der Ladepumpe, der Frequenz der gate-Impulse, die vom Frequenzdetektor empfangen werden, und der Schrittgröße der VCO-Frequenzbänder ab.
  • Die 8 zeigt eine beispielhafte Zentrierungs-Trajektorie, die sich aus der Bandauswahllogik von 7 ergibt. Die beispielhafte Zentrierungs-Trajektorie wird auf einem Graph aus sechzehn Einstellkurven 852 eingezeichnet, mit der Einstellsignal-Spannung (Vtune) auf der horizontalen Achse und dem normalisierten Frequenzfehler (z. B. die Differenz zwischen der VCO-Frequenz und der Daten-Frequenz in Anteile pro Million („parts per million", ppm)) auf der vertikalen Achse. In diesem Beispiel ist der Frequenzdetektor auf einen Unempfindlichkeitsbereich von ±2.000 ppm gesetzt (wobei die Sollwert-Frequenz bei einem Frequenzfehler von Null liegt), die Komparator-Referenzspannungen Vref+ und Vref- des Einstellsignal-Fensters ist auf ±100 mV gesetzt und der mehrbandige VCO hat sechzehn Frequenzbändern, die um die entsprechenden sechzehn Einstellkurven zentriert sind.
  • Der beispielhafte Zentrierungsvorgang beginnt am Punkt A. Da der Frequenzfehler größer als –2.000 ppm ist, sind die Signale (fd_en und up/down) hoch, und der Frequenzdetektor erhöht die Einstellspannung, und die VCO-Frequenz erhöht sich entlang des Weges A-B. Wenn der Frequenzdetektor sechzehn Messungen vollendet hat (d. h. nach sechzehn gate-Impulsen), wird das Taktsignal (update_counter) erzeugt, und weil (Vtune) unterhalb von Vref- liegt, wird der Zähler um einen Zählwert vermindert, und die VCO-Frequenz geht um ein Frequenzband nach Punkt C herunter.
  • Der Frequenzdetektor fährt fort, die VCO-Frequenz entlang des Weges C-D zu erhöhen, bis der Frequenzdetektor sechzehn weitere Messungen vollendet hat, an welchem Punkt die VCO-Frequenz ein weiteres Frequenzband zum Punkt E herab geht. Vom Punkt E erhöht der Frequenzdetektor die VCO-Frequenz entlang des Weges E-F. Am Punkt F wurden sechzehn zusätzliche Frequenzmessungen durchgeführt, aber da die Einstellspannung innerhalb des Einstellsignal-Fensters liegt, wird dem Zähler nicht zu wechseln gestattet. Der Frequenzdetektor fährt fort, die VCO-Frequenz entlang des Weges F-G zu erhöhen. Nach sechzehn weiteren Messungen, am Punkt G, wird der Zähler um einen weiteren Zählwert erhöht, da das VCO-Einstellsignal (Vtune) nun oberhalb von Vref- liegt. Der Zählerwechsel veranlaßt die VCO-Frequenz um ein Frequenzband zum Punkt H herauf zu gehen. Nachdem entlang des Weges H-J sechzehn weitere Zählwerte auftreten, geht die Frequenz um ein weiteres Frequenzband zum Punkt K herauf. Vom Punkt K schwenkt die VCO-Frequenz zu Punkt L, wo der Frequenzfehler in den Unempfindlichkeitsbereich des Frequenzdetektors von ±2,000 ppm fällt und der Frequenzdetektor die Steuerung des VCO abgibt (d. h., daß fd_en niedrig wird). Der Frequenzdetektor mißt die Frequenz des VCO und ändert sein Steuersignal (fd_en) auf niedrig, wenn der Frequenzfehler in den Unempfindlichkeitsbereich fällt. Gemäß der in 7 gezeigten Steuerlogik bewirkt die Änderung des Steuersignals (fd_en) die unmittelbare Erzeugung eines update_counter-Signalimpulses, der die VCO-Frequenz um ein weiteres Frequenzband zum Punkt M heraufgehen läßt. Dadurch, daß unmittelbar nachdem Verriegelung erreicht ist um ein Frequenzband heraufgegangen wird, anstatt abzuwarten, daß weitere sechzehn gate-Impulse auftreten, wird die Verriegelungszeit verkürzt. Wenn das Steuersignal (fd_en) auf niedrig schaltet, wird der 4-Bit-Steuerungszähler 756, der zum Erzeugen des Signals update_counter verwendet wird, asynchron zurückgesetzt. Das Zurücksetzten des 4-Bit-Zählers stellt sicher, daß wenn das Steuersignal (fd_en) am Punkt M auf hoch zurückkehrt, volle sechzehn Takte vergehen, bevor die nächste Band-Anpassung gestattet wird. Dieses Zurücksetzten räumt die maximale Zeitspanne dafür ein, daß die VCO-Frequenz ohne unnötige Korrekturschritte in Richtung der Sollwert-Frequenz bewegt werden kann, was die Verriegelungszeit weiter verringert.
  • Da der Punkt M außerhalb des Unempfindlichkeitsbereichs liegt, übernimmt der Frequenzdetektor wieder die Steuerung des VCO (d. h., daß fd_en auf hoch zurückschaltet), und da der Frequenzfehler positiv ist, schwenkt der Frequenzdetektor die Einstellspannung entlang des Weges M-N in negative Richtung (z. B. nach links in 8). Die VCO-Frequenz verringert sich entlang des Weges M-N, bis der Frequenzfehler wieder am Punkt N in den Unempfindlichkeitsbereich fällt. Dies ereignet sich, bevor der Frequenzdetektor sechzehn Messungen durchführt. Wenn der Fehler in den Unempfindlichkeitsbereich fällt, schaltet das Steuersignal (fd_en) auf niedrig, was den 4-Bit Steuerungszähler löscht. Das Löschen des 4-Bit-Zählers erzeugt einen sofortigen Impuls des update_counter-Signals, was die VCO-Frequenz um ein Frequenzband auf den Punkt P heraufdrückt. Da der Frequenzfehler immer noch positiv ist, verringert der Frequenzdetektor die VCO-Frequenz entlang des Weges P-Q, bis der Fehler am Punkt Q in den Unempfindlichkeitsbereich fällt. Da die VCO-Einstellspannung immer noch außerhalb des Einstellsignal-Fensters liegt, geht die VCO-Frequenz um ein Frequenzband zum Punkt R herauf, und der Frequenzdetektor verringert die VCO-Frequenz entlang des Weges R-S zum Punkt S. Am Punkt S fällt der Frequenzfehler wieder in den Unempfindlichkeitsbereich, und der Frequenzdetektor gibt die Steuerung des VCO ab (d. h., daß fd_en niedrig wird). Der Wechsel im Steuersignal (fd_en) veranlaßt die Erzeugung eines weiteren update_counter-Impulses. Da jedoch die Einstellspannung nun innerhalb des Einstellsignal-Fenster liegt, wird dem Zähler nicht zu wechseln gestattet, und die VCO-Frequenz bleibt auf dem gegenwärtigen Frequenzband (z. B. am Punkt S). Am Punkt S wurde Frequenzgewinnung zusammen mit Zentrierung erreicht.
  • Die 9 stellt beispielhafte Signalformen dar, die mit dem Betrieb der Steuerung von 7 zusammenhängen. Die Signalformen umfassen das gate-Signal (gate), das Steuersignal (fd_en), das counter_enable_1-Signal, das vom Ausgang des AND-Gatters 762 ausgegeben wird, das counter_enable_2-Signal, das vom Ausgang des AND-Gatters 764 ausgegeben wird, und das update_counter-Signal, das vom Ausgang des AND-Gatters 766 ausgegeben wird. Wie dargestellt ist, oszilliert das gate-Signal (gate) mit einer konstanten Rate. Sobald das Steuersignal (fd_en) auf hoch schaltet, treten sechzehn gate-Impulse auf, bevor das counter_enable_1-Signal hoch pulst. Das Hoch-Pulsen des counter_enable_1-Signals veranlaßt das update_counter-Signal, hoch zu pulsen. Wenn der Frequenzdetektor die Steuerung des VCO abgibt, wie durch das auf Niedrig-Schalten des Steuersignals (fd_en) angezeigt wird, pulst das enable_counter_2-Signal kurz nach dem Wechsel des Steuersignals (fd_en) hoch. Das Hoch-Pulsen des counter_enable_2-Signals veranlaßt das update_counter-Signal ein zweites mal hoch zu pulsen, wie durch die Signalform 957 des Steuersignals (fd_en) gezeigt ist. Wenn der Zähler von dem zweiten update_counter-Impuls geändert wird (das heißt, wenn das VCO-Einstellsignal außerhalb des Einstellsignal-Fensters liegt), so wird der VCO aus der Verriegelung gedrückt, und der Frequenzdetektor übernimmt wieder die Steuerung des VCO. Das erneute Übernehmen der Steuerung über den VCO durch den Frequenzdetektor VCO wird dadurch angezeigt, daß das Steuersignal (fd_en) auf hoch schaltet. Nachdem weitere sechzehn gate-Impulse aufgetreten sind, pulst das counter_enable_1-Signal erneut.
  • Die 10 ist ein Ablaufdiagramm eines Verfahrens zum Zentrieren eines mehrbandigen VCO. Am Punkt 1002 wird ein Einstellsignal-Fenster eingerichtet. Am Punkt 1004 wird festgestellt, ob das Einstellsignal von seinem VCO außerhalb des Einstellsignal-Fensters liegt. Am Punkt 1006 wird in Antwort auf die Einstellsignal-Feststellung ein Bandauswahlsignal geändert.
  • Obwohl das VCO-Einstellsignal als eine Einstellspannung mit Bezug auf die 1-9 beschrieben wurde, kann das VCO-Einstellsignal irgend ein anderes Maß sein, wie etwa ein Signalstrom. In dem Fall, in dem das Einstellsignal auf einer Änderung in einem solchen anderen Maß (wie etwa einem Strom) basiert, wäre der Fenstervergleicher entworfen, um im Zusammenhang mit diesem anderen Maß zu arbeiten.
  • Obwohl die Bandauswahllogik so beschrieben ist, daß sie dem Zählwert gestattet, einmal verändert zu werden, nachdem der Frequenzdetektor die Steuerung des VCO abgibt (d. h. bei N = 1), kann dem Zählwert gestattet werden, mehr als einmal zu wechseln (z. B. N > 1), nachdem der Frequenzdetektor die Steuerung des VCO abgibt. Das Zulassen, daß sich der Zähler mehr als einmal verändert, kann verwendet werden, um ein schnelleres Zentrieren zu erreichen, besonders wenn das VCO-Einstellsignal relativ weit von dem Einstellsignal-Fenster entfernt ist.
  • Zusätzlich kann, obwohl die Bandauswahllogik so beschrieben ist, daß sie die VCO-Frequenz in einzelnen Band-Zuwächsen wechselt, die Bandauswahllogik so konfiguriert werden, daß in Schritten größer als eins wechselt. Zum Beispiel kann die Bandauswahllogik doppelte Einstellsignal-Fenster umfassen, bei denen das äußere Fenster eine größere Zahl von Band-Schritten pro Zähleraktualisierung erzeugt (z. B. 2 Band-Schritte). Die größere Anzahl von Band-Schritten pro Zähleraktualisierung führt zu einer schnelleren Zentrierung.
  • Obwohl spezielle Ausführungen nach der Erfindung beschrieben und dargestellt wurden, ist die Erfindung nicht auf die speziellen Formen und Anordnungen der so beschriebenen und dargestellten Elemente beschränkt. Die Erfindung ist nur durch die Ansprüche beschränkt.

Claims (7)

  1. Verfahren zum Zentrieren eines mehrbandigen spannungsgesteuerten Oszillators (VCO), das folgendes umfaßt: Herstellen (1002) eines Einstellsignal-Fensters; Feststellen (1004), ob das Einstellsignal für den mehrbandigen VCO außerhalb des Einstellsignal-Fensters liegt; und Andern (1006) eines Bandauswahlsignals in Antwort auf die Feststellung, wobei das Bandauswahlsignal geändert wird (1006) wenn: festgestellt wird, daß das Einstellsignal außerhalb des Einstellsignal-Fensters (330) liegt und der mehrbandige VCO nicht phasenverriegelt ist (334), dadurch gekennzeichnet, daß das Bandauswahlsignal außerdem geändert wird (1006) wenn: festgestellt wird, daß das Einstellsignal außerhalb des Einstellsignal-Fensters (330) liegt und sich das Bandänderungssignal weniger als N mal geändert hat, nachdem die Phasenverriegelung erreicht wurde (338), wobei N eine vorbestimmte Zahl größer oder gleich 1 ist.
  2. Verfahren nach Anspruch 1, bei dem die vorbestimmte Zahl N gleich 1 ist.
  3. System zum Zentrieren eines mehrbandigen spannungsgesteuerten Oszillators (VCO), wobei das System folgendes umfaßt: einen Zähler (220), der konfiguriert ist, um ein Bandauswahlsignal zum Auswählen eines Frequenzbandes des mehrbandigen VCO zu erzeugen; und einen Fenstervergleicher (222), der sich in Signalverbindung mit dem Zähler befindet, wobei der Fenstervergleicher verbunden ist, um ein Einstellsignal von dem mehrbandigen VCO zu empfangen; wobei das vom Zähler erzeugte Bandauswahlsignal in Antwort auf ein Vergleichssignal geändert wird, welches von dem Fenstervergleicher ausgegeben wird, wobei das System zusätzlich eine Logik umfaßt, um sicherzustellen, daß das Bandauswahlsignal, welches vom Zähler (220) erzeugt wird, geändert werden kann wenn: von dem Fenstervergleicher festgestellt wird, daß das Einstellsignal außerhalb des Einstellsignal-Fensters liegt und der mehrbandige VCO nicht phasenverriegelt ist, dadurch gekennzeichnet, daß das Bandauswahlsignal außerdem geändert wird, wenn: vom Fenstervergleicher festgestellt wird, daß das Einstellsignal außerhalb des Einstellsignalfensters liegt; und das Bandauswahlsignal sich weniger als N mal geändert hat, nachdem Phasenverriegelung erreicht wurde, wobei N eine vorbestimmte Zahl größer oder gleich 1 ist.
  4. System nach Anspruch 3, das ferner eine Steuerung (224) umfaßt, die konfiguriert ist, um zu gestatten, daß sich das Bandauswahlsignal N mal ändert, nachdem Phasenverriegelung erreicht wurde.
  5. System nach Anspruch 4, bei dem die Steuerung (224) eine Logik zum Empfangen eines Signals umfaßt, welche den Verriegelungsstatus anzeigt, und zum Erzeugen eines Aktualisierungs-Zählersignals in Antwort auf das Signal.
  6. System nach einem der Ansprüche 3 bis 5, bei dem der Fenstervergleicher (222) zwei Spannungsvergleicher (444; 744) umfaßt, die konfiguriert sind, um das Einstellsignal mit einer oberen und einer unteren Spannungsgrenze zu vergleichen.
  7. System nach einem der Ansprüche 3 bis 6, bei dem die vorbestimmte Zahl N gleich 1 ist.
DE602004004869T 2004-02-10 2004-08-20 Zentrieren eines Spannungsgesteuerten Mehrbandoszillators Expired - Fee Related DE602004004869T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US775960 2004-02-10
US10/775,960 US7030711B2 (en) 2004-02-10 2004-02-10 Centering a multi-band voltage controlled oscillator

Publications (2)

Publication Number Publication Date
DE602004004869D1 DE602004004869D1 (de) 2007-04-05
DE602004004869T2 true DE602004004869T2 (de) 2007-11-15

Family

ID=34701350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004004869T Expired - Fee Related DE602004004869T2 (de) 2004-02-10 2004-08-20 Zentrieren eines Spannungsgesteuerten Mehrbandoszillators

Country Status (3)

Country Link
US (1) US7030711B2 (de)
EP (1) EP1564889B1 (de)
DE (1) DE602004004869T2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4335056B2 (ja) * 2004-04-13 2009-09-30 富士通マイクロエレクトロニクス株式会社 電圧制御発振器およびｐｌｌ回路
US20060002501A1 (en) * 2004-06-30 2006-01-05 Nokia Corporation Ultra-fast hopping frequency synthesizer for multi-band transmission standards
US7539473B2 (en) * 2006-04-26 2009-05-26 International Business Machines Corporation Overshoot reduction in VCO calibration for serial link phase lock loop (PLL)
KR100847686B1 (ko) * 2006-10-12 2008-07-23 (주)에프씨아이 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법
US8208596B2 (en) * 2007-01-17 2012-06-26 Sony Corporation System and method for implementing a dual-mode PLL to support a data transmission procedure
US7642861B2 (en) * 2007-09-27 2010-01-05 Infineon Technologies Locked loop system
JP5623279B2 (ja) 2007-09-28 2014-11-12 アギア システムズ エルエルシーＡｇｅｒｅ Ｓｙｓｔｅｍｓ ＬＬＣ 拡張されたトラッキング範囲を有する位相ロック・ループ（ｐｌｌ）
US8428212B2 (en) * 2008-01-30 2013-04-23 Intel Mobile Communications GmbH Frequency synthesis using upconversion PLL processes
TW200935719A (en) * 2008-02-05 2009-08-16 Rafael Microelectronics Inc Multi-band VCO
TWI380596B (en) * 2009-03-17 2012-12-21 Nanya Technology Corp Phase detection module and phase detection method
US8669808B2 (en) * 2009-09-14 2014-03-11 Mediatek Inc. Bias circuit and phase-locked loop circuit using the same
TWI404340B (zh) * 2009-11-23 2013-08-01 Mstar Semiconductor Inc 偏移式鎖相迴路發送器與其相關方法
US8248106B1 (en) * 2010-07-21 2012-08-21 Applied Micro Circuits Corporation Lock detection using a digital phase error message
GB2498946A (en) * 2012-01-31 2013-08-07 Texas Instruments Ltd Fast start-up circuit for phase locked loop (PLL)
US9008253B2 (en) * 2012-10-23 2015-04-14 Novatek Microelectronics Corp. Control method for selecting frequency band and related clock data recovery device
TW201417550A (zh) * 2012-10-23 2014-05-01 Novatek Microelectronics Corp 用於選擇頻段的控制方法及相關的時脈資料回復裝置
US9484935B2 (en) * 2013-12-19 2016-11-01 Analog Devices Global Apparatus and methods for frequency lock enhancement of phase-locked loops
US9413366B2 (en) 2013-12-19 2016-08-09 Analog Devices Global Apparatus and methods for phase-locked loops with temperature compensated calibration voltage
CN107820681B (zh) * 2017-02-08 2021-03-02 香港应用科技研究院有限公司 目标窗口内多曲线校准的合成器的快速粗调和精调校准
CN107565956B (zh) * 2017-09-22 2020-06-30 哈尔滨工业大学 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法
CN114079460B (zh) * 2022-01-18 2022-04-26 长芯盛（武汉）科技有限公司 宽频带锁定电路和基于其的调节方法
US11929753B1 (en) * 2022-09-13 2024-03-12 United States Of America As Represented By The Secretary Of The Navy Non-linear charge pump for phased lock loops

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI102229B (fi) 1996-11-05 1998-10-30 Nokia Mobile Phones Ltd Menetelmä radiovastaanottimen virityksen parantamiseksi ja radiovastaa notin
US6133797A (en) * 1999-07-30 2000-10-17 Motorola, Inc. Self calibrating VCO correction circuit and method of operation
US6404289B1 (en) * 2000-12-22 2002-06-11 Atheros Communications, Inc. Synthesizer with lock detector, lock algorithm, extended range VCO, and a simplified dual modulus divider
FI113112B (fi) 2000-12-22 2004-02-27 Nokia Corp Menetelmä oskillaattorin säätämiseksi
US6545545B1 (en) * 2001-09-10 2003-04-08 Micrel, Incorporated Voltage-controlled oscillator frequency auto-calibrating system
US6856205B1 (en) * 2002-04-17 2005-02-15 Sequoia Communications VCO with automatic calibration

Also Published As

Publication number Publication date
EP1564889A1 (de) 2005-08-17
US7030711B2 (en) 2006-04-18
EP1564889B1 (de) 2007-02-21
DE602004004869D1 (de) 2007-04-05
US20050174185A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
DE602004004869T2 (de) Zentrieren eines Spannungsgesteuerten Mehrbandoszillators
DE69932583T2 (de) Phasenregelkreis
DE3232155C2 (de) Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal
DE3888927T2 (de) Taktwiedergewinnungsanordnung.
DE69314519T2 (de) Frequenzsynthetisierer
DE3640692A1 (de) Digitales pll-system hoher ordnung
EP0978176B1 (de) Verfahren zur datenregeneration
DE3587141T2 (de) Zentrierschaltung eines spannungsgesteuerten oszillators.
DE4342266A1 (de) Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator
DE69500892T2 (de) PLL-Synthetisierer
DE60007679T2 (de) PLL Schaltkreis
DE102014104758B4 (de) Phasenregelkreis und Verfahren zum Betreiben eines Phasenregelkreises
DE60318129T2 (de) Mehrband-pll-anordnung und verfahren zur steuerung einer solchen anordnung
DE102012105968A1 (de) Oszillatorschaltung
DE112009000482T5 (de) Phasenregelkreis mit Zweifachphasendetektor
DE102007001148A1 (de) Phasenregelschleife zum schnellen Einregeln und darauf bezogenes Verfahren
DE102006024471A1 (de) Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises
DE102008023680A1 (de) Spannungsgesteuerte Oszillatorschaltung und Verfahren zum Konfigurieren einer Spannungsgesteuerten Oszillatorschaltung
DE1959162C3 (de) Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator
DE69824114T2 (de) Phasenregelkreis und Verfahren zum Steuern des Phasenregelkreises
DE3202733C2 (de)
DE60125764T2 (de) Lineare digitale phasendetektion ohne toten bereich
EP1067693B1 (de) PLL-Synthesizer
DE2210152B2 (de) In seiner Frequenz spannungssteuerbarer Sägezahngenerator
DE10319899B4 (de) Verfahren und Frequenzvergleichseinrichtung zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee