JP5623279B2 - 拡張されたトラッキング範囲を有する位相ロック・ループ（ｐｌｌ） - Google Patents

拡張されたトラッキング範囲を有する位相ロック・ループ（ｐｌｌ） Download PDF

Info

Publication number
JP5623279B2
JP5623279B2 JP2010526864A JP2010526864A JP5623279B2 JP 5623279 B2 JP5623279 B2 JP 5623279B2 JP 2010526864 A JP2010526864 A JP 2010526864A JP 2010526864 A JP2010526864 A JP 2010526864A JP 5623279 B2 JP5623279 B2 JP 5623279B2
Authority
JP
Japan
Prior art keywords
pll
frequency
input signal
signal
tracking window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010526864A
Other languages
English (en)
Other versions
JP2010541374A (ja
Inventor
ライ，イーン−セン
ソング，ジー
ワン，ゼンユ
ユー，ジングオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2010541374A publication Critical patent/JP2010541374A/ja
Application granted granted Critical
Publication of JP5623279B2 publication Critical patent/JP5623279B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0046—Open loops

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本発明は、一般に電子回路に関し、より詳細には、ＰＬＬのパフォーマンスを向上させるための技法に関する。
ＰＬＬは、基準入力信号と同期することができる信号を生成し、入力信号に関連する周波数変化を厳密にトラッキングするように適合された、よく知られている周波数選択フィードバック・システムである。ＰＬＬは、通信、遠隔測定およびデータ回復の適用例を含む、多数の適用例において利用される。
ＰＬＬが入力信号との同期を維持することができる周波数範囲は、一般に、システムのトラッキング範囲またはロック範囲と定義される。これは、ＰＬＬが入来信号と最初に同期することができる周波数範囲とは異なり、後者の周波数範囲は、一般にＰＬＬの捕捉範囲または取得範囲として知られている。捕捉範囲は、特徴として、実際のＰＬＬ回路におけるトラッキング範囲よりも常に狭い。概して、ＰＬＬのトラッキング範囲が大きくなるほど、ＰＬＬのパフォーマンスは悪くなる。理想的には、入力信号を迅速に捕捉し、ロック中に入力信号の周波数をより正確に保持するためには、狭いトラッキング範囲が望ましい。しかしながら、トラッキング範囲が狭いと、ＰＬＬは、たとえば、プロセス、電圧供給および／または温度（ＰＶＴ）など、ＰＬＬが受ける動作条件および／または製造特性の変動の他に、入来信号の周波数のゆらぎにわたって入来信号との同期を維持することができない。
衛星デジタル・オーディオ・ラジオ・サービス（ＳＤＡＲＳ）適用例では、ＳＤＡＲＳ受信機における周波数オフセット量を低減するために、コストのかかる温度補償型水晶発振器（ＴＣＸＯ）がしばしば採用される。高コストのＴＣＸＯは、一般に、摂氏約−４０度〜約１０５度の温度範囲にわたって約±１５ｐｐｍ（１００万分の１）の周波数オフセット変動を示す。それと比較して、より低コストのクリスタルは、同じ温度範囲にわたって約±５５ｐｐｍの周波数オフセット変動を示す。より低コストのクリスタルにおける総周波数オフセット変動の約±２０ｐｐｍ〜約±３５ｐｐｍは温度変化に起因することがあり、残りの周波数オフセット変動は、たとえば、クリスタルの負荷インピーダンスに影響を及ぼす製造ばらつき、経年変化、およびボード構成要素（たとえば、負荷キャパシタ）のばらつきを含む、いくつかの他のファクタによる。ＳＤＡＲＳ受信機の全体的なコストを低減するためには、より低コストのクリスタルを利用することが望ましいが、ＳＤＡＲＳなど、多数の適用例の厳しい周波数トラッキング要件を満たすためには、より低コストのクリスタルの周波数オフセット変動は大きすぎる。
したがって、従来のＰＬＬが示した上記の問題の１つまたは複数を被らない、改善されたＰＬＬが必要である。
本発明は、その例示的な実施形態において、ＰＬＬのトラッキング範囲を拡張するための技法を提供することによって、上記の必要を満たす。さらに、本発明の技法は、ＰＬＬのどんなコア・ハードウェアも変更することなしにＰＬＬの周波数トラッキング範囲を拡張する能力を提供する。したがって、本発明の例示的な実施形態の技法を使用すれば、より高コストのＴＣＸＯと比較して、より大きい周波数オフセット許容差を有する水晶発振器を利用することができ、それにより著しいコスト節減が得られる。
本発明の一実施形態によれば、ＰＬＬのトラッキング範囲を拡張するための方法は、それに関連する第１の幅を有する、ＰＬＬの初期トラッキング・ウィンドウを確立するステップと、ＰＬＬに供給された入力信号の周波数がトラッキング・ウィンドウ外にあるとき、第１の幅よりも大きい、それに関連する第２の幅を有する拡張されたトラッキング範囲内にＰＬＬのトラッキング・ウィンドウを動的に調整するステップとを含む。
ＰＬＬのトラッキング・ウィンドウを調整するステップは、ＰＬＬに接続された第１のレジスタから、入力信号の周波数に対するＰＬＬの周波数オフセットおよび位相オフセットのうちの少なくとも１つを示すデータを読み取るステップと、第１のレジスタから読み取られたデータに応じてＰＬＬのトラッキング・ウィンドウの中心周波数を制御するステップとを含むことができる。トラッキング・ウィンドウの中心周波数の現在値に加算すべきオフセット値またはその現在値から減算すべきオフセット値を示すデータを第２のレジスタに記憶することができる。入力信号の周波数がトラッキング・ウィンドウの現在の最大周波数よりも大きいときは、第２のレジスタに記憶されたオフセット値はトラッキング・ウィンドウの中心周波数の現在値に加算され、入力信号の周波数がトラッキング・ウィンドウの現在の最小周波数よりも小さいときは、オフセット値は中心周波数の現在値から減算される。
本発明の別の実施形態によれば、ＰＬＬのトラッキング範囲を拡張するための装置は、それに関連する第１の幅を有する、ＰＬＬの初期トラッキング・ウィンドウを確立するように動作可能であり、ＰＬＬに供給された入力信号の周波数がトラッキング・ウィンドウ外にあるとき、第１の幅よりも大きい、それに関連する第２の幅を有する拡張されたトラッキング範囲内にＰＬＬのトラッキング・ウィンドウを動的に調整するように動作可能であるプロセッサを含む。
本発明の上記および他の目的、特徴および利点は、添付の図面とともに読まれるべき、本発明の例示的な実施形態についての以下の詳細な説明から明らかになろう。
本発明の技法を実装できる例示的な適用例のハードウェア・システム・ボードの少なくとも一部分を示すブロック図である。 本発明の一実施形態による、図１に示す搬送波周波数回復回路において使用される例示的なＰＬＬ回路を示すブロック図である。 図１に示す搬送波周波数回復回路に対応する例示的なトラッキング・ウィンドウを示す図である。 本発明の一実施形態に従って形成された、拡張されたトラッキング範囲を有する例示的なＰＬＬ回路を示すブロック図である。 図４に示すＰＬＬ回路に対応する例示的なトラッキング・ウィンドウを示す。 本発明の一態様による、入力信号をロックするための最初の走査のための例示的な取得方法を示す。 本発明の一実施形態による、図４に示す例示的なＰＬＬ回路での使用に適した例示的なトラッキング・ウィンドウ動き制御方法を示す流れ図である。 本発明の一実施形態による、誤ロック状態が起こる可能性を低減するために随意に使用される例示的な方法を示す状態図である。 ロック時間に応じた誤ロック確率を示す例示的なグラフである。
本発明を、例示的なＰＬＬ回路に関して本明細書で説明する。ただし、本発明は、このまたは他の特定の回路構成に限定されないことを理解されたい。むしろ、本発明は、少なくとも１つの態様において、より広い周波数範囲にわたってＰＬＬへの入来信号とのロックを維持するように、ＰＬＬに対応するトラッキング・ウィンドウの中心周波数を動的に制御することによって、ＰＬＬのトラッキング範囲を有利に拡張するための技法に、より一般的に適用可能である。ＰＬＬトラッキング・ウィンドウの幅は、一般的には固定であり、最適にはパフォーマンスの利益を得るためにより狭くなる。本発明の技法によれば、ＰＬＬは、より狭いトラッキング・ウィンドウの利点を有利に保持することができ、同時に、入力信号のより広い周波数範囲にわたって信号ロックを維持することができる。本発明の実施形態は、有利には、限定はしないが、温度、電圧および構成要素経年変化を含む、製造後のばらつきに対するＰＬＬの補償を可能にする。
図１は、本発明の技法を実装できる例示的な適用例のハードウェア・システム・ボード１００の少なくとも一部分を示すブロック図である。たとえば、ＳＤＡＲＳ受信機において使用されるシステム・ボード１００は、システム・オン・チップ（ＳｏＣ）チップセット１０２と、チップセット１０２に接続されたクリスタル１０４とを含む。チップセット１０２は、好ましくは、図２を参照しながら以下でさらに詳細に説明する、数値制御発振器（ＮＣＯ）ループとして実装できる、搬送波周波数回復回路１０６を含む。チップセット１０２は高度ＲＩＳＣ（縮小命令セット・コード）マシン（ＡＲＭ）プロセッサ１０８または代替プロセッサをさらに含み、そのプロセッサは入力レジスタ１１０と出力レジスタ１１２とによって搬送波周波数回復回路１０６に動作可能に接続され、入力レジスタおよび出力レジスタの各々は搬送波周波数回復回路とプロセッサとの間に接続される。
本明細書で使用する「プロセッサ」という用語は、たとえば、中央処理装置（ＣＰＵ）、状態機械、特定用途向け集積回路（ＡＳＩＣ）および／または他の処理回路（たとえば、デジタル信号プロセッサ（ＤＳＰ）、マイクロプロセッサなど）を含むデバイスなど、任意の処理デバイスを含むものとすることを諒解されたい。さらに、「プロセッサ」という用語は２つ以上の処理デバイスを指すことがあり、処理デバイスに関連する様々な要素が他の処理デバイスによって共有されることがあることを理解されたい。
プロセッサ１０８は、少なくとも部分的に、以下でさらに詳細に説明するように、搬送波周波数回復回路１０６の入力信号トラッキング範囲を拡張するための本発明の方法を実行するように構成される。入力レジスタ１１０および出力レジスタ１１２は、それぞれ、プロセッサ１０８へのアクセスおよびプロセッサ１０８からのアクセスを与える。詳細には、入力レジスタ１１０は、少なくとも部分的に、プロセッサ１０８によって利用される搬送波周波数回復回路１０６からの入力情報を記憶するためのインターフェースとして機能する。プロセッサ１０８は、少なくとも部分的に、本発明の方法を実行する際に、入力レジスタ１１０に記憶された入力情報を使用する。プロセッサ１０８によって生成された結果は、出力レジスタ１１２に記憶され、その後、本発明の方法に従って、搬送波周波数回復回路１０６のトラッキング範囲を動的に制御するために利用される。クリスタル１０４は、チップセット１０２を駆動する基準クロックソースを与える。
図２は、本発明の一実施形態による、図１に示す搬送波周波数回復回路１０６において使用される例示的なＰＬＬ２００を示すブロック図である。ＰＬＬ２００の基本的な機能ブロックは、図示のように、閉ループ・フィードバック・システムを形成するように相互接続された、位相検出器２０１または代替の位相周波数検出器（ＰＦＤ）と、ループ・フィルタ２０４（たとえば、低域フィルタ、帯域フィルタなど）と、ＮＣＯ２０６または代替の制御可能な発振器（たとえば、電圧制御発振器（ＶＣＯ）、可変周波数発振器（ＶＦＯ）など）とを含む。位相検出器２０１は、混合器２０３の出力に接続された入力を有する位相エラー検出回路２０２によって実装でき、混合器２０３は、入力信号をＮＣＯ２０６によって生成された出力信号と動作可能に組み合わせる。混合器２０３の出力で生成された信号は、周波数オフセット補償済み信号と考えられる。代替の位相および／または周波数検出回路が同様に企図される。位相検出器２０１は、同相（Ｉ）成分および直交（Ｑ）成分（たとえば、シンボル）を含むことがある周期的な入力信号の位相を、ＮＣＯ２０６によって生成された出力信号の周波数と比較し、それに応じて、誤差電圧（Ｖｄ）とすることができる誤差信号を生成するように動作可能である。この実施形態では、入力信号はすでにベースバンドにダウンコンバートされていると仮定しているが、これは本発明の要件でない。誤差電圧Ｖｄは、次いで、ループ・フィルタ２０４によってフィルタ処理され、ＮＣＯによって生成される出力信号の周波数を制御するために、フィルタ処理済み誤差電圧（Ｖｅ）とすることができるフィルタ処理済み誤差信号の形態で、ＮＣＯ２０６の制御入力に印加される。
通常、入力信号がＰＬＬ２００に印加されないと、フィードバック・ループにおけるフィルタ処理済み誤差電圧Ｖｅは実質的にゼロに等しくなる。これは一般にＰＬＬの自走条件（ｆｒｅｅ−ｒｕｎｎｉｎｇ ｃｏｎｄｉｔｉｏｎ）と呼ばれ、ＮＣＯ２０６は、ＮＣＯの自走周波数ｆ０に等しい定常状態周波数で動作する。周波数がＮＣＯ２０６の自走周波数ｆ０に十分に近い周期的な入力信号がＰＬＬ２００に印加されると、ＰＬＬのフィードバック性質により、ゼロでない誤差電圧Ｖｄが生成され、それによりＮＣＯが入力信号の周波数と同期させられる。このことを、ＰＬＬ２００が入力信号周波数にロックされると言う。
ＰＬＬ２００がロックされると、ＮＣＯ２０６によって生成される出力信号の周波数は、ＰＬＬに印加された入力信号とＮＣＯによって生成された出力信号との間の周波数オフセットを示す有限の位相差を除いて、入力信号の周波数と実質的に同じである。この周波数オフセットは、たとえば、ＮＣＯの周波数オフセット、ドップラー周波数シフトなどによるものである。したがって、ＮＣＯ出力信号は、推定周波数オフセットであると考えることができる。しばしば位相エラーと呼ばれる、この有限の位相差は、フィルタ処理済み誤差電圧Ｖｅを生成し、それによってロックを維持するために必要である。
ロック状態では、ＰＬＬ２００は、好ましくは、入力信号の周波数の小さい変動をトラッキングすることができる。ロックを維持するために必要なフィルタ処理済み誤差電圧Ｖｅの大きさは、ＮＣＯ２０６の自走周波数ｆ０に対する、入力信号の周波数シフトの関数になる（たとえば、比例する）。ＰＬＬが入力信号をトラッキングしている間、誤差電圧Ｖｅは、入力信号とＮＣＯ自走周波数ｆ０との間の周波数差を示す。上述のように、ＰＬＬのトラッキング範囲は、ＰＬＬがロックされた後にＰＬＬが所与の入力信号をトラッキングすることができる、ＮＣＯの自走周波数ｆ０を中心とする周波数範囲として定義される。ＮＣＯ２０６の自走周波数ｆ０は、捕捉範囲およびロック範囲の公称中心周波数を主に決定する。したがって、ＮＣＯの精度および安定性は重要である。
ループ・フィルタ２０４によって生成される補正誤差電圧Ｖｅは規定の電圧および／または電流範囲（たとえば、ＰＬＬの電圧供給レール）に制限されるので、ＮＣＯ２０６の位相および／または周波数にわたる制御量も制限される。したがって、たいていのＰＬＬは、本明細書ではトラッキング・ウィンドウと呼ばれる、有限のトラッキング範囲を有し、その範囲内では、ＰＬＬは入力信号の周波数変動をトラッキングすることができる。誤差電圧Ｖｅの範囲はフィードバック・ループに利得を加算することによって拡張できるが、この範囲は一般にＰＬＬ回路の電圧供給レールに制限される。図３は、２Ｗの固定範囲を有する例示的なトラッキング・ウィンドウを示し、Ｗは、ＰＬＬ２００が信号ロックを維持するＮＣＯ２０６の中心周波数ｆＣからの最大周波数変動を表す。ｆＣがゼロに正規化されると仮定すると、トラッキング・ウィンドウを規定する周波数範囲は［−Ｗ，Ｗ］となる。したがって、入力信号の周波数が、ＰＬＬの中心周波数ｆＣよりもＷ高いまたはＷ低い周波数（ｆＣ±Ｗ）内にあれば、ＰＬＬはロックされたままになる。同様に、入力信号の周波数がトラッキング・ウィンドウ外にあるとき、ＰＬＬはアンロックになる。
再び図２を参照すると、ＰＬＬがアンロックになった後、ＰＬＬは再び入力信号と同期されなければならず、これは入力信号の捕捉または収集とも呼ばれる。信号捕捉手順は実行するのに相当な時間がかかり、したがってＰＬＬがアンロックになることを回避することが望ましい。上述のように、ＰＬＬの捕捉範囲は、ＰＬＬが入来信号と最初に同期することができる周波数範囲である。ループ・フィルタ２０４は、少なくとも部分的に、ＰＬＬ２００における誤差電圧Ｖｄの高周波数成分を減衰させるように機能するので、ループ・フィルタはＰＬＬシステムの捕捉および過渡応答特性に支配的な影響を及ぼす。ＰＬＬシステムにおけるパフォーマンスを改善するために、たとえば、システムの混信阻止特性を改善するなどのために、ループ・フィルタ２０４を比較的狭い帯域幅を有するように設計することが望ましい。しかしながら、残念ながら、ループ・フィルタの帯域幅が低減されるにつれて、ＰＬＬの捕捉範囲は減少する。したがって、ループ・フィルタの帯域幅を増加させることによって、ＰＬＬのパフォーマンスを劣化させることなしに捕捉範囲を有利に増加させる何らかの他の機構が必要である。
図４は、本発明の一実施形態に従って形成された、拡張されたトラッキング範囲を有する例示的なＰＬＬ回路４００を示すブロック図である。ＰＬＬ回路４００は、有利には、ＰＬＬのパフォーマンスを著しく劣化させることなしに回路４００に含まれるＰＬＬのトラッキング範囲を拡張する。これを達成するために、本発明の例示的な実施形態は、ＰＬＬ回路４００に供給された入力信号の周波数ｆｓがＰＬＬの現在のトラッキング・ウィンドウ外にあるときを検出し、新たなトラッキング・ウィンドウを確立するために、ＰＬＬ回路４００においてＮＣＯまたは代替の制御発振器の自走周波数Ｆ０を動的に修正するように動作可能である。新たなトラッキング・ウィンドウは、好ましくは、同じ固定幅２Ｗを有するが、実質的に入力信号の周波数ｆｓを中心とする中心周波数を有する。本発明の他の実施形態では、ｆｓはトラッキング・ウィンドウ内の中心に位置する必要はなく、ｆｓがウィンドウ内のどこかに存在する限り、ＰＬＬは入力信号をトラッキングすることができる。
実際には、本明細書ではトラッキング・ウィンドウ動き制御ループと呼ばれる第２の制御ループが元のＮＣＯループの周りに追加される（たとえば、トラッキング・ウィンドウ動き制御ループは、その中にＮＣＯループを備える）。したがって、ＰＬＬの元の固定幅トラッキング・ウィンドウは、拡張された周波数トラッキング範囲内のトラッキング・ウィンドウの中心周波数の値を除いて、本質的に不変である。本発明の技法は、好ましくは既存のＰＬＬ回路を変化させることなしに、有効なトラッキング範囲を［−Ｗ，Ｗ］から［−（Ｌ＋Ｗ），（Ｌ＋Ｗ）］に拡張し、Ｌは、元のＮＣＯループに関連するトラッキング・ウィンドウが動くことができる拡張されたトラッキング範囲の中心周波数からの最大周波数変動を表す。
ＰＬＬ回路４００は、（たとえば、位相検出器２０１と、ループ・フィルタ２０４と、ＮＣＯ２０６とを含む）図２に示すＰＬＬ２００と同様に実装されるＰＬＬ４０２と、入力レジスタ４０６および出力レジスタ４０８を介してＰＬＬ４０２に接続されたＡＲＭプロセッサ４０４または代替のプロセッサ（たとえば、制御装置、状態機械など）とを含む。ＰＬＬ回路４００は、出力レジスタ４０８によって生成された出力信号をＰＬＬ回路に供給された入力信号と組み合わせるように動作可能な混合器４１０または代替の組合せ装置をさらに含む。図１に関して上述したように、入力レジスタ４０６および出力レジスタ４０８は、ＰＬＬ４０２とプロセッサ４０４との間でデータをパスするためのインターフェースとして働く。より詳細には、入力レジスタ４０６は、少なくとも部分的に、限定はしないが、プロセッサ４０４によって利用される、ＰＬＬ４０２に関連する周波数オフセット情報を含む入力情報を記憶するように機能する。プロセッサ４０４は、少なくとも部分的に、本発明の方法を実行する際に、入力レジスタ４０６に記憶された入力情報を使用する。限定はしないが、周波数オフセット調整情報を含む、プロセッサ４０４によって生成された結果は、出力レジスタ４０８に記憶され、その後、本発明の技法に従って、ＰＬＬ４０２のトラッキング範囲を動的に制御するために利用される。
より詳細には、プロセッサ４０４は、好ましくは、データを出力レジスタ４０８に記憶するように動作可能であり、出力レジスタ中のデータは、トラッキング・ウィンドウの中心周波数の現在値に加算すべきオフセット値または現在値から減算すべきオフセット値を示す。入力信号の周波数がトラッキング・ウィンドウの現在の最大周波数よりも大きいか、または少なくともトラッキング・ウィンドウ内の規定のバッファ・ゾーンよりも大きい場合、出力レジスタ４０８に記憶されたオフセット値は次いでトラッキング・ウィンドウの中心周波数の現在値に加算される。同様に、入力信号の周波数がトラッキング・ウィンドウの現在の最小周波数よりも小さいか、または少なくともバッファ・ゾーンよりも小さい場合、出力レジスタ４０８に記憶されたオフセット値はトラッキング・ウィンドウの中心周波数の現在値から減算される。このようにして、新たな中心周波数と対応する最小および最大境界周波数とを有する新たなトラッキング・ウィンドウが確立され、入力信号の周波数はその新たなトラッキング・ウィンドウ内に入る。
混合器４１０は、好ましくは、入力信号が、ＰＬＬ４０２に対応する、たとえば、［−Ｗ，Ｗ］のトラッキング・ウィンドウ範囲に対して範囲［−Ｗ／２，Ｗ／２］である、規定のバッファ・ゾーン内に留まることを保証するために、出力レジスタ４０８に記憶されたオフセット情報を入力信号に追加するように動作可能である。トラッキング・ウィンドウ・バッファ・ゾーンは、ＰＬＬ回路の１つまたは複数のトラッキング特性を、ＰＬＬ回路が受ける環境条件に適合させるように動的に制御できる。本発明の例示的な実施形態では、当業者に知られているように、混合器４１０は、得られた信号の減算成分を取り除くために、高域フィルタに結合された乗算器を備える。
ＰＬＬ４０２におけるＮＣＯループの目的は、２Ｗの固定幅と０ヘルツに正規化された中心周波数Ｆ０とを有するトラッキング・ウィンドウ内で入力信号の周波数をトラッキングすることである。さらに、トラッキング・ウィンドウ動き制御ループの目的は、トラッキング・ウィンドウの中心周波数を拡張された範囲［−Ｌ，Ｌ］内の新たな位置に動的に制御することである。例として、図５に、本発明の一実施形態による例示的なトラッキング・ウィンドウ動き制御方法を示す。図から明らかなように、ＮＣＯループ・トラッキング・ウィンドウは、その中心周波数Ｆ０が範囲［−Ｌ，Ｌ］内で移動可能であるように制御される。トラッキング・ウィンドウ動き制御ループ処理が開始される前は、ＮＣＯループ・トラッキング・ウィンドウの中心周波数はゼロに正規化されると仮定し、したがってトラッキング範囲は、ＮＣＯループ・トラッキング・ウィンドウの幅である［−Ｗ，Ｗ］である。トラッキング・ウィンドウ動き制御ループ処理の後は、ＮＣＯループ・トラッキング・ウィンドウの中心周波数はＦ０に調整され、したがって周波数オフセット・トラッキング範囲は［−Ｗ＋Ｆ０，Ｗ＋Ｆ０］である。周波数Ｆ０は範囲［−Ｌ，Ｌ］内のどんな位置も取り得るので、トラッキング・ウィンドウ動き制御ループが入力信号周波数の変更に適合することができる総トラッキング範囲は効果的に［−（Ｗ＋Ｌ），（Ｗ＋Ｌ）］に拡張される。
最初に、たとえば、回路パワーオン・リセットまたは代替の初期化イベント中、入力信号の周波数はＮＣＯループのトラッキング・ウィンドウ外にあるとすることができる。このとき、ＮＣＯループは入力信号にロックすることができず、したがってＰＬＬ回路は入力信号の周波数変動をトラッキングすることができない。この問題を解決するために、最初の取得方法をＰＬＬ回路において実行することができる。この取得方法により、好ましくは、ＮＣＯループは、トラッキング・ウィンドウの異なる中心周波数位置を使用して複数の走査を実行することが可能になる。例としてのみ、図６に、本発明の一態様による、入力信号をロックするための最初の走査のための例示的な取得方法を示す。このシナリオでは、Ｌ＜２Ｗと仮定する。図から明らかなように、ＰＬＬ回路は、好ましくは、それぞれ、−Ｆ、０および＋Ｆの中心ウィンドウ周波数を用いた３つの走査を実行する。これらの３つのトラッキング・ウィンドウは、−（Ｌ＋Ｗ）から（Ｌ＋Ｗ）までの拡張された周波数範囲全体をカバーすることができる。本発明は、実行される走査の数に限定されないことを理解されたい。むしろ、周波数範囲全体をカバーするために必要とされる走査の数は、数あるファクタの中でも、拡張されたＰＬＬトラッキング範囲のサイズに対するＮＣＯループのトラッキング・ウィンドウの帯域幅の関数になる。
例としてのみ、一般性を失わずに、図７は、本発明の一実施形態による、図４に示すＰＬＬ回路４００での使用に適した例示的なトラッキング・ウィンドウ動き制御方法７００を示す流れ図である。トラッキング・ウィンドウ動き制御方法７００は、たとえば、ＡＲＭプロセッサ４０４（図４参照）に実装できるが、本方法を実装するための代替の構成も同様に企図される。ＳＤＡＲＳ受信機適用例では、並列に処理されている３つのデータ・ストリーム、すなわち、ＴＤＭ１、ＴＤＭ２、およびＣＯＦＤＭがある。例示的なトラッキング・ウィンドウ動き制御方法７００は、３つのストリームのうちの１つを表す。
パワーオン状態（たとえば、パワーオン・リセット）７０１が検出された後、トラッキング・ウィンドウ動き制御方法７００は、いくつかのレジスタ（たとえば、図４の入力レジスタ４０６および出力レジスタ４０８）をリセットするため、および本方法によって使用されるいくつかのパラメータを初期化するためのステップ７０２の初期化手順を開始する。たとえば、変数ＣａｒＷｉｎを使用して、固定のトラッキング・ウィンドウのサイズ（幅）を、この例では１０キロヘルツ（ＫＨｚ）など、規定の値に設定することができる。さらに、変数ＣａｒＣｅｎｔＦｒｑを使用して、トラッキング・ウィンドウの中心周波数を、この例ではゼロなど、規定の値に設定し、変数ｐｏｗｅｒＯｎを、パワーオン状態が検出されたことを示すＴＲＵＥに設定し、方法７００でカウンタとして使用される変数ｓｅａｒｃｈＴｉｍｅｒおよびｒｅｓｅｔＴｉｍｅｒをゼロに設定することができる。次いで、方法７００は、主トラッキング・ウィンドウ動き制御ループの開始であるステップ７０３に進む。主制御ループは５ミリ秒（ｍｓ）間隔で実行されるが、本発明は特定の時間間隔に限定されない。
主制御ループでは、ステップ７０４で、レジスタ転送レベル（ＲＴＬ）レジスタ中のｃａｒｒｉｅｒＬｏｃｋビットを読み取ることなどによって、ＮＣＯロックアップ状態を検査する。ステップ７０５で、方法７００は、ｃａｒｒｉｅｒＬｏｃｋビットを検査して、ＮＣＯが入力信号の現在の周波数にロックされるか否かを判断する。ＮＣＯが入力信号にロックされると判断されると、本方法はステップ７０６に進む。ステップ７０６で、適切なレジスタからＮＣＯトラックド位相エラー値を読み取り、カウンタｓｅａｒｃｈＴｉｍｅｒおよびｒｅｓｅｔＴｉｍｅｒをゼロに設定する。次いで、ステップ７０７で、トラックド位相エラー値を周波数オフセット値ｆｒｑ＿ｏｆｆｓｅｔに変換する。次に、ステップ７０８で、周波数オフセット値が規定値ＣａｒＷｉｎを超えるか否かを判断し、超える場合、入力信号が現在のＮＣＯトラッキング・ウィンドウ外にあることを示す。周波数オフセット値ｆｒｑ＿ｏｆｆｓｅｔの絶対値（ａｂｓ）が規定値ＣａｒＷｉｎを越えない場合、トラッキング・ウィンドウの現在の中心周波数がトラッキング・ウィンドウ内の許容できる位置にあることを示し、トラッキング・ウィンドウ動き制御方法はトラッキング・ウィンドウの中心周波数を修正する必要がないので、方法７００はステップ７０３に戻って、次のループを開始する。
周波数オフセット値ｆｒｑ＿ｏｆｆｓｅｔの絶対値が規定値ＣａｒＷｉｎを超える場合、トラッキング・ウィンドウの現在の中心周波数がトラッキング・ウィンドウ内の許容できる位置にないことを示し、ステップ７０９で、トラッキング・ウィンドウ動き制御方法７００は、ＮＣＯトラッキング・ウィンドウの中心周波数を周波数オフセット値だけ移動させ、それによってトラッキング・ウィンドウの新たな中心位置を入力信号の現在の周波数に実質的に等しくする。ステップ７０９で、変数ｐｏｗｅｒＯｎはまたＦＡＬＳＥに設定され、方法７００はステップ７０３に戻って次のループを開始する。
ステップ７０５で、ＮＣＯが入力信号にロックされないと判断されると、方法７００はステップ７１０に進む。ステップ７１０で、データ・ストリーム（ＴＤＭ１、ＴＤＭ２、またはＣＯＦＤＭ）のうちの他の１つに対応する他のＰＬＬ回路が、対応するデータ・ストリームにロックされるか否かを判断する。ロックされる場合、ステップ７１１で、他のデータ・ストリームに関連する周波数オフセット値を転送し、このオフセット値を使用して、現在のデータ・ストリームに対応するＮＣＯループの初期周波数オフセットｆｒｑ＿ｏｆｆｓｅｔを設定する。３つのデータ・ストリームに対応するトラッキング・ウィンドウのそれぞれの中心周波数は、データ・ストリームの各々がクリスタル・オフセットによって生じると仮定すると、厳密に関係するはずであり、したがって１つのデータ・ストリームの周波数オフセット値を使用すれば、現在のデータ・ストリームの周波数オフセット値の良好な近似値が得られるはずである。
この例では、３つのデータ・ストリームのうちの所与の１つにおけるＳＤＡＲＳ受信機中の水晶発振器によって生じた周波数オフセットは、総トラッキング・ウィンドウ周波数範囲要件［−（Ｌ＋Ｗ），（Ｌ＋Ｗ）］の最高約８０パーセントを与えることができ、一般に、他のデータ・ストリームのそれぞれのクリスタル・オフセット値に対して実質的に同じまたは少なくとも固定の関係を有する。３つのデータ・ストリームのうちの所与の１つに対するドップラー周波数シフトによって生じた周波数オフセットは、所与のデータ・ストリームの総トラッキング・ウィンドウ周波数範囲要件の最高約２０パーセントを与えることができ、一般に、他のデータ・ストリームのそれぞれのドップラー周波数オフセットとは実質的に無関係である。例示的な例では、ＰＬＬトラッキング・ウィンドウ範囲［−Ｗ、Ｗ］は、最大ドップラー周波数オフセット範囲よりも約２倍大きい。したがって、現在のデータ・ストリームの推定中心周波数として他のデータ・ストリームのＰＬＬ中心周波数を使用する場合、ＰＬＬトラッキング・ウィンドウ範囲［−Ｗ、Ｗ］は、２つのデータ・ストリーム間のドップラー周波数オフセット差をカバーするのに十分広いはずである。
ステップ７１１で、カウンタｓｅａｒｃｈＴｉｍｅｒおよびｒｅｓｅｔＴｉｍｅｒはまたゼロに設定される。次いで、本方法はステップ７０８に進んで、前述のように、周波数オフセット値ｆｒｑ＿ｏｆｆｓｅｔが規定値ＣａｒＷｉｎを超えるかどうかを判断する。
ステップ７１０で、データ・ストリーム（ＴＤＭ１、ＴＤＭ２、またはＣＯＦＤＭ）のうちの他の１つに対応する他のＰＬＬ回路が、対応するデータ・ストリームにロックされない場合、方法７００はステップ７１２に進み、そこでカウンタｓｅａｒｃｈＴｉｍｅｒおよびｒｅｓｅｔＴｉｍｅｒを増分する。カウンタｓｅａｒｃｈＴｉｍｅｒは、ＮＣＯループが入力信号の探索に成功しなかった時間量を記録するために使用される。
本例では、好ましくは、入力信号を探索し、その後ロックするための３つの異なる動作モードがある。カウンタｓｅａｒｃｈＴｉｍｅｒの値が第１のしきい値よりも小さいときに使用される第１のモードでは、ＰＬＬ回路は、たとえば、レジスタ・データおよび他のデータ・ストリームに関連するデータなど、以前の情報をすべて再利用するように動作可能である。これは、おそらく最速の探索方法である。カウンタｓｅａｒｃｈＴｉｍｅｒの値が第１のしきい値よりも大きいが、カウンタｒｅｓｅｔＴｉｍｅｒに対応する第２のしきい値よりも小さいときに使用される第２のモードでは、ＰＬＬ回路は、検証できる以前の情報の一部のみを再利用するように動作可能であり、多重範囲探索が実行される。カウンタｒｅｓｅｔＴｉｍｅｒが第２のしきい値よりも大きいときに使用される第３のモードでは、以前の情報はすべて（たとえば、ゼロに）リセットされ、ＰＬＬ回路は、パワーオン状態に一致する方法で、入力信号を最初に探索するために再始動される。これは、無効な場合がある古い情報のシステム・ロックアップを防止するためである。本発明は、本明細書で説明する特定の数の動作モードに限定されないことを理解されたい。
次いで、ステップ７１３で、ｓｅａｒｃｈＴｉｍｅｒの値を検査して、規定の第２のしきい値を超えているか否かを判断する。第２のしきい値を超えていることは、入力信号が現在のトラッキング・ウィンドウ内にないことを示す。図７に示す例示的な例では、規定のしきい値は７であり、これは３５ｍｓ（７ループ×５ｍｓループ間隔）の探索時間を示す。ただし、本発明は、特定の探索時間に限定されないことを理解されたい。ｓｅａｒｃｈＴｉｍｅｒの値が規定のしきい値を超えていないと判断されると、方法７００はステップ７０５に戻って他のループを開始する。規定のしきい値を超えている場合、方法７００はステップ７１４に進み、そこで変数ｐｏｗｅｒＯｎを検査して、ＰＬＬ回路においてパワーがオンであることを示すＴＲＵＥに設定されているかどうかを判断する。
ステップ７１４で、パワーがオンであると判断されると、制御はステップ７１５に進む。ステップ７１５で、変数ｃａｒＦｒｑＣｅｎｔによって制御される、トラッキング・ウィンドウの中心周波数は、拡張されたトラッキング範囲における中心周波数の現在の位置に応じて、ＣＥＮＴＥＲ、ＬＥＦＴまたはＲＩＧＨＴなど、異なる位置に移動される。本質的に何らかの１０進値であり、好ましくは動的に更新される、ＰＬＬの実際の中心周波数を表す変数ＣａｒＣｅｎｔＦｒｑとは異なり、変数ｃａｒＦｒｑＣｅｎｔは、トラッキング・ウィンドウのいくつかの（たとえば、例示的な本例では３つの）予め定義された位置のうちの１つを表すために使用できる。たとえば、トラッキング・ウィンドウの中心周波数が現在ＣＥＮＴＥＲに設定されている場合、新たな中心周波数はＲＩＧＨＴ（たとえば、図６に示すＦ）に移動される。中心周波数が現在ＲＩＧＨＴに設定されている場合、新たな中心周波数はＬＥＦＴに移動され、中心周波数が現在ＬＥＦＴに設定されている場合、新たな中心周波数はＣＥＮＴＥＲに移動される。トラッキング・ウィンドウの中心周波数の変更の分解能は特定の値に限定されないことを理解されたい。分解能の増分を小さくすると、行われる中心周波数調整の回数はそれに応じて増加する。トラッキング・ウィンドウの新たな中心周波数が選択される時間を速くするために、本明細書の教示から当業者には明らかなように、たとえば、逐次比較技法の使用など、様々な方法を使用することができる。ステップ７１５でトラッキング・ウィンドウの新たな中心周波数が設定されると、方法７００はステップ７０５に戻る。
ステップ７１４で、パワーがオンにされないと判断された場合、受信機が入力信号をトラッキングしたが、見失い、したがって信号の再取得を必要とすることを暗示し、方法７００はステップ７１６に進む。このシナリオでは、本システムは、トラッキング・ウィンドウの中心周波数の変更が行われる前に現在のトラッキング・ウィンドウ内の入力信号を再取得するためにより多くの時間をかけることができる。ステップ７１６で、カウンタｒｅｓｅｔＴｉｍｅｒを検査して、規定のしきい値ＲＥＳＥＴ＿ＴＩＭＥを超えているか否かを判断する。この例では、規定の検索時間は５分であるが、本発明は特定の検索時間値に限定されない。検索時間ｒｅｓｅｔＴｉｍｅｒが規定のしきい値ＲＥＳＥＴ＿ＴＩＭＥよりも大きくない場合、方法７００はステップ７０３に戻って他のループを開始する。あるいは、検索時間ｒｅｓｅｔＴｉｍｅｒが規定のしきい値ＲＥＳＥＴ＿ＴＩＭＥよりも大きい場合、入力信号が本当に失われたことを意味し、方法７００はステップ７１７に進み、パワーオン・モードへのリセットを開始し、次いで、制御はステップ７０２に戻って、拡張された周波数範囲全体において入力信号を探索するためにシステム初期化プロセスを実行する。リセット・コマンドがステップ７１８から発行される場合はいつでも、ＰＬＬシステムはまた、パワーオン・モードにリセットし、トラッキング・ループを再確立する。
ＰＬＬ中心周波数がシフトしたとき、本発明のトラッキング・ウィンドウ動き制御方法を使用して、ＰＬＬトラッキング・ウィンドウをそれに応じて移動することができる。しかしながら、入力信号が弱いおよび／または減衰していると、受信機は、ＰＬＬ周波数シフトに関する誤情報を検出し、ＰＬＬトラッキング・ウィンドウを間違って移動させ、場合によっては誤ロック状態に入らせることがある。図８は、本発明の一態様による、誤ロック状態が起こる可能性を低減するために随意に使用される例示的な方法を示す例示的な状態図８００である。
状態図８００を参照すると、ＰＬＬ回路は最初に、たとえば、パワーオン・リセット・イベントまたは代替の初期化ルーチン中に入ることができる、アンロック状態８０２にあると仮定できる。アンロック状態８０２から、制御フローは探索状態８０４に進み、そこで入力信号の最初の探索８０３を実行する。制御は、ロック状態を示す周波数オフセットが検出されるまで探索状態８０４に留まり、検出されると、フロー制御はロック状態８０８に進む。探索状態８０４の間、ＰＬＬ回路は、好ましくは、規定のパラメータに従って作動していることを検証するために検査される。たとえば、入力レジスタ中のオフセット・データを読み取ることによって周波数オフセット検出８０５を実行する。ＰＬＬ ＡＳＩＣ（特定用途向け集積回路）時間設定ルーチン８０６を実行して、入力レジスタからデータが読み取られるときに制御するためのＰＬＬ回路の遅延待ち時間を設定する。本発明の例示的な実施形態では、入力レジスタの更新レートを約１ｍｓと仮定すると、遅延待ち時間は約２〜３ミリ秒（ｍｓ）である。ただし、本発明は特定の遅延待ち時間値または更新レートに限定されない。検証ルーチン８０７で、ＰＬＬ回路は、概していくつかのサンプル（たとえば、５〜１０個）にわたって、入力レジスタ中のデータが規定の時間期間中に不変であるかどうかを判断するように動作可能である。
ロック状態８０８で、好ましくは、ロック状態を規定の時間期間の後に再評価して、ＰＬＬが入力信号にまだロックされているか否かを判断する。誤ロック状態が検出されないと仮定すると、フロー制御はトラッキング状態８１３に進み、そこで、ＰＬＬは、トラッキング・ウィンドウの規定のバッファ・ゾーン内、たとえば、本発明の技法によれば、［−Ｗ、Ｗ］のトラッキング・ウィンドウ・サイズに基づく［−Ｗ／２，Ｗ／２］の範囲内などの入力信号の周波数変動をトラッキングする。たとえば、ロック状態８０８で、信号減衰などを考慮に入れて、減衰耐性ルーチン８１０を実行することができ、そこで、ＰＬＬ回路は、（たとえば、入力レジスタから読み取られたいくつかのオフセット・サンプルに基づいて）平均オフセットがまだトラッキング・ウィンドウのバッファ・ゾーン内にあることを検証するために検査するように動作可能である。オフセット適合ルーチン８１１を実行することができ、そこで、ＰＬＬ回路は、たとえば、信号減衰および／または信号品質など、いくつかの信号特性に応じてトラッキング・ウィンドウ・バッファ・ゾーンのサイズを変更するように動作可能である。たとえば、信号減衰が検出されたとき、および／または信号品質がある規定のしきい値を下回るときに、トラッキング・ウィンドウ・バッファ・ゾーンを増大する。このようにして、ＰＬＬ回路は、好ましくは、信号トラッキング特性を、ＰＬＬ回路が使用されている環境に動的に適合させるように動作可能である。
トラッキング状態８１３で、ＰＬＬ回路は、入力信号とのロックを維持するように動作可能である。好ましくは、上述のように、入力信号が、範囲［−Ｗ／２，Ｗ／２］とすることができる規定のトラッキング・ウィンドウ・バッファ・ゾーン内に留まる限り、トラッキング・ウィンドウの中心周波数は変更されない。入力信号の周波数がこのバッファ・ゾーン外であると検出されると、トラッキング・ウィンドウの中心周波数は、入力信号が再びこのバッファ・ゾーン内にあるように変更される。入力信号をこのバッファ・ゾーン内に維持することができない場合、リセット制御ルーチン８１４を実行して、ＰＬＬ回路を初期化し、制御はもう一度アンロック状態８０２に進む。
ロック状態８０８で、好ましくは、ロック状態を規定の時間期間の後に再評価して、上述のように、ＰＬＬが入力信号にまだロックされているか否かを判断する。ルーチン８０９で誤ロックが検出された場合、フロー制御はアンロック状態８０２に戻る。図９は、ロック時間に応じた誤ロック確率を示す例示的なグラフ９００である。図から明らかなように、ＰＬＬが入力信号にロックされたままである時間量が増加すると、ロック状態が誤ロックである確率はそれに応じて減少する。
本明細書では本発明について例示的なＰＬＬ回路に関して説明したが、本発明の方法はコンピュータ可読媒体の形態で配布でき、本発明は、配布を行うために実際に使用される信号搬送媒体の特定のタイプにかかわらず等しく適用されることを諒解されたい。本明細書で使用する「コンピュータ可読媒体」という用語は、たとえば、フロッピー（登録商標）・ディスク、ハード・ディスク・ドライブ、ＲＡＭ、コンパクト・ディスク（ＣＤ）ＲＯＭ、フラッシュ・メモリなど、記録可能型媒体と、デジタルおよびアナログ通信リンク、たとえば、無線周波伝送および光伝送などの伝送形式を使用した有線またはワイヤレス通信リンクなど、伝送型媒体とを含むものとする。コンピュータ可読媒体は、たとえば、特定のＰＬＬシステムのプロセッサで使用するために復号されるコード化形式の形をとることができる。
したがって、本明細書で説明する、本発明の方法を実行するための命令またはコードを含むアプリケーション・プログラムまたはそのソフトウェア構成要素は、１つまたは複数の関連する記憶媒体（たとえば、ＲＯＭ、固定または取外し可能記憶装置）に記憶でき、利用する準備ができると、全部または一部が（たとえば、ＲＡＭに）ロードされ、プロセッサ４０４（図４参照）によって実行される。いずれの場合も、本明細書で説明し、添付の図に示した、本発明の構成要素の少なくとも一部は、様々な形態のハードウェア、ソフトウェア、またはそれらの組合せ、たとえば、関連するメモリをもつ動作可能にプログラムされた１つまたは複数の汎用デジタルコンピュータ、（１つまたは複数の）実装固有の集積回路、機能回路、状態機械などで実装できることを諒解されたい。本明細書で与えた本発明の教示があれば、当業者は本発明の構成要素の他の実装形態を企図することができるであろう。
本発明の技法の少なくとも一部分は集積回路において実装できる。集積回路を形成する場合、一般に、同じダイが半導体ウェハの表面上に繰返しパターンで作製される。各ダイは、本明細書に記載のデバイスを含み、また他の構造および／または回路を含んでもよい。個々のダイは、ウェハから切断またはダイシングされ、次いで集積回路としてパッケージングされる。集積回路を製造するためにウェハをダイシングし、ダイをパッケージングする方法を当業者なら知っているであろう。そのように製造された集積回路は本発明の一部と考えられる。
本発明による集積回路は、周期的な入力信号の周波数をトラッキングするためのＰＬＬまたは代替の周波数トラッキング手段を使用する適用例および／または電子システムにおいて使用できる。本発明の技法を実装するのに適したシステムは、衛星無線システム（たとえば、ＳＤＡＲＳ）、クロックおよびデータ回復（ＣＤＲ）システム、通信ネットワーク、電子機器などを含むことができるが、これらに限定されない。そのような集積回路を組み込んだシステムは本発明の一部と考えられる。本明細書で与えた本発明の教示があれば、当業者は本発明の実施形態の他の実装形態および適用例を企図することができるであろう。
本発明の例示的な実施形態について本明細書で添付の図面を参照しながら説明したが、本発明がそれらの正確な実施形態に限定されないこと、および当業者がそれらの実施形態において添付の特許請求の範囲から逸脱することなく様々な他の変更および改変を行うことができることを理解されたい。

Claims (9)

  1. 位相ロック・ループ（ＰＬＬ）のトラッキング範囲を拡張する方法であって、
    前記ＰＬＬの第１の幅を有する初期トラッキング・ウィンドウを確立するステップと、
    前記ＰＬＬに供給された入力信号の周波数が前記トラッキング・ウィンドウ外にあるときには、前記第１の幅よりも大きい第２の幅を有する拡張されたトラッキング範囲内に前記ＰＬＬの前記トラッキング・ウィンドウを調整するステップ
    を含み、
    前記ＰＬＬの前記トラッキング・ウィンドウを調整するステップが、前記ＰＬＬに供給された前記入力信号の周波数に対する前記ＰＬＬの周波数オフセットに対応する信号であるオフセット信号を前記入力信号に加えるステップであって、前記入力信号は前記ＰＬＬの外部の混合手段を介して前記ＰＬＬに供給され、前記オフセット信号は、該混合手段によって前記入力信号に加えられる、ステップを含み、
    前記オフセット信号を前記入力信号に加えるステップが、前記調整されたトラッキング・ウィンドウが、前記入力信号の前記周波数を中心とする中心周波数を有するように、前記オフセット信号を前記入力信号に加えるステップを含むことからなる、方法。
  2. 前記ＰＬＬの前記トラッキング・ウィンドウを調整する前記ステップが、
    前記ＰＬＬに接続された第１のレジスタから、前記入力信号の前記周波数に対する前記ＰＬＬの周波数オフセット及び位相オフセットのうちの少なくとも１つを示すデータを読み取るステップと、
    前記第１のレジスタから読み取られた前記データに応じて前記ＰＬＬの前記トラッキング・ウィンドウの中心周波数を制御するステップとを含む、請求項１に記載の方法。
  3. 前記ＰＬＬの前記トラッキング・ウィンドウ内に、前記第１の幅よりも小さい第３の幅を有するバッファ・ゾーンを確立するステップと、
    前記入力信号の前記周波数が前記バッファ・ゾーンから外れたときには、前記ＰＬＬの前記トラッキング・ウィンドウの中心周波数を調整するステップ
    をさらに含む、請求項１に記載の方法。
  4. 前記ＰＬＬの前記トラッキング・ウィンドウを調整する前記ステップが、前記トラッキング・ウィンドウの現在の中心周波数を、各々が前記トラッキング・ウィンドウの新たな中心周波数を表す、前記拡張されたトラッキング範囲内の複数の規定の周波数のうちの１つに設定するステップを含む、請求項１に記載の方法。
  5. 前記ＰＬＬにおいて誤ロック状態が起こる可能性を低減するための誤ロック検出を実行するステップをさらに含む、請求項１に記載の方法。
  6. 実行されると、請求項１に記載の前記ステップを実施して、位相ロック・ループ（ＰＬＬ）のトラッキング範囲を拡張する１つまたは複数のソフトウェア・プログラムを含む機械可読媒体。
  7. 位相ロック・ループ（ＰＬＬ）のトラッキング範囲を拡張する装置であって、
    前記ＰＬＬの第１の幅を有する初期トラッキング・ウィンドウを確立するステップと、前記ＰＬＬに供給された入力信号の周波数が前記トラッキング・ウィンドウ外にあるときには、前記第１の幅よりも大きい第２の幅を有する拡張されたトラッキング範囲内に前記ＰＬＬの前記トラッキング・ウィンドウを調整するステップとを実行するプロセッサを備え、
    前記ＰＬＬの前記トラッキング・ウィンドウを調整するステップが、前記ＰＬＬに供給された前記入力信号の周波数に対する前記ＰＬＬの周波数オフセットに対応する信号であるオフセット信号を前記入力信号に加えるステップであって、前記入力信号は前記ＰＬＬの外部の混合手段を介して前記ＰＬＬに供給され、前記オフセット信号は、該混合手段によって前記入力信号に加えられる、ステップを含み、
    前記オフセット信号を前記入力信号に加えるステップが、前記調整されたトラッキング・ウィンドウが、前記入力信号の前記周波数を中心とする中心周波数を有するように、前記オフセット信号を前記入力信号に加えるステップを含むことからなる、装置。
  8. 請求項７に記載の少なくとも１つのプロセッサを備える、集積回路。
  9. 位相ロック・ループ（ＰＬＬ）のトラッキング範囲を拡張するためのＰＬＬ回路であって、
    印加された第１の制御信号に応じて制御される周波数を有する第１の信号を生成するように動作可能な制御可能な発振器と、
    前記ＰＬＬに供給された入力信号を受信するための第１の入力と、前記第１の信号を受信するための第２の入力とを有し、前記入力信号と前記第１の信号との間の位相差および周波数差のうちの１つを示す第２の信号を生成するように動作可能な位相周波数検出器と、
    前記位相周波数検出器に接続され、前記第２の信号を受信し、前記第２の信号に応じて前記第１の制御信号を生成するように動作可能なフィルタと、
    前記制御可能な発振器と前記位相周波数検出器と前記フィルタとを備えるフィードバック・ループの第１の幅を有する初期トラッキング・ウィンドウを確立するステップと、前記ＰＬＬに供給された前記入力信号の周波数が前記トラッキング・ウィンドウ外にあるときには、前記第１の幅よりも大きい第２の幅を有する拡張されたトラッキング範囲内に前記フィードバック・ループの前記トラッキング・ウィンドウを調整するステップとを実行するプロセッサとを備え、
    前記ＰＬＬの前記トラッキング・ウィンドウを調整するステップが、前記ＰＬＬに供給された前記入力信号の周波数に対する前記ＰＬＬの周波数オフセットに対応する信号であるオフセット信号を前記入力信号に加えるステップであって、前記入力信号は前記ＰＬＬの外部の混合手段を介して前記ＰＬＬに供給され、前記オフセット信号は、該混合手段によって前記入力信号に加えられる、ステップを含み、
    前記オフセット信号を前記入力信号に加えるステップが、前記調整されたトラッキング・ウィンドウが、前記入力信号の前記周波数を中心とする中心周波数を有するように、前記オフセット信号を前記入力信号に加えるステップを含むことからなる、位相ロック・ループ（ＰＬＬ）回路。
JP2010526864A 2007-09-28 2007-09-28 拡張されたトラッキング範囲を有する位相ロック・ループ（ｐｌｌ） Expired - Fee Related JP5623279B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/079900 WO2009041978A1 (en) 2007-09-28 2007-09-28 Phase-locked loop (pll) having extended tracking range

Publications (2)

Publication Number Publication Date
JP2010541374A JP2010541374A (ja) 2010-12-24
JP5623279B2 true JP5623279B2 (ja) 2014-11-12

Family

ID=39383234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010526864A Expired - Fee Related JP5623279B2 (ja) 2007-09-28 2007-09-28 拡張されたトラッキング範囲を有する位相ロック・ループ（ｐｌｌ）

Country Status (5)

Country Link
US (1) US7852133B2 (ja)
EP (1) EP2193604A1 (ja)
JP (1) JP5623279B2 (ja)
KR (2) KR101090633B1 (ja)
WO (1) WO2009041978A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041978A1 (en) 2007-09-28 2009-04-02 Agere Systems Inc. Phase-locked loop (pll) having extended tracking range
TWI382673B (zh) * 2008-09-03 2013-01-11 Pixart Imaging Inc 用於一通訊接收機之中心頻率調整裝置及其相關方法
US8982750B2 (en) 2009-01-16 2015-03-17 Qualcomm Incorporated Method and apparatus for transmitting overload indicator over the air
US8660600B2 (en) * 2009-03-12 2014-02-25 Qualcomm Incorporated Over-the-air overload indicator
US9143316B1 (en) * 2014-07-03 2015-09-22 Xilinx, Inc. Non-disruptive eye scan for data recovery units based on oversampling
KR101600694B1 (ko) * 2014-07-23 2016-03-07 농협은행(주) 테이프 백업 데이터 검증 방법
US10128886B1 (en) * 2016-09-26 2018-11-13 Keysight Technologies, Inc. Radio frequency (RF) receivers and methods to spread spectral energy of spurious outputs
US10389572B2 (en) * 2017-06-23 2019-08-20 Integrated Device Technology, Inc. Circuits and systems for wideband quadrature signal generation
JP7121610B2 (ja) * 2018-09-14 2022-08-18 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
US10979277B1 (en) * 2019-12-31 2021-04-13 Texas Instruments Incorporated Carrier frequency recovery in a receiver

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI107093B (fi) 1997-09-24 2001-05-31 Nokia Networks Oy Integroidun oskillaattorin automaattinen virittäminen
JPH09307438A (ja) * 1996-05-16 1997-11-28 Sony Corp Ｐｌｌ回路
US6327318B1 (en) * 1998-06-30 2001-12-04 Mosaid Technologies Incorporated Process, voltage, temperature independent switched delay compensation scheme
EP1104104A3 (fr) * 1999-11-23 2003-05-14 Koninklijke Philips Electronics N.V. Procédé d'asservissement pour boucle à verrouillage de phase
ATE401597T1 (de) * 2000-01-24 2008-08-15 Broadcom Corp System und verfahren zur kompensation von durch versorgungsspannung induzierten signalverzögerungsfehlanpassungen
US6483388B2 (en) 2000-06-21 2002-11-19 Research In Motion Limited Direct digital frequency synthesizer and a hybrid frequency synthesizer combining a direct digital frequency synthesizer and a phase locked loop
US6853261B1 (en) 2002-05-07 2005-02-08 Rfmd Wpan, Inc. Method and apparatus for calibrating voltage-controlled devices
US7030711B2 (en) * 2004-02-10 2006-04-18 Agilent Technologies, Inc. Centering a multi-band voltage controlled oscillator
JP2006134217A (ja) 2004-11-09 2006-05-25 Fujitsu Ltd ライブラリシステム，仮想ライブラリ装置，及びキャッシュ復元方法
US7164322B1 (en) * 2005-07-21 2007-01-16 Agilent Technologies, Inc. Establishing a tuning signal window for use in centering a multi-band voltage controlled oscillator
US7236028B1 (en) * 2005-07-22 2007-06-26 National Semiconductor Corporation Adaptive frequency variable delay-locked loop
US7755437B2 (en) * 2005-08-24 2010-07-13 Qualcomm Incorporated Phase locked loop system having locking and tracking modes of operation
KR100744069B1 (ko) * 2005-09-28 2007-07-30 주식회사 하이닉스반도체 디지털과 아날로그 제어를 이용한 전압제어지연라인의딜레이 셀
US7513160B2 (en) * 2006-06-05 2009-04-07 Luna Innovations Incorporated Digital pulsed phase locked loop
TWI320661B (en) * 2006-09-22 2010-02-11 Mstar Semiconductor Inc Apparatus and method for detecting vertical blanking interval signals
WO2009041978A1 (en) 2007-09-28 2009-04-02 Agere Systems Inc. Phase-locked loop (pll) having extended tracking range
US7952404B2 (en) * 2008-08-15 2011-05-31 Mosaid Technologies Incorporated Apparatus and method for modeling coarse stepsize delay element and delay locked loop using same
US8081936B2 (en) * 2009-01-22 2011-12-20 Mediatek Inc. Method for tuning a digital compensation filter within a transmitter, and associated digital compensation filter and associated calibration circuit

Also Published As

Publication number Publication date
WO2009041978A1 (en) 2009-04-02
KR20100063739A (ko) 2010-06-11
US20100253400A1 (en) 2010-10-07
US7852133B2 (en) 2010-12-14
EP2193604A1 (en) 2010-06-09
KR20100061705A (ko) 2010-06-08
KR101090633B1 (ko) 2011-12-08
KR101370118B1 (ko) 2014-03-04
JP2010541374A (ja) 2010-12-24

Similar Documents

Publication Publication Date Title
JP5623279B2 (ja) 拡張されたトラッキング範囲を有する位相ロック・ループ（ｐｌｌ）
US20090296869A1 (en) Communication systems, clock generation circuits thereof, and method for generating clock signal
US7176764B1 (en) Phase locked loop having cycle slip detector capable of compensating for errors caused by cycle slips
US6320469B1 (en) Lock detector for phase-locked loop
US8515374B2 (en) PLL circuit, and radio communication apparatus equipped with same
WO2012032686A1 (ja) Ｐｌｌ周波数シンセサイザ
JP2015513831A (ja) ポイントツーポイント通信における周波数オフセットの自動検出および補償
JPH07193497A (ja) ホールドオーバモードを持つ位相ロックループ回路のための方法及び装置
US6564040B1 (en) Communication device and communication method
US6351164B1 (en) PLL circuit
KR101082724B1 (ko) 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법
WO2007062577A1 (fr) Boucle a phase asservie et methode d'amelioration de precision d'horloge
US7755397B2 (en) Methods and apparatus for digital phase detection with improved frequency locking
JP2007129306A (ja) Ｐｌｌ制御回路
JP5010704B2 (ja) 局部発振器
US7719368B1 (en) Configurable reset circuit for a phase-locked loop
JP6819327B2 (ja) クロック生成回路、シリアル・パラレル変換回路及び情報処理装置
Chung et al. Lee,“
US7405633B2 (en) Methods and apparatus for loop bandwidth control for a phase-locked loop
JP7394772B2 (ja) 複合位相ロックループを使用する、高分解能、広帯域幅および低位相ノイズを有する信号位相追跡
US20180375519A1 (en) Phase synchronization between two phase locked loops
US11909405B1 (en) Digital coarse locking in digital phase-locked loops
KR20210102252A (ko) 직접 피드포워드 회로를 갖는 위상 고정 루프(pll)
US7236062B2 (en) Low phase noise crystal oscillator with supply noise filtering
EP0860965B1 (en) Dual bandwidth PLL for channel selection in satellite links

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120606

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130109

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130814

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140501

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140924

R150 Certificate of patent or registration of utility model

Ref document number: 5623279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees