KR101370118B1 - 확장된 트래킹 범위를 갖는 위상 동기 루프(ｐｌｌ) - Google Patents

Abstract

PLL의 트래킹 범위를 확장하는 방법은, PLL의 초기 트래킹 윈도우를 수립하되, 트래킹 윈도우는 그와 관련된 제 1 폭을 갖는 단계와, PLL에 공급된 입력 신호의 주파수가 트래킹 윈도우의 밖이면 확장된 트래킹 범위 내에서 PLL의 트래킹 윈도우를 동적으로 조정하되, 확장된 트래킹 범위는 그와 관련되고 제 1 폭보다 큰 제 2 폭을 갖는 단계를 포함한다.

Description

확장된 트래킹 범위를 갖는 위상 동기 루프(ＰＬＬ){PHASE-LOCKED LOOP(PLL) HAVING EXTENDED TRACKING RANGE}

본 발명은 일반적으로 전자 회로에 관한 것이며, 보다 구체적으로는 위상 동기 루프(PLL; Phase Locked Loop)의 성능을 향상시키는 기술에 관한 것이다.

PLL은, 기준 입력 신호와 동기화하고, 또한 입력 신호와 관계될 수 있는 주파수 변화를 정밀하게 트래킹하는 신호를 생성하도록 구성된 주지의 주파수 선택형 피드백 시스템이다. PLL은 통신, 텔레메트리 및 데이터 복구 애플리케이션을 포함하는 많은 애플리케이션에서 활용된다.

PLL이 입력 신호와 동기화를 유지할 수 있는 주파수의 범위는 일반적으로 시스템의 트래킹 범위(tracking range) 또는 동기 범위(lock range)로서 정의된다. 이는 PLL이 처음으로 입력 신호와 동기화할 수 있는 주파수의 범위와는 다르고, 주파수의 범위의 후반부는 일반적으로 PLL의 포착 범위(capture range) 또는 획득 범위(acquisition range)로서 알려져 있다. 실제 PLL 회로에서, 포착 범위는 특성상 트래킹 범위보다 항상 작다. 일반적으로, PLL의 트래킹 범위가 클수록 PLL의 성능은 나쁘다. 이상적으로, 동기 중에는 입력 신호를 빠르게 포착하여 그 입력 신호의 주파수를 보다 정확하게 유지하기 위해서 트래킹 범위가 좁은 것이 바람직하다. 그러나, 좁은 트래킹 범위는, 예컨대, 처리, 전압 공급 및/또는 온도(PVT)와 같은 PLL이 영향을 받을 수 있는 동작 상태 및/또는 제조 특성에 있어서의 변화에 더하여 입력 신호의 주파수의 변동으로 인해, PLL이 입력 신호와의 동기화를 유지할 수 없게 한다.

위성 디지털 오디오 라디오 서비스(SDARS; Satellite Digital Audio Radio Service) 수신기에서 주파수 오프셋의 양을 감소시키기 위해 SDARS 애플리케이션, 고가의 온도 보상 크리스털 발진기(TCXO)가 자주 채용된다. 고가의 TCXO는 일반적으로 섭씨 약 -40도에서 약 105도의 온도 범위에 걸쳐 약 ±15ppm(parts per million)의 주파수 오프셋 변동을 보일 것이다. 이에 비해, 보다 저가의 크리스털은 같은 온도 범위에 걸쳐 약 ±55ppm의 주파수 오프셋 변동을 보일 것이다. 저가의 크리스털에 있어서의 총 주파수 오프셋 변동의 약 ±20ppm에서 약 ±35ppm은 온도 변화에 의한 것일 수 있고, 나머지 주파수 오프셋 변동은, 예컨대, 제조 편차, 노화 및 크리스털의 로딩 임피던스에 영향을 주는 기판 요소(예컨대, 로딩 커패시터)를 포함하는 많은 다른 요인에 기인한 것일 수 있다. SDARS 수신기의 전체적인 비용을 줄이기 위해 저가의 크리스털을 활용하는 것이 바람직하지만, SDARS와 같은 많은 애플리케이션의 엄격한 주파수 트래킹 요건을 만족시키기에는 저가의 크리스털의 주파수 오프셋 변동은 너무 크다.

따라서, 종래의 PLL이 보이는 상기한 하나 이상의 문제를 갖지 않는 개선된 PLL에 대한 요구가 있다.

본 발명은 PLL의 트래킹 범위를 확장하는 기술과 그 실시예를 제공함으로써 상기한 요구를 충족시킨다. 또한, 본 발명의 기술은 PLL의 주요 하드웨어를 변경하지 않고서 PLL의 주파수 트래킹 범위를 확장하는 기능을 제공한다. 따라서, 본 발명의 실시예의 기술을 사용함으로써, 보다 고가의 TCXO에 비하여 보다 큰 주파수 오프셋 허용 범위를 갖는 크리스털 발진기가 활용될 수 있어, 현저한 비용 절감을 가져온다.

본 발명의 한 실시예에 따르면, PLL의 트래킹 범위를 확장하는 방법은, PLL의 초기 트래킹 윈도우를 수립하되, 상기 트래킹 윈도우는 그와 관련된 제 1 폭을 갖는 단계와, 상기 PLL에 공급된 입력 신호의 주파수가 상기 트래킹 윈도우의 밖이면 확장된 트래킹 범위 내에서 상기 PLL의 상기 트래킹 윈도우를 동적으로 조정하되, 상기 확장된 트래킹 범위는 그와 관련되고 상기 제 1 폭보다 큰 제 2 폭을 갖는 단계를 포함한다.

상기 PLL의 상기 트래킹 윈도우를 조정하는 단계는 상기 PLL에 접속된 제 1 레지스터로부터 데이터를 판독하되, 상기 제 1 레지스터의 상기 데이터는 상기 입력 신호의 상기 주파수에 관련된 상기 PLL의 주파수 오프셋과 위상 오프셋 중 적어도 하나를 나타내는 단계와, 상기 제 1 레지스터로부터 판독된 상기 데이터에 따라 상기 PLL의 상기 트래킹 윈도우의 중심 주파수를 제어하는 단계를 포함할 수 있다. 상기 트래킹 윈도우의 상기 중심 주파수의 현재값에 가산되거나 그로부터 감산될 오프셋값을 나타내는 데이터는 제 2 레지스터에 저장될 수 있다. 상기 입력 신호의 상기 주파수가 상기 트래킹 윈도우의 현재 최대 주파수보다 크면 상기 제 2 레지스터에 저장된 상기 오프셋값은 상기 트래킹 윈도우의 상기 중심 주파수의 상기 현재값에 가산될 수 있고, 상기 입력 신호의 상기 주파수가 상기 트래킹 윈도우의 현재 최소 주파수보다 작으면 상기 오프셋값은 상기 중심 주파수의 현재값으로부터 감산될 수 있다.

본 발명의 다른 실시예에 따르면, PLL의 트래킹 범위를 확장하는 장치는 상기 PLL의 초기 트래킹 윈도우를 수립하도록 동작하되, 상기 트래킹 윈도우는 그와 관련된 제 1 폭을 갖고, 상기 PLL에 공급된 입력 신호의 주파수가 상기 트래킹 윈도우의 밖이면 확장된 트래킹 범위 내에서 상기 PLL의 상기 트래킹 윈도우를 동적으로 조정하도록 동작하되, 상기 확장된 트래킹 범위는 그와 관련되고 상기 제 1 폭보다 큰 제 2 폭을 갖는 프로세서를 포함한다.

본 발명의 이들 및 다른 목적, 특징 및 이점은 첨부한 도면과 함께 이하의 실시예의 상세한 설명으로부터 명백해질 것이다.

본 발명에 의하면, 보다 고가의 TCXO에 비하여 보다 큰 주파수 오프셋 허용 범위를 갖는 크리스털 발진기가 활용될 수 있어, 현저한 비용 절감을 가져온다는 효과를 제공한다.

도 1은 본 발명의 기술이 구현될 수 있는 예시적인 애플리케이션 하드웨어 시스템 보드의 적어도 일부를 나타내는 블록도이다.
도 2는 본 발명의 실시예에 따른, 도 1에 나타낸 반송 주파수 회복 회로에 채용될 수 있는 예시적인 PLL 회로를 나타내는 블록도이다.
도 3은 도 1에 나타낸 반송 주파수 회복 회로에 대응하는 예시적인 트래킹 윈도우를 나타낸다.
도 4는 본 발명의 실시예에 따라 형성된, 확장된 트래킹 범위를 갖는 예시적인 PLL 회로를 나타내는 블록도이다.
도 5는 도 4에 나타낸 PLL 회로에 대응하는 예시적인 트래킹 윈도우를 나타낸다.
도 6은 본 발명의 일국면에 따른, 입력 신호를 동기시키기 위한 초기 스캐닝에 대한 설명적인 획득 방법론을 나타낸다.
도 7은 본 발명의 실시예에 따른, 도 4에 나타낸 설명적인 PLL 회로에서 사용하기에 적합한 예시적인 트래킹 윈도우 움직임 제어 방법론을 나타내는 흐름도이다.
도 8은 본 발명의 실시예에 따른, 잘못된 동기 상태가 일어날 수 있는 가능성을 줄이기 위해 선택적으로 채용될 수 있는 예시적인 방법을 나타내는 상태도이다.
도 9는 잘못된 동기 확률을 동기 시간의 함수로서 나타내는 예시적인 그래프이다.

설명적인 PLL 회로와 관련하여 본 발명을 여기에 설명한다. 그러나, 본 발명은 이들 또는 다른 특정한 회로 배열에 한정되지 않는 것을 이해하여야 한다. 반대로, 본 발명은, 적어도 한 국면에 있어서, 보다 넓은 주파수 범위에 걸쳐 PLL에 대하여 입력 신호와의 동기를 유지하도록 PLL에 대응하는 트래킹 윈도우의 중심 주파수를 동적으로 제어함으로써, PLL의 트래킹 범위를 유익하게 확장하는 기술에 보다 일반적으로 적용할 수 있다. PLL 트래킹 윈도우의 폭은 일반적으로 고정되고, 좋은 성능을 얻기 위해 적절하게 보다 좁아진다. 본 발명의 기술은 PLL이 보다 좁은 트래킹 윈도우의 이점을 효과적으로 보유함과 동시에 입력 신호의 주파수의 보다 넓은 범위에 걸쳐 신호 동기를 유지할 수 있다. 본 발명의 실시예는 온도, 전압, 구성 요소의 노화를 포함하지만 이에 제한되지는 않는 후반 작업의 변수에 대하여 유리하게 PLL의 보상을 가능하게 한다.

도 1은 본 발명의 기술이 구현될 수 있는 예시적인 애플리케이션 하드웨어 시스템 보드(100)의 적어도 일부를 나타내는 블록도이다. 예컨대, SDARS 수신기에서 사용될 수 있는 시스템 보드(100)는 시스템온칩(SoC) 칩셋(102)과 칩셋(102)에 접속된 크리스털(104)을 포함한다. 칩셋(102)은 바람직하게 도 2를 참조하여 이하에 보다 상세하게 설명하는 숫자 제어 발진기(NCO) 루프로서 구현될 수 있는 반송 주파수 회복 회로(106)를 포함한다. 칩셋(102)은 어드밴스드 RISC(reduced instruction set code) 머신(ARM) 프로세서(108), 또는 입력 레지스터(110)와 출력 레지스터(112)를 통해 반송 주파수 회복 회로(106)에 동작 가능하도록 접속된 다른 프로세서를 더 포함하고, 각각의 입력 및 출력 레지스터는 반송 주파수 회복 회로와 프로세서 사이에서 접속된다.

여기서 사용된 "프로세서"라는 용어는, 예컨대, 중앙 처리 장치(CPU), 상태 머신, 특정 용도용 집적 회로(ASIC) 및/또는 다른 처리 회로(예컨대, 디지털 신호 프로세서(DSP), 마이크로프로세서 등)를 포함하는 모든 처리 장치를 포함하도록 의도되었음이 이해되어야 한다. 또한, "프로세서"라는 용어는 하나 이상의 처리 장치를 말할 수 있고, 처리 장치와 관련된 다양한 요소는 다른 처리 장치에 의해 공유될 수 있음이 이해되어야 한다.

이하에 보다 상세하게 설명하는 바와 같이, 프로세서(108)는, 적어도 일부에 있어서, 반송 주파수 회복 회로(106)의 입력 신호 트래킹 범위를 확장하기 위한 창의적인 방법론을 행하도록 구성된다. 입력 및 출력 레지스터(110, 112)는 각각 프로세서(108)로의 액세스와 프로세서로부터의 액세스를 제공한다. 특히, 입력 레지스터(110)는, 적어도 일부에 있어서, 프로세서(108)에 의해 활용될 반송 주파수 회복 회로(106)로부터의 입력 정보를 저장하기 위한 인터페이스로서 기능한다. 프로세서(108)는, 적어도 일부에 있어서, 본 발명의 방법론을 행함에 있어서 입력 레지스터(110)에 저장된 입력 정보를 사용한다. 본 발명의 방법론에 따라, 프로세서(108)에 의해 생성된 결과는 출력 레지스터(112)에 저장되어 반송 주파수 회복 회로(106)의 트래킹 범위를 동적으로 제어하기 위해 활용될 수 있다. 크리스털(104)은 칩셋(102)을 구동하는 기준 클록 소스를 제공한다.

도 2는 본 발명의 실시예에 따른, 도 1에 나타낸 반송 주파수 회복 회로(106)에 채용될 수 있는 예시적인 PLL(200)을 나타내는 블록도이다. PLL(200)의 기본 기능 블록은, 나타낸 바와 같이, 폐회로 피드백 시스템을 구성하기 위해 연결된 위상 검파기(201), 또는 다른 위상 주파수 검파기(PFD), 루프 필터(204)(예컨대, 저역 통과 필터, 대역 통과 필터 등), NCO(206), 또는 다른 제어 가능한 발진기(예컨대, 전압 제어 발진기(VCO), 가변 주파수 발진기(VFO) 등)를 포함한다. 위상 검파기(201)는 혼합기(203)의 출력에 접속된 입력을 갖는 위상 오류 검출 회로(202)에 의해 구현될 수 있으며, 혼합기는 입력 신호와 NCO(206)에 의해 생성된 출력 신호를 동작 가능하도록 조합한다. 혼합기(203)의 출력에서 생성된 신호는 주파수 오프셋 보상 신호로 간주될 수 있다. 다른 위상 및/또는 주파수 검출 회로가 유사하게 고려된다. 위상 검파기(201)는 동상 성분(I) 및 직교 성분(Q)(예컨대, 심볼)을 포함할 수 있는 주기적인 입력 신호의 위상과 NCO(206)에 의해 생성된 출력 신호의 주파수를 비교하고, 이들의 함수인 오류 전압 Vd일 수 있는 오류 신호를 생성한다. 본 실시예에서는, 본 발명의 필요 조건은 아니지만, 입력 신호는 이미 베이스밴드로 다운 컨버트 되었다고 가정된다. 다음으로 NCO에 의해 생성된 출력 신호의 주파수를 제어하기 위해 오류 전압 Vd가 루프 필터(204)에 의해 필터링되고, 필터링된 오류 전압 Ve일 수 있는 필터링된 오류 신호의 형태로 NCO(206)의 제어 입력에 적용된다.

보통, PLL(200)에 입력 신호가 인가되지 않으면, 피드백 루프의 필터링된 오류 전압 Ve는 실질적으로 0과 같아질 것이다. 이는 일반적으로, NCO(206)가 NCO의 자주 주파수 f₀과 같은 정상 상태 주파수에서 동작하는 PLL의 자주 상태(free-running condition)라 불린다. NCO(206)의 자주 주파수 f₀에 주파수적으로 충분히 가까운 주기적인 입력 신호가 PLL(200)에 인가되면, PLL의 피드백 특성은 0이 아닌 오류 전압 Vd가 생성되도록 유발하고, NCO가 이를 입력 신호의 주파수와 동기화하도록 한다. 이때, PLL(200)은 입력 신호 주파수로 동기되었다고 한다.

PLL(200)이 동기되면, NCO(206)에 의해 생성된 출력 신호의 주파수는, PLL에 인가되는 입력 신호와 NCO에 의해 생성되는 출력 신호 사이의 주파수 오프셋을 나타내는 유한 위상차를 제외하고, 입력 신호의 주파수와 실질적으로 동일해질 것이다. 이 주파수 오프셋은, 예컨대, NCO의 주파수 오프셋, 도플러 주파수 편이 등에 의한 것일 수 있다. 따라서 NCO 출력 신호는 예측된 주파수 오프셋이라고 생각될 수 있다. 필터링된 오류 전압 Ve를 생성하여 동기를 유지하기 위해, 종종 위상 오류라고 불리는 이 유한 위상차가 필요하다.

동기 상태 동안, PLL(200)은 바람직하게 입력 신호의 주파수에 있어서의 작은 변동을 트래킹할 수 있다. 동기를 유지하기 위해 필요한 필터링된 오류 전압 Ve의 크기는, NCO(206)의 자주 주파수 f₀에 대한 입력 신호의 주파수 편이와 함수 관계(예컨대, 비례)에 있을 것이다. PLL이 입력 신호를 트래킹하는 동안, 오류 전압 Ve는 입력 신호와 NCO 자주 주파수 f₀ 사이의 주파수차를 나타낼 것이다. 상술한 바와 같이, PLL의 트래킹 범위는 NCO의 자주 주파수 f₀을 중심으로 하는 주파수의 범위로서 규정될 수 있어, PLL이 동기되면 이 범위에서 PLL은 주어진 입력 신호를 트래킹할 수 있다. NCO(206)의 자주 주파수 f₀은 주로 포착 및 동기 범위의 공칭 중심 주파수를 결정한다. 따라서, NCO의 정확성과 안정성은 중요하다.

루프 필터(204)에 의해 생성되는 수정 오류 전압 Ve는 전압 및/또는 전류의 미리 정해진 범위(예컨대, PLL의 전압 공급 레일)로 제한되기 때문에, NCO(206)의 위상 및/또는 주파수에 대한 제어의 정도도 제한될 것이다. 따라서, 대부분의 PLL은 여기에서 트래킹 윈도우라고 불릴 수 있는 제한된 트래킹 범위를 갖고, 이 범위 내에서 PLL은 입력 신호의 주파수 변화를 트래킹할 수 있다. 이 범위는 일반적으로 PLL 회로의 전압 공급 레일에 제한되지만 오류 전압 Ve의 범위는 피드백 루프에 이득을 추가함으로써 확장될 수 있다. 도 3은 2W의 고정된 범위를 갖는 예시적인 트래킹 윈도우를 나타내는데, W는 PLL(200)이 신호 동기를 유지하는, NCO(206)의 중심 주파수 f_c로부터의 최대 주파수 변화를 의미한다. f_c가 0으로 정규화된다고 가정하면, 트래킹 윈도우를 규정하는 주파수의 범위는 [-W, W]일 것이다. 따라서, 입력 신호의 주파수가 PLL의 중심 주파수 f_c보다 W만큼 크거나 작은 주파수(f_c±W) 이내라면, PLL은 동기된 채로 유지될 것이다. 마찬가지로, 입력 신호의 주파수가 트래킹 윈도우의 밖이면, PLL은 동기되지 않게 될 것이다.

도 2를 다시 참조하면, PLL이 동기되지 않게 되면, PLL은 다시 입력 신호와 동기화되어야 하고, 이것은 입력 신호를 포착(capturing) 또는 습득(acquiring)한다고도 불린다. 신호 포착 절차가 행해지기 위해서는 상당한 시간이 걸릴 수 있으므로, PLL이 동기되지 않게 되는 것을 피하는 것이 바람직하다. 상술한 바와 같이, PLL의 포착 범위는 PLL이 처음으로 입력 신호와 동기화할 수 있는 주파수의 범위이다. 루프 필터(204)는, 적어도 일부에 있어서, PLL(200)의 오류 전압 Vd의 고주파 성분을 감쇠시키도록 기능하므로, 루프 필터는 PLL 시스템의 포착 및 일시적 응답 특성에 있어서 지배적인 영향을 미친다. PLL 시스템의 성능을 향상시키기 위해, 예컨대, 간섭 제거 특성을 향상시키기 위해, 루프 필터(204)가 상대적으로 좁은 대역폭을 갖도록 설계하는 것이 바람직하다. 그러나 유감스럽게도, PLL의 포착 범위는 루프 필터 대역폭이 감소됨에 따라 감소한다. 따라서, 루프 필터의 대역폭을 증가시킴으로써 PLL의 성능을 저하시키지 않으면서 포착 범위가 효과적으로 증가되게 하는 어떤 다른 메커니즘이 요구된다.

도 4는 본 발명의 실시예에 따라 형성된, 확장된 트래킹 범위를 갖는 예시적인 PLL 회로(400)를 나타내는 블록도이다. PLL 회로(400)는 PLL의 성능을 현저히 저하시키지 않으면서 회로(400)에 포함된 PLL의 트래킹 범위를 효과적으로 확장한다. 이것을 달성하기 위해, 본 발명의 예시적인 실시예는, PLL 회로(400)에 공급된 입력 신호의 주파수 fs가 PLL의 현재의 트래킹 윈도우의 밖이면 이것을 검출하여, 새로운 트래킹 윈도우를 수립하도록, PLL 회로(400)의 NCO 또는 다른 제어된 발진기의 자주 주파수 F0을 동적으로 변경하도록 동작한다. 새로운 트래킹 윈도우는 바람직하게 동일한 고정된 폭 2W를 갖지만, 입력 신호의 주파수 fs에 실질적으로 집중된 중심 주파수를 갖는다. 본 발명의 다른 실시예에서, fs가 윈도우의 어딘가에 있는 한 PLL은 입력 신호를 트래킹할 수 있을 것이므로, fs는 트래킹 윈도우에서 집중될 필요가 없다.

실질적으로, 여기에서 트래킹 윈도우 움직임 제어 루프라고 불릴 수 있는 제 2 제어 루프가 원래의 NCO 루프의 주변에 추가된다(예컨대, 트래킹 윈도우 움직임 제어 루프는 NCO 루프를 포함함). 따라서, PLL의 원래의 고정된 폭의 트래킹 윈도우는 확장된 주파수 트래킹 범위의 트래킹 윈도우의 중심 주파수의 값을 제외하고 본질적으로 변경되지 않는다. 본 발명의 기술은 효과적인 트래킹 범위를 [-W, W]에서 [-(L+W), (L+W)]로 확장하는데, 여기서 L은 바람직하게 기존 PLL 회로를 변경하지 않고서 원래의 NCO 루프와 관련된 트래킹 윈도우가 이동할 수 있는 확장된 트래킹 범위의 중심 주파수로부터의 최대 주파수 변화를 의미한다.

PLL 회로(400)는 도 2에 나타낸 PLL(200)과 유사한 방식으로 구현될 수 있는(예컨대, 위상 검파기(201), 루프 필터(204), NCO(206)를 포함함) PLL(402), ARM 프로세서(404), 또는 입력 레지스터(406) 및 출력 레지스터(408)를 통해 PLL(402)에 접속된 다른 프로세서(예컨대, 제어기, 상태 기계 등)를 포함한다. PLL 회로(400)는 출력 레지스터(408)에 의해 생성된 출력 신호를 PLL 회로에 공급된 입력 신호와 혼합하도록 동작하는 혼합기(410), 또는 다른 결합 배치를 더 포함한다. 도 1을 참조하여 상술한 바와 같이, 입력 및 출력 레지스터(406, 408)는 PLL(402)과 프로세서(404) 사이에서 데이터를 전달하는 인터페이스로서의 기능을 한다. 보다 상세하게는, 입력 레지스터(406)는, 적어도 일부에 있어서, 프로세서(404)에 의해 활용될 PLL(402)에 관련된 주파수 오프셋 정보를 포함하지만 이에 제한되지는 않는 입력 정보를 저장하도록 기능한다. 프로세서(404)는, 적어도 일부에 있어서, 본 발명의 방법론을 행함에 있어서 입력 레지스터(406)에 저장된 입력 정보를 사용한다. 주파수 오프셋 조정 정보를 포함하지만 이에 제한되지는 않는, 프로세서(404)에 의해 생성된 결과는, 본 발명의 기술에 따라, 출력 레지스터(408)에 저장되어 PLL(402)의 트래킹 범위를 동적으로 제어하기 위해 활용될 수 있다.

보다 상세하게는, 프로세서(404)는 바람직하게 출력 레지스터(408)에 데이터를 저장하도록 동작하는데, 출력 레지스터의 데이터는 트래킹 윈도우의 중심 주파수의 현재값에 가산되거나 그로부터 감산될 오프셋값을 나타낸다. 입력 신호의 주파수가 트래킹 윈도우의 현재 최대 주파수보다 크거나, 또는 적어도 트래킹 윈도우 내의 미리 정해진 버퍼 영역보다 크면 출력 레지스터(408)에 저장된 오프셋값은 트래킹 윈도우의 중심 주파수의 현재값에 가산될 수 있다. 마찬가지로, 입력 신호의 주파수가 트래킹 윈도우의 현재 최소 주파수보다 작거나, 또는 적어도 버퍼 영역보다 작으면 출력 레지스터(408)에 저장된 오프셋값은 트래킹 윈도우의 중심 주파수의 현재값으로부터 감산될 수 있다. 이러한 방식으로, 새로운 트래킹 윈도우의 범위에 들어가는 입력 신호의 주파수와 함께 새로운 중심 주파수 및 대응하는 최소 및 최대 경계 주파수를 갖는 새로운 트래킹 윈도우가 수립된다.

입력 신호가, 예컨대, PLL(402)에 대응하는 [-W, W]의 트래킹 윈도우 범위에 대한 범위 [-W/2, W/2]일 수 있는 미리 정해진 버퍼 영역 내에 남아있는지 확인하기 위해, 혼합기(410)는 바람직하게 출력 레지스터(408)에 저장된 오프셋 정보를 입력 신호에 부가하도록 동작한다. 트래킹 윈도우 버퍼 영역은 PLL 회로가 영향을 받을 수 있는 환경 상태에 PLL 회로의 하나 이상의 트래킹 특성을 적응시키기 위해 동적으로 제어될 수 있다. 본 발명의 예시적인 실시예에서, 당업자에게 알려진 바와 같이, 혼합기(410)는 결과 신호의 감산 요소를 제거하기 위해 고역 통과 필터에 결합된 승산기(multiplier)를 포함한다.

PLL(402)의 NCO 루프의 목표는 2W의 고정된 폭을 갖는 트래킹 윈도우 내의 입력 신호의 주파수 및 0㎐로 정규화되는 중심 주파수 F0을 트래킹하는 것이다. 또한, 트래킹 윈도우 움직임 제어 루프의 목표는 트래킹 윈도우의 중심 주파수를 확장된 범위 [-L, L] 내의 새로운 위치로 동적으로 제어하는 것이다. 실례로서, 도 5는 본 발명에 실시예에 따른 예시적인 트래킹 윈도우 움직임 제어 방법론을 나타낸다. 도면에서 명백하듯이, NCO 루프 트래킹 윈도우는 그 중심 주파수 F0이 범위 [-L, L]에서 이동할 수 있도록 제어된다. 트래킹 윈도우 움직임 제어 루프 처리가 개시되기 전에, NCO 루프 트래킹 윈도우의 중심 주파수는 0으로 정규화된다고 가정되고, 따라서 NCO 루프 트래킹 윈도우의 폭인 트래킹 범위는 [-W, W]이다. 트래킹 윈도우 움직임 제어 루프 처리 후에, NCO 루프 트래킹 윈도우의 중심 주파수는 F0으로 조정되어, 주파수 오프셋 트래킹 범위는 [-W+F0, W+F0]이다. 주파수 F0은 범위 [-L, L] 내의 어떤 위치에라도 있을 수 있으므로, 트래킹 윈도우 움직임 제어 루프가 입력 신호 주파수 변화에 적응할 수 있는 총 트래킹 범위는 효과적으로 [-(W+L), (W+L)]로 확장된다.

처음으로, 예컨대, 회로 파워 온 리셋 또는 다른 초기화 동작 중에, 입력 신호의 주파수는 NCO 루프의 트래킹 윈도우의 밖에 있을 수 있다. 이때, NCO 루프는 입력 신호를 동기할 수 없어, PLL 회로는 입력 신호의 주파수 변화를 트래킹할 수 없다. 이 문제를 해결하기 위해, 초기 습득 방법론이 PLL 회로에 행해질 수 있다. 습득 방법론은 바람직하게 NCO 루프가 트래킹 윈도우에 대한 서로 다른 중심 주파수 위치를 사용하여 다중 스캔을 행하게 한다. 단지 일례로서, 도 6은 본 발명의 국면에 따른, 입력 신호를 동기시키기 위한 초기 스캐닝에 대한 설명적인 습득 방법론을 나타낸다. 이 시나리오에서, L<2W라고 가정된다. 도면에서 명백하듯이, PLL 회로는 바람직하게 -F, 0 및 +F를 중심 윈도우 주파수로 하여 각각 세 가지 스캔을 행한다. 이들 세 가지 트래킹 윈도우는 -(L+W)부터 (L+W)까지의 확장된 주파수 범위 전체를 커버할 수 있다. 본 발명은 행해지는 스캔의 수에 한정되지 않는 것이 이해될 것이다. 반대로, 주파수 범위 전체를 커버하기 위해 요구되는 스캔의 수는, 다른 요인 중에서, 확장된 PLL 트래킹 범위의 크기에 대한 NCO 루프의 트래킹 윈도우의 대역폭과 함수 관계에 있다.

단지 일례로서, 또한 일반성을 잃지 않고서, 도 7은 본 발명의 실시예에 따른, 도 4에 나타낸 PLL 회로(400)에서 사용하기에 적합한 예시적인 트래킹 윈도우 움직임 제어 방법론(700)을 나타내는 흐름도이다. 트래킹 윈도우 움직임 제어 방법론(700)은, 예컨대, ARM 프로세서(404)(도 4 참조)로 구현될 수 있지만, 방법론을 구현하기 위한 다른 배열도 마찬가지로 고려될 수 있다. SDARS 수신기 애플리케이션에는, 병렬 데이터 전송에 있어서 세 개의 스트림, 즉, TDM1, TDM2, COFDM이 있다. 예시적인 트래킹 윈도우 움직임 제어 방법론(700)은 그 세 스트림 중의 하나를 의미할 수 있다.

파워 온 상태(예컨대, 파워 온 리셋)(701)가 검출된 후, 트래킹 윈도우 움직임 제어 방법론(700)은 단계 702에서 특정한 레지스터(예컨대, 도 4의 입력 레지스터(406) 및 출력 레지스터(408))를 리셋하고 방법론에 의해 사용되는 특정한 파라미터를 초기화하기 위한 초기 절차를 시작한다. 예컨대, 고정된 트래킹 윈도우의 크기(폭)를 본 예에 있어서의 10㎑와 같은 미리 정해진 값으로 설정하기 위해 변수 CarWin이 사용될 수 있다. 또한, 트래킹 윈도우의 중심 주파수를 본 예에 있어서의 0과 같은 미리 정해진 값으로 설정하기 위해 변수 CarCentFrq가 사용될 수 있고, 변수 powerOn은 파워 온 상태가 검출된 것을 나타내는 TRUE로 설정될 수 있고, 방법론(700)에서 카운터로서 사용될 수 있는 변수 searchTimer 및 resetTimer는 0으로 설정될 수 있다. 그 후 방법론(700)은 메인 트래킹 윈도우 움직임 제어 루프의 시작인 단계 703으로 진행한다. 메인 제어 루프는 5㎳ 간격으로 행해지지만, 본 발명은 어느 특정한 시간 간격에 제한되지 않는다.

메인 제어 루프에서, 레지스터 전송 레벨(RTL) 레지스터의 carrierLock 비트를 판독하는 것 등에 의해 단계 704에서 NCO 검색 상태가 체크된다. 단계 705에서, 방법론(700)은 NCO가 입력 신호의 현재 주파수에 동기되었는지 여부를 판정하기 위해 carrierLock 비트를 체크한다. NCO가 입력 신호에 동기되었다고 판정되면, 방법론은 단계 706으로 진행한다. 단계 706에서, NCO 트래킹된 위상 오류값이 적절한 레지스터로부터 판독되고 카운터 searchTimer 및 resetTimer는 0으로 설정된다. 그 후, 단계 707에서, 트래킹된 위상 오류값이 주파수 오프셋값 frq_offset으로 변환된다. 다음으로, 단계 708은 입력 신호가 현재의 NCO 트래킹 윈도우 밖에 있음을 나타내는 주파수 오프셋값이 미리 정해진 값 CarWin보다 큰지 여부를 판정한다. 주파수 오프셋값 frq_offset의 절대값(abs)이 미리 정해진 값 CarWin보다 크지 않으면, 즉 트래킹 윈도우의 현재의 중심 주파수가 트래킹 윈도우 내의 용인되는 위치에 있는 것을 나타내면, 트래킹 윈도우 움직임 제어 방법론은 트래킹 윈도우의 중심 주파수를 변경할 필요가 없고, 따라서 방법(700)은 다음 루프를 시작하기 위해 단계 703으로 되돌아간다.

주파수 오프셋값 frq_offset의 절대값이 미리 정해진 값 CarWin보다 크면, 즉 트래킹 윈도우의 현재의 중심 주파수가 트래킹 윈도우 내의 용인되는 위치에 있지 않는 것을 나타내면, 단계 709에서, 트래킹 윈도우 움직임 제어 방법론(700)은 주파수 오프셋값만큼 NCO 트래킹 윈도우의 중심 주파수를 이동시켜, 트래킹 윈도우의 새로운 중심 위치를 입력 신호의 현재의 주파수와 실질적으로 같게 만든다. 단계 709에서, 변수 powerON은 또한 FALSE로 설정되고 방법(700)은 다음 루프를 시작하기 위해 단계 703으로 되돌아간다.

단계 705에서, NCO 루프가 입력 신호에 동기되지 않는다고 판정되면, 방법론(700)은 단계 710으로 진행한다. 단계 710은 다른 데이터 스트림(TDM1, TDM2, 또는 COFDM)에 대응하는 다른 PLL 회로가 대응하는 데이터 스트림에 동기되는지 여부를 판정한다. 동기된다면, 단계 711은 다른 데이터 스트림에 관련된 주파수 오프셋값을 전송하고, 현재의 데이터 스트림에 대응하는 NCO 루프의 초기 주파수 오프셋 frq_offset을 설정하기 위해 이 오프셋값을 사용한다. 세 개의 데이터 스트림에 대응하는 트래킹 윈도우의 각각의 중심 주파수는 밀접하게 관련되어야 하고, 크리스털 오프셋이 각 데이터 스트림에 영향을 준다고 가정하면, 하나의 데이터 스트림의 주파수 오프셋값을 사용하는 것은 현재의 데이터 스트림의 주파수 오프셋값에 대하여 우수한 근사(approximation)를 제공하여야 한다.

본 예에서, 총 트래킹 윈도우 주파수 범위 요건 [-(L+W), (L+W)]의 약 80%까지 기여할 수 있는, 세 개의 데이터 스트림 중 특정한 하나에 있어서의 SDARS 수신기의 크리스털 발진기에 의해 초래된 주파수 오프셋은 일반적으로 다른 데이터 스트림에 대한 각각의 크리스털 오프셋값과 비교해 실질적으로 같거나 또는 적어도 고정된 관계를 가질 것이다. 특정한 데이터 스트림에 대한 총 트래킹 윈도우 주파수 범위 요건의 약 20%까지 기여할 수 있는, 세 개의 데이터 스트림 중 특정한 하나에 대한 도플러 주파수 편이에 의해 초래된 주파수 오프셋은 일반적으로 다른 데이터 스트림에 대한 각각의 도플러 주파수 오프셋에 실질적으로 독립될 것이다. 예시적인 실시예에서, PLL 트래킹 윈도우 범위 [-W, W]는 최대 도플러 주파수 오프셋 범위보다 약 두 배 크다. 따라서, 현재의 데이터 스트림에 대하여 추정된 중심 주파수로서 다른 데이터 스트림의 PLL 중심 주파수를 사용하면, PLL 트래킹 윈도우 범위 [-W, W]는 두 데이터 스트림 사이의 도플러 주파수 오프셋차를 커버하기에 충분히 넓어야 한다.

단계 711에서, 카운터 searchTimer 및 resetTimer는 또한 0으로 설정된다. 그러면 방법은, 상술한 바와 같이, 주파수 오프셋값 frq_offset이 미리 정해진 값 CarWin보다 큰지 여부를 판정하기 위해 단계 708로 진행한다.

단계 710에서, 다른 데이터 스트림(TDM1, TDM2, 또는 COFDM)에 대응하는 다른 PLL 회로가 대응하는 데이터 스트림에 동기되지 않으면, 방법(700)은 단계 712로 진행하고, 카운터 searchTimer 및 resetTimer가 증분된다. 카운터 searchTimer는 NCO 루프가 입력 신호를 검색하는 것을 성공하지 못하는 시간동안 트래킹을 계속하기 위해 사용된다.

본 예에서, 바람직하게 입력 신호를 검색하여 거기에 동기하기 위한 서로 다른 세 동작 모드가 있다. 카운터 searchTimer의 값이 제 1 임계값보다 작을 때 채용될 수 있는 제 1 모드에서, PLL 회로는, 예컨대, 레지스터 데이터 및 다른 데이터 스트림에 관련된 데이터와 같은 이전의 모든 정보를 재사용하도록 동작한다. 이것은 아마도 가장 빠른 검색 방법일 것이다. 카운터 searchTimer의 값이 제 1 임계값보다 크지만 카운터 resetTimer에 대응하는 제 2 임계값보다 작을 때 채용될 수 있는 제 2 모드에서, PLL 회로는 확인될 수 있는 이전의 정보의 일부만을 재사용하도록 동작하고, 다중 범위 검색이 행해질 수 있다. 카운터 resetTimer가 제 2 임계값보다 클 때 채용될 수 있는 제 3 모드에서, 이전의 모든 정보가 재설정되고(예컨대, 0으로), 파워 온 상태와 일치하는 방식으로, PLL 회로는 입력 신호에 대한 초기 검색을 위해 재기동된다. 이것은 시스템이 효력이 없을 수 있는 이전의 정보를 검색하는 것을 막기 위해서이다. 본 발명은 여기에 설명한 동작 모드의 특정한 수에 제한되지 않는 것을 이해하여야 한다.

그 후 단계 713에서 미리 정해진 제 2 임계값이 초과되었는지 여부를 판정하기 위해 searchTimer의 값이 체크된다. 제 2 임계값이 초과된 것은 입력 신호가 현재의 트래킹 윈도우 내에 있지 않은 것을 나타낸다. 도 7에 나타낸 예시적인 예에서, 미리 정해진 임계값은 7이고 이는 35㎳(7루프×5㎳ 루프 간격)의 검색 시간을 나타낸다. 그러나, 본 발명은 어느 특정한 검색 시간에 제한되지 않는 것을 이해하여야 한다. searchTimer의 값이 미리 정해진 임계값을 초과하지 않았다는 판정이 이루어지면, 방법(700)은 다른 루프를 시작하기 위해 단계 705로 되돌아간다. 미리 정해진 임계값이 초과되면, 방법(700)은 PLL 회로에서 전력이 온되어 있는지를 나타내는 변수 powerOn이 TRUE로 설정되어 있는지 체크되는 단계 714로 진행한다.

단계 714에서 전력이 온이라고 판정되면, 제어는 단계 715로 진행한다. 단계 715에서, 변수 carFrqCent에 의해 제어되는 트래킹 윈도우의 중심 주파수는 확장된 트래킹 범위의 중심 주파수의 현재 위치에 따라 CENTER, LEFT 또는 RIGHT와 같은 서로 다른 위치로 이동된다. PLL의 실제 중심 주파수를 의미하고, 기본적으로 모든 십진값일 수 있으며 바람직하게 동적으로 갱신될 수 있는 변수 CarCentFrq와 달리, 변수 carFrqCent는 트래킹 윈도우에 대한 다수의 미리 규정된 위치(예컨대, 본 예시적인 예에서는 셋) 중 하나를 의미하는 데 사용될 수 있다. 예컨대, 트래킹 윈도우의 중심 주파수가 현재 CENTER로 설정되어 있으면, 새로운 중심 주파수는 RIGHT(예컨대, 도 6에서 F)로 이동된다. 중심 주파수가 현재 RIGHT로 설정되어 있으면, 새로운 중심 주파수는 LEFT로 이동되고, 중심 주파수가 현재 LEFT로 설정되어 있으면, 새로운 중심 주파수는 CENTER로 이동된다. 트래킹 윈도우의 중심 주파수에 있어서의 변동의 해상도는 어느 특정한 값에 제한되지 않는 것을 이해하여야 한다. 해상도 증분이 작게 이루어질수록, 이루어질 수 있는 중심 주파수 조정의 수는 그에 따라 증가할 것이다. 트래킹 윈도우의 새로운 중심 주파수가 선택되는 시간을 빠르게 하기 위해, 예컨대, 연속적인 근사 기술의 사용과 같은 다양한 방법론이 채용될 수 있고, 이는 본 명세서의 개시로부터 당업자에게는 명백할 것이다. 단계 715에서 트래킹 윈도우의 새로운 중심 주파수가 설정되면, 방법(700)은 단계 705로 되돌아간다.

단계 714가 전력이 온되어 있지 않다(수신기가 입력 신호를 트래킹했지만, 그것을 상실하여 신호의 재습득을 요구하는 것을 의미함)고 판정하면, 방법(700)은 단계 716으로 진행한다. 이 시나리오에서, 트래킹 윈도우의 중심 주파수에 변동이 일어나기 전에 현재의 트래킹 윈도우 내에서 입력 신호를 다시 획득하기 위한 시간이 시스템에게는 더 허용된다. 단계 716은 미리 정해진 임계값 RESET_TIME이 초과되었는지 판정하기 위해 카운터 resetTimer를 체크한다. 본 예에서, 미리 정해진 검색 시간은 5분이지만, 본 발명은 어느 특정한 검색 시간값에 제한되지 않는다. 검색 시간 resetTimer가 미리 정해진 임계값 RESET_TIME보다 크지 않으면, 방법(700)은 다른 루프를 시작하기 위해 단계 703으로 되돌아간다. 이와 달리, 검색 시간 resetTimer가 미리 정해진 임계값 RESET_TIME보다 크면, 이것은 입력 신호가 정말로 상실되었음을 의미하며, 방법(700)은 파워 온 모드로의 리셋을 개시하는 단계 717로 진행하고, 그 후 제어는 확장된 주파수 범위 전체에 있어서의 입력 신호를 검색하기 위한 시스템 초기화 처리를 행하기 위해 단계 702로 되돌아간다. 언제라도, 단계 718로부터 리셋 명령이 내려지면, PLL 시스템도 파워 온 모드로 리셋할 것이며, 트래킹 루프를 재수립할 것이다.

PLL 중심 주파수가 이동하면, 그에 따라 PLL 트래킹 윈도우를 이동시키기 위해 창의적인 트래킹 윈도우 움직임 제어 방법론이 사용될 수 있다. 그러나, 입력 신호가 약하거나 및/또는 페이딩(fading)한다면, 수신기는 PLL 주파수 이동에 대한 잘못된 정보를 검출하여 PLL 트래킹 윈도우가 잘못 이동하여 잘못된 동기 상태에 들어가게 할 수 있다. 도 8은 본 발명의 실시예에 따른, 잘못된 동기 상태가 될 수 있는 가능성을 줄이기 위해 선택적으로 채용될 수 있는 예시적인 방법을 나타내는 상태도(800)이다.

상태도(800)를 참조하면, PLL 회로는 처음에, 예컨대, 파워 온 리셋 이벤트, 또는 다른 초기화 루틴 중에 들어갈 수 있는 동기되지 않은 상태(802)에 있다고 가정될 수 있다. 동기되지 않은 상태(802)로부터, 제어 흐름은 검색 상태(804)로 진행하고, 여기서 입력 신호에 대한 초기 검색(803)이 행해진다. 제어는, 동기 상태를 나타내는 주파수 오프셋이 검출되어, 제어 흐름이 동기 상태(808)로 진행할 때까지 검색 상태(804)에 남아있다. 검색 상태(804) 동안, 바람직하게 PLL 회로는 미리 정해진 파라미터에 따라 동작하는지 확인하기 위해 체크를 받는다. 예컨대, 입력 레지스터의 오프셋 데이터를 판독함으로써 주파수 오프셋 검출(805)이 행해질 수 있다. 데이터가 입력 레지스터로부터 판독될 때에 제어를 위한 PLL 회로의 지연 레이턴시(delay latency)를 설정하기 위해 PLL ASIC(application-specific integrated circuit) 셋타임 루틴(806)이 행해질 수 있다. 본 발명의 예시적인 실시예에서, 약 1㎳의 입력 레지스터 갱신 속도를 가정하면, 지연 레이턴시는 약 2~3㎳일 수 있다. 그러나, 본 발명은 어느 특정한 지연 레이턴시값 또는 갱신 속도에 제한되지 않는다. 검증 루틴(807)에서, PLL 회로는 입력 레지스터의 데이터가 일반적으로 몇 개의 샘플 이상(예컨대, 5~10)인 미리 정해진 기간 동안 안정한지 여부를 판정하도록 동작한다.

동기 상태(808)에서, 바람직하게 PLL이 여전히 입력 신호에 동기되어 있는지 여부를 판정하기 위한 미리 정해진 기간 뒤 동기 상태는 다시 평가된다. 잘못된 동기 상태가 검출되지 않았다고 가정하면, 본 발명의 기술에 따라, 흐름 제어는 트래킹 윈도우의 미리 정해진 버퍼 영역 내, 예컨대, [-W, W]의 트래킹 윈도우 크기에 근거한 [-W/2, W/2]의 범위 내에서 입력 신호의 주파수 변화를 트래킹하는 트래킹 상태(813)로 진행한다. 예컨대, 동기 상태(808)에서, 신호 페이딩 등을 고려하여, PLL 회로가 평균 오프셋(예컨대, 입력 레지스터로부터 판독되는 특정 수의 오프셋 샘플에 근거함)이 여전히 트래킹 윈도우의 버퍼 영역 내에 있는지 확인하기 위해 체크하도록 동작하는 페이딩 저항 루틴(810)이 행해질 수 있다. PLL 회로가, 예컨대, 신호 페이딩 및/또는 신호 품질과 같은 특정한 신호 특성에 따라 트래킹 윈도우 버퍼 영역의 크기를 변경하도록 동작하는 적응 오프셋 루틴(811)이 행해질 수 있다. 예컨대, 신호 페이딩이 검출되거나 및/또는 신호 품질이 어떤 미리 정해진 임계값보다 작으면 트래킹 윈도우 버퍼 영역은 증가될 수 있다. 이러한 방식으로, PLL 회로는 바람직하게 신호 트래킹 특성을 PLL 회로가 사용되는 환경에 동적으로 적응시키도록 동작한다.

트래킹 상태(813)에서, PLL 회로는 입력 신호와의 동기를 유지하도록 동작한다. 바람직하게, 이미 설명한 바와 같이, 입력 신호가 범위 [-W/2, W/2]에 있을 수 있는 미리 정해진 트래킹 윈도우 버퍼 영역 내에 남아있는 한, 트래킹 윈도우의 중심 주파수는 변경되지 않는다. 입력 신호의 주파수가 이 버퍼 영역 밖에 있는 것이 검출되면, 입력 신호가 다시 이 버퍼 영역 내에 있을 수 있도록 트래킹 윈도우의 중심 주파수가 변경된다. 입력 신호가 이 버퍼 영역 내에 유지될 수 없다면, PLL 회로를 초기화하기 위해 리셋 제어 루틴(814)이 행해질 수 있고, 제어는 동기되지 않은 상태(802)로 다시 진행한다.

이미 설명한 바와 같이, 동기 상태(808)에서, 바람직하게 PLL이 여전히 입력 신호에 동기되어 있는지 여부를 판정하기 위한 미리 정해진 기간 뒤 동기 상태는 다시 평가된다. 잘못된 동기가 루틴(809)에서 검출되면, 흐름 제어는 동기되지 않은 상태(802)로 되돌아간다. 도 9는 동기 시간에 따른 잘못된 동기 확률을 나타내는 예시적인 그래프(900)이다. 도면에서 명백하듯이, PLL이 입력 신호에 동기된 채로 있는 시간의 양이 증가할수록, 그에 따라 잘못된 동기인 동기 상태의 확률은 감소한다.

본 발명은 본 명세서에서 예시적인 PLL 회로의 맥락에서 설명되었지만, 본 발명의 방법론은 컴퓨터 판독 가능한 매체의 형태로 배포될 수 있고, 본 발명은 그 배포의 수행을 위해 실제로 사용되는 특정한 형태의 신호 전파 매체에 관계없이 동등하게 적용된다는 것이 이해될 것이다. 본 명세서에 사용된 "컴퓨터 판독 가능한 매체"라는 용어는, 예컨대, 플로피디스크, 하드디스크 드라이브, RAM, 컴팩트디스크(CD) ROM, 플래시메모리 등과 같은 기록 가능한 형태의 매체 및 디지털 및 아날로그 통신 링크, 예컨대, 무선 주파수 및 광학 전송 등과 같은 전송 형태를 사용하는 유선 및 무선 통신 링크와 같은 전송형 매체를 포함하도록 의도되었다. 컴퓨터 판독 가능한 매체는, 예컨대, 특정한 PLL 시스템의 프로세서에서 사용하기 위해 복호되는 부호화된 포맷의 형태를 취할 수 있다.

따라서, 본 명세서에 설명된 바와 같이, 본 발명의 방법론을 행하기 위한 명령 또는 코드를 포함하는 애플리케이션 프로그램 또는 그 소프트웨어 요소는 하나 이상의 관련된 저장 매체(예컨대, ROM, 고정 저장 장치 또는 제거 가능 저장 장치)에 저장될 수 있고, 활용될 준비가 되면, 전부 또는 일부(예컨대, RAM에)가 로드되어 프로세서(404)에 의해 실행된다(도 4 참조). 어떤 경우라도, 본 명세서에 설명되고 첨부된 도면에 나타낸 본 발명의 적어도 일부의 구성 요소는, 예컨대, 관련된 메모리를 갖는 하나 이상의 동작 가능하게 프로그래밍된 범용 디지털 컴퓨터, 특정한 구현용 집적 회로, 기능 회로, 상태 머신 등의 다양한 형태의 하드웨어, 소프트웨어, 또는 그 조합으로 구현될 수 있다는 것이 이해되어야 한다. 본 명세서에서 주어진 본 발명의 교시를 고려해 보면, 당업자는 본 발명의 구성 요소의 다른 구현을 생각할 수 있을 것이다.

본 발명의 기술의 적어도 일부는 집적 회로로 구현될 수 있다. 집적 회로를 형성함에 있어서, 동일한 다이는 일반적으로 반도체 웨이퍼의 표면에 반복된 패턴으로 제작된다. 각 다이는 본 명세서에 설명된 장치를 포함하고, 다른 구조물 및/또는 회로를 포함할 수도 있다. 각 다이는 웨이퍼로부터 잘라내어지거나 다이싱되어, 집적 회로로서 패키징된다. 당업자는 집적 회로를 만들기 위해 어떻게 웨이퍼를 다이싱하고 그 다이를 패키징하는지 알 것이다. 그렇게 제조된 집적 회로는 본 발명의 일부로 여겨진다.

본 발명에 따른 집적 회로는 PLL을 사용하는 모든 애플리케이션 및/또는 전자 시스템, 또는 주기적인 입력 신호의 주파수를 트래킹하는 다른 주파수 트래킹 수단에 채용될 수 있다. 본 발명의 기술을 구현하기 위해 적합한 시스템은 위성 무선 시스템(예컨대, SDARS), 클록 및 데이터 회복(CDR) 시스템, 통신 네트워크, 전자 기구 등을 포함할 수 있지만 이에 제한되지는 않는다. 그러한 집적 회로를 포함하는 시스템은 본 발명의 일부로 여겨진다. 본 명세서에서 주어진 본 발명의 교시를 고려해 보면, 당업자는 본 발명의 실시예의 다른 구현 및 애플리케이션을 생각할 수 있을 것이다.

본 발명의 예시적인 실시예는 본 명세서에서 첨부한 도면을 참조하여 설명되었지만, 본 발명은 그러한 실시예에만 제한되지 않고, 첨부된 청구항의 범위를 벗어나지 않고 당업자에 의해 다른 다양한 변경 및 수정이 이루어질 수 있는 것이 이해되어야 한다.

Claims (22)

1. 위상 동기 루프(PLL)의 트래킹 범위를 확장하는 방법으로서,
   상기 PLL의 초기 트래킹 윈도우를 수립하는 단계 - 상기 트래킹 윈도우는 상기 트래킹 윈도우와 관련된 제 1 폭을 가짐 - 와,
   상기 PLL에 공급된 입력 신호의 주파수가 상기 트래킹 윈도우의 밖이면 확장된 트래킹 범위 내에서 상기 PLL의 상기 트래킹 윈도우를 동적으로 조정하는 단계 - 상기 확장된 트래킹 범위는, 상기 확장된 트래킹 범위와 관련되고 상기 제 1 폭보다 큰 제 2 폭을 가짐 - 를 포함하되,
   상기 PLL의 상기 트래킹 윈도우를 동적으로 조정하는 단계는 상기 PLL에 공급된 상기 입력 신호에 주파수 오프셋을 적용하는 단계 - 상기 주파수 오프셋은 상기 PLL의 출력의 함수임 - 를 포함하는
   방법.
   
2. 제 1 항에 있어서,
   상기 PLL의 상기 트래킹 윈도우를 조정하는 단계는,
   상기 PLL에 접속된 제 1 레지스터로부터의 데이터를 판독하는 단계 - 상기 제 1 레지스터 내의 상기 데이터는 상기 입력 신호의 상기 주파수에 관련된 상기 PLL의 주파수 오프셋과 위상 오프셋 중 적어도 하나를 나타냄 - 와,
   상기 제 1 레지스터로부터 판독된 상기 데이터에 따라 상기 PLL의 상기 트래킹 윈도우의 중심 주파수를 제어하는 단계를 포함하는
   방법.
   
3. 제 1 항에 있어서,
   상기 PLL의 상기 트래킹 윈도우를 조정하는 단계는,
   상기 입력 신호의 상기 주파수를 측정하는 단계와,
   상기 트래킹 윈도우의 중심 주파수를 상기 입력 신호의 상기 주파수와 같도록 설정하는 단계를 포함하는
   방법.
   
4. 제 1 항에 있어서,
   상기 PLL의 상기 트래킹 윈도우 내에 버퍼 영역을 수립하는 단계 - 상기 버퍼 영역은 상기 제 1 폭보다 작은 제 3 폭을 가짐 - 와,
   상기 입력 신호의 상기 주파수가 상기 버퍼 영역 밖에 있으면 상기 PLL의 상기 트래킹 윈도우를 동적으로 조정하는 단계를 더 포함하는
   방법.
   
5. 제 1 항에 있어서,
   상기 PLL의 상기 트래킹 윈도우를 조정하는 단계는, 상기 트래킹 윈도우의 현재 중심 주파수를 상기 확장된 트래킹 범위 내의 복수의 미리 정해진 주파수 중 하나로 설정하는 단계 - 상기 복수의 미리 정해진 주파수의 각각은 상기 트래킹 윈도우의 새로운 중심 주파수를 나타냄 - 를 포함하는
   방법.
   
6. 제 1 항에 있어서,
   상기 PLL에서 잘못된 동기 상태(false lock condition)가 일어날 수 있는 가능성을 줄이기 위해 잘못된 동기 검출을 수행하는 단계를 더 포함하는
   방법.
   
7. 위상 동기 루프(PLL)의 트래킹 범위를 확장하는 제품으로서,
   실행시 청구항 제1항의 단계들을 구현하는 하나 이상의 소프트웨어 프로그램을 포함하는 기계 판독 가능한 저장 매체를 포함하는
   제품.
   
8. 위상 동기 루프(PLL)의 트래킹 범위를 확장하는 장치로서,
   상기 PLL의 초기 트래킹 윈도우를 수립 - 상기 트래킹 윈도우는 상기 트래킹 윈도우와 관련된 제 1 폭을 가짐 - 하고,
   상기 PLL에 공급된 입력 신호의 주파수가 상기 트래킹 윈도우의 밖이면 확장된 트래킹 범위 내에서 상기 PLL의 상기 트래킹 윈도우를 동적으로 조정 - 상기 확장된 트래킹 범위는, 상기 확장된 트래킹 범위와 관련되고 상기 제 1 폭보다 큰 제 2 폭을 가짐 - 하도록 동작하는 프로세서를 포함하되,
   상기 PLL의 상기 트래킹 윈도우를 동적으로 조정하는 것은 상기 PLL에 공급된 상기 입력 신호에 주파수 오프셋을 적용하는 것 - 상기 주파수 오프셋은 상기 PLL의 출력의 함수임 - 을 포함하는
   장치.
   
9. 청구항 제8항에 따른 적어도 하나의 프로세서를 포함하는
   집적 회로.
   
10. 확장된 트래킹 범위를 갖는 위상 동기 루프(PLL) 회로로서,
    인가되는 제 1 제어 신호에 따라 제어되는 주파수를 갖는 제 1 신호를 생성하도록 동작하는 제어 가능한 발진기와,
    상기 PLL 회로에 공급된 입력 신호를 수신하기 위한 제 1 입력 및 상기 제 1 신호를 수신하기 위한 제 2 입력을 갖는 위상 주파수 검출기 - 상기 위상 주파수 검출기는 상기 입력 신호와 상기 제 1 신호 사이의 위상차 및 주파수차 중 하나를 나타내는 제 2 신호를 생성하도록 동작함 - 와,
    상기 위상 주파수 검출기에 접속되고, 상기 제 2 신호를 수신하고 상기 제 2 신호에 따라 상기 제 1 제어 신호를 생성하도록 동작하는 필터와,
    상기 제어 가능한 발진기, 상기 위상 주파수 검출기 및 상기 필터를 포함하는 피드백 루프의 초기 트래킹 윈도우를 수립 - 상기 트래킹 윈도우는 상기 트래킹 윈도우와 관련된 제 1 폭을 가짐 - 하고, 상기 PLL 회로에 공급된 상기 입력 신호의 주파수가 상기 트래킹 윈도우 밖에 있으면 확장된 트래킹 범위 내에서 상기 피드백 루프의 상기 트래킹 윈도우를 동적으로 조정 - 상기 확장된 트래킹 범위는, 상기 확장된 트래킹 범위와 관련되고 상기 제 1 폭보다 큰 제 2 폭을 가짐 - 하도록 동작하는 프로세서를 포함하되,
    상기 PLL 회로의 상기 트래킹 윈도우를 동적으로 조정하는 것은 상기 PLL 회로에 공급된 상기 입력 신호에 주파수 오프셋을 적용하는 것 - 상기 주파수 오프셋은 상기 PLL 회로의 출력의 함수임 - 을 포함하는
    PLL 회로.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제

Images