TWI404340B - 偏移式鎖相迴路發送器與其相關方法 - Google Patents

偏移式鎖相迴路發送器與其相關方法 Download PDF

Info

Publication number
TWI404340B
TWI404340B TW098139757A TW98139757A TWI404340B TW I404340 B TWI404340 B TW I404340B TW 098139757 A TW098139757 A TW 098139757A TW 98139757 A TW98139757 A TW 98139757A TW I404340 B TWI404340 B TW I404340B
Authority
TW
Taiwan
Prior art keywords
operating frequency
frequency curve
signal
circuit
controllable oscillator
Prior art date
Application number
TW098139757A
Other languages
English (en)
Other versions
TW201119237A (en
Inventor
Shih Chieh Yen
Yao Chi Wang
Ming Yu Hsieh
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW098139757A priority Critical patent/TWI404340B/zh
Priority to US12/911,071 priority patent/US8731025B2/en
Publication of TW201119237A publication Critical patent/TW201119237A/zh
Application granted granted Critical
Publication of TWI404340B publication Critical patent/TWI404340B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock

Description

偏移式鎖相迴路發送器與其相關方法
本發明係關於一偏移式鎖相迴路發送器與其相關方法,尤指快速從複數個操作頻率曲線中鎖相至一目標操作頻率曲線的一偏移式鎖相迴路發送器與其相關方法。
一般上,一偏移式鎖相迴路(Offset Phase-locked Loop)係主要應用在無線通訊系統的訊號傳送端,例如應用在全球行動通訊(Global System for Mobile Communication,GSM)系統的一發射器內。該偏移式鎖相迴路係可以直接將一待傳送的資料訊號轉換為一射頻訊號,接著該射頻訊號再經由一功率放大器進行功率放大以進行發送。換句話說,在一偏移式鎖相迴路的發射器內,該待傳送的資料訊號係不需要經由一傳統的升頻電路(Up-convert Mixer)來將其從一中頻訊號升頻至射頻訊號。因此該偏移式鎖相迴路的發射器就可以避免傳統的升頻電路所引入的寬頻雜訊。一般上,該待傳送的資料訊號會被載入該特定頻寬內的複數個子頻帶,其中每一個子頻帶對應一特定頻率,因此當該偏移式鎖相迴路接收到該待傳送的資料訊號時,該偏移式鎖相迴路就會對該待傳送的資料訊號的一子頻帶進行鎖相以產生對應的射頻資料訊號。換句話說,該偏移式鎖相迴路內的可控制振盪器必須隨著該待傳送的資料訊號的該子頻帶來產生具有一對應振盪頻率的振盪訊號。因此,該待傳送的資料訊號在該複數個子頻帶內切換時,該可控制振盪器的振盪訊號的振盪頻率亦需作對應的切換。如此一來,如何快速且穩定地切換該可控制振盪器的振盪頻率至一特定的振盪頻率以將該待傳送的資料訊號進行發送已成為一偏移式鎖相迴路發送器亟需解決的問題。
因此本發明之一目的在於提供快速且穩定地從複數個操作頻率曲線中鎖相至一目標操作頻率曲線的一偏移式鎖相迴路發送器與其相關方法。
依據本發明之一第一實施例,其係提供一種發送器,該發送器包含有一時脈產生電路、一偵測電路、一可控制振盪器、一混波器以及一控制電路。該時脈產生電路用來產生一第一時脈訊號。該偵測電路用來偵測一輸入資料訊號以及一回饋資料訊號之間的一相位差,以產生一控制訊號。該可控制振盪器係耦接於該偵測電路,用來依據該控制訊號,以產生一輸出資料訊號。該混波器係耦接於該可控制振盪器與該時脈產生電路,用來依據該第一時脈訊號對該輸出資料訊號進行混波,以產生該回饋資料訊號。該控制電路係耦接於該偵測電路以及該可控制振盪器,用來調整該可控制振盪器之操作頻率曲線,以使得該控制訊號大致上相等於一預定值,其中該控 制電路先以一第一操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線,以及該控制電路再以小於該第一操作頻率曲線步距之一第二操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線。
依據本發明之一第二實施例,其係提供一種操作頻率曲線之校正方法,用於校正一偏移式鎖相迴路中一可控制振盪器之操作頻率曲線,其包含有下列步驟:偵測該可控制振盪器之一控制訊號;比較該控制訊號與一預定值;以及當該控制訊號大於一預定值,則以一第一操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線;當該控制訊號小於該預定值,則以一第二操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線。
請參考第1圖。第1圖所示係依據本發明一偏移式鎖相迴路(Offset Phase-locked Loop)發送器100之一實施例示意圖。偏移式鎖相迴路發送器100包含有一時脈產生電路102、一中頻混波裝置104、一偵測電路106、一第一濾波器108、一可控制振盪器110、一混波器112、一第二濾波器114以及一控制電路116。時脈產生電路102係用來產生一第一時脈訊號S1。中頻混波裝置104係耦接於時脈產生電路102,用來利用依據第一時脈訊號S1來產生的一第二時脈訊號S2來對一待傳送資料訊號Sdin進行混波以產生一中頻資料訊號Sdif。舉例來說,第二時脈訊號S2係由一頻率除頻器118對第一時脈訊號S1進行頻率除頻來產生的。偵測電路106用來偵測中頻資料訊號Sdif與一中頻回饋訊號Sfb之間的一相位差,以產生一偵測結果Sd1。第一濾波器108係耦接於偵測電路106,用來對偵測結果Sd1進行濾波處理,以產生一控制訊號Sc1。可控制振盪器110係耦接於第一濾波器108,用來依據控制訊號Sc1來產生具有一輸出頻率Ftr的一輸出資料訊號,例如第1圖所示的一射頻資料訊號Sdtr。混波器112係耦接於可控制振盪器110與時脈產生電路102,用來依據第一時脈訊號S1對射頻資料訊號Sdtr進行混波,使射頻資料訊號Sdtr降頻至中頻頻帶。第二濾波器114係耦接於混波器112,用來對混波後之射頻資料訊號Sm進行濾波處理,以產生中頻回饋訊號Sfb。控制電路116係耦接於第一濾波器108(亦即端點N1)以及可控制振盪器110(亦即端點N2),用來監測控制訊號Sc1,並據以調整可控制振盪器110之操作頻率曲線。更詳細地說,控制電路116調整可控制振盪器110之操作頻率曲線,以使得控制訊號Sc1大致上相等於一預定值Vp,其中調整過程可區分成粗調階段與微調階段。在粗調階段,控制電路116以較大的一第一操作頻率曲線步距(step)來調整可控制振盪器110之操作頻率曲線,使快速趨近正確的操作曲線;以及在微調階段,控制電路116改以較小的一第二操作頻率曲線步距來調整可控制振盪器110之操作頻率曲線。
在本實施例中,中頻混波裝置104包含有一第一混波器1041、一第二混波器1042、一相位偏移器1043以及一低通濾波器1045。相位偏移器1043係用來依據第二時脈訊號S2來產生具有90度相位差的兩個時脈S0、S90,亦可使用除頻器取代相位偏移器,以產生具有90度相位差的兩個時脈S0、S90。第一混波器1041及第二混波器1042分別依據時脈S0、S90來對待傳送資料訊號Sdin之IQ訊號進行混波,以產生一合成中頻輸出資料Sif。最後,低通濾波器1045對合成中頻輸出資料Sif進行低通濾波以產生中頻資料時脈Sdif。
在一實施例中,控制電路116包含有一判斷模組1162、一調整模組1164以及一計數器1166,如第2圖所示。第2圖係本發明偏移式鎖相迴路發送器100的控制電路116之一實施例示意圖。判斷模組1162係耦接於偵測電路106,用來偵測或讀取控制訊號Sc1,並依據控制訊號Sc1以產生第一調整訊號Sad1或第二調整訊號Sad2。調整模組1164係用來依據第一調整訊號Sad1或第二調整訊號Sad2,以改變一次可控制振盪器110之操作頻率曲線,其中調整模組1164接收到第一調整訊號Sad1時以該第一操作頻率曲線步距來改變可控制振盪器110之操作頻率曲線,調整模組1164接收到第二調整訊號Sad2時以該第二操作頻率曲線步距來改變可控制振盪器110之操作頻率曲線。此外,計數器1166係用來記錄當前之操作頻率曲線之一計數值Nc。更進一步來說,判斷模組1162包含有一比較電路11622以及一判斷電路11624。比較電路11622係用來比較控制訊號Sc1是否大致上相等於預定值Vp,並產生一比較結果Sc。判斷電路11624依據比較結果Sc以及計數值Nc來產生第一調整訊號Sad1或第二調整訊號Sad2。換句話說,當比較結果Sc為否,且計數值Nc不等於一特定計數值Np時,判斷電路11624就產生第一調整訊號Sad1至調整模組1164,以使得調整模組1164以較大的該第一操作頻率曲線步距來調整可控制振盪器110之操作頻率曲線,使快速趨近正確的操作曲線。反之,當比較結果Sc為否,且計數值Nc等於特定計數值Np時,判斷電路11624就產生第二調整訊號Sad2至調整模組1164,以使得調整模組1164以較小的該第二操作頻率曲線步距來調整可控制振盪器110之操作頻率曲線,使可控制振盪器110具有正確的操作曲線。請注意,本發明並不限定利用計數值Nc來計數當前之操作頻率曲線,任何能夠記錄可控制振盪器110的當前之操作頻率曲線的方法均為本發明之範疇所在。
在另一實施例中,控制電路116包含有一粗調模組2162、一微調模組2164、一計數器2166、一第一多工器2168以及一第二多工器2170,如第3圖所示。第3圖係本發明偏移式鎖相迴路發送器100的控制電路116之另一實施例示意圖。粗調模組2162包含有一第一比較電路21622、一第一判斷電路21624以及一粗調電路21626。微調模組2164包含有一第二比較電路21642、一第二判斷電路21644以及一微調電路21646。第一比較電路21622、第一判斷電路21624、第二比較電路21642、一第二判斷電路21644以及計數器2166構成一判斷模組,用來依據控制訊號Sc1以產生第一調整訊號Sad1或第二調整訊號Sad2。粗調電路21626以及微調電路21646係構成一調整模組,用來依據第一調整訊號Sad1或第二調整訊號Sad2,以改變一次可控制振盪器110之操作頻率曲線,其中粗調電路21626接收到第一調整訊號Sad1時以該第一操作頻率曲線步距來改變可控制振盪器110之操作頻率曲線,微調電路21646接收到第二調整訊號Sad2時以該第二操作頻率曲線步距來改變可控制振盪器110之操作頻率曲線。在粗調階段時,第一多工器2168會先將控制訊號Sc1傳送至第一比較電路21622,第一比較電路21622係用來比較控制訊號Sc1是否大致上相等於預定值Vp,並產生一第一比較結果Sca。第一判斷電路11624依據第一比較結果Sca以及計數值Nc來產生第一調整訊號Sad1或一第一判斷結果R1。換句話說,當第一比較結果Sca為否,且計數值Nc不等於一特定計數值Np時,第一判斷電路21624就產生第一調整訊號Sad1至粗調電路21626,以使得調整模組1164以較大的該第一操作頻率曲線步距來調整可控制振盪器110之操作頻率曲線,使快速趨近正確的操作曲線。在粗調階段時,意即第二多工器2170會將第一調整訊號Sad1傳送至端點N2。反之,當第一比較結果Sca為否,且計數值Nc等於特定計數值Np時,第一判斷電路21624就產生第一判斷結果R1至第一多工器2168以及第二多工器2170。此時,進入微調階段,第一多工器2168會將控制訊號Sc1傳送至第二比較電路21642,第二比較電路21642係用來比較控制訊號Sc1是否大致上相等於預定值Vp,並產生一第二比較結果Scb。第二判斷電路21644依據第二比較結果Scb來產生第二調整訊號Sad2。換句話說,當第二比較結果Scb為否時,第二判斷電路21644就產生第二調整訊號Sad2至微調電路21646,以使得調整模組1164以較小的該第二操作頻率曲線步距來調整可控制振盪器110之操作頻率曲線,使可控制振盪器110具有正確的操作曲線。在微調階段時,第二多工器2170會將第二調整訊號Sad2傳送至端點N2。如此一來,控制電路116就可以在在粗調階段時將可控制振盪器110之操作頻率曲線快速地趨近正確的操作曲線,並在微調階段時將逐步地將可控制振盪器110之操作頻率曲線調整至正確的操作頻率曲線。
第4(a)圖及第4(b)圖係本發明偏移式鎖相迴路發送器100的可控制振盪器110之複數個候選操作頻率曲線之示意圖。兩圖之差異在於第4(a)圖為增益參數Kvco為正斜率,而第4(b)圖為增益參數Kvco為負斜率,在本實施例中的可控制振盪器110共有128條候選的操作頻率曲線,亦即每一條操作頻率曲線係對應到一個射頻子頻帶。控制電路116依據控制訊號Sc1來調整可控制振盪器110之操作頻率曲線,透過操作頻率曲線之調整,使控制訊號Sc1大致上等於預定值Vp,而找到可控制振盪器110最適的操作頻率曲線,使偏移式鎖相迴路發送器100工作於預定頻率Fc。換句話說,本實施例的一目的係依據待傳送資料Sdin所需的一個子頻帶來調整可控制振盪器110的操作頻率曲線以使得可控制振盪器110的操作頻率曲線剛好(或大致上)切過所需的振盪頻率Fc與預定值Vp的交會點N3,如第4(a)圖或第4(b)圖所示。
請參考第5圖。第5圖所示係本發明的控制電路116調整可控制振盪器110之操作頻率曲線的方法500之一實施例流程圖。在本實施例中,假設可控制振盪器110之增益參數Kvco為正斜率組態 (如第4(a)圖所示),控制電路116調整可控制振盪器110之操作頻率曲線的方法包含第一調整階段以及第二調整階段(亦即粗調階段以及微調階段)來作說明,然其並不作為本發明之限制所在。第一調整階段(粗調階段)係由最低之操作頻率曲線(請參見第4(a)圖)向上調整,重覆以大步距(例如:10)調整操作頻率曲線,直到控制訊號Sc1小於預定值Vp,意即當前之操作頻率曲線已超過目標操作頻率曲線406,則進入第二調整階段;第二調整階段(微調階段)採用小步距(例如:1)調整操作頻率,直到控制訊號Sc1大致上等於預定值Vp,則該當前之操作頻率曲線即為目標操作頻率曲線。舉例來說,假設可控制振盪器110共有128條操作頻率曲線,而目標操作頻率曲線406為第76條。首先在粗調階段,以大步距10重複向上調整8次,直到當前之操作頻率曲線為第80條時,控制訊號Sc1會小於預定值Vp,則進入微調階段;在微調階段,以小步距1重複向下調整4次,控制訊號Sc1會等於預定值Vp,則該當前之操作頻率曲線即為目標操作曲線406。例外為當目標操作頻率曲線發生在最後一個區間(例如:第123條),粗調階段可選擇結束於第12次,意即第120條,再由微調階段向上調整,直到找到目標操作頻率曲線;或粗調階段結束於第13次,意即最大之第128條操作頻率曲線,再由微調階段向下調整,直到找到目標操作頻率曲線,而計數器2166就是用來記錄可控制振盪器110發生粗調的次數。以下為調整可控制振盪器110之操作頻率曲線的一具體較佳方法包含有下列步驟:步驟501:設定可控制振盪器110之工作頻率Fc(亦即射頻資料訊號Sdtr所位於之子頻道頻率)及重置計數值Nc為0(計數值Nc為目前操作頻率曲線);步驟502:粗調可控制振盪器110之操作頻率曲線,以第一操作頻率曲線步距調整操作頻率曲線,並更新計數值Nc,接著執行步驟503;步驟503:判斷控制訊號Sc1是否大致上相等於預定值Vp,若是,則執行步驟510,若否,則執行步驟504;步驟504:判斷計數值Nc是否相等於特定計數值Np,若是,則執行步驟506,若否,則執行步驟505;步驟505:判斷控制訊號Sc1是否大於預定值Vp,若是,則執行步驟502,若否,則執行步驟508;步驟506:比較控制訊號Sc1是否大於預定值Vp,若是,則執行步驟507,若否,則執行步驟508;步驟507:微調可控制振盪器110之操作頻率曲線,以第二操作頻率曲線步距向上調整操作頻率曲線,並更新計數值Nc,接著執行步驟509;步驟508:微調可控制振盪器110之操作頻率曲線,以第二操作頻率曲線步距向下調整操作頻率曲線,並更新計數值Nc,接著執行步驟509;步驟509:判斷控制訊號Sc1是否大致上相等於預定值Vp,若是,則執行步驟510,若否,則執行步驟506;步驟510:完成可控制振盪器110之操作頻率曲線調整。
請同時參考第1、2、3、4圖。當偏移式鎖相迴路發送器100接收到待傳送資料訊號Sdin時,控制電路116於調整可控制振盪器110之前會設定可控制振盪器110之工作頻率Fc及重置計數值Nc為0,由最小之操作頻率曲線開始向上逼近;亦可將計數器重置至128,由最大之操作頻率曲線開始向下逼近。對應方法及電路為此領域具有通常知識者在閱讀完本發明所揭露的技術內容後應可瞭解,故在此不另贅述。另外請注意,在該微調階段中,本發明的控制電路116並未限定以每1條操作頻率曲線為步距來趨近目標操作頻率曲線406,以任何小於該第一操作頻率曲線步距來改變可控制振盪器110之操作頻率曲線均為本發明之範疇所在。
請注意,第5圖所示的方法500僅係本發明調整可控制振盪器110之操作頻率曲線的一較佳實施例,本發明並不以此為限。本發明提供了另一調整可控制振盪器110之操作頻率曲線的方法,如第6圖所示。第6圖所示的方法600僅係本發明調整可控制振盪器110之操作頻率曲線的另一較佳實施例之一流程圖。相較於方法500,方法600係簡化為下列步驟:步驟601:設定可控制振盪器110之工作頻率Fc(亦即射頻資料訊號Sdtr所位於之子頻道頻率);步驟602:粗調可控制振盪器110之操作頻率曲線,以第一操作頻率曲線步距調整操作頻率曲線;步驟603:比較控制訊號Sc1與預定值Vp,若控制訊號Sc1是大致上相等於預定值Vp,則執行步驟606,若控制訊號Sc1是大於預定值Vp,則執行步驟602,若控制訊號Sc1是小於預定值Vp,則執行步驟604;步驟604:微調可控制振盪器110之操作頻率曲線,以第二操作頻率曲線步距調整操作頻率曲線;步驟605:比較控制訊號Sc1與預定值Vp,若控制訊號Sc1是小於預定值Vp,則執行步驟604,若控制訊號Sc1是大致上相等於預定值Vp,則執行步驟606;步驟606:完成可控制振盪器110之操作頻率曲線調整。
在步驟603中,若可控制振盪器110於一開始時控制訊號Sc1就等於預定值Vp,則直接將當前的操作頻率曲線設定為正確的操作頻率曲線,並完成可控制振盪器110之操作頻率曲線調整。若控制訊號Sc1是大於預定值Vp,則再次粗調可控制振盪器110之操作頻率曲線,反之則微調可控制振盪器110之操作頻率曲線,其詳細操作請參照關於方法500之說明,在此不另贅述。在此請注意,雖然方法500和方法600均係從最低之操作頻率曲線(請參見第4圖)向上調整,然此領域具有通常知識者應可瞭解,經由適當地設計,其亦可以從最高之操作頻率曲線(請參見第4圖)向下調整以找到目標操作頻率曲線,其亦屬本發明之範疇所在。
因此,在本發明的實施例中(亦即該第一操作頻率曲線步距係以10條操作頻率曲線為單位,而該第二操作頻率曲線步距係1條操作頻率曲線為單位),若控制電路116每次改變可控制振盪器110的該第一操作頻率曲線步距及該第二操作頻率曲線步距所需的時間都是1毫秒(1uS)的話,則控制電路116最多只須花21毫秒(亦即最多21步)就可以從128條操作頻率曲線中找到目標操作頻率曲線406。因此,相較於傳統的偏移式鎖相迴路發送器所使得線性搜尋法(Linear Search),本實施例偏移式鎖相迴路發送器100得以更快速地找到目標操作頻率曲線406。另一方面,相較於傳統的偏移式鎖相迴路發送器所使得二元搜尋法(Binary Search),本實施例偏移式鎖相迴路發送器100得以更穩定地找到目標操作頻率曲線406,可避免偏移式鎖相迴路發生相位倒置的問題。
請注意,當可控制振盪器110之增益參數Kvco為負斜率(如第4(b)圖所示)時,控制訊號Sc1與預定值Vp的大小判斷結果與調整操作頻率曲線的關係,會與當可控制振盪器110之增益參數Kvco為正斜率時相反,意即與第5圖及第6圖描述之關係相反。此外,本發明不限於由最低之操作頻率曲線向上調整,亦可由最高操作頻率曲線向下調整。上述實作變化為此領域具有通常知識者可藉由第5圖及第6圖描述,應可變化其操作細節,故在此不另贅述。
請注意,本實施例的方法500、600並不受限於以第2圖和第3圖的控制電路116來加以實作。換句話說,步驟501~510、601~606係可由任何電路組合來加以實作。另一方面,在本實施例偏移式鎖相迴路發送器100的控制電路116係調整可控制振盪器110內之電容值來調整其操作頻率曲線,此領域具有通常知識者應可瞭解其操作細節,故在此不另贅述。
綜上所述,相較於傳統的偏移式鎖相迴路發送器,本實施例偏移式鎖相迴路發送器100得以更快速地且更穩定地找到目標操作頻率曲線406以對所接收的待傳送資料Sdin的複數個子頻帶中的一個子頻帶進行鎖相並進行發送。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100‧‧‧偏移式鎖相迴路發送器
102‧‧‧時脈產生電路
104‧‧‧中頻混波裝置
106‧‧‧偵測電路
108、114‧‧‧第一濾波器、第二濾波器
110‧‧‧可控制振盪器
112、1041、1042‧‧‧混波器、第一混波器、第二混波器
116‧‧‧控制電路
118‧‧‧頻率除頻器
402、404‧‧‧箭頭
406‧‧‧目標操作頻率曲線
501~510、601~606‧‧‧步驟
1043‧‧‧相位偏移器
1045‧‧‧低通濾波器
1162‧‧‧判斷模組
1164‧‧‧調整模組
1166、2166‧‧‧計數器
2162‧‧‧粗調模組
2164‧‧‧微調模組
2168、2170...第一多工器、第二多工器
11622、21622、21642...比較電路、第一比較電路、第二比較電路
11624、21624、21644...判斷電路、第一判斷電路、第二判斷電路
21626...粗調電路
21646...微調電路
第1圖係本發明一偏移式鎖相迴路發送器之一實施例示意圖。
第2圖係該偏移式鎖相迴路發送器的一控制電路之一實施例示意圖。
第3圖係該偏移式鎖相迴路發送器的該控制電路之另一實施例示意圖。
第4圖係該偏移式鎖相迴路發送器的一可控制振盪器之複數個候選操作頻率曲線之示意圖。
第5圖係該控制電路依序於複數個調整階段中調整該可控制振盪器之操作頻率曲線以使得一控制訊號大致上相等於一預定值的方法之一實施例流程圖。
第6圖係本發明調整該可控制振盪器之操作頻率曲線的另一較佳實 施例之一流程圖。
501~510...步驟

Claims (12)

  1. 一種偏移式鎖相迴路之發送器,包含有:一時脈產生電路,用來產生一第一時脈訊號;一偵測電路,用來偵測一輸入資料訊號以及一回饋資料訊號之間的一相位差,以產生一控制訊號;一可控制振盪器,耦接於該偵測電路,用來依據該控制訊號,以產生一輸出資料訊號;一混波器,耦接於該可控制振盪器與該時脈產生電路,用來依據該第一時脈訊號對該輸出資料訊號進行混波,以產生該回饋資料訊號;以及一控制電路,耦接於該偵測電路以及該可控制振盪器,用來調整該可控制振盪器之操作頻率曲線,以使得該控制訊號大致上相等於一預定值,其中該控制電路先以一第一操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線,以及該控制電路再以小於該第一操作頻率曲線步距之一第二操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線。
  2. 如申請專利範圍第1項所述之發送器,其中該控制電路係以重複該第一操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線,直到該控制訊號小於該預定值。
  3. 如申請專利範圍第1項所述之發送器,其中該控制電路係以重複該第二操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線,直到該控制訊號大致上相等於該預定值。
  4. 如申請專利範圍第1項所述之發送器,其中該控制電路包含有:一判斷模組,耦接於該偵測電路,用來依據該控制訊號以產生一第一調整訊號或一第二調整訊號;以及一調整模組,用來依據該第一調整訊號或該第二調整訊號,以改變一次該可控制振盪器之操作頻率曲線,其中該調整模組接收到該第一調整訊號,以該第一操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線,該調整模組接收到該第二調整訊號,以該第二操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線。
  5. 如申請專利範圍第4項所述之發送器,其中該控制電路更包含有一計數器,用來記錄當前之操作頻率曲線之一計數值。
  6. 如申請專利範圍第5項所述之發送器,其中該判斷模組包含有:一第一比較電路,用來比較該控制訊號是否大致上相等於該預定值,並產生一第一比較結果;一第一判斷電路,耦接於該第一比較電路,用來依據該第一比較結果以及該計數值來產生該第一調整訊號或一第一判斷結果;一第二比較電路,用來依據該第一判斷結果來比較該控制訊號是否大致上相等於該預定值,並產生一第二比較結果;以及一第二判斷電路,耦接於該第二比較電路,用來依據該第二比較結果來產生該第二調整訊號。
  7. 如申請專利範圍第6項所述之發送器,其中當該第一比較結果為否且該計數值不等於一特定計數值時,該第一判斷電路產生該第一調整訊號,當該第一比較結果為否且該計數值等於該特定計數值時,該第一判斷電路產生該第一判斷結果,當該第二比較結果為該控制訊號是不相等於該預定值,該第二判斷電路產生該第二調整訊號。
  8. 一種操作頻率曲線之校正方法,用於校正一偏移式鎖相迴路中一可控制振盪器之操作頻率曲線,包含有:(a)偵測該可控制振盪器之一控制訊號;(b)比較該控制訊號與一預定值;以及(c)當該控制訊號大於一預定值,則以一第一操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線;當該控制訊號小於該預定值,則以一第二操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線。
  9. 如申請專利範圍第8項所述之校正方法,其係重複申請專利範圍第8項之步驟(a)~(c),直到該控制訊號大致上相等於該預定值。
  10. 一種操作頻率曲線之校正方法,用於校正一偏移式鎖相迴路中一可控制振盪器之操作頻率曲線,包含有:偵測該可控制振盪器之一控制訊號;依據該控制訊號與一預定值,以產生一第一調整訊號或一第二調整訊號;以及依據該第一調整訊號或該第二調整訊號,以改變該可控制振盪器之操作頻率曲線,其中該第一調整訊號係指示以該第一操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線,該第二調整訊號係指示以該第二操作頻率曲線步距來改變該可控制振盪器之操作頻率曲線。
  11. 如申請專利範圍第10項所述之校正方法,其中依據該控制訊號與該預定值,以產生該第一調整訊號或該第二調整訊號的步驟包含有:比較該控制訊號是否大致上相等於該預定值,並產生一第一比較結果;依據該第一比較結果以及該計數值來產生該第一調整訊號或一第一判斷結果;依據該第一判斷結果來比較該控制訊號是否大致上相等於該預定值,並產生一第二比較結果;以及依據該第二比較結果來產生該第二調整訊號。
  12. 如申請專利範圍第11項所述之校正方法,其中當該第一比較結果為否且該計數值不等於一特定計數值時,則產生該第一調整訊號,當該第一比較結果為否且該計數值等於該特定計數值時,則產生該第一判斷結果,當該第二比較結果為該控制訊號是不相等於該預定值,則產生該第二調整訊號。
TW098139757A 2009-11-23 2009-11-23 偏移式鎖相迴路發送器與其相關方法 TWI404340B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098139757A TWI404340B (zh) 2009-11-23 2009-11-23 偏移式鎖相迴路發送器與其相關方法
US12/911,071 US8731025B2 (en) 2009-11-23 2010-10-25 Offset phase-locked loop transmitter and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098139757A TWI404340B (zh) 2009-11-23 2009-11-23 偏移式鎖相迴路發送器與其相關方法

Publications (2)

Publication Number Publication Date
TW201119237A TW201119237A (en) 2011-06-01
TWI404340B true TWI404340B (zh) 2013-08-01

Family

ID=44062066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098139757A TWI404340B (zh) 2009-11-23 2009-11-23 偏移式鎖相迴路發送器與其相關方法

Country Status (2)

Country Link
US (1) US8731025B2 (zh)
TW (1) TWI404340B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI513193B (zh) * 2012-11-30 2015-12-11 Global Unichip Corp 相位偏移抵消電路及相關的時脈產生器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050174185A1 (en) * 2004-02-10 2005-08-11 Steinbach Guntor W. Centering a multi-band voltage controlled oscillator
US6952124B2 (en) * 2003-09-15 2005-10-04 Silicon Bridge, Inc. Phase locked loop circuit with self adjusted tuning hiep the pham
US7098754B2 (en) * 2005-01-31 2006-08-29 Rf Micro Devices, Inc. Fractional-N offset phase locked loop
US7471158B2 (en) * 2006-09-19 2008-12-30 Faraday Technology Corp. Automatic switching phase-locked loop

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5599851A (en) * 1979-01-24 1980-07-30 Hitachi Ltd Mobile data reception system
US4431950A (en) * 1982-07-28 1984-02-14 Cetec Corporation Capstan drive system for high speed tape duplicator
US4551689A (en) * 1983-02-25 1985-11-05 Comtech Telecommunications Corp. RF Local oscillator with low phase noise
US4725852A (en) * 1985-05-09 1988-02-16 Burlington Industries, Inc. Random artificially perturbed liquid apparatus and method
US4901036A (en) * 1989-06-29 1990-02-13 Motorola, Inc. Frequency synthesizer with an interface controller and buffer memory
US5079768A (en) * 1990-03-23 1992-01-07 Metricom, Inc. Method for frequency sharing in frequency hopping communications network
US5036291A (en) * 1990-05-11 1991-07-30 General Instrument Corporation On channel agile FM demodulator
US6130602A (en) * 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
US6198353B1 (en) * 1999-08-05 2001-03-06 Lucent Technologies, Inc. Phase locked loop having direct digital synthesizer dividers and improved phase detector
CA2342023C (en) * 2000-04-10 2007-07-03 Randox Laboratories Ltd. Paramagnetic particle detection
US6724265B2 (en) * 2002-06-14 2004-04-20 Rf Micro Devices, Inc. Compensation for oscillator tuning gain variations in frequency synthesizers
US6573769B1 (en) * 2002-06-27 2003-06-03 Pericom Semiconductor Corp. Phase-locked loop (PLL) with mixer for subtracting outer-band phase noise

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952124B2 (en) * 2003-09-15 2005-10-04 Silicon Bridge, Inc. Phase locked loop circuit with self adjusted tuning hiep the pham
US20050174185A1 (en) * 2004-02-10 2005-08-11 Steinbach Guntor W. Centering a multi-band voltage controlled oscillator
US7098754B2 (en) * 2005-01-31 2006-08-29 Rf Micro Devices, Inc. Fractional-N offset phase locked loop
US7471158B2 (en) * 2006-09-19 2008-12-30 Faraday Technology Corp. Automatic switching phase-locked loop

Also Published As

Publication number Publication date
US8731025B2 (en) 2014-05-20
US20110122965A1 (en) 2011-05-26
TW201119237A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
US6714772B2 (en) Wireless communication system
US7486147B2 (en) Low phase noise phase locked loops with minimum lock time
US8836434B2 (en) Method and system for calibrating a frequency synthesizer
US20030001684A1 (en) System for controlling the amplitude of an oscillator
CA2515003C (en) Self-calibrating radio
US7808327B2 (en) Method and apparatus to provide digitally controlled crystal oscillators
WO2004021558A2 (en) Method of modulation gain calibration and system thereof
US7555073B2 (en) Automatic frequency control loop circuit
TWI462498B (zh) 在第一操作模式轉換成第二操作模式時校準參考鎖相迴路的通訊裝置
WO2008132286A1 (en) Oscillator signal stabilization
EP1775843A1 (en) Local oscillator with injection pulling suppression and spurious products filtering
US7103127B2 (en) System for controlling the frequency of an oscillator
TW201415816A (zh) 使用數位控制石英振盪器與射頻相位鎖定迴圈之混和自動頻率控制設備及其方法
US8008979B2 (en) Frequency synthesizer and radio transmitting apparatus
TWI404340B (zh) 偏移式鎖相迴路發送器與其相關方法
US6091943A (en) Combining oscillator with a phase-indexed control circuit for a radio receiver
US7312665B2 (en) Oscillation control apparatus
CN102088288B (zh) 偏移式锁相回路发送器与其相关方法
TWI408907B (zh) 操作於複數不同頻帶之發射裝置及相關的方法
US20080079500A1 (en) Method And System For A Local Oscillator (LO) Generator Architecture For Multi-Band Wireless Systems
US7672800B2 (en) Method and system for controlling a delay circuit for generation of signals up to extremely high frequencies
US8532583B2 (en) Semiconductor device, wireless communication device and method for generating a synthesized frequency signal
US20080090542A1 (en) Method for interference-free frequency change in a receiving system with a plurality of parallel operated recevers
US8630593B2 (en) Semiconductor device, wireless communication device and method for generating a synthesized frequency signal
GB2430089A (en) RF synthesiser

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees