DE60115716T2

DE60115716T2 - Weichprogrammierung und weichprogrammierverifikation von flash-speicherzellen

Info

Publication number: DE60115716T2
Application number: DE60115716T
Authority: DE
Inventors: K. Santosh YACHARENI; G. Darlene HAMILTON; Q. Binh LE; Kazuhiro Kurihara
Original assignee: Spansion LLC
Current assignee: Spansion LLC
Priority date: 2001-04-09
Filing date: 2001-12-12
Publication date: 2006-07-13
Anticipated expiration: 2021-12-13
Also published as: KR20030096307A; EP1415302A2; KR100828196B1; EP1415302B1; DE60115716D1; TW584858B; WO2002082447A2; WO2002082447A3; CN100365735C; US20030021155A1; AU2002230944A1; JP2004524643A; CN1494720A; JP4068464B2; US6493266B1

Description

TECHNISCHES SACHGEBIET
Die vorliegende Erfindung bezieht sich allgemein auf Speichersysteme und, insbesondere, auf Flash-Speichersysteme und Verfahren, bei denen eine neue Referenzzellenstruktur, und die Anwendung von eindeutigen Referenzspannungen während Softprogramm- und Softprogramm-Verifizierungs-Operationen, vorherige Probleme eines Trimmens einer Referenzzelle zu einer niedrigen Schwellwertspannung beseitigt und die Schwellwertspannungsverteilung der gelöschten Kernzelle strafft, was auch schnellere Programmierungszeiten erleichtert.
HINTERGRUND
Die EP-A-0 953 985 offenbart eine nicht-flüchtige Flash-EEPROM-Speichervorrichtung. Die Speichervorrichtung besitzt eine eingebaute Referenzzelle mit einer gegebenen, akkuraten Schwellwertspannung. Dieser Schwellwert ist der obere Grenzwert der Schwellwertspannung für das Löschen von Speicherzellen. Der Flash-EEPROM umfasst eine Lösch-Verifizierung, eine Programm-Verifizierung und eine Überlösch-Verifizierung. Die Überlösch-Verifizierung muss verifizieren, dass die Schwellwertspannung einer Speicherzelle nach einem Löschen höher als der untere Grenzwert (Überlösch-Verifizierungs-Pegel) ist.
Die WO-A-99/60631 offenbart eine programmierbare Nitrid-Read-Only-Memory-(NROM)-Zelle mit einer verbesserten Programmierung, einem verbesserten Löschen und einem verbesserten Cycling.
Ein Flash-Speicher ist ein Typ eines elektronischen Speichermediums, das überschrieben werden kann und seine Daten ohne Energie hält. Flash-Speichervorrichtungen haben allgemein Lebensdauerspannen von 100K bis 1 MEG an Schreibzyklen. Im Gegensatz zu Dynamic-Random-Access-Memory (DRAM) und Static-Random-Access-Memory (SRAM)-Speicherchips, in denen ein einzelnes Byte gelöscht werden kann, wird ein Flash-Speicher typischerweise in festgelegten Mehrfach-Bit-Blöcken oder -Sektoren gelöscht und beschrieben. Für ein Entwickeln außerhalb einer Technologie eines Electrical-Erasable-Read-Only-Memory-(EEPROM)-Chips, der an Ort und Stelle gelöscht werden kann, ist ein Flash-Speicher kostengünstiger und dichter. Diese neue Kategorie von EEPROMs hat sich als ein wichtiger, nicht-flüchtiger Speicher herausgestellt, der die Vorteile einer EPROM Dichte mit einer elektrischen Löschfähigkeit eines EEPROM kombiniert.
Herkömmliche Flash-Speicher sind in einer Zellenstruktur aufgebaut, wo ein einzelnes Bit an Informationen in jeder Zelle gespeichert ist, wie dies, zum Beispiel, im Stand der Technik der 1a dargestellt ist und mit dem Bezugszeichen 10 bezeichnet ist. In solchen Architekturen mit einem Einzel-Bit-Speicher umfasst jede Zelle 10 typischerweise eine Metalloxid-Halbleiter-(MOS)-Transistorstruktur, die eine Source 12, ein Drain 14 und einen Kanal 16 in einem Substrat oder einem P-Well 18, ebenso wie eine gestapelte Gate-Struktur 20, die den Kanal 16 überlegt, besitzt. Das gestapelte Gate 20 kann weiterhin eine dünne, dielektrische Gate-Schicht 22 (manchmal bezeichnet als ein Tunneloxid), gebildet auf der Oberfläche des P-Well, umfassen. Das gestapelte Gate 20 umfasst auch ein floatierendes Polysilizium-Gate 24, das das Tunneloxid 22 überlegt, und eine dielektrische Interpoly-Schicht 26, die das floatierende Gate überlegt. Die dielektrische Interpoly-Schicht 26 ist oftmals ein Mehrschicht-Isolator, wie beispielsweise eine Oxid-Nitrid-Oxid-(ONO)-Schicht, die zwei Oxidschichten besitzt, die sandwichartig eine Nitridschicht zwischenfügen. Als letztes überlegt ein Polysilizium-Kontroll-Gate 28 die dielektrische Interpoly-Schicht 26.
Das Kontroll-Gate 28 ist mit einer Wortleitung, die einer Reihe aus solchen Zellen zugeordnet ist, um Sektoren von solchen Zellen in einer typischen NOR-Konfiguration zu bilden, verbunden. Zusätzlich sind die Drain-Bereiche 14 der Zellen miteinander durch eine leitfähige Bit-Leitung verbunden. Der Kanal 16 der Zelle leitet Strom zwischen der Source 12 und dem Drain 14 entsprechend einem elektrischen Feld, das in dem Kanal 16 durch die gestapelte Gate-Struktur 20 entwickelt ist. In der NOR-Konfiguration ist jeder Drain-Anschluss 14 der Transistoren innerhalb einer einzelnen Spalte mit derselben Bit-Leitung verbunden. Zusätzlich besitzt jede Flash-Zelle, die einer gegebenen Bit-Leitung zugeordnet ist, ihren gestapelten Gate-Anschluss 28 mit einer unterschiedlichen Wortleitung verbunden, während alle Flash-Zellen in dem Feld deren Source-Anschlüsse 12 mit einem gemeinsamen Source-Anschluss verbunden besitzen. Im Betrieb werden individuelle Flash-Zellen über die jeweilige Bit-Leitung und Wortleitung unter Verwendung eines peripheren Decodierers und einer Steuerschaltung (nicht dargestellt) für Programmier-(Schreib), Lese- oder Löschfunktionen adressiert.
Eine solche herkömmliche, gestapelte Einzel-Bit-Gate-Flash-Speicherzelle 10 wird durch Anlegen einer relativ hohen Spannung an das Steuer-Gate 28 und Verbinden der Source 12 mit Masse und des Drain 14 mit einem vorbestimmten Potenzial über der Source programmiert. Ein sich ergebendes, hohes elektrisches Feld über das Tunneloxid 22 führt zu einem Phänomen, das als „Fowler-Nordheim" Tunneling bezeichnet wird. Während dieses Vorgangs tunneln Elektronen in dem Kern-Zellen-Kanal-Bereich 16 durch das Gate und das Tunneloxid 22 in das floatierende Gate 24 hinein und werden in dem floatierenden Gate eingefangen, da das floatierende Gate durch das Interpoly-Dielektrikum 26 und das Tunneloxid 22 umgeben ist. Als eine Folge der eingefangenen Elektronen erhöht sich die Schwellwertspannung der Zelle 10. Diese Änderung in der Schwellwertspannung (und dadurch der Kanalleitfähigkeit) der Zelle, erzeugt durch die eingefangenen Elektronen, ist dasjenige, was bewirkt, dass die Zelle programmiert werden kann.
Um eine herkömmliche, gestapelte Einzel-Bit-Gate-Flash-Speicherzelle 10 zu löschen, wird eine relativ hohe Spannung an das Source 12 angelegt, und das Steuer-Gate 28 wird bei einem negativen Potenzial gehalten, während dem Drain 14 ermöglicht wird, zu floatieren. Unter diesen Zuständen wird ein starkes, elektrisches Feld über das Tunneloxid 22 zwischen dem floatierenden Gate 24 und der Source 12 entwickelt. Die Elektronen, die in dem floatierenden Gate 24 eingefangen sind, fließen zu dem Bereich des floatierenden Gates, das den Source-Bereich 12 überlegt, und werden dort einer Cluster-Bildung unterworfen, und werden von dem floatierenden Gate und in den Source-Bereich mittels eines Fowler-Nordheim Tunneling durch das Tunneloxid 22 extrahiert. Wenn die Elektronen von dem floatierenden Gate 24 entfernt werden, wird die Zelle 10 gelöscht.
In herkömmlichen Einzel-Bit-Flash-Speichervorrichtungen wird eine Lösch-Verifizierung durchgeführt, um zu bestimmen, ob jede Zelle in einem Block oder einem Satz solcher Zellen geeignet gelöscht worden ist. Derzeitige Einzel-Bit-Lösch-Verifizierungs-Methodologien dienen für eine Verifizierung eines Bit- oder Zellenlöschens und eines Anlegens von zusätzlichen Löschimpulsen an individuelle Zellen, die in Bezug auf die anfängliche Verifizierung fehlschlugen. Deshalb wird der gelöschte Status der Zelle wieder verifiziert, und der Vorgang führt fort, bis die Zelle oder das Bit erfolgreich gelöscht ist oder die Zelle als unbenutzbar markiert ist.
Nach einem Löschen können einige Zellen überlöscht worden sein, was eine übermäßig niedrige Schwellwertspannung und eine entsprechend hohe Drain-Leckage hervor ruft, was Probleme mit späteren Lese-, Programm-Verifizierungs- oder sogar Lösch-Operationen hervorrufen kann. Der Vorgang eines Softprogrammierens ist typischerweise als ein Mittel angewandt worden, um überlöschte Zellen zu korrigieren. Gewöhnlich setzt dieser Vorgang ein Anlegen von einem oder mehreren Programmimpuls(en) an die zu stark gelöschten bzw. über-gelöschten Zellen ein. Der Softprogramm-Prozess hebt (oder korrigiert) die niedrigen Schwellwertspannungen der identifizierten Zellen an, um effektiv die Verteilung der Schwellwertspannungen der gelöschten Zelle über ein Flash-Speicher-Feld schmaler zu machen. In neuerer Zeit sind Dual-Bit-Flash-Speicherzellen eingeführt worden, die das Speichern von zwei Bits an Informationen in einer einzelnen Speicherzelle zulassen. 1b stellt eine beispielhafte Dual-Bit-Speicherzelle 50 nach dem Stand der Technik dar. Die Speicherzelle 50 weist eine Siliziumnitrid-Schicht 52 auf, wobei ein Substrat 54 vom P-Typ eingegrabene Bereiche einer N+ Source 56 und eines N+ Drain 58 besitzt. Das Siliziumnitrid 52 ist sandwichartig zwischen zwei Schichten aus Siliziumdioxid 60 und 62 zwischengefügt. Alternativ kann die Schicht 52 eingegrabene Polysilizium-Inseln oder irgendeine andere Form einer eine Ladung einfangenden Schicht aufweisen.
Eine Überlegung der Schicht 60 ist ein Polysilizium-Gate 64. Dieses Gate 64 ist mit einer Störstelle vom N-Typ (z.B. Phosphor) dotiert. Die Speicherzelle 50 ist dazu geeignet, zwei Daten-Bits zu speichern, ein linkes Bit, dargestellt durch den unterbrochenen Kreis A, und ein rechtes Bit, dargestellt durch den unterbrochenen Kreis B. Die Dual-Bit-Speicherzelle 50 ist allgemein symmetrisch, so dass das Drain 58 und die Source 56 gegeneinander austauschbar sind. Demzufolge kann der linke Übergang 56 als das Source-Terminal dienen und der rechte Übergang 58 kann als das Drain-Terminal in Bezug auf das rechte Bit B dienen. In ähnlicher Weise kann der rechte Übergang 58 als das Source-Terminal dienen und der linke Übergang 56 kann als das Drain-Terminal für das linke Bit A dienen.
Nach einem Löschen einer Dual-Bit-Zelle können das herkömmliche Softprogrammieren, und die Softprogramm-Verifizierungs-Verfahren, eingesetzt mit gestapelten Einzel-Bit-Gate-Architekturen, unter bestimmten Umständen bei solchen Dual-Bit-Vorrichtungen angewandt werden, sind allerdings problematisch, da bestenfalls das Ende der Löschverteilungs-V_T's nicht nahezu Null ist, sondern bei 0,7 Volt liegt. Deshalb ist ein Erfordernis nach einer neuen und verbesserten Softprogrammierung und Softprogramm-Verifizierungs-Verfahren und -Systemen vorhanden, die eine geeignete Kontrolle der Schwellwertspannungsverteilung der gelöschten Zelle von Daten-Bits in einer Dual-Bit-Speicher-Architektur sicherstellen, und die die strukturellen Charakteristika davon berücksichtigen.
OFFENBARUNG DER ERFINDUNG
Ein System und eine Methodologie werden geschaffen, die die Probleme und Nachteile von herkömmlichen Speicherzellen-Softprogramm-Verifizierungs-Schemata und -Systemen beseitigen oder minimieren. Die Erfindung umfasst Verfahren und Systeme zum Verifizieren einer Schwellwertspannung für eine gelöschte Zelle von einer oder mehreren Dual-Bit-Zellen in einer Speichervorrichtung, wie beispielsweise einem Flash-Speicher. Die Erfindung ermöglicht eine effiziente und gründliche Softprogramm-Verifizierung, die eine nachteilige, nicht erwünschte Daten-Retention, ein Überlöschen und Zellen-Lese-Leckage-Ausgaben, zugeordnet zu der Dual-Bit-Zellen-Architektur, minimiert. Die Erfindung schafft wesentliche Vorteile, wenn sie in Zuordnung zu Dual-Bit-Speicherzellen eingesetzt wird, wenn nur ein Bit davon aktiv für eine Datenspeicherung verwendet wird. Allerdings wird erkannt werden, dass die Erfindung ihren Nutzen in Zuordnung zu Dual-Bit-Speicher-Zellen-Architekturen allgemein findet und dass die Erfindung nicht auf irgendeine bestimmte Dual-Bit-Zellennutzungs-Ausführung oder -Konfiguration begrenzt ist.
Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Verifizieren einer Schwellwertspannung einer gelöschten Zelle einer Dual-Bit-Speicherzelle geschaffen. Das Verifizierungsverfahren der Schwellwertspannung der gelöschten Zelle weist die Schritte eines Durchführens einer Bestimmung, ob ein erstes oder zweites Bit in der Dual-Bit-Speicherzelle geeignet softprogrammiert ist, auf.
Eine Verifizierung einer geeigneten Softprogrammierung in einer Dual-Bit-Speicherzellen-Konfiguration gemäß dem erfindungsgemäßen Verfahren stellt sicher, dass eine nicht-erwünschte Daten-Retention oder Bit-Überlöschungs-Probleme (die sich aus einer niedrigen Schwellwertspannung, und demzufolge einem hohen Leckagestrom, ergeben) nicht nachteilig den Betrieb (z.B. geeignetes Löschen, Lese/Schreibfunktionalität) der Kernzelle beeinflussen. Auf diese Art und Weise schafft die Erfindung wesentliche Funktionsvorteile gegenüber herkömmlichen Verfahren, die typischerweise in einem Softprogrammieren von Einzel-Bit-(z.B. gestapeltes Gate)-Speicherzellen-Typen verwendet werden. Das Verfahren kann weiterhin ein Wiederholen des Verfahrens für eine andere Dual-Bit-Speicherzelle aufweisen, wodurch eine Byteweise Softprogrammierungs-Verifizierung, zum Beispiel in Zuordnung zu einem Chiplöschen oder einem Sektor-Lösch-Betrieb, durchgeführt werden kann.
Eine Softprogramm-Verifizierung einer Kernzellen-Schwellwertspannung kann über die Anlegung einer Spannung an die Speicherzelle, die zusammen mit einem Anlegen einer differenziellen Spannung an eine Referenzzelle mit einer bekannten Schwellwertspannung verifiziert wird, dann Vergleichen der Ströme der Kernzelle unter einer Analyse und der Referenzzelle, jeweils, durchgeführt werden. Wenn dieser Vergleich anzeigt, dass ein oder mehrere der Softprogrammier-Impulse den Strom in der Zelle, die verifiziert werden soll, auf weniger als denjenigen der Referenzzelle verringert hat, liegt die Schwellwertspannung der Kernzelle oberhalb einer minimalen Soll-Schwellwertspannung der gelöschten Zelle. Weiterhin kann, gemäß einem Aspekt der Erfindung, der Vorgang für jede Zelle in dem Feld wiederholt werden, bis jede Schwellwertspannung einer gelöschten Zelle oberhalb eines Soll-Minimums liegt.
Zusätzlich kann das Verfahren auch eine Berücksichtigung der Anzahl von Softprogramm-Impulsen umfassen, die an irgendeine Kernzelle, oder irgendeinen Block von Kernzellen, angelegt werden können, in dem Fall, dass die Zelle oder der Block von Zellen nicht auf eine Softprogramm-Verifizierung ansprechen. In diesem Fall kann dort, wo eine vorbestimmte, maximale Softprogramm-Impulszählung überschritten wird, die Zelle oder der Block von Zellen dahingehend identifiziert werden, dass sie in Bezug auf eine Softprogrammierung fehlgeschlagen sind, und vermeidet deshalb eine endlose Softprogramm-Schleife. Zum Beispiel kann dieses Verfahren Schritte eines Initialisierens eines Impulszählers, bevor jede neue Zellenadresse ausgewählt ist, eines Durchführens der Softprogramm-Verifizierung, eines Bestimmens, ob der Impulszähler die vorab eingestellte, maximale Impulszählung überschritten hat, dann, wenn die Zählung nicht überschritten worden ist, eines Fortfahrens mit einem Schritt eines Erhöhens des Impulszählers, wenn ein anderer Softprogramm-Impuls angelegt ist, umfassen, oder, falls die Impulszählung nicht überschritten worden ist, kann ein weiterer Schritt derjenige sein, mit geeigneten Vorgängen für eine fehlgeschlagene Softprogrammierung fortzufahren.
Gemäß einem anderen Aspekt der Erfindung wird ein Verfahren für ein kundenspezifisches Zuschneiden eines darauf folgenden Softprogrammier-Impulses (Impulsbreite, Impulshöhe) entsprechend dem differenziellen Strom in dem Komparator, um stark den gesamten Softprogrammiervorgang zu beschleunigen, oder um die Effekte einer Über-Softprogrammierung zu minimieren, geschaffen.
Das Verfahren der vorliegenden Erfindung kann mehrere, ausgewählte Kernzellen oder Blöcke von Zellen für Softprogrammiervorgänge, ebenso wie ausgewählte Kernzellen, oder Blöcke von Zellen für Softprogramm-Verifizierungen, umfassen.
Gemäß einem anderen Aspekt der Erfindung wird ein Verfahren für ein Softprogrammieren und ein Softprogramm-Verifizieren einer Vielzahl von Dual-Bit-Flash-Speicherzellen geschaffen, das die Schritte eines Softprogrammierens der Vielzahl der Dual-Bit-Flash-Speicherzellen, eines Verifizierens einer geeigneten Softprogrammierung von einem ersten Bit in mindestens einer der Vielzahl der Dual-Bit-Flash-Speicherzellen, eines Verifizierens einer geeigneten Softprogrammierung eines zweiten Bits in der mindestens einen der Vielzahl der Dual-Bit-Flash-Speicherzellen und eines Bestimmens, dass die Zelle geeignet softprogrammiert ist, falls das erste und das zweite Bit geeignet softprogrammiert sind, umfasst.
Um das Vorstehende zu vervollständigen und zu ergänzen, weist die Erfindung die Merkmale, die nachfolgend vollständiger beschrieben sind und auf die teilweise in den Ansprüchen hingewiesen ist, auf. Die folgende Beschreibung und die beigefügten Zeichnungen geben im Detail bestimmte, erläuternde Aspekte und Ausführungen der Erfindung an. Diese sind allerdings für ein paar der verschiedenen Arten und Weisen, in denen die Prinzipien der Erfindung eingesetzt werden können, kennzeichnend. Andere Objekte, Vorteile und neuartige Merkmale der Erfindung werden aus der nachfolgenden, detaillierten Beschreibung der Erfindung ersichtlich werden, wenn sie in Verbindung mit den Zeichnungen gesehen wird.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1a zeigt eine Teilquerschnittsansicht einer beispielhaften Einzel-Bit-Flash-Speicherzelle nach dem Stand der Technik;
1b zeigt eine Teilquerschnittsansicht einer beispielhaften Dual-Bit-Speicherzelle nach dem Stand der Technik, in der verschiedene Aspekte der vorliegenden Erfindung ausgeführt werden können;
2 zeigt einen Verteilungsausdruck, der eine Schwellwertspannungsverteilung einer gelöschten Zelle einer Anzahl von Kernzellen eines beispielhaften Flash-Speicher-Felds nach dem Stand der Technik darstellt;
3 zeigt einen Verteilungsausdruck, der eine Schwellwertspannungsverteilung einer gelöschten Zelle und eine Schwellwertspannungsverteilung einer programmierten Zelle einer Anzahl von Kernzellen eines beispielhaften Dual-Bit-Speicherfelds, zusammen mit über-gelöschten Bits, die ein Softprogrammieren gemäß der Erfindung erfordern, darstellt;
4 zeigt ein System-Level-Funktionsblockdiagramm, das ein beispielhaftes Softprogramm- und Softprogramm-Verifizierungs-System darstellt, in dem verschiedene Aspekte der Erfindung ausgeführt werden können;
5a zeigt ein schematisches Diagramm, das eine beispielhafte Kernzelle, einen Kernstrom und eine Gate-Spannung in dem System der 4 darstellt;
5b zeigt ein schematisches Diagramm, das eine beispielhafte Referenzzelle, einen Referenzstrom und eine Gate-Spannung in dem System der 4 darstellt;
6 zeigt ein funktionales Blockdiagramm, das eine Softprogramm-Referenzspannung und eine Ladungspumpen-Logikschaltung des Systems der 4 darstellt;
7 zeigt ein schematisches Diagramm, das eine beispielhafte Softprogramm-Multiplexer-(nachfolgend bezeichnet als „Mux")-Logikschaltung des Systems der 4 darstellt;
8 zeigt ein schematisches Diagramm, das Details einer beispielhaften Softprogramm-Referenzspannungs-Logikschaltung und einer Spannungs-Teilerschaltung des Systems der 6 darstellt; und
9 zeigt ein Flussdiagramm, das ein beispielhaftes Verfahren zum Verifizieren einer Speicherzellen-Softprogrammierung gemäß der Erfindung darstellt.
MODUS (MODI) ZUM AUSFÜHREN DER ERFINDUNG
Das Nachfolgende ist eine detaillierte Beschreibung der vorliegenden Erfindung, vorgenommen in Verbindung mit den beigefügten Figuren, wobei sich entsprechende Bezugszeichen auf entsprechende Elemente durchweg beziehen werden. Die Erfindung schafft ein Verfahren und ein System für ein Softprogrammieren und zum Verifizieren einer geeigneten Softprogrammierung von einer oder mehreren Dual-Bit-Speicherzelle(n), und kann in Verbindung mit einem Chip oder einem Sektor-Softprogramm und einer Softprogramm-Verifizierungs-Operation in einer Flash-Speichervorrichtung verwendet werden. Zum Beispiel kann eine Sektor-Softprogrammierungs-Verifizierungs-Operation durchge führt werden, um Softprogrammier-Impulse an jede solche Zelle in einer Flash-Speichervorrichtung anzuwenden. Danach kann die Erfindung eingesetzt werden, um zu verifizieren, welche Zellen in der Vorrichtung geeignet soft-programmiert worden sind.
Zusätzlich versucht die Erfindung wahlweise Zellen wieder einer Softprogrammierung zu unterwerfen (z.B. über eine wahlweise Anlegung von Softprogramm-Spannungsimpulsen an ein individuelles Bit oder beide individuellen Bits in der Dual-Bit-Speicherzelle), die während des Löschteils des Algorithmus über-löscht worden sind, der vor der Softprogramm-Verifizierungs-Operation durchgeführt wird. Die Erfindung dient auch für ein wahlweises, erneutes Verifizieren eines geeigneten Softprogrammierens von einem oder beiden Bits) in einer Dual-Bit-Zelle.
Gemäß einem Aspekt der Erfindung kann eine geeignete Softprogramm-Verifizierung durch Erzeugen einer Softprogramm-Kernzellen-Verifizierungsspannung und durch Erzeugen einer Referenzzellen-Verifizierungsspannung, mit einem Wert, der gegenüber der Kernzellen-Verifizierungsspannung unterschiedlich ist, durchgeführt werden. Das Verfahren umfasst weiterhin ein Anlegen der Kernzellen-Verifizierungsspannung an einen Gate-Bereich einer über-gelöschten Kernzelle, um dadurch einen Kernzellenstrom zu erzeugen, und Anlegen der Referenzzellenspannung-Verifizierungsspannung an einen Gate-Bereich einer Referenzzelle, um dadurch einen Referenzzellenstrom zu erzeugen. Schließlich umfasst das Verfahren ein Bestimmen, ob eine Schwellwertspannung, zugeordnet zu der gelöschten Kernzelle, geringer als ein vorbestimmter Schwellwert ist, und zwar basierend auf einem Vergleich des Kernzellenstroms und des Referenzzellenstroms.
Obwohl die Erfindung nachfolgend in Zuordnung zu einer Dual-Bit-Speicherzellen-Architektur, in der nur ein Bit jeder Zelle für eine Datenspeicherung verwendet wird, dargestellt und beschrieben ist, wird ersichtlich werden, dass die Erfindung bei einem anderen Typ von Architekturen und anderen Dual-Bit-Architektur-Benutzungs-Schemata anwendbar ist.
Unter Bezugnahme wiederum auf die Zeichnungen stellt 2 eine charakteristische Kurve, bekannt als Schwellwertspannungsverteilung einer gelöschten Kernzelle, dar. 2 stellt dar, wie sich Kernzellen-Schwellwertspannungen zueinander, einem Löschvorgang folgend, unterscheiden können, wie durch Kurve 200 dargestellt ist, die die Zahl von Zellen zeigt, die bestimmte Werte einer Schwellwertspannung V_T haben. Es ist herausgefunden worden, dass die letzten, gelöschten Zellen relativ hohe Schwellwertspan nungen in dem Bereich von V_TMAX haben werden, wogegen die meisten gelöschten Zellen (manchmal bezeichnet als „über-gelöschte Zellen") niedrige Schwellwertspannungen in dem Bereich von V_TMIN haben werden, die Null oder negativ sein können. Allerdings zeigt das Schwellwertspannungsverteilungs-Kurvensegment 210 an, dass dort noch eine Anzahl von gelöschten Zellen vorhanden ist, die eine relativ niedrige Schwellwertspannung haben. Nach Korrigieren der V_T der meisten über-gelöschten Zellen durch die Softprogramm- und Softprogramm-Verifizierungs-Operationen wird sich die Schwellwertspannungs-Verteilungskurve 200 der gelöschten Kernzelle an dem niedrigen Ende der Kurve (dargestellt durch ein Kurvensegment 210) ungefähr 0 Volt annähern.
Da der Hintergrund-Leckagestrom einer Zelle als eine Funktion einer Schwellwertspannung variiert, wird, je niedriger die Schwellwertspannung einer gelöschten Zelle ist, desto höher der Leckagestrom sein. Da dort bis zu 512 Zellen, verbunden mit einer Bit-Linie, vorhanden sein können, kann der gesamte Hintergrund-Leckagestrom nachteilig den Zellen-Lesestrom übersteigen, was dadurch zu einem darauf folgenden Lesefehler führt. Es ist deshalb erwünscht, Zellen davor zu bewahren, dass sie nicht-übergelöscht werden, sondern die Schwellwertspannungsverteilung auf einen Bereich so niedrig wie möglich zu reduzieren, wobei idealerweise alle Zellen dieselbe, hohe Schwellwertspannung nach einem Löschen haben werden.
Ähnlich stellt 3 charakteristische Zellenschwellwertspannungs-Verteilungskurven eines beispielhaften Dual-Bit-Speicherfelds, die eine gewünschte Schwellwertspannungsverteilung 350 einer gelöschten Zelle darstellen, und eine Schwellwertspannungsverteilung 360 einer pragrammierten Zelle dar. Wie zuvor diskutiert ist, können, nach einem Löschen, einige Zellen über-gelöscht worden sein, was eine übermäßig niedrige Schwellwertspannung (schraffierter Bereich 370) und eine entsprechend hohe Stromleckage hervorruft, was Probleme mit einem späteren Lesen, einer Programm-Verifizierung oder sogar mit Lösch-Operationen verursachen wird. Herkömmliche Verfahren eines Chip-, Sektor- oder Zellen-Softprogrammierens, die typischerweise in einer Einzel-Bit-Stapel-Gate-Zelle verwendet werden, versuchten, die über-gelöschten Zellen durch Anlegen von einem oder mehreren Programmimpuls(en) an die über-gelöschten Zellen zu korrigieren. Ein Softprogrammieren hebt die niedrigen Schwellwertspannungen an diesen Zellen an (oder korrigiert sie), um effektiv die Verteilung der Zellenschwellwertspannungen über ein Flash-Speicher-Feld schmaler zu machen. Eine Softprogramm-Verifizierung wur de durch Vergleichen des Stroms, erzeugt in der ausgewählten Kernzelle, und der Schwellwertspannung deren zugeordneter, gelöschter Zelle, zu derjenigen einer Referenzzelle mit einer akzeptablen Schwellwertspannung vorgenommen.
Unter Vergleichen der 2 und 3 kann man sehen, dass eine Einzel-Bit-Zelle nach dem Stand der Technik typischerweise mittels Softprogramm auf eine V_TMIN von ungefähr 0 Volt korrigiert wurde, wogegen die gelöschte Dual-Bit-Zelle mittels Softprogramm auf V_TMIN korrigiert wurde, was eine Erhöhung auf ungefähr 0,7 Volt ergibt. In der Zelle mit gestapelten Gate nach dem Stand der Technik wurde die Referenzzelle ähnlich zu der ausgewählten Kernzelle (den ausgewählten Kernzellen), mit denen sie verglichen wurden, hergestellt, und sowohl den Referenz- als auch den Kernzellen wurden dieselben Gate-Spannungen während der Softprogramm-Verifizierung gegeben. In der Dual-Bit-Zellen-Architektur kann allerdings die Referenzzellenstruktur nicht einfach entsprechend wie die Kernzellen gemacht werden, sondern eine Softprogramm-Verifizierung muss noch vorgenommen werden, um eine erwünschte, gelöschte Kernzelle V_T (z.B. V_T > 0,7 Volt) zu erzeugen. Die Erfinder haben bei dem Trimmen von V_T der neuen Referenzzellenstruktur herausgefunden, dass Versuche, die V_T auf weniger als ungefähr 1,7 Volt zu trimmen, zu einem nicht nutzbar hohen Zellenleckagestrom führt.
Gemäß der Erfindung, und den Lösungen für diese Probleme, sahen die Erfinder Verfahren und Systeme vor, um unterschiedliche Spannungen zu erzeugen, um an das Gate der neuen Referenzzellenstruktur, und der Kernzellenstruktur, jeweils, angelegt zu werden, um zu ermöglichen, dass die Referenzzelle einen Strom erzeugt, der mit einem Zellenstrom einer gelöschten Zelle, zugeordnet zu V_T > 0,7 Volt, verglichen wird.
Die vorliegende Erfindung kann verstanden werden und ihre Vorteile werden anhand von 4 ersichtlich, die ein funktionales System-Level-Blockdiagramm eines beispielhaften Softprogramm- und Softprogramm-Verifizierungs-Systems 400 darstellt, in dem verschiedene Aspekte der Erfindung ausgeführt werden können. Zum Beispiel verhindert das System der 4, dass gelöschte Speicherzellen eine Schwellwertspannung der gelöschten Zelle unterhalb eines vorbestimmten Niveaus zeigen, können allerdings aus den drei funktionalen Blöcken, die dargestellt sind, aufgebaut sein.
Ein Flash-Speicher-Feldsystem 402 der 4 umfasst ein Feld von Kernzellen 405, die typischerweise in Sektoren, Blöcke und individuelle Kernzellen unterteilt sind. Die Zellen sind in Reihen und Spalten angeordnet, wobei alle Zellen in einer Reihe deren Steuer-Gate mit einer gemeinsamen Wortleitung verbunden haben. Die Drains der Zellen, angeordnet in einer bestimmten Spalte, sind alle mit einer gemeinsamen Bit-Leitung verbunden, während alle Zellen des Felds deren Source mit einer gemeinsamen Source-Leitung 490 verbunden haben, um die Messung des Drain-Stroms in den Kernzellen (I_CORE) bei 490 zu ermöglichen. Das Speichersystem 402 besitzt auch Adressensteuerungen 410, die als eine Matrix von Multiplexern wirkt, die in Verbindung mit Bit-Spalten-Steuerungen 415 und Wort-Reihen-Steuerungen 220, verwendet dazu, einen Sektor, einen Block oder individuelle Zellen des Kerns 405 auszuwählen, arbeiten. Der Reihen-Steuerblock 420 ist mit den Wortleitungen der Zellen des Felds verbunden, und ein Spalten-Steuerblock 415 ist mit den Bitleitungen des Felds verbunden. Im Betrieb können individuelle Flash-Zellen individuell über die jeweilige Bit-Leitung und Wortleitung unter Verwendung eines peripheren Decodierers und einer Steuerschaltung für Programmier-(Schreib-), Lese- oder Löschfunktionen adressiert werden. Diese Flash-Kernzellen 405 werden der Gegenstand von Softprogramm- und Softprogramm-Verifizierungs-Operationen der vorliegenden Erfindung sein und werden in größerem Detail in den nachfolgenden Abschnitten diskutiert.
Eine Softprogramm-Steuerschaltung 430 der 4 ist mit Ladungspumpen 440 eines Softprogramm-Multiplexers 435 und einer Softprogramm-Referenzspannungsschaltung 445, um eine Softprogramm-Spannung (V₁) bei 450 zu erzeugen, einer Softprogramm-Kernzellen-Verifizierungsspannung (V₃) bei 455 und einer Referenzzellen-Verifizierungs-Spannung (V₂) bei 460 aufgebaut. Auf einen logischen Befehl, den Softprogramm-Modus (oder zum Beispiel als das Ergebnis eines Softprogramm-Verifizierungs-Vergleichsbefehls 487) hin, erzeugt die Multiplexer-Schaltung 435 ein Softprogramm-Freigabesignal 436, um die Referenz-Logikschaltung 445, oder, zum Beispiel, die nächste Kernadressenauswahl 437, zu steuern. Die Multiplexer-Schaltung 435 erzeugt auch eine regulierte, geklemmte (festgelegte) Versorgungsspannung 438 zu der Wortleitungs-Ladungspumpenschaltung von 440. Die Ladungspumpen von 440 umfassen eine Drain-Ladungspumpe, die eine Versorgungsspannung für Programm-Verifizierungs-Operationen erzeugt, und eine Wortleitungs-Ladungspumpenschaltung, die so aufgebaut ist, um eine verstärkte Wortleitung-Versorgungsspannung für den Spannungsteiler innerhalb der Softprogramm-Referenzspannungsschaltung 445 zu erzeugen. Die Softprogramm-Referenzspannungsschaltung 445 nimmt die Softprogramm-Freigabesignale 436 und 486, und Ladungspumpenspannungen 442 und 444, verwendet in einem Referenz-Logikschaltungs-Multiplexer innerhalb von 445, auf, um die diskreten Softprogramm- und Softprogramm-Verifizierungs-Spannungen V₁, V₂ & V₃ über, zum Beispiel, einen Spannungsteiler zu erzeugen.
Eine Softprogramm-Verifizierungs-Steuerschaltung 470 gemäß einem beispielhaften Aspekt der vorliegenden Erfindung der 4 ist mit einer Referenzzelle 480, die V₂ verwendet, der Referenzzellen-Verifizierungs-Spannung 460, um den Referenzzellenstrom (I_REF) bei 495 zu erzeugen, aufgebaut. Die Steuerschaltung 470 umfasst weiterhin eine Softprogramm-Verifizierungs-Komparatorschaltung 475, die so aufgebaut ist, um den über-gelöschten Kernzellen-Verifizierungsstrom (I_CORE) bei 490 zu dem Referenzzellenstrom (I_REF) bei 495 zu vergleichen, um eine Ausgabeanzeige an 477 darüber zu erzeugen, ob die ausgewählte Schwellwertspannung der gelöschten Kernzelle unterhalb eines vorbestimmten Niveaus liegt. Die Softprogramm-Verifizierungs-Komparatorschaltung ist weiterhin so betreibbar, um die V_T Anzeige zu einer Verifizierungs-Steuerschaltung 485 zu übertragen, die so aufgebaut ist, um eines oder mehrere der Softprogramm-Steuersignale 486 und 487 zur Verwendung in einem Softprogrammieren basierend auf der Anzeige auszugeben.
Während eines Betriebs, wenn der Komparator 475 der Softprogramm-Verifizierungs-Steuerschaltung 470 die Bestimmung vorgenommen hat, dass die ausgewählte Kernzelle V_T geringer als 0,7 Volt ist, liefert der Komparator 475 ein Signal 477, um einen vorbestimmten Softprogramm-Impuls zu initiieren, von der Verifizierungs-Steuerschaltung 485 über 487 zurück zu der Softprogramm-Steuerschaltung 430.
Alternativ werden, gemäß einem anderen Aspekt der vorliegenden Erfindung, ein System und ein Verfahren vorgesehen, um kundenspezifisch einen darauf folgenden Softprogrammier-Impuls (z.B. Impulsbreite, Impulshöhe) entsprechend dem differenziellen Strom in dem Komparator 475 zuzuschneiden, um stark den gesamten Softprogrammiervorgang zu beschleunigen, oder die Effekte eines Über-Softprogrammierens zu minimieren. Um dies vorzunehmen, könnte der differenzielle Strom in einem Erfassungsverstärker (z.B. Differenzialstromverstärker) bei 475 gemessen werden, der über 477 zu den Verifizierungssteuerungen 485 befördert werden würde, die so aufgebaut sind, um den differenziellen Strom, erzeugt bei 475, in eine bestimmte Kombination einer proportionalen Impulsbreite oder einer Impulshöhenmodulation des Softprogramm-Impulses umzuwandeln.
In anderen Varianten der vorliegenden Erfindung werden ein System und ein Verfahren für eine kundenspezifische Anpassung eines darauf folgenden Softprogrammierungs-Impulses (z.B. Impulsbreite, Impulshöhe) über die Verwendung einer Durchsichtstabelle, angeordnet in einem Bereich des Kernspeicherfelds 405, oder in einem separaten Speicher, wo der differenzielle Strom, erzeugt bei 475, in zwei oder mehr Niveaus eingeklammert werden kann, was zu der Auswahl einer geeigneten, optimierten Impulsbreiten/Höhenmodulation eines Softprogrammierungs-Impulses führen würde, geschaffen. Eine noch andere Variation und ein anderer Aspekt der Erfindung werden durch das Verfahren geschaffen, bei dem das Flash-Speicher-Feld als ein Ganzes ausgewählt wird, und der differenzielle Strom, erzeugt bei 475, kann dazu verwendet werden, eine bestimmte Kombination einer proportionalen Impulsbreite, oder einer Impulshöhenmodulation des Softprogramm-Impulses, oder eine ganze Reihe von Impulsen als eine Impulsfolge, die dadurch auf das Flash-Speicher-Feld als ein Gesamtes für darauf folgende Softprogramm-Operationen zugeschnitten wird, zu erzeugen.
Die Erfinder fanden heraus, dass dann, wie in den 5a und 5b dargestellt ist, wenn sie mit einer vorbestimmten Drain-Source-Biasspannung von ungefähr 1,2 Volt an sowohl den Kernzellen- als auch den Referenzzellen-Drains versorgt werden, und ungefähr 2,7 Volt zu dem Kernzellen-Gate zugeführt wird und ungefähr 3,7 Volt zu dem Referenzzellen-Gate zugeführt wird, die Ströme äquivalent sein würden, wenn die Kernzellen V_T gleich zu 0,7 Volt war. Die Entwicklung dieser Referenzzellenspannung ist wie folgt:
Unter Verwendung der Gleichung: I_D = k (V_GS – V_T)²
für gelöschte Kernzelle: I_DCORE = k (V_GSCORE – V_TCORE) ²
für die Referenzzelle: I_DREF = k (V_GSREF – V_TREF)²
vorgegeben, dass man wünscht: V_TCORE 0,7V, und V_TREF = 1,7V
nun, für die Referenzzellen- und die Kernzellen-Ströme, um sie gleich zu vergleichen: I_DREF = I_DCORE
und: k (V_GSREF – V_TREF)² = k (V_GSCORE – V_TCORE)²
Dividieren durch: V_GSREF = V_GSCORE – V_TCORE
Lösen für die neue Ref.: V_GSREF = V_GSCORE – V_TCORE + V_TREF
Substituieren von gegebenen Werten: V_GSREF = V_GSCORE – 0,7 + 1,7
Einsetzen eines Kernzellenwerts: V_GSREF = 2,7 – 0,7 + 1,7
erhält man: V_GSREF = 3,7 Volt
Deshalb ist, wenn die Ströme durch die Kernzelle und die Referenzzelle gleich sind; dann die Kernzellen V_T 0,7 Volt. Ansonsten ist, wenn der Kernzellenstrom den Referenzzellenstrom übersteigt, die Kernzellen V_T geringer als 0,7 Volt (ein vorbestimmter Schwellwert) und erfordert einen anderen Softprogrammierungs-Impuls.
Unter Bezugnahme nun auf das funktionale Blockdiagramm der 6 werden ein beispielhaftes Verfahren und System 600 zum Erzeugen der verschiedenen Spannungen, erforderlich in der Softprogramm-Steuerschaltung 430 der 4, dargestellt; zum Beispiel Spannungen für ein Softprogrammieren 610, ein Softprogrammierungs-Verifizieren 620, ein Wortleitungs-(Kernzellen)-Gate 630 und die Referenzzellen-Gate-Referenzspannung 640. Eine Wortleitungs-Ladungspumpenschaltung 650 erzeugt eine verstärkte Versorgungsspannung 670, über eine Referenz-Logikschaltung 680, für die Softprogramm-Verifizierungs-Versorgung 620, auf ein Softprogramm-Mode-Freigabesignal 690 hin. Die Drain-Ladungspumpenschaltung 660 erzeugt eine verstärkte Programmierspannung 610 zu der Referenz-Logikschaltung 680 auf ein Programm-Modussignal (nicht dargestellt) hin. Wie anhand der 6 gesehen werden kann, ist das Softprogramm-Steuersystem 600 so betreibbar, um Mehrfachspannungen (zum Beispiel über ein Widerstandsnetzwerk) zu erzeugen, das unterschiedliche Werte (z.B. V₁, V₂, V₃) zur Verwendung in einem Softprogramm-Verifizierungs-Modus besitzt. In der vorstehenden Art und Weise werden eindeutige Spannungen für die Kernzelle und die Referenzzelle, jeweils, bereitgestellt. 7 zeigt ein schematisches Diagramm, das eine beispielhafte Softprogramm-Mux-Logikschaltung 700 darstellt (z.B. sich auf den Programm-Mux 435 der 4 beziehend). Diese Multiplexer-Schaltung 700 verwendet ein Netzwerk aus logischen Gates 702, um ein Softprogramm-Freigabesignal 710 zu der Referenzlogikschaltung 680 der 6 auf das Softprogramm-Modussignal, zugeführt über 702, zu erzeugen. Die Multiplexer-Schaltung 700 verwendet auch die Programmversorgungsspannung 705, die durch einen Regulator-Transistor 720 gesteuert wird, der in einem Zustand durch eine Verriegelung 715 gehalten wird, um eine Versorgungsspannung 740 zu erzeugen, die durch eine Diode 730 festgelegt wird und die zu der Wortleitungs-Ladungspumpenschaltung 650 der 6 zugeführt wird.
8 zeigt ein schematisches Diagramm 800, das stärker die Details einer beispielhaften Softprogramm-Referenzspannungs-Logikschaltung 805, und einer Spannungsteilerschaltung 850 (z.B. die sich auf die Schaltung 600 der 6 bezieht), dar stellt. Die mit Ladungspumpe verstärkte Wortleitungsspannung 810 wird durch eine Verriegelung 825 gehalten, um die Softprogramm-Verifizierungsversorgung 820 (oder 620 der 6) zuzuführen, die an einem Regulator-Transistor 830, und an dem Gate des Softprogramm-Modus-Transistors 840, eintritt, um die Verhältnisse des Spannungsteilers 850 so einzustellen, um die Referenzzellen-Gate-Referenzspannung 860 von 3,7 Volt und die Gate-Referenzspannung 870 der gelöschten Kernzelle von 2,7 Volt einzustellen. In der vorstehenden, beispielhaften Art und Weise werden Spannungen, die unterschiedliche Werte haben, so zugeführt, dass die Kernzelle und die Referenzzelle deren notwendige Gate-Spannungen daran angelegt haben, um zu evaluieren, ob die gelöschte Kernzelle V_T oberhalb eines vorbestimmten Werts liegt.
Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zum Verhindern, dass gelöschte Speicherzellen eine Schwellwertspannung einer gelöschten Zelle zeigen, die unterhalb eines bestimmten Niveaus liegt, geschaffen. 9 zeigt ein Flussdiagramm 900, das ein beispielhaftes Verfahren zum Verifizieren eines Speicherzellen-Softprogrammierens gemäß der Erfindung darstellt, und wird in Verbindung mit dem beispielhaften System der 4 zu Zwecken der Erläuterung diskutiert werden. Zum Beispiel beginnt, wenn einmal ein Lösch- oder ein Löschungs-Verifizier-Vorgang durchgeführt worden ist, um die Daten-Bits eines Sektors eines Speichers zu löschen (z.B. durch Schreiben eines Werts 1 dort hinzu), das Verfahren 900 am Schritt 910, wonach das Softprogramm und die Softprogramm-Verifizierungs-Modi am Schritt 920 freigegeben werden.
Das Verfahren 900 schreitet zu Schritt 925 fort, woraufhin eine Zellenadresse zu einer ersten Adresse initialisiert wird, und, zum Beispiel, ein Impulszähler auf Null im Schritt 930 initialisiert wird. Dem Schritt 930 folgend wird die erste Zellenadresse am Schritt 940 ausgewählt. Die erste Speicherzelle wird dann in Bezug auf ein Softprogramm verifiziert, und zwar im Schritt 950. An einem Entscheidungsschritt 950 wird eine Bestimmung vorgenommen, ob eine Kernzelle geeignet gelöscht worden ist, allerdings nicht über-gelöscht worden ist. Wie in größerem Detail nachfolgend unter Bezugnahme auf 4 dargestellt und beschrieben ist, können die Softprogramm-Verifizierungs-Operationen, durchgeführt an den Schritten 950 und 965 des Verfahrens 900, über das Anlegen einer Referenzspannung von ungefähr 2,7 Volt an das ausgewählte Kernzellen-Gate und das Anlegen einer Differenz-Referenzspannung an das Referenzzellen-Gate (z.B. ungefähr 3,7 Volt) und dann durch Vergleichen der zwei Ströme und Vornehmen einer Bestimmung basierend auf diesem Vergleich, ob die Schwellwertspannung der zugeordneten, gelöschten Kernzelle größer als 0,7 Volt ist, durchgeführt werden.
Wenn, zum Beispiel, am Schritt 950 der Strom der ausgewählten Kernzelle nicht geringer als der Strom der Referenzzelle ist, wird eine Bestimmung vorgenommen, dass die Kernzelle eine Schwellwertspannung besitzt, die geringer als 0,7 Volt ist, und das Verfahren 900 geht zu Schritt 955 weiter, wonach eine Zählung der Stromzahl der Softprogramm-Impulse, die bereits an die Kernzelle in einem Versuch angelegt worden sind, um die Schwellwertspannung der gelöschten Zelle zu korrigieren, durchgeführt werden kann. Falls eine vorbestimmte Anzahl von Impulsen N_P überschritten worden ist, wird eine Bestimmung am Schritt 955 vorgenommen, um die Kernzelle dahingehend zu identifizieren, dass bei ihr der Softprogramm-Vorgang fehlgeschlagen ist, und es wird zu Schritt 970 fortgeschritten. Auf diese Art und Weise wird die Kernzelle nicht wiederholten Softprogramm-Impulsen unterworfen, ohne wieder verifiziert zu werden; das Programm wird nicht in einer niemals endenden Schleife hängenbleiben, sollte eine ausgewählte Zelle defekt sein; und, was am wichtigsten ist, können die Softprogramm-Impulsbreiten kürzer gemacht werden, was zu einer schnelleren, gesamten Softprogrammierungs-Zeit führt, da eine Softprogrammierungs-Zeit nicht in den Bereichen eines größten Erfordernisses verbraucht werden muss. Falls allerdings im Schritt 955 bestimmt ist, das eine vorbestimmte Impulszählung nicht N_P überschritten hat, geht das Verfahren 900 weiter zu Schritt 960, wo die Stromimpulszählung erhöht wird.
Nach Schritt 960 geht das Verfahren 900 zu Schritt 965 für das Anlegen eines Softprogramm-Impulses an die Kernzelle weiter und geht zurück zu dem Schritt 950 für eine andere Softprogramm-Verifizierung.
Dort, wo am Entscheidungsschritt 950 festgestellt ist, dass die Zelle geeignet softprogrammiert ist, geht das Verfahren 900 weiter zu Schritt 980, wo bestimmt wird, ob die letzte Zellenadresse erreicht worden ist (z.B. in einem gegebenen Zellenspeicherblock oder -Sektor, oder in einem gegebenen Mehrfach-Zellenspeicher-Block oder -Sektor). Zum Beispiel kann das Verfahren wahlweise so eingesetzt werden, um ein Löschen einer bestimmten Anzahl von Zellen zu verifizieren (z.B. acht oder sechzehn), die in einer NOR Konfiguration verbunden sind, obwohl andere Ausführungen möglich sind, wo irgendeine Anzahl solcher Zellen seriell gemäß der Erfindung verifiziert werden kann.
Falls die letzte Zellenadresse nicht am Entscheidungsschritt 980 erreicht worden ist, geht das Verfahren weiter zu Schritt 985, wo ein Softprogramm-Impulszähler zurückgesetzt werden kann, bevor zu Schritt 990 fortgeschritten wird. Am Schritt 990 wird die Stromadresse vor einem Weitergehen zu Schritt 940 erneut erhöht, worauf die nächste Zellenadresse wie zuvor ausgewählt wird. Ansonsten (z.B. alle solche Zellen sind verifiziert worden) endet das Verfahren 900 am Schritt 995.
Demzufolge verifiziert selektiv, verifiziert neu, programmiert soft und programmiert soft erneut das Verfahren 900 jede Zelle einer Dual-Bit-Speicherzelle, um ein geeignetes Softprogrammieren sicherzustellen, bevor zu einer anderen solchen Zelle am Schritt 985 fortgeschritten wird, oder am Schritt 995 beendet wird.
Es wird in dieser Hinsicht ersichtlich werden, dass das Verfahren 900 interne Zähler oder andere Schritte umfassen kann, mit denen eine Zelle dahingehend bestimmt werden kann, dass sie nicht benutzbar ist (z.B. nicht geeignet, um geeignet ein Softprogramm zu sein), und zwar nach einer Anzahl von nicht erfolgreichen Versuchen eines Softprogrammierens/Verifizierens, wodurch die Zelle (z.B. oder eine Anzahl von in Bezug stehenden Zellen, wie beispielsweise ein Byte oder ein Wort) als schlecht markiert werden kann, oder der Teil selbst als Teil eines fehlgeschlagenen Sektor-Löschvorgangs hängenbleiben kann. Weiterhin kann in dieser Hinsicht, wenn das Verfahren 900 in einem Herstellungsverfahren eingesetzt wird (z.B. vor oder nach einem Verpacken, allerdings vor einem Versenden an einen Kunden), eine Redundanz eingesetzt werden, um eine Zelle oder eine Anzahl von Zellen als schlecht zu markieren, und um alternative oder redundante Speicherzellen als einen Ersatz vorzusehen, wodurch ein akzeptabler Herstellungsertrag erreicht werden kann. Das Verfahren 900 kann auch in Zuordnung zu einem Sektor- oder Chip-Softprogramm/Verifizierungs-Vorgang, eingeleitet durch einen Endbenutzer, eingesetzt werden, wo ein Zellenfehler dem Benutzer über die Speichervorrichtung angezeigt wird, die als ein Ergebnis hängenbleibt.
Obwohl die Erfindung in Bezug auf eine oder mehrere Ausführungen dargestellt und beschrieben worden ist, werden äquivalente Änderungen und Modifikationen anderen Fachleuten auf dem betreffenden Fachgebiet unter Lesen und unter dem Verständnis dieser Beschreibung und der beigefügten Zeichnungen ersichtlich werden. In besonderer Hinsicht auf die verschiedenen Funktionen, die durch die vorstehend beschriebenen Komponenten (Anordnungen, Vorrichtungen, Schaltungen, usw.) durchgeführt werden, sind die Ausdrücke (einschließlich einer Bezugnahme auf eine „Einrichtung" bzw. ein „Mittel"), die verwendet sind, um solche Bauelemente zu beschreiben, dazu vorgesehen, irgendeiner Komponenten zu entsprechen, ohne dass dies in anderer Weise angezeigt ist, die die spezifizierten Funktionen des beschrieben Bauteils durchführt (d.h. deren Funktionalität äquivalent ist), obwohl sie strukturell nicht der offenbarten Struktur entspricht, die die Funktion in den hier dargestellten, beispielhaften Ausführungen der Erfindung durchführt. Zusätzlich kann, während ein bestimmtes Merkmal der Erfindung in Bezug auf nur eine der verschiedenen Ausführungen offenbart worden ist, ein solches Merkmal mit einem oder mehreren anderen Merkmalen der anderen Ausführungen so, wie dies er wünscht ist und für irgendeine gegebene oder bestimmte Anwendung vorteilhaft ist, kombiniert werden. Weiterhin ist, in dem Umfang, dass der Ausdruck „umfasst" in irgend einer detaillierten Beschreibung und den Ansprüchen verwendet wird, ein solcher Ausdruck dazu vorgesehen, eine Art und Weise ähnlich zu dem Ausdruck „aufweisend" zu umfassen.
INDUSTRIELLE ANWENDBARKEIT
Das System und das zugeordnete Verfahren können auf dem Gebiet des Designs einer integrierten Schaltung verwendet werden, um eine Art und Weise eines Festlegens der Verteilung von V_T von gelöschten Kernzellen in einer Flash-Speichervorrichtungen zu schaffen.

Claims

Verfahren zum Verhindern, dass gelöschte Dual-Bit-Flash-Speicherzellen, die eine Oxid-Nitrid-Oxid-(ONO)-Ladungs-Auffangschicht haben, die dazu zugeordnet ist, eine Schwellwertspannung einer gelöschten Zelle unterhalb eines vorbestimmten Niveaus zeigen, das die Schritte aufweist: Erzeugen (920) einer Verifizierungsspannung einer Softprogramm-Verifizier-Kernzelle; Erzeugen (925) einer Verifizierungsspannung einer Referenzzelle, die einen Wert besitzt, der gegenüber der Verifizierungsspannung der Kernzelle der Softprogramm-Verifizierung unterschiedlich ist; Anlegen (940, 965) der Verifizierungsspannung der Kernzelle des Softprogramm-Verifizierens an einen Gate-Bereich einer gelöschten Dual-Bit-Kernzelle, die eine ONO-Ladungs-Auffangschicht besitzt, um dadurch einen Kernzellenstrom zu erzeugen, der dort hindurch leitet; Anlegen (940) der Verifizierungsspannung der Referenzzellenspannung an einen Gate-Bereich einer Referenzzelle, um dadurch einen Referenzzellenstrom, der dort hindurch leitet, zu erzeugen; Bestimmen (950), ob eine Schwellwertspannung, die zu der gelöschten Dual-Bit-Kernzelle zugeordnet ist, die eine ONO-Ladungs-Auffangschicht besitzt, geringer als ein vorbestimmter Schwellwert ist, basierend auf einem Vergleich des Kernzellenstroms und des Referenzzellenstroms; und Erzeugen eines darauf folgenden Softprogrammierungs-Impulses (965) zu der gelöschten Dual-Bit-Kernzelle, falls die Schwellwertspannung, die dazu zugeordnet ist, ge ringer als der vorbestimmte Schwellwert ist, dadurch gekennzeichnet, dass der darauf folgende Softprogrammierungs-Impuls eine Funktion einer Größe der Schwellwertspannung ist, die geringer als der vorbestimmte Schwellwert ist.
Verfahren nach Anspruch 1, wobei der darauf folgende Softprogrammierungs-Impuls eine Impulsbreite oder eine Impulshöhe besitzt, die eine Funktion der Größe der Schwellwertspannung ist, die geringer als der vorbestimmte Schwellwert ist.
Verfahren nach Anspruch 1 oder Anspruch 2, wobei eine Bestimmung, ob die Schwellwertspannung, die der gelöschten Dual-Bit-Kernzelle zugeordnet ist, geringer als der vorbestimmte Schwellwert ist, und ein Erzeugen des darauf folgenden Softprogrammierungs-Impulses ein Bestimmen eines Differenzstroms, basierend auf dem Kernzellenstrom und dem Referenzzellenstrom, und ein Modulieren zumindest entweder einer Impulsbreite oder einer Impulshöhe basierend auf dem Differenzstrom, aufweist.
System (400) zum Verhindern, dass gelöschte Dual-Bit-Flash-Speicherzellen, die eine Oxid-Nitrid-Oxid-(ONO)-Ladungs-Auffangschicht haben, die dazu zugeordnet ist, eine Schwellwertspannung einer gelöschten Zelle unterhalb eines vorbestimmten Niveaus zeigen, das aufweist: eine Softprogramm-Steuerschaltung (430), die so aufgebaut ist, um eine Softprogramm-Spannung (V₁) (450), eine Softprogramm-Kernzellen-Verifizierungsspannung (V₃) (455) und eine Referenzzellen-Verifizierungsspannung (V₂) (460), mit einem Wert, der unterschiedlich gegenüber der Softprogramm-Kernzellen-Verifizierungsspannung (V₃) ist, zu erzeugen; ein Flash-Speicher-(402)-Feld von Dual-Bit-Kernzellen, die ONO Ladungs-Auffang-Strukturen (405) haben, die betriebsmäßig mit einer Kernadressen-Steuerschaltung (410), einer Bit/Spalten-Steuerschaltung (415) und einer Wort/Zeilen-Steuerschaltung (420) verbunden sind, wobei das Dual-Bit-Flash-Speicherfeld so betreibbar ist, um einen Kernzellen-Verifizierungsstrom (490) für eine ausgewählte, gelöschte Dual-Bit-Kernzelle zu erzeugen; eine Softprogramm-Verzifizier-Steuerschaltung (470), die so konfiguriert ist, um einen Referenzstrom (495) zu erzeugen, unter Verwendung der Referenzzellen-Verifizierungsspannung (V₂) (460), und um den Kernzellen-Verifizierungsstrom (490) mit dem Referenzzellenstrom (495) zu vergleichen, wobei die Softprogramm-Verifizier-Steuerschaltung (470) weiterhin aufweist: eine Softprogrammm-Verifizier-Komparatorschaltung (475), die so konfiguriert ist, um eine Anzeige (477) darüber zu erzeugen, ob die ausgewählte, gelöschte Dual-Bit-Kernzelle eine Schwellwertspannung einer gelöschten Zelle besitzt, die unterhalb des vorbestimmten Niveaus liegt, basierend auf dem Vergleich; und eine Verifizier-Steuerlogikschaltung (485), die betriebsmäßig mit der Softprogramm-Verifizier-Komparatorschaltung (475) verbunden ist und so konfiguriert ist, um ein oder mehrere Softprogramm-Steuersignale) (486, 487) zur Verwendung in einer Softprogrammierung der ausgewählten Dual-Bit-Zelle, basierend auf der Anzeige (477), auszugeben, dadurch gekennzeichnet, dass ein oder mehrere Softprogramm-Steuersignal(e) so arbeitet (arbeiten), um einen darauf folgenden Softprogrammier-Impuls zu modulieren, basierend auf einer Größe, mit der die Schwellwertspannung des gelöschten Kerns unterhalb des vorbestimmten Niveaus in der Anzeige (477) fällt.
System nach Anspruch 4, wobei die Verifizier-Steuerlogikschaltung (485) weiterhin so betreibbar ist, um ein nächstes Kernzellen-Adressen-Steuersignal (487, 437) zur Verwendung in einer darauf folgenden Zellen-Verifizierung einer gelöschten Zelle zu verwenden, wenn die Komparatorschaltung (475) anzeigt, dass die Schwellwertspannung der gelöschten Dual-Bit-Zelle oberhalb des vorbestimmten Niveaus liegt.
System nach Anspruch 4 oder Anspruch 5, wobei die Softprogramm-Steuerschaltung (430) aufweist: eine Softprogramm-Multiplexer-Schaltung (435), die so konfiguriert ist, um zwischen einem Programm-Modussignal (437) oder einem Softprogramm-Modussignal (436) auszuwählen; eine Gruppe von zwei Ladungspumpen (440), umfassend eine Wortleitungs-Ladungspumpenschaltung (650), die so konfiguriert ist, um ein verstärktes Wortleitungs-Spannungssignal (670) zu erzeugen, und eine Drain-Ladungspumpenschaltung (660), die so konfiguriert ist, um ein verstärktes Programmier-Spannungssignal (610) zu erzeugen; und eine Softprogramm-Referenzspannungsschaltung (445, 690), die zwischen einem Programm-Modussignal (610), oder einem Softprogramm-Modussignal (690), betreibbar ist, und daraufhin Erzeugen einer Mehrzahl von Softprogramm-Verifizierungsspannungen (620, 630, 640), basierend auf dem ausgewählten Spannungssignal.
System nach Anspruch 6, wobei die Softprogramm-Multiplexer-Schaltung (700) aufweist: ein Netzwerk aus Modus-Auswahl-Logik-Gates (702), die so betreibbar sind, um ein Softprogramm-Freigabesignal (710) zu der Referenz-Logikschaltung (680) in Abhängigkeit des Softprogramm-Modussignals (690) zu erzeugen; und eine Wortleitung-Ladungspumpen-Versorgungsschaltung (705, 715, 720, 730), die so betreibbar ist, um eine Versorgungsspannung (740) zu der Wortleitungs-Ladungspumpenschaltung (650) auf das Softprogramm-Modussignal (750) hin zu erzeugen.
System nach Anspruch 6 oder Anspruch 7, wobei die Gruppe der Ladungspumpen (440, 650, 660) aufweist: eine Wortleitungs-Ladungspumpenschaltung (650), die betriebsmäßig mit der Softprogramm-Multiplexer-Schaltung (700) gekoppelt ist und so konfiguriert ist, um eine verstärkte Wortleitungsspannung (670) auf das Softprogramm-Modussignal (750) hin zu erzeugen; und eine Drain-Ladungspumpenschaltung (660), die so konfiguriert ist, um eine verstärkte Programmierspannung (610) zu der Referenz-Logikschaltung (680) auf ein Programm-Modussignal (760) hin zu erzeugen.
System nach Anspruch 6, 7 oder 8, wobei die Softprogramm-Referenzspannungsschaltung (445, 800) aufweist: eine Referenz-Logikschaltung (680, 800), die weiterhin von den Ladungspumpenspannungen (670, 610; 810, 830) und deren jeweiligen Modi auswählt und die ausgewählte Spannung zu einer Verifizierungs-Teilerschaltung (850) weiterleitet, und betriebsmäßig mit der Softprogramm-Multiplexer-Schaltung (700) gekoppelt ist und so konfiguriert ist, um einen Softprogramm-Freigabebefehl (690, 840, 820) aufzunehmen.
System nach Anspruch 9, wobei die Softprogramm-Referenzspannungsschaltung (445, 800) weiterhin aufweist: eine Verifizierungs-Spannungsteilerschaltung (850), die so konfiguriert ist, um zumindest die folgenden Verifzierungs-Spannungen zu erzeugen: eine Softprogramm-Verifizierungsspannung (620, 830) von 4,0 Volt, verwendet als eine Versorgung für die Verifizierungs-Spannungsteilerschaltung (850), und geführt zu dem Gate (840) des Softprogramm-Verifizierungs-Modustransistors, um ein korrektes Spannungsteilerverhältnis einzurichten; eine Referenzspannung (860) von 3,7 Volt, geführt zu dem Gate der Referenzzelle (480), verwendet dazu, einen vorbestimmten Referenzzellenstrom (495) einzurichten; und eine Wortleitungsspannung (630, 870) von 2,7 Volt, geschickt zu dem Gate der Dual-Bit-Kernzellen-Wortleitung (455), verwendet dazu, einen Dual-Bit-Kernzellenstrom (490) einzurichten.