-
Diese
Erfindung betrifft einen Frequenzumwandler mit einem Frequenzteiler
für den
Erhalt eines Eingangssignals mit einer so genannten Eingangsfrequenz
und die Ausgabe eines Ausgangssignals mit einer so genannten von
Ausgangsfrequenz.
-
Derartige
Frequenzumwandler werden gängig
in dafür
bestimmten Phasenverriegelungsschleifen eingesetzt, eine so genannte
Oszillationsfrequenz eines Ausgangssignals eines Oszillators anzupassen
und zu regeln. Eine solche Phasenverriegelungsschleife wird in der
europäischen
Patentanmeldung Nr.
EP
0 821 488 A1 beschrieben. In den meisten der bekannten
Phasenverriegelungsschleifen erhält
der Frequenzumwandler das Ausgangssignal vom Oszillator und gibt
ein Ausgangssignal mit einer Frequenz N-mal unter der Oszillationsfrequenz an
einen Phasen/Frequenz-Vergleicher ab, wobei N ein ganzzahliger Wert
gleich demjenigen eines Vorgabeworts ist. Der Phasen/Frequenz-Vergleicher vergleicht
diese Frequenz mit einer so genannten Vergleichsfrequenz eines Vergleichssignals,
welches beispielsweise aus einem Quartzoszillator kommt. Wenn die
Frequenz am Ausgang des Frequenzumwandlers unter der der Vergleichsfrequenz
liegt, veranlasst der Phasen/Frequenz-Vergleicher eine Erhöhung der
Oszillationsfrequenz, bis die Oszillationsfrequenz gleich N-mal
die Vergleichsfrequenz ist. Nachdem der Wert der Vergleichsfrequenz
festgelegt wurde, bestimmt die Selektion des Werts N des Vorgabeworts
den Wert der Oszillationsfrequenz. Die Mindestdifferenz zwischen
zwei Werten der Oszillationsfrequenz ist folglich gleich dem Wert
der Vergleichsfrequenz. Man hat festgestellt, dass die Leistungen beim
Rauschen einer Phasenverriegelungsschleife umso besser werden, je
höher die
Vergleichsfrequenz ist. Allerdings kommt die Wahl einer hohen Vergleichsfrequenz
dem gleich, den Wert der Mindestdifferenz zwischen zwei Werten der
Oszillationsfrequenz zu erhöhen,
wobei diese Differenz den Bedingungen entsprechend festgelegt wird,
unter denen die Phasenverriegelungsschleife verwendet wird. Daher
wurde bei Anwendungen, in denen das Ausgangssignal des Oszillators
für den
Empfang von Funksignalen für
digitales Fernsehen verwendet wird, diese vorbestimmte Mindestdifferenz
auf 166,67 kHz festgelegt.
-
Für den Erhalt
einer konstanten Mindestdifferenz mit gleichzeitiger Erhöhung des
Wertes der Vergleichsfrequenz ist es dann notwendig, einen Frequenzumwandler
zu verwenden, dessen Teilerverhältnis
einen nicht-ganzzahligen Wert hat. Derartige Frequenzumwandler sind
unter der Benennung „Fraktional-N" bekannt". Ihr Teilerverhältnis wird
von mindestens zwei Parametern festgelegt.
-
Die
unter der Nummer US-A-5714896 veröffentlichte Patentanmeldung
beschreibt einen solchen Frequenzumwandler. In diesem Frequenzumwandler gibt
es drei respektive M, A und N benannte Parameter, welche das Teilerverhältnis glätten.
-
Ein
Anwender, der einen Frequenzumwandler mit einem ganzzahligen Teilerverhältnis durch
einen Umwandler vom Typ Fraktional-N hinsichtlich der Verbesserung
der Rauschleistungen einer Phasenverriegelungsschleife unter Verwendung
einer höheren
Vergleichsfrequenz austauschen möchte,
sieht sich folglich im Prinzip verpflichtet, den besagten Frequenzumwandler
nicht mehr mit einem, sondern mit zwei Vorgabewörtern zu speisen, was ihn dazu
führt, beträchtliche
und kostspielige Änderungen
an der Phasenverriegelungsschleife vorzunehmen, wobei er von dem
bekannten Modell ausging.
-
Ziel
dieser Erfindung ist es, diesen Nachteil zu beheben, indem im Rahmen
von bekannten Phasenverriegelungsschleifen ein für den Austausch der vorhandenen
Frequenzumwandler bestimmter Frequenzumwandler vorgeschlagen wird,
den der Anwender mit einem einzigen Vorgabewort programmieren kann,
obwohl die so erhaltene Phasenverriegelungsschleife eine Vergleichsfrequenz
mit einem höheren
Wert als im Falle der bekannten Phasenverriegelungsschleife verwenden
kann und so den Erhalt von besserer Rauschleistungen ermöglicht,
ohne jedoch die Mindestdifferenz zwischen zwei Oszillationsfrequenzen
zu ändern.
-
Tatsächlich und
gemäß einem
Aspekt der Erfindung umfasst ein Frequenzumwandler die in Anspruch
1 definierten Merkmale.
-
Dank
der Erfindung werden für
die Definition eines nicht-ganzzahligen Teilerverhältnisses
des Frequenzteilers im Rahmen des Frequenzumwandlers selbst und
auf eine für
den Anwender perfekt transparente Weise die zwei benötigten Parameter
extrahiert, auf der Grundlage des Wertes N des Vorgabeworts, welches
der Anwender für
die Programmierung einer bekannten Phasenverriegelungsschleife mit
der Umsetzung eines Frequenzumwandlers mit einem ganzzahligen Teilerverhältnis konzipiert
hätte.
-
Für eine Vielzahl
von bekannten Teilern des Typs Fraktional-N kann das Teilerverhältnis R
in der Form R = M + k/q ausgedrückt
werden, wobei M und k der erste und der zweite Parameter sind und
q ein dritter ganzzahliger Parameter ist, dessen Wert von dem Wert
der Mindestdifferenz zwischen zwei Oszillationsfrequenzen vorbestimmt
wird, der konstant gehalten werden muss. Somit ist q = FCOMP/FSTEP, wobei
FCOMP die gewählte
Vergleichsfrequenz und FSTEP die Mindestdifferenz ist. Bei einem
solchen Vorkommnis kommen gemäß der Erfindung
die im Frequenzumwandler enthaltenen Schnittstellenmittel vorteilhaft
mit:
- • Mitteln
für die
Berechnung des Gesamtteils des Verhältnisses N/q, was den ersten
Parameter M bildet, und
- • Mitteln
für die
Berechnung des Wertes der Differenz N – M·q zwischen dem Wert des Vorgabeworts
und demjenigen des Produktes der Werte des ersten und dritten Parameters,
wobei diese Differenz den zweiten Parameter k bildet.
-
In
einer solchen Ausführungsform
der Erfindung wird der erste Parameter aus dem Quotienten der Teilung
der Wertes N des Vorgabeworts durch den Wert des dritten Parameters
q gebildet, während der
zweite Parameter k aus dem Rest einer solchen Teilung gebildet wird.
-
In
einer besonders vorteilhaften Ausführungsform der Erfindung enthalten,
wenn der dritte Parameter über
P Bits kodiert ist, die Schnittstellenmittel:
- • ein Schieberegister
für den
Erhalt des Vorgabeworts, kodiert über L Bits, wobei die P Bits
mit dem am meisten signifikanten Stellenwert Gegenstand eines parallelen
Ladens sein können,
- • einen
Addierer P Bits für
den Erhalt an einem Eingang der P Bits mit dem am meisten signifikanten
Stellenwert des Schieberegisters, und an einem anderen Eingang des
mit zwei ergänzten Werts
des dritten Parameters, und
- • einen
Sequenzer, bestimmt zum Takten von L – P Rechenschritten,
wobei
jeder Rechenschritt die folgenden Operationen enthält: - • Addition
der an den Eingängen
des Addierers vorhandenen Werte,
- • Ladung
der P Bits mit dem am wenigsten signifikanten Stellenwert des Ergebnisses
der Addition über
die P Bits mit dem am meisten signifikanten Stellenwert des Schieberegisters,
wenn das besagte Ergebnis positiv ist,
- • Ladung
in einen dem Bit mit dem am wenigsten signifikanten Stellenwert
des Schieberegisters beigefügten
Flipflopspeicher eines vom Addierer erzeugten Haltebits, und
- • Verschiebung
im Sinne der Bits mit dem am meisten signifikanten Inhalt des Schieberegisters des
Werts des am wenigsten signifikanten Bits des besagten Registers,
welches dasjenige des Haltebits wird.
-
Somit
wird wie weiter oben dargelegt ein der Erfindung entsprechender
Frequenzumwandler vorteilhaft in einer Phasenverriegelungsschleife
eingesetzt, die zum Regeln der Frequenz eines Oszillator bestimmt
ist, da sie die Verbesserung der Rauschleistungen einer solchen
Schleife für
einen Anwender, der an bekannte Phasenverriegelungsschleifen gewohnt
ist, auf eine transparente Weise ermöglicht. Die Erfindung betrifft
folglich auch eine Phasenverriegelungsschleife mit:
- • einem
Oszillator für
die Erzeugung eines Ausgangssignals mit einer Oszillationsfrequenz,
deren Wert von demjenigen eines Regelsignals abhängt,
- • einem
Phasen/Frequenz-Detektor für
den Vergleich der Oszillationsfrequenz mit einer so genannten Vergleichsfrequenz
eines Vergleichssignals und die Ausgabe des Regelsignals an den Oszillator,
dessen Wert vom Ergebnis des Vergleichs abhängt, und
- • einem
Frequenzteiler wie weiter oben beschrieben, eingefügt zwischen
den Oszillator und den Phasen/Frequenz-Detektor.
-
In
einer Ausführungsform
derartiger Phasenverriegelungsschleifen betrifft die Erfindung schließlich ein
Gerät für den Empfang
von Funksignalen, beispielsweise einen Fernseher oder ein Funktelefon,
mit:
- • einer
Eingangsstufe für
den Erhalt eines Funksignals und die Umwandlung des besagten Signals in
ein elektronisches Ausgangssignal mit einer mit Funkfrequenz bezeichneten
Frequenz,
- • einem
Oszillator für
die Ausgabe eines Ausgangssignals mit einer als Oszillation bezeichneten
Frequenz, und
- • einem
Mischer für
den Erhalt der Ausgangsignale von der Eingangsstufe und vom Oszillator
und für
die Ausgabe eines Signals mit einer Frequenz gleich der Differenz
zwischen der Funkfrequenz und der Oszillationsfrequenz,
ein
dadurch gekennzeichnetes Gerät,
dass es außerdem
eine Phasenverriegelungsschleife wie hiervor beschrieben enthält, die
für die
Anpassung des Werts der Oszillationsfrequenz bestimmt ist.
-
Die
Erfindung wird besser anhand der folgenden Beschreibung als nicht
erschöpfendes
Beispiel und hinsichtlich der beigefügten Zeichnungen verstanden,
von denen:
-
1 ein
Teilfunktionsschema ist, das ein Empfangsgerät von Funksignalen beschreibt,
das die Erfindung umsetzt,
-
2 ein
Funktionsschema ist, das schematisch einen Frequenzumwandler gemäß der Erfindung
beschreibt, und
-
3 ein
Funktionsschema ist, das die in einem Frequenzumwandler enthaltenen
Schnittstellenmittel gemäß einer
vorgezogenen Ausführungsform der
Erfindung beschreibt.
-
1 zeigt
schematisch ein Empfangsgerät für Funksignale,
beispielsweise ein Empfangsgerät für Fernsehsignale,
mit einer Eingangsstufe AF, beispielsweise einem Antennen- und Filtersystem,
die den Empfang eines Signals ermöglicht, dessen Frequenz im
Rahmen eines bestimmten Frequenzbereichs ausgewählt wird, und seine Transformation
in ein elektronisches Signal Vfr, ein so genanntes Funksignal mit
einer Frequenz FR mit der Bezeichnung Funkfrequenz, ein Gerät, in dem
von der ausgewählten
Frequenz FR nach einer vorbestimmten Zwischenfrequenz FI mittels
einem Mischer MX für
den Erhalt einerseits des Funksignals Vfr und andererseits eines
Ausgangssignals Vlo eines Ortsoszillators OSC eine Frequenzverschiebung
vorgenommen wird.
-
Die
Zwischenfrequenz FI wird festgelegt, und sie ist gleich der Differenz
zwischen der Funkfrequenz FR und der Oszillationsfrequenz FLO des
Ausgangssignals Vlo des ersten Ortsoszillators OSC. Die Selektion
der besagten Oszillationsfrequenz FLO bestimmt folglich den Wert
der ausgewählten
Funkfrequenz FR.
-
In
diesem Gerät
wird die Oszillationsfrequenz FLO des Ausgangssignals Vlo des ersten Ortsoszillator
OSC mittels einer Phasenverriegelungsschleife geregelt, die enthält:
- • den
Ortsoszillator OSC, bestimmt für
die Ausgabe des Ausgangssignals Vlo, dessen Frequenz FLO vom Wert
einer Regelspannung Vtun bestimmt wird,
- • einen
Frequenzumwandler FCV für
den Erhalt des Ausgangssignals Vlo vom Ortsoszillator OSC und für die Ausgabe
eines Ausgangssignal Vdiv mit einer Frequenz FDIV, wobei ein vom
Anwender des Geräts
programmiertes, über
L Bits N(1:L) kodiertes Vorgabewort ein Teilerverhältnis R
zwischen der Oszillationsfrequenz FLO und der Frequenz FDIV des
Ausgangssignals des Frequenzumwandlers FCV definiert,
- • einen
Phasen/Frequenz-Detektor PD für
den Vergleich der Frequenz FDIV des Ausgangssignals Vdiv des Frequenzumwandlers
FCV mit einer Vergleichsfrequenz FCOMP eines Vergleichssignals Vcomp,
welches in diesem Beispiel aus einem Quartzos zillator XTAL kommt,
und für
die Ausgabe der Steuersignale V1 und V2, für das Ergebnis des besagten
Vergleichs kennzeichnend, und
- • eine
Ladepumpe CP, deren Leitung dafür
bestimmt ist, von Steuersignalen V1 und V2 kontrolliert zu werden,
während
ein Ausgang der Ladepumpe CP mit einer dafür bestimmten Kapazität Cs verbunden
ist, an ihren Klemmen die Regelspannung Vtun zu erzeugen.
-
Wenn
die Oszillationsfrequenz FLO des ersten Ortsoszillators OSC untere
R mal der Frequenz FCOMP des Vergleichssignals Vcomp liegt, bringt der
Phasendetektor PD ein erstes Steuersignal V1 in einem aktiven Zustand
an, welches die Ladepumpe CP anordnet, einen positiven Strom Ics
auszugeben. Dieser Strom, an die Kapazität Cs übertragen, bewirkt einen Anstieg
des Werts der Regelspannung Vtun, entnommen an den Klemmen der Kapazität Cs, und
folglich einen Anstieg der Oszillationsfrequenz FLO.
-
Wenn
die Oszillationsfrequenz FLO über
diejenige des Vergleichssignals Vcomp kommt, bringt der Phasendetektor
PD ein zweites Steuersignal V2 in aktiven Zustand, als Ergänzung zum
ersten Steuersignal V1, was eine Umkehrung der Stromrichtung Ics
bewirkt, die negativ wird. Dieser an die Kapazität Cs übertragene negative Strom bewirkt
eine Verringerung des Wertes der Regelspannung Vtun, an den Klemmen
der Kapazität
Cs entnommen, und folglich eine Verringerung der Oszillationsfrequenz
FLO. Die Phasenverriegelungsschleife tendiert so nach einem Gleichgewichtszustand,
in dem FLO = R·FDIV
= R·FCOMP.
-
In
zahlreichen bekannten Phasenverriegelungsschleifen ist der Frequenzumwandler
nichts anderes als ein Frequenzteiler mit einem ganzzahligen Teilerverhältnis, dessen
Wert demjenigen des Vorgabeworts N(1:L) entspricht. In dieser Art
von Systemen ist die Mindestdifferenz FSTEP zur Trennung zweier Oszillationsfrequenzen
(N + 1)·FCOMP – N·FCOMP, und
sie ist folglich gleich der Vergleichsfrequenz FCOMP an sich. Dabei
wird diese Mindestdifferenz FSTEP von der Anwendung festgelegt,
für die
das Empfangsgerät
bestimmt ist. Wenn dieses Gerät
beispielsweise für
den Empfang von Funksignalen für
digitales Fernsehn bestimmt ist, ist die Mindestdifferenz FSTEP
gleich 166,67 kHz gemäß der OFDM-Norm.
-
Es
ist nicht möglich,
die Vergleichsfrequenz FCOMP mit dem Ziel zu erhöhen, die Rauschleistungen der
Phasenverriegelungsschleife unter Verwendung eines Frequenzteilers
mit ganzzahligem Teilerverhältnis
zu verbessern, denn dies würde
dazu führen,
den Wert der Mindestdifferenz FSTEP zu erhöhen.
-
Für den Erhalt
einer konstanten Mindestdifferenz FSTEP mit gleichzeitiger Erhöhung des
Wertes der Vergleichsfrequenz FCOMP ist es dann notwendig, im Rahmen
des Frequenzumwandlers einen Frequenzteiler „Fraktional-N" zu verwenden, dessen
Teilerverhältnis
einen nicht-ganzzahligen Wert hat und der mindestens aus zwei Parametern
festgelegt wird. Ein Anwender, der einen Frequenzteiler mit einem ganzzahligen
Teilerverhältnis
durch einen Umwandler vom Typ Fraktional-N hinsichtlich der Verbesserung
der Rauschleistungen einer Phasenverriegelungsschleife unter Verwendung
einer höheren
Vergleichsfrequenz austauschen möchte,
sieht sich im Prinzip folglich verpflichtet, den besagten Frequenzteiler
nicht mehr mit einem, sondern mit zwei Vorgabewörtern zu speisen, was ihn dazu
führt,
beträchtliche
und kostspielige Änderungen
an der Phasenverriegelungsschleife vorzunehmen, wobei er von dem bekannten
Modell ausging.
-
Der
der Erfindung entsprechende Frequenzumwandler FCV ist alleine mit
dem Vorgabewort N(1:L) programmierbar und führt eine nicht-ganzzahlige
Teilung der Oszillationsfrequenz FLO aus, um es so zu ermöglichen,
eine höhere
Vergleichsfrequenz FCOMP als die vorgegebene Mindestdifferenz FSTEP
zwischen zwei Oszillationsfrequenzen hinsichtlich der Verbesserung
der Rauschleistungen der Phasenverriegelungsschleife zu verwenden.
-
2 zeigt
schematisch einen der Erfindung entsprechenden Frequenzumwandler
FCV, der enthält:
- • einen
Frequenzteiler FRACN für
den Erhalt des Ausgangssignals Vlo des Ortsoszillator und für die Ausgabe
eines Ausgangssignals Vdiv mit einer so genannten Ausgangsfrequenz
FDIV, und
- • ein
Register REG in Verbindung mit einem Eingangsport für den Erhalt
des Vorgabeworts N(1:L).
-
Der
Frequenzumwandler FCV enthält
außerdem
Schnittstellenmittel INT, zwischen dem Eingangsport und dem Frequenzteiler
FRACN angeordnet und dafür
bestimmt, eine Konvertierung eines Werts des Vorgabeworts nach einem
ersten und einem zweiten Parameter M(1:L – P) und k(1:P) auszuführen, respektive
kodiert über
L – P
und P Bits, um einen nicht-ganzzahligen
Wert des Teilerverhältnisses
des Frequenzteilers FRACN zu definieren.
-
Der
Frequenzteiler ist hier vom Typ „Fraktional-N" und realisiert ein
Teilerverhältnis
R zwischen der Frequenz FLO seines Eingangssignals Vlo und der Frequenz
FDIV seines Ausgangssignals Vdiv, was in der Form R = FLO/FDIV =
M + k/q ausgedrückt wird,
wobei M und k die Werte des ersten und zweiten Parameters M(1:L – P) und
k(1:P) sind und q derje nige eines dritten ganzzahligen Parameters
ist, dessen Wert vom Wert der Mindestdifferenz zwischen zwei Oszillationsfrequenzen,
der konstant beibehalten werden muss, vorbestimmt wird. Somit ist
q = FCOMP/FSTEP, wobei FCOMP die gewählte Vergleichsfrequenz und
FSTEP die Mindestdifferenz ist. In dem weiter oben erwähnten Beispiel
der Funksignale für
digitales Fernsehen ist FSTEP = 166,67 kHz, was bedingt, dass q
= 24 ist, wenn man FCOMP = 4 MHz selektiert. Die im Frequenzumwandler
FCV enthaltenen Schnittstellenmittel INT umfassen:
- • Mittel
für die
Berechnung des Gesamtteils des Verhältnisses N/q, was den ersten
Parameter M bildet, und
- • Mittel
für die
Berechnung des Wertes der Differenz N – M·q zwischen dem Wert des Vorgabeworts
und demjenigen des Produktes der Werte des ersten und dritten Parameters,
wobei diese Differenz den zweiten Parameter k bildet.
-
In
dieser Ausführungsform
der Erfindung wird der erste Parameter M aus dem Quotienten der Teilung
der Werts N des Vorgabeworts durch den Wert des dritten Parameters
q gebildet, während
der zweite Parameter k aus dem Rest einer solchen Teilung gebildet
wird. Die Umsetzungsformen dieser Operationen sind zahlreich und
dem Fachmann zugänglich.
-
3 zeigt
eine besonders vorteilhafte Ausführungsform
der hiervor beschriebenen Schnitstellenmittel INT. In dieser Ausführungsform
enthalten die Schnittstellenmittel INT ein Schieberegister REG für den Erhalt
des Vorgabeworts N(1:L), das vorteilhaft aus dem Register gebildet
wird, das aus Kostengründen
mit dem Eingangsport verbunden ist.
-
Die
P Bits mit dem am meisten signifikanten Stellenwert dieses Registers
können
Gegenstand eines parallelen Ladens sein. Die Schnittstellenmittel INT
enthalten außerdem
einen Addierer P Bits ADD für
den Erhalt an einem Eingang der P Bits mit dem am meisten signifikanten
Stellenwert des Schieberegisters, und an einem anderen Eingang des
mit zwei ergänzten
Werts des dritten Parameters –q(1:P).
Die Schnittstellenmittel INT enthalten schließlich einen Sequenzer SEQ,
bestimmt zum Takten von L – P
Rechenschritten. Die Funktionsweise dieser Schnittstellenmittel
ist folgende: In einer Initialphase lädt der Anwender das Vorgabewort
N(1:L) in das Register N. Der Gegensatz des Werts des dritten Parameters –q(1:P)
wird automatisch in ein Register REGq geladen, da, wie man zuvor
sah, der Wert des dritten Parameters q bekannt ist, denn von der
Anwendung vorgegeben, für die
das den Frequenzumwandler verwendende Gerät bestimmt ist. Der Sequenzer SEQ
veranlasst dann den Anfang eines Rechenzyklus. Im Laufe eines ersten
Rechenschritts werden die am meisten signifikanten P Bits des Inhalts
des Registers REG mit dem Wert des dritten Parameters q(1:P) über den
Addierer ADD verglichen, der den besagten am meisten signifikanten
P Bits den Wert des dritten Parameters subtrahiert. Wenn das Ergebnis
der Subtraktion positiv ist, wird ein Haltebit, das den Zustand
1 annimmt, in einem Flipflopspeicher C abgelegt. Gleichzeitig wird
das Ergebnis der Subtraktion in die am meisten signifikanten P Bits
des Registers REG geladen. Wenn das Ergebnis der Subtraktion negativ
ist, wird ein Haltebit, das den Zustand 0 annimmt, in dem Flipflopspeicher
C abgelegt, während
die am meisten signifikanten P Bits des Registers REG unverändert bleiben.
Im folgenden Rechenschritt ordnet der Sequenzer anhand eines Uhrsignals
Clk eine Verschiebung des gesamten Inhalts des Registers REG im
Sinne der am meisten signifikanten Bits an, wobei das Haltebit zum
Bit mit dem am wenigsten signifikanten Stellenwert des Inhalts des besagten
Registers wird. Die Größenordnung
des Inhalts der am meisten signifikanten P Bits des Registers REG
wird dann um 1 inkrementiert. Es wird eine neue Subtraktion vom
Addierer ADD vorgenommen, wobei das Ergebnis, wenn es positiv ist,
erneut in die am meisten signifikanten P Bits des Registers REG geladen
wird. Im folgenden Rechenschritt veranlasst der Sequenzer SEQ eine
neue Verschiebung des Inhalts des Register REG, dann eine neue Subtraktion, dann
ein erneutes Aufladen, wenn das Ergebnis der Subtraktion positiv
ist, usw. bis zum Ende des L-ten Rechenschritts, der das Ende des
Rechenzyklus bildet. Tatsächlich
enthalten am Ende des L-ten Rechenschritts die am wenigsten signifikanten
L – P
Bits des Registers REG den Quotienten der Teilung des Werts des
Vorgabeworts N(1:L) über
den Wert des dritten Parameters q(1:P) und folglich den Wert des ersten
Parameters M(1:L – P).
Dieser Teil des Registers REG bildet folglich das weiter oben beschriebene
Register REGM. Die am meisten signifikanten P Bits des Registers
REG enthalten dagegen den Rest der Teilung des Werts des Vorgabeworts
N(1:L) über den
Wert des dritten Parameters q(1:P) und folglich den Wert des zweiten
Parameters k(1:P).
-
Dieser
Teil des Registers REG bildet folglich das weiter oben beschriebene
Register REGk.
- AF
- = Eingangsstufe
- Vfr
- = Elektroniksignal
- FR
- = Frequenz
- MX
- = Mischer
- Vlo
- = Ausgangssignal
- FLO
- = Oszillationsfrequenz
- Vfi
- = Zwischensignal
- FI
- = Zwischenfrequenz
- REG
- = Register
- N(1:L)
- = über L Bits kodiertes Vorgabewort
- FCV
- = Frequenzumwandler
- Vdiv
- = Ausgangssignal
- FDIV
- = Ausgangsfrequenz
- OSC
- = Ortsoszillator
- Vtun
- = Regelspannung
- Ics
- = Stromrichtung
- Cs
- = Kapazität
- V1,
- V2 = Steuersignale
- CP
- = Ladepumpe
- PD
- = Phasendetektor
- Vcomp
- = Vergleichssignal
- FC
- OMP = Vergleichsfrequenz
- XTAL
- = Quartzoszillator
- INT
- = Schnittstellenmittel
- REGM
- = Register
- M(1:L – P)
- = Parameter
- k(1:P)
- = Parameter
- FRACN
- = Frequenzteiler
- REGk
- = Register
- C
- = Flipflopspeicher
- Clk
- = Uhrsignal
- SEQ
- = Sequenzer
- ADD
- = Addierer
- RES
- = Resultat
- –q(1:p)
- = dritter Parameterwert
- REGq
- = Register