DE60038601T2

DE60038601T2 - Schaltung zur Korrektur von Referenzfrequenz und von Fehlern zwischen Spiegelflächen

Info

Publication number: DE60038601T2
Application number: DE60038601T
Authority: DE
Inventors: Michael B. Manhattan Beach Neary
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1999-12-21
Filing date: 2000-12-07
Publication date: 2009-06-10
Anticipated expiration: 2020-12-08
Also published as: EP1119185A2; DE60038601D1; EP1119185B1; US6151152A; EP1119185A3; JP2001183600A

Description

Diese Erfindung betrifft die Korrektur von Rasterabtastfehlern und im Besonderen eine elektronische Schaltung, die die gemittelte Abtastzeit aller Facetten eines sich drehenden Polygonspiegels bei jeder Drehung digital misst und die Differenz der Abtastzeit jeder Facette im Vergleich zu der gemittelten Abtastzeit aller Facetten, gemessen bei der letzten Drehung des sich drehenden Polygonspiegels, berechnet.
Mit Bezugnahme auf 1 wird eine Tangential(Schnellabtastungs)-Ansicht einer Rasterausgabe-Abtastvorrichtung 10 nach dem Stand der Technik für ein Drucksystem gezeigt. Das Rasterabtastsystem 10 verwendet eine Laser-Lichtquelle 12, einen Kollimator 14, vorgelagerte Polygonoptik 16, einen sich drehenden Mehr-Facetten-Polygonspiegel 18 als das Abtastelement, nachgelagerte Polygonoptik 20 und ein lichtempfindliches Medium 22. Die Laser-Lichtquelle 12 sendet einen Lichtstrahl 24 durch den Kollimator 14 und die vorgelagerte Polygonoptik 16 hindurch zu dem sich drehenden Polygonspiegel 18. Der Kollimator 14 kollimiert den Lichtstrahl 24 und die vorgelagerte Polygonoptik 16 fokussiert den Lichtstrahl 24 in der Sagittal- oder Querabtastebene auf den sich drehenden Polygonspiegel 18. Die Facetten 26 des sich drehenden Polygonspiegels 18 reflektieren den Lichtstrahl 24 und veranlassen den reflektierten Lichtstrahl 24, sich um eine Achse in der Nähe des Reflexionspunktes der Facette 26 herum zu drehen. Der reflektierte Lichtstrahl 24 wird durch die nachgelagerte Polygonoptik 20 hindurch verwendet, um ein Dokument an dem Eingang eines Abbildungssystems abzutasten, oder kann verwendet werden, um auf einen fotografischen Film oder ein lichtempfindliches Medium 22, wie eine xerografische Trommel, an dem Ausgang eines Abbildungssystems aufzutreffen. Hierin im Folgenden wird zum Zwecke der Vereinfachung der „sich drehende Polygonspiegel" als „Polygon" bezeichnet.
Bei diesem Prozess kann jede Facette, in Abhängigkeit von den Herstellungstoleranzen, unterschiedliche Eigenschaften aufweisen, wie eine geringfügige Breitenabweichung, die bewirken kann, dass die von dieser Facette abgetastete Linie schneller oder langsamer als die gemittelte Abtastzeit abgetastet wird. Dieser Typ Fehler wird Facettenfehler genannt. Um dieses Problem zu korrigieren, ist es am besten, den Fehler jeder Facette im Vergleich zu der gemittelten Geschwindigkeit des Polygons (gemittelte Abtastzeit) zu prüfen, wobei dies die gemittelte Geschwindigkeit aller Facetten des Polygons ist.
Es besteht jedoch noch ein anderes Problem, das angegangen und von dem Facettenproblem getrennt werden muss. Zum Zweck der Diskussion wird dieses Problem "Bezugsfrequenzfehler" genannt, der auftritt, wenn die Geschwindigkeit des Bildpunkttaktes nicht mit der gemittelten Geschwindigkeit des Polygons übereinstimmt. Sowohl der Facetten- als auch der Bezugsfrequenzfehler kann durch Modifizieren der Frequenz des Bildpunkttaktes korrigiert werden.
EP-A-0520809 offenbart ein Rasterabtastsystem, bei dem ein Lichtstrahl bei einer Taktrate moduliert und durch einen sich drehenden Polygonspiegel mit einer Vielzahl von Facetten abtastend geführt wird. Das System umfasst eine Korrekturschaltung zum Korrigieren der Frequenz des Taktes in Bezug auf die Geschwindigkeit des abtastend geführten Lichtstrahls. Die Schaltung umfasst eine Bildpunkttakt-Phasenregelschleife, die SOS(start of scan)- und EOS(end of scan)-Impulse für jede einer Vielzahl von Abtastlinien empfängt. Ein spannungsgesteuerter Oszillator gibt eine gewünschte Frequenz des Bildpunktaktes aus. Eine gewünschte Anzahl von Bildpunkten in jeder Abtastlinie wird gezählt und es wird ein Impuls an dem letzten Bildpunkt in der Abtastlinie ausgegeben. Der EOS(end of scan)-Impuls und der letzte Bildpunktimpuls werden verglichen und ein Ausgang wird aus Phasenfehler bereitgestellt, wobei der Phasenfehler der Differenz zwischen dem EOS(end of scan)-Impuls und dem letzten Bildpunktimpuls entspricht. Der Phasenfehler für eine Facette des Polygons wird verwendet, wenn die Facette einen Abbildungsstrahl bei einer nächstfolgenden Polygondrehung abtastend führt. Der Phasenfehler wird zu einer Spannung umgewandelt und die Phasenfehlerspannung wird zu einer Mittenfrequenzspannung addiert, um eine zusammengesetzte Spannung zum Steuern des spannungsgesteuerten Oszillators zu erzeugen. Es wird jedoch keine Vorkehrung getroffen, um die Kalibrierung für das Mittel der Zeitdifferenzen für die unterschiedlichen Facetten des Polygons auszugleichen.
Patentzusammenfassungen von Japan 08094949 vom 12. April 1996 offenbaren eine Bilderzeugungsvorrichtung, bei der Rotationsunregelmäßigkeiten eines Polygonspiegels durch Korrigieren einer Schreibtaktfrequenz auf Basis des gemittelten Wertes einer ge messenen Zählungszahl ausgeglichen werden. Die Messung der Zählungszahl, die der Laserstrahlabtastzeit zwischen zwei Punkten entspricht, wird mehrfach durchgeführt und die Schreibtaktfrequenz wird auf Basis des gemittelten Wertes der gemessenen Zählungszahl korrigiert.
Es ist eine Aufgabe dieser Erfindung, die Geschwindigkeit der Facetten digital und kontinuierlich zu messen und eine gemittelte Geschwindigkeit für das Polygon zu berechnen, während sich das Polygon dreht, und sowohl den Bezugsfrequenz- als auch den Facettenfehler zu korrigieren, während sich das Polygon dreht.
Nach einem ersten Aspekt der vorliegenden Erfindung eine elektronische Kalibrierungsschaltung zum Kalibrieren der Frequenz eines Taktes in Bezug auf die Geschwindigkeit eines Abtast-Lichtstrahls für ein Rasterabtastsystem, bei dem ein Lichtstrahl bei einer Taktrate moduliert und durch einen sich drehenden Polygonspiegel mit einer Vielzahl von Facetten abtastend geführt wird, wobei die elektronische Schaltung umfasst:
einen Taktgenerator, der eine Spannung empfängt und einen Takt (Mclk) mit einer Frequenz erzeugt, die durch die empfangene Spannung gesteuert wird;
einen Teiler, der mit dem Taktgenerator verbunden ist, um den Takt zu empfangen und zu teilen und seriell eine Vielzahl von EOC(end of count)-Impulsen zu erzeugen, von denen jeder einer der Vielzahl von Facetten des Rasterabtastsystems entspricht;
einen digitalen Phasendetektor, der seriell die EOC-Impulse und eine Vielzahl von EOS(end of scan)-Impulsen empfängt, von denen jeder einer der Vielzahl von Facetten entspricht;
wobei der digitale Phasendetektor einen digitalen Wert für die Zeitdifferenz zwischen dem EOS-Signal und dem EOC-Signal jeder der Vielzahl von Facetten erzeugt;
eine Speichereinrichtung, die mit dem digitalen Phasendetektor verbunden ist, um den digitalen Zeitwert für jede der Vielzahl von Facetten zu speichern; dadurch gekennzeichnet, dass die elektronische Kalibrierungsschaltung des Weiteren umfasst:
eine Mittlungseinrichtung, die mit der Speichereinrichtung verbunden ist, um die in der Speichereinrichtung gespeicherten Zeitwerte zu mitteln, wobei die Mittlungseinrichtung ein Ausgangssignal auf Basis der gemittelten Zahlwerte erzeugt;
eine Einrichtung zum Vergleichen des Zeitwertes jeder Facette mit dem gemittelten Zeitwert und zum Erzeugen eines Fehlerwertes für jede Facette;
eine zweite Speichereinrichtung, die mit der Vergleichseinrichtung verbunden ist, um die Fehlerwerte jeder Facette zu speichern;
wobei die Vergleichseinrichtung den Fehlerwert jeder Facette bei jeder Drehung zu dem Fehlerwert der vorherigen Umdrehung, der in der zweiten Speichereinrichtung gespeichert ist, addiert, um einen regulierten Fehler zu erzeugen, und den regulierten Fehler in der zweiten Speichereinrichtung speichert;
eine Addiereinrichtung, die mit der Mittlungseinrichtung und der zweiten Speichereinrichtung verbunden ist, um den regulierten Fehlerwert jeder Facette zu dem Ausgangssignal von der Mittlungseinrichtung zu addieren und einen Korrekturwert zu erzeugen; und
eine Spannungsanlegeeinrichtung, die mit der Addiereinrichtung zum Empfangen des Korrekturwertes und mit dem Taktgenerator zum Anlegen auf Basis des Korrekturwertes einer Spannung daran verbunden ist, wobei die an den Taktgenerator angelegte Spannung zunimmt, wenn der Korrekturwert negativ ist, und abnimmt, wenn der Korrekturwert positiv ist.
Nach einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Korrigieren der Bezugsfrequenz eines Rasterabtastsystems, bei dem ein Lichtstrahl bei einer Taktrate moduliert und von einem sich drehenden Polygonspiegel mit einer Vielzahl von Facetten abtastend geführt wird, bereitgestellt, wobei das Verfahren die folgenden Schritte umfasst:

a) Erzeugen eines Bezugstaktes mit einer Taktfrequenz, die durch eine empfangene Spannung gesteuert wird;
b) Teilen des Bezugstaktes, um seriell eine Vielzahl von EOC(end of count)-Impulsen zu erzeugen, von denen jeder einer der Vielzahl von Facetten des Rasterabtastsystems entspricht;
c) Serielles Empfangen der EOC-Impulse und einer Vielzahl von EOS(end of scan)-Impulsen, von denen jede einer der Facetten des Rasterabtastsystems entspricht;
d) Erzeugen eines digitalen Wertes für die Zeitdifferenz zwischen dem EOS-Signal und dem EOC-Signal jeder der Vielzahl von Facetten;
e) Individuelles Speichern des digitalen Zeitwertes jeder Facette; und
f) Mitteln der gespeicherten digitalen Zeitwerte;
g) Speichern der gemittelten digitalen Zeitwerte;
h) Vergleichen des digitalen Zeitwertes jeder Facette mit dem gemittelten digitalen Zeitwert und Erzeugen eines Fehlerwertes für jede Facette;
i) Speichern des Fehlerwertes jeder Facette bei der ersten Drehung des Polygons und bei folgenden Drehungen des Polygons, Addieren des Fehlerwertes jeder Facette zu dem zuvor gespeicherten Fehlwert der jeweiligen Facette und Speichern des resultierenden Fehlerwertes als dem Fehlerwert der jeweiligen Facette;
j) Addieren des Fehlerwertes jeder Facette zu dem gemittelten, gespeicherten digitalen Zeitwert, um einen Korrekturwert für die jeweilige Facette zu erzeugen; und
k) Erzeugen einer Spannung auf Basis des Korrekturwertes, um die Bezugstaktfrequenz zu steuern;
l) Erhöhen der Taktfrequenz, wenn der Korrekturwert negativ ist, und Verringern der Frequenz, wenn der Korrekturwert positiv ist.

Eine Ausführung der vorliegenden Erfindung wird nun beispielhaft beschrieben, wobei Bezug auf die begleitenden Zeichnungen genommen wird, bei denen:
1 eine Tangential(Schnellabtastungs)-Ansicht einer Rasterausgabe-Abtastvorrichtung nach dem Stand der Technik für ein Drucksystem zeigt;
2 ein Blockdiagramm einer Phasenregelschleife zeigt, die zum kontinuierlichen Korrigieren des Bezugsfrequenzfehlers konstruiert ist;
3 das Blockdiagramm von 2 zeigt, wobei eine Facettenfehlerkorrektur hinzugefügt ist;
4 das ausführliche Blockdiagramm des Phasendetektorblocks der 2 und 3 zeigt;
5 das Taktdiagramm der unterschiedlichen Signale in dem Phasendetektorblock von 4 zeigt; und
6 ein ausführliches Blockdiagramm des numerischen Blockes von 4 zeigt.
Mit Bezugnahme auf 2 wird ein Blockdiagramm einer Phasenregelschleifenschaltung 30 gezeigt, die zum kontinuierlichen Korrigieren des Bezugsfrequenzfehlers konstruiert ist. In 2 werden ein spannungsgesteuerter Oszillator 32, ein Teiler 34, eine Abgleichlogik 36, ein digitaler Phasendetektor 38, ein Mikroprozessor 40 und ein Digital-Analog-Wandler 42 verwendet, um einen genauen Haupttakt (Mclk) zu erzeugen. Der Haupttakt (Mclk) wird mit dem SOS(start of scan)-Signal synchronisiert, um den Bildpunkttakt (Pclk) zu erzeugen.
Typischerweise weist ein Rasterausgabe-Abtastsystem zwei Sensoren auf, um das SOS(start of scan)-Signal und das EOS(end of scan)-Signal zu erfassen. Wenn der Abtastlaser-Lichtstrahl eine bestimmte Stelle auf der Abtastlinie unmittelbar vor der Bild punktplatzierung überstreicht, erzeugt der jeweilige Sensor ein SOS(start of scan)-Signal. Auf dieselbe Weise erzeugt, wenn der Abtastlaser-Lichtstrahl eine bestimmte Stelle auf der Abtastlinie unmittelbar nach dem Ende der Bildpunktplatzierung überstreicht, der jeweilige Sensor ein EOS(end of scan)-Signal. Das SOS-Signal und das EOS-Signal werden für jede Abtastlinie erzeugt.
In der Phasenregelschleife 30 erzeugt der spannungsgesteuerte Oszillator (Taktgenerator) 32 einen Haupttakt (Mclk) und sendet ihn zu dem Teiler 34, der den Mclk durch M teilt, um seriell eine Vielzahl von EOC-Impulsen zu erzeugen, die als das EOC-Signal ausgesendet werden. Jeder der Vielzahl von EOC-Impulsen entspricht einer der Vielzahl von Facetten des sich drehenden Polygonspiegels. M ist die Gesamtzahl von Bildpunkten pro Abtastlinie. Zum Beispiel beträgt bei einem 14,4-Zoll-Papier mit 600 Bildpunkten pro Zoll M 8640. Das EOC-Signal, das das Ende von Bildpunktinformationen anzeigt, wird über den Abgleichblock 36 zu einem Phasendetektor 38 gesendet. Der Abgleichblock 36 gleicht das EOC-Signal für eine Bewegung des Photorezeptorbandes in der Abtastrichtung ab.
Der Phasendetektor 38 empfängt das intern erzeugte EOC-Signal und ein EOS-Signal von dem Rasterausgabe-Abtastsystem. Das EOS-Signal ist eine Vielzahl seriell gesendeter EOS-Impulse, wobei jeder Impuls einer der Vielzahl der Facetten des sich drehenden Polygonspiegels entspricht.
Die EOS- und EOC-Impulse jeder Facette sollten zu derselben Zeit bei dem Phasendetektor 38 ankommen. Aus verschiedenen Gründen, wie Eigenschaften unterschiedlicher Facetten, könnte jedoch der EOS-Impuls vor oder nach dem EOC-Impuls bei dem Phasendetektor 38 ankommen. Zum Zwecke der Vereinfachung werden der EOS-Impuls und der EOC-Impuls hierin im Folgenden als EOS bzw. EOC bezeichnet.
Für jede Facette vergleicht und misst der Phasendetektor 38 die Zeitdifferenz zwischen dem EOS und dem EOC und sendet einen digitalen Zeitwert für die Verzögerung zwischen den zwei Signalen aus. Die Zeitdifferenz (digitaler Zeitwert) zwischen dem EOS und dem EOC jeder Facette wird zu einer Verweistabelle 44 gesendet. Die Verweistabelle 44 weist eine einzelne adressierbare Position für die Zeitdifferenz jeder Facette auf. Der Phasendetektor 38 misst kontinuierlich die Zeitdifferenz zwischen dem EOC und dem EOS jeder Facette und frischt die in der Verweistabelle 44 gespeicherte Zeitdifferenz auf.
Es ist zu beachten, dass in den 2 und 3 die in dem Mikroprozessor 40 gezeigten Blöcke 44, 45, 46, 47, 51, 52, 53 und 56 nicht die tatsächlichen Blöcke des Mikroprozessors 40 sind. Sie zeigen lediglich die Funktionen, die der Mikroprozessor 40 durchführt, und wenn man dies wünscht, kann der Mikroprozessor 40 durch elektronische Blöcke ersetzt werden, die dieselben Funktionen wie diejenigen der Blöcke 44, 45, 46, 47, 51, 52, 53 und 56 durchführen. Es ist des Weiteren zu beachten, dass in dieser Spezifikation das Wort „Mikroprozessor 40" und jedes der Wörter „Blöcke 45, 47, 51, 53 und 56" austauschbar verwendet werden.
Der Mikroprozessor 40 oder der Mittlungsblock 45 addieren die Zeitdifferenz aller Facetten des Polygons und teilen die Gesamtsumme durch die Zahl der Facetten, um einen gemittelten Zeitwert zu erzeugen. Der gemittelte Zeitwert wird in dem Mittelwertblock 46 gespeichert. Da die Werte der Verweistabelle 44 bei jeder Drehung des Polygons aufgefrischt werden, kann der Mikroprozessor 40 so programmiert werden, dass er entweder die gemittelte Zeit an dem Ende jeder Polygondrehung neu berechnet oder kontinuierlich die gemittelte Zeit neu berechnet, wenn sich die Werte in der Verweistabelle 44 ändern.
Der berechnete gemittelte Zeitwert wird zum Korrigieren des Bezugsfrequenzfehlers verwendet. Bei Betrieb, wenn der EOC vor oder nach dem EOS bei dem Phasendetektor 38 ankommt, zeigt dies an, dass der Mclk zu schnell bzw. zu langsam ist. Auf Basis derselben Logik bedeutet dies, wenn die gemittelte Zeit einen positiven Wert aufweist, dass während der jeweiligen Drehung des Polygons der Mclk für die Mehrheit der Facetten schnell war, und wenn die gemittelte Zeit einen negativen Wert aufweist, bedeutet dies, dass während der jeweiligen Drehung des Polygons der Mclk für die Mehrheit der Facetten langsam war. Daher muss dann, wenn die gemittelte Zeitdifferenz positiv ist, die Bezugsfrequenz gesenkt werden. Wenn die gemittelte Zeitdifferenz negativ ist, muss die Bezugsfrequenz erhöht werden.
Der gemittelte Zeitwert wird zu einem Bruchblock 47 gesendet, der einen Korrekturwert auf Basis des gemittelten Zeitwertes erzeugt. Der Korrekturwert von dem Bruchblock 47 wird über den Digital-Analog-Wandler 42, der das digitale Signal zu einem analogen Signal umwandelt, bevor er es dem spannungsgesteuerten Oszillator 32 zuführt, zu dem spannungsgesteuerten Oszillator 32 gesendet. Die Ausgangsspannung des Digital-Analog-Wandlers 42 steuert die Frequenz des spannungsgesteuerten Oszillators 32 und veranlasst den spannungsgesteuerten Oszillator 32, die Frequenz des Mclk in Abhängigkeit davon, ob der digitale Korrekturwert von dem Mikroprozessor 40 höher oder niedriger als der vorherige Wert war, zu erhöhen oder zu senken. Da der Mikroprozessor 40 die gemittelte Zeit kontinuierlich neu berechnen kann, kann die Frequenz des Haupttaktes kontinuierlich reguliert werden. Dadurch kann der Bezugstakt einer sich ändernden Polygongeschwindigkeit folgen, wie dies manchmal bei der Druckerkalibrierung erforderlich sein kann.
In Abhängigkeit von den Systemanforderungen kann die Bezugsfrequenzregulierung in einem Schritt oder in mehreren Schritten durchgeführt werden. Wenn gewünscht wird, den gesamten Bezugsfrequenzfehler in einem einzelnen Schritt zu korrigieren, wird der Bruchblock 47 dazu programmiert, den gesamten Wert der gemittelten Zeit als einen Korrekturwert auszusenden. Wenn jedoch gewünscht wird, den Bezugsfrequenzfehler schrittweise zu korrigieren, dann wird der Bruchblock 47 dazu programmiert, einen vorgegebenen Bruchteil des gemittelten Zeitwertes als den Korrekturwert auszusenden. Selbstverständlich kann der vorgegebene Bruchteil so programmiert werden, dass er einen gewünschten Wert aufweist.
Es ist zu beachten, dass eine alternative Weise zur Verwendung eines Bruchteils des gemittelten Zeitwertes darin besteht, den Bruchblock 47 vor der Verweistabelle 44 zu platzieren, um einen Bruchteil der Zeitdifferenz jeder Facette zu speichern und dann einen gemittelten Wert aus den gespeicherten Werten zu erzeugen.
Beim Einschalten sendet der Mikroprozessor 40 einen Wert zu dem Digital-Analog-Wandler 42 aus, um den spannungsgesteuerten Oszillator 32 zu veranlassen, mit dem Erzeugen des Mclk zu beginnen. Anfänglich könnte die Frequenz des Mclk zu schnell oder zu langsam sein. Die von dem Phasendetektor 38 gesendeten kontinuierlichen Zeitwerte veranlassen jedoch den Mikroprozessor 40, die Frequenz des Mclk zu regulieren und den Bezugsfrequenzfehler im Wesentlichen zu verringern.
Mit Bezugnahme auf 3 wird das Blockdiagramm von 2 mit einer Hinzufügung von Facettenfehlerkorrektur gezeigt. In 3 werden alle Elemente, die dieselben wie die Elemente von 2 sind und demselben Zweck dienen, mit denselben Bezugszeichen bezeichnet.
Der Mikroprozessor 40 oder der Vergleichsblock 51 berechnen die Differenz zwischen der Zeitdifferenz jeder Facette und der gemittelten Zeit, um einen Fehler für jede Facette zu erzeugen. Die Fehler werden über einen Bruchblock 53 zu einer Verweistabelle 52 gesendet, um an einzeln adressierbaren Positionen der Verweistabelle 52 gespeichert zu werden. Nach jeder Drehung des Polygons berechnet der Mikroprozessor 40 diese Fehler neu, addiert oder subtrahiert die neu berechneten Fehler zu/von den Werten in der Verweistabelle 52 in Abhängigkeit davon, ob die neu berechneten Fehler jeweils größer oder geringer als der vorherige Fehler sind, und speichert das Ergebnis (regulierter Fehlerwert) in der Verweistabelle 52.
Der Bruchblock 53 kann dazu programmiert werden, den gesamten Wert oder einen Bruchteil des Fehlerwertes in der Verweistabelle 52 zu speichern. Der Bruchblock stellt die Option bereit, den gesamten Fehlerwert anzuwenden, um den Facettenfehler in einem Schritt zu korrigieren, oder einen Bruchteil des Fehlers zu verwenden, um den Facettenfehler schrittweise zu korrigieren.
Für jede Facette wählt der Mikroprozessor 40 den jeweiligen regulierten Fehlerwert aus der Verweistabelle 52 aus und sendet ihn über die Addiereinrichtung 56 zu dem Digital-Analog-Wandler 42. Der Addierer 56 empfängt den Fehler und den gemittelten Zeitwert und addiert sie, um einen Korrekturwert zu erzeugen und an den Digital-Analog-Wandler 42 zu senden.
Wenn die Facettenfehler vollständig korrigiert sind, dann zeigen die Werte von dem Phasendetektor 38 lediglich Bezugsfrequenzfehler an. Daher kann, nachdem das System ein stabiles Profil des Facettenfehlers erhalten hat, der Vergleichsblock 51 gestoppt werden, um die Fehlerwerte der Verweistabelle 52 festgelegt zu halten, um die Facettenkorrektur auf ihrem optimalen Wert einzufrieren.
Mit Bezugnahme auf 4 wird das ausführliche Blockdiagramm des Phasendetektorblocks 38 der 2 und 3 gezeigt. Der Phasendetektor 38 empfängt die EOS-, SOS-, EOC-Signale und den Bildpunkttakt (PCK). Mit Bezugnahme sowohl auf 4 als auch auf 5 werden die EOS- und EOC-Signale mit den Taktanschlüssen der Register 58 bzw. 59 verbunden. Wenn die EOS und EOC ankommen, wird der Ausgang der Register 58 und 59 jeweils hoch (1) werden und bleiben bis zu dem nächsten SOS(start of scan)-Signal, das beide Register zurücksetzt, hoch (1).
Die Ausgänge der Register 58 und 59 sind mit der Exklusives-ODER-Schaltung 60 verbunden und der Ausgang der Exklusives-ODER-Schaltung 60 ist mit einer Kette von Verzögerungselementen 62 (D₁, D₂, D₃, D₄, D₅ und D₆) verbunden. Die Verzögerungselemente 62 sind mit digitalen Basiselementen, wie einem UND-Gatter, konstruiert und jedes kann so konstruiert sein, dass es eine vorgegebene Verzögerung, wie zum Beispiel 2 nsec, aufweist. Der Ausgang jedes Verzögerungselementes 62 zeigt den Zustand des Signals, während sich das Signal über das jeweilige Verzögerungselement ausbreitet. Der Ausgang der Exklusives-ODER-Schaltung 60 und der Ausgang jedes Verzögerungselementes 60 sind einzeln mit einem Eingang eines Registers 64 (R₁, R₂, R₃, R₄, R₅, R₆ und R₇) verbunden. Die Register 64 sind mit dem Bildpunkttakt Pclk getaktet (Mclk mit SOS synchronisiert). Die Ausgänge der Register 64 sind mit einem numerischen Block 66 verbunden.
Mit Bezugnahme auf 5 wird ein ausführliches Blockdiagramm des numerischen Blocks 66 gezeigt. Mit Bezugnahme sowohl auf 4 als auch auf 5 ist der Ausgang der Exklusives-ODER-Schaltung 60 hoch (1), wenn sich die zwei Signale EOS und EOC in voneinander unterschiedlichen Zuständen befinden. Daher wird jedes Mal, wenn entweder das EOS oder das EOC ankommt, der Ausgang des jeweiligen Registers 58 oder 59 (1), was den Ausgang der Exklusives-ODER-Schaltung 60 veranlasst, (1) zu werden. Der Ausgang der Exklusives-ODER-Schaltung 60 bleibt in diesem Zustand, bis das andere Signal an seinem jeweiligen Auffangspeicher (Latch) ankommt und den Ausgang des jeweiligen Auffangspeichers veranlasst, (1) zu werden, wobei in diesem Fall der Ausgang der Exklusives-ODER-Schaltung 60 (0) wird. Die Dauer des hohen Zustands (1) des Ausgangs der Exklusives-ODER-Schaltung bestimmt die Verzögerung zwischen den Ankunftszeiten des EOS und des EOC, welche auch immer zuerst eintritt. Der Ausgang der Exklusives-ODER-Schaltung 60 breitet sich über die Verzögerungs elemente 62 aus und die Dauer des hohen Zustands (1) des Ausgangs der Exklusives-ODER-Schaltung kann durch die Anzahl hoher (1) Ausgänge der Verzögerungselemente 62 bestimmt werden.
Sobald ein Bildpunkttakt Pclk die Register 64 erreicht, registrieren sie die Ausgangszustände der Exklusives-ODER-Schaltung 60 und der Verzögerungselemente 62. Alle registrierten Zustände werden zu dem numerischen Block 66 gesendet, der bestimmt, wie viele registrierte Zustände hoch sind, und einen numerischen Wert aussendet.
Mit Bezugnahme auf 6 wird ein ausführliches Blockdiagramm des numerischen Blocks 66 gezeigt. Der Block 66 umfasst eine Vielzahl von Volladdierern A₁, A₂ und A₃, die jeweils drei Eingänge aufweisen. Die Eingänge des Addierers A₁ sind mit den Ausgängen S₁, S₂ und S₃ der Register R₁, R₂ bzw. R₃ verbunden. Die Ausgänge der Addierer A₁ und A₂ sind mit einem der Eingänge der Addierer A₂ bzw. A₃ verbunden. Die restlichen Eingänge der Addierer A₂ und A₃ sind mit den Ausgängen S₄, S₅, S₆ und S₇ der Register R₄, R₅, R₆ bzw. R₇ verbunden. Der Übertrag von den Addierern A₁, A₂ und A₃ sind mit den Eingängen des Addierers A₄ verbunden. Der Ausgang des Addierers A₃ wird als das niedrigstwertige Bit B₀ genommen, der Ausgang des Addierers A₄ wird als das zweitniedrigstwertige Bit B₁ genommen und der Übertrag von dem Addierer A₄ wird als das drittniedrigstwertige Bit B₂ genommen.
Es ist zu beachten, dass die Anzahl von Verzögerungselementen 62 und die Anzahl von Addierern A₁ bis A₃ modifiziert werden kann, um einer kürzeren oder längeren Zeitdauer Rechnung zu tragen. Außerdem kann die Verzögerung jedes Elementes 62 erhöht oder gesenkt werden, um größere oder geringere Genauigkeit bei der Messung zu ermöglichen. Bei dieser Ausführung wird die Anzahl von Verzögerungselementen 62 so ausgewählt, dass ein Zeitraum abgedeckt wird, der der Haupttaktperiode, die der Bildpunkttaktperiode entspricht, entspricht.
Mit erneuter Bezugnahme auf 4 wird dann, wenn die Zeitverzögerung zwischen dem EOS und dem EOC mehr als eine Bildpunkttaktperiode beträgt, der Zähler 72 aktiviert, um die Dauer der Zeitdifferenz zwischen dem EOS- und dem EOC-Impuls zu messen.
Ein Wert von 111 an dem Ausgang des numerischen Blocks 66 zeigt an, dass der Ausgang der Exklusives-ODER-Schaltung 60 hoch geworden ist, aber noch nicht niedrig geworden ist. Dies zeigt an, dass die Zeitdifferenz länger als ein Bildpunkttakt ist. Daher werden die Ausgänge des Blockes 66 zu einem UND-Gatter 74 gesendet, das mit dem Zählungsaktivierungsanschluss des Zählers 72, der mit dem Bildpunkttakt Pclk getaktet ist, verbunden ist. Sobald alle Ausgänge B₀, B₁ und B₂ hoch werden, wird der Zähler 72 aktiviert. Sobald das zweite Signal an der Exklusives-ODER-Schaltung 60 ankommt, wird ihr Ausgang niedrig und die Ausgänge des numerischen Blocks 66 ändern sich, wobei diese den Zähler 72 deaktivieren.
Wenn der Zähler 72 ein Signal an dem Zählungsaktivierungsanschluss empfängt, sendet er Zählung 1 aus, da die Verzögerungselemente 60 eine Taktperiode abgedeckt haben. Der Zähler 72 zählt die Anzahl der Bildpunkttakte, bevor der Ausgang der Exklusives-ODER-Schaltung 60 niedrig wird. Solange der Ausgang der Exklusives-ODER-Schaltung 60 hoch (1) bleibt, addiert der Zähler 72 bei der Ankunft jedes Bildpunkttaktes weiter zu der Zählung hinzu. Daher zeigt der Ausgang des Zählers 72 den Abschnitt der Zeitdifferenz zwischen dem EOC und dem EOS, der ein Vielfaches der Bildpunkttaktperiode ist. Wenn die restliche Dauer der Zeit zwischen dem EOS und dem EOC geringer als eine Bildpunkttaktperiode ist, bestimmt der numerische Block 66 die restliche Dauer der Zeit.
Sobald der Ausgang der Exklusives-ODER-Schaltung 60 niedrig (0) wird, breitet sich Null durch die Verzögerungen aus. Jedoch bestimmt bei der Ankunft des nächsten Bildpunkttaktes die Anzahl von Verzögerungselementen, die weiter hoch (1) zeigen, die restliche Dauer der Zeitdifferenz zwischen dem EOS und dem EOC. Da sich, nachdem der Ausgang der Exklusives-ODER-Schaltung niedrig geworden ist, die von dem Block 66 numerischen Wertes gezeigte Zahl ändert, wird der Zähler 72 deaktiviert. Daher zeigt bei dem nächsten Bildpunkttakt nach der Ankunft des zweiten Signals (entweder EOS oder EOC) der Ausgang des Zählers 72 den Abschnitt der Zeitdifferenz, der ein Vielfaches der Bildpunkttaktperiode ist, und der Ausgang des numerischen Blocks zeigt den Abschnitt der Zeit, der geringer als eine Bildpunkttaktperiode ist. Die Ausgänge des Zählers 72 werden als die höchstwertigen Bits B₆, B₅, B₄ und B₃ zu den Bits B₂, B₁ und B₀ des numerischen Blocks 66 verwendet. Daher stellen B₆ bis B₀ einen numerischen Wert für die Zeitdifferenz zwischen dem EOS und dem EOC bereit.
In 4 bestimmt das Register 74, ob das EOS oder das EOC zuerst ankommt. Das EOS ist mit dem Eingang verbunden und das EOC ist mit dem Takt des Registers 74 verbunden. Wenn das EOC ankommt, registriert das Register 74 den Zustand des EOS. Zu dem Zeitpunkt, zu dem das EOC das Register 74 erreicht, ist, falls das EOS dann vor dem EOC ist, das EOS hoch und daher sendet das Register 74 ein Hoch (1) aus. Jedoch ist zu dem Zeitpunkt, zu dem das EOC das Register 74 erreicht, falls das EOS dann hinter dem EOC ist, das EOS niedrig (0) und daher sendet das Register 74 ein Tief (0) aus.
Es ist zu beachten, dass die offengelegte Ausführung dieser Erfindung den Haupttakt Mclk an Stelle des Bildpunkttaktes zum Takten der Register 64 und des Zählers 72 verwenden kann. Jedoch muss derselbe Takt für alle Register 64 und den Zähler 72 verwendet werden.

Claims

Elektronische Kalibrierungsschaltung zum Kalibrieren der Frequenz eines Taktes in Bezug auf die Geschwindigkeit eines Abtast–Lichtstrahls für ein Rasterabtastsystem, bei dem ein Lichtstrahl bei einer Taktrate moduliert und durch einen sich drehenden Polygonspiegel mit einer Vielzahl von Facetten abtastend geführt wird, wobei die elektronische Schaltung umfasst: einen Taktgenerator (32), der eine Spannung empfängt und einen Takt (Mclk) mit einer Frequenz erzeugt, die durch die empfangene Spannung gesteuert wird; einen Teiler (34), der mit dem Taktgenerator (32) verbunden ist, um den Takt zu empfangen und zu teilen und seriell eine Vielzahl von EOC(end of count)-Impulsen zu erzeugen, von denen jeder einer der Vielzahl von Facetten des Rasterabtastsystems entspricht; einen digitalen Phasendetektor (38), der seriell die EOC-Impulse und eine Vielzahl von EOS(end of scan)-Impulsen empfängt, von denen jeder einer der Vielzahl von Facetten entspricht; wobei der digitale Phasendetektor (38) einen digitalen Wert für die Zeitdifferenz zwischen dem EOS-Signal und dem EOC-Signal jeder der Vielzahl von Facetten erzeugt; eine Speichereinrichtung (44), die mit dem digitalen Phasendetektor (38) verbunden ist, um den digitalen Zeitwert für jede der Vielzahl von Facetten zu speichern; dadurch gekennzeichnet, dass die elektronische Kalibrierungsschaltung des Weiteren umfasst: eine Mittlungseinrichtung (45), die mit der Speichereinrichtung (44) verbunden ist, um die in der Speichereinrichtung (44) gespeicherten Zeitwerte zu mitteln, wobei die Mittlungseinrichtung (45) ein Ausgangssignal auf Basis der gemittelten Zahlwerte erzeugt; eine Einrichtung (51) zum Vergleichen des Zeitwertes jeder Facette mit dem gemittelten Zeitwert und zum Erzeugen eines Fehlerwerts für jede Facette; eine zweite Speichereinrichtung (52), die mit der Vergleichseinrichtung (51) verbunden ist, um die Fehlerwerte jeder Facette zu speichern; wobei die Vergleichseinrichtung (51) den Fehlerwert jeder Facette bei jeder Drehung zu dem Fehlerwert der vorherigen Umdrehung der in der zweiten Speichereinrichtung (52) gespeichert ist, addiert, um einen regulierten Fehler zu erzeugen, und den regulierten Fehler in der zweiten Speichereinrichtung (52) speichert; eine Addiereinrichtung (56), die mit der Mittlungseinrichtung (45) und der zweiten Speichereinrichtung (52) verbunden ist, um den regulierten Fehlerwert jeder Facette zu dem Ausgangssignal von der Mittlungseinrichtung zu addieren und einen Korrekturwert zu erzeugen; und eine Spannungsanlegeeinrichtung (42), die mit der Addiereinrichtung (56) zum Empfangen des Korrekturwertes, und mit dem Taktgenerator (32) zum Anlegen auf Basis des Korrekturwertes einer Spannung daran verbunden ist, wobei die an den Taktgenerator angelegte Spannung zunimmt, wenn der Korrekturwert negativ ist, und abnimmt, wenn der Korrekturwert positiv ist.
Elektronische Schaltung nach Anspruch 1, wobei die Mittlungseinrichtung (51) ein Mikroprozessor (40) ist.
Elektronische Schaltung nach Anspruch 1, die des weiteren eine Bruchteil-Einrichtung (47) umfasst, die bewirkt, dass der Korrekturwert auf Basis der Gesamtheit oder eines Bruchteils des gemittelten Zeitwertes erzeugt wird.
Elektronische Schaltung nach Anspruch 1, die eine Bruchteil-Einrichtung (53) umfasst, die bewirkt, dass der Korrekturwert auf Basis der Gesamtheit oder eines Bruchteils des Fehlerwertes erzeugt wird.
Rasterabtastsystem, bei dem ein Lichtstrahl bei einer Taktrate moduliert und von einem sich drehenden Polygonspiegel mit einer Vielzahl von Facetten abtastend geführt wird, und das eine elektronische Kalibrierungsschaltung nach einem der Ansprüche 1 bis 4 zum Kalibrieren der Frequenz eines Taktes in Bezug auf die Geschwindigkeit eines Abtast-Lichtstrahls umfasst.
Verfahren zum Korrigieren der Bezugsfrequenz eines Rasterabtastsystems, bei dem ein Lichtstrahl bei einer Taktrate moduliert und von einem sich drehenden Polygonspiegel mit einer Vielzahl von Facetten abtastend geführt wird, wobei das Verfahren die folgenden Schritte umfasst: a) Erzeugen eines Bezugtaktes mit einer Taktfrequenz, die durch eine empfangene Spannung gesteuert wird; b) Teilen des Bezugtaktes, um seriell eine Vielzahl von EOC(end of count)-Impulsen zu erzeugen, von denen jeder einer der Vielzahl von Facetten des Rasterabtastsystems entspricht; c) Serielles Empfangen der EOC-Impulse und einer Vielzahl von EOS(end of scan)-Impulsen, von denen jede einer der Facetten des Rasterabtastsystems entspricht; d) Erzeugen eines digitalen Wertes für die Zeitdifferenz zwischen dem EOS-Signal und dem EOC-Signal jeder der Vielzahl von Facetten; e) individuelles Speichern des digitalen Zeitwertes jeder Facette; und f) Mitteln der gespeicherten digitalen Zeitwerte; g) Speichern der gemittelten digitalen Zeitwerte; h) Vergleichen des digitalen Zeitwertes jeder Facette mit dem gemittelten digitalen Zeitwert und Erzeugen eines Fehlerwertes für jede Facette; i) Speichern des Fehlerwertes jeder Facette bei der ersten Drehung des Polygons und bei folgenden Drehungen des Polygons, Addieren des Fehlerwertes jeder Facette zu dem zuvor gespeicherten Fehlerwert der jeweiligen Facette und Speichern des resultierenden Fehlerwertes als dem Fehlerwert der jeweiligen Facette; j) Addieren des Fehlerwertes jeder Facette zu dem gemittelten, gespeicherten digitalen Zeitwert, um einen Korrekturwert für die jeweilige Facette zu erzeugen; und k) Erzeugen einer Spannung auf Basis des Korrekturwertes, um die Bezugstaktfrequenz zu steuern; l) Erhöhen der Taktfrequenz, wenn der Korrekturwert negativ ist, und Verringern der Frequenz, wenn der Korrekturwert positiv ist.
Verfahren nach Anspruch 6, das des weiteren einen Schritt nach Schritt g) umfasst, mit dem Schritt k) veranlasst wird, die Gesamtheit oder einen Bruchteil des gemittelten Zeitwerts zum Erhöhen oder Verringern der Taktfrequenz zu verwenden.
Verfahren nach Anspruch 6, das des weiteren einen Schritt nach Schritt h) umfasst, mit dem Schritt k) veranlasst wird, die Gesamtheit oder einen Bruchteil des Fehlerwertes zum Erhöhen oder Verringern der Taktfrequenz zu verwenden.