DE60027994T2 - Halbleiteranordnung mit einem kristallinen Erdalkalimetall - Siliziumnitrid/oxid Interface mit Silizium - Google Patents

Halbleiteranordnung mit einem kristallinen Erdalkalimetall - Siliziumnitrid/oxid Interface mit Silizium Download PDF

Info

Publication number
DE60027994T2
DE60027994T2 DE60027994T DE60027994T DE60027994T2 DE 60027994 T2 DE60027994 T2 DE 60027994T2 DE 60027994 T DE60027994 T DE 60027994T DE 60027994 T DE60027994 T DE 60027994T DE 60027994 T2 DE60027994 T2 DE 60027994T2
Authority
DE
Germany
Prior art keywords
boundary layer
layer
silicon
atom
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60027994T
Other languages
English (en)
Other versions
DE60027994D1 (de
Inventor
Zhiyi Jimmi Gilbert Yu
Alexander Phoeniz Demdov
Jun Gilbert Wang
Jerald Allan Gilbert Hallmark
Ravindranath Chandler Droopad
Jamal Gilbert Ramdani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Application granted granted Critical
Publication of DE60027994D1 publication Critical patent/DE60027994D1/de
Publication of DE60027994T2 publication Critical patent/DE60027994T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf eine Halbleiterstruktur, die eine kristalline Erdalkalimetallnitrid-basierte Grenzschicht zwischen einem Siliziumsubstrat und Oxiden oder anderen Nitriden umfasst, und im Besonderen auf eine Grenzschicht, die eine atomare Schicht aus einem Erdalkalimetall, Silizium und Stickstoff umfasst.
  • Hintergrund der Erfindung
  • Eine geordnete und stabile Siliziumoberfläche (Si = Silizium) ist für ein nachfolgendes Epitaxialwachstum von dünnen Einkristallschichten auf Silizium für zahlreiche Vorrichtungsanwendungen, zum Beispiel für ferroelektrische Vorrichtungen oder Oxide mit hoher Dielektrizitätskonstante für permanente Speicher hoher Dichte und Logikvorrichtungen, äußerst wünschenswert. Es ist entscheidend, im Besonderen für ein nachfolgendes Wachstum von Einkristalloxiden, zum Beispiel Perowskit, eine geordnete Übergangsschicht auf der Si-Oberfläche zu etablieren.
  • Einiges an berichtetem Wachstum dieser Oxide, wie zum Beispiel BaO und BaTiO3 auf Si(100), basierte auf einer Ba-Si2 (kubisch)-Schablone durch Auftragen einer viertel Monoschicht von Ba auf Si(100) durch Verwenden reaktiver Epitaxie bei Temperaturen über 850°C. Für Beispiele siehe: R. McKee et al., Appl. Phys. Lett. 59 (7), Seiten 782–784 (12. August 1991); R. McKee et al., Appl. Phys. Lett. 63 (20), Seiten 2818–2820 (15. November 1993); R. McKee et al., Mat. Res. Soc. Symp. Proc., Band 21, Seiten 131–135 (1991); R.A. McKee, F. J. Walker und M.F. Chisholm, "Crystalline Oxides on Silicon: The First Five Monolayers", Phys. Rev. Lett. 81 (14), 3014–7 (5. Oktober 1998). US-Patent-Nr. 5,225,031, erteilt am 6. Juli 1993, mit dem Titel "Process for Depositing an Oxide Epitaxially onto a Silicon Substrate and Structures Prepared with the Process"; und US-Patent-Nr. 5,482,003, erteilt am 9. Januar 1996, mit dem Titel "Process for Depositing Epitaxial Alkaline Earth Oxide onto a Substrate and Structures Prepared with the Process". Eine Simulation dieser vorgeschlagenen Struktur auf atomarer Ebene zeigt jedoch an, dass sie bei erhöhten Temperaturen wahrscheinlich nicht stabil sind.
  • Es ist ein Wachstum von SrTiO3 auf Silizium (100) durch Verwenden einer SrO-Pufferschicht durchgeführt worden. T. Tambo et al., Jpn. J. Appl. Phys, Band 37 (1998) Seiten 4454–4459. Die SrO-Pufferschicht war jedoch dick (100 Å), wodurch eine Anwendung für Transistorfilme begrenzt ist, und Kristallinität wurde nicht während des ganzen Wachstums aufrechterhalten.
  • Weiterhin ist SrTiO3 durch Verwenden von dicken Metalloxidpufferschichten (60–120 Å) aus Sr oder Ti auf Silizium gezüchtet worden. B.K. Moon et al., Jpn. J. Appl. Phys., Band 33 (1994), Seiten 1472–1477. Diese dicken Pufferschichten begrenzen die Anwendung für Transistoren.
  • Daher wird eine dünne stabile kristalline Grenzschicht zu Silizium benötigt.
  • Kurze Beschreibung der Zeichnungen
  • 1–2 stellen eine Querschnittsansicht eines sauberen Halbleitersubstrates mit einer darauf gebildeten Grenzschicht gemäß der vorliegenden Erfindung dar;
  • 3–6 stellen eine Querschnittsansicht eines Halbleitersubstrates mit einer aus einer Siliziumnitridschicht gebildeten Grenzschicht gemäß der vorliegenden Erfindung dar;
  • 7–8 stellen eine Querschnittsansicht einer auf den in 1–6 dargestellten Strukturen gebildeten Erdalkalimetallnitridschicht gemäß der vorliegenden Erfindung dar.
  • 9–12 stellen eine Querschnittsansicht eines auf den Strukturen von 1–8 gebildeten Perowskits gemäß der vorliegenden Erfindung dar.
  • 13 stellt eine Seitenansicht der atomaren Struktur einer Ausführungsform der Schichten von 12 gemäß der vorliegenden Erfindung dar.
  • 14 stellt eine Draufsicht entlang der Ansichtslinie AA von 13 der Grenzschicht dar.
  • 15 stellt eine Draufsicht entlang der Ansichtslinie AA von 13 dar, die die Grenzschicht und die angrenzende atomare Schicht des Substrates umfasst.
  • Ausführliche Beschreibung der bevorzugten Ausführungsform Um eine neue Grenzschicht zwischen einem Siliziumsubstrat (Si = Silizium) und einer oder mehreren Schichten eines Einkristalloxids oder -nitrids zu bilden, können verschiedene Ansätze verwendet werden. Es werden mehrere Beispiele zur Verfügung gestellt, sowohl zum Beginnen mit einem Si-Substrat, das über eine saubere Oberfläche verfügt, als auch einem Si-Substrat, das über Siliziumnitrid (Si3N4 oder dergleichen) auf der Oberfläche verfügt. Si3N4 ist eher amorph anstatt einkristallin und zum Zwecke eines Züchtens von zusätzlichem einkristallinem Material auf dem Substrat ist es wünschenswert, dass ein Einkristallnitrid als die Grenzschicht zur Verfügung gestellt wird.
  • Es wird nun auf die Zeichnungen Bezug genommen, in denen gleiche Elemente durchgehend mit gleichen Zahlen bezeichnet werden, darin stellen 1 und 2 eine Halbleiterstruktur dar, die ein Si-Substrat 10 mit einer sauberen Oberfläche 12 umfasst. Eine saubere (2 × 1)-Oberfläche 12 kann mit einer beliebigen konventionellen Reinigungsprozedur erhalten werden, zum Beispiel durch eine thermische Desorption von SiO2 bei einer Temperatur über oder von 850°C, oder durch Entfernen des Wasserstoffs von einer wasserstoffbeendeten Si(1 × 1)-Oberfläche bei einer Temperatur über oder von 300°C in einem Ultrahochvakuum. Ein Wasserstoffab schluss ist ein gut bekannter Prozess, indem Wasserstoff locker an herunterhängenden Bindungen des Siliziumatoms an der Oberfläche 12 gebunden wird, um die kristalline Struktur abzuschließen. Die Oberfläche 14 eines kristallinen Materials kann durch Aufbringen (wie durch die Pfeile in 1 gezeigt) von kontrollierten Mengen eines Metalls, Si und aktiviertem Stickstoff, entweder simultan oder nacheinander, auf die Oberfläche 12 bei einer Temperatur unter oder von 900°C in einer Wachstumskammer mit einem N2-Partialdruck unter oder von 1 × 10–6 mBar gebildet werden.
  • Das Metall, das auf die Oberfläche 12 aufgebracht wird, um die Grenzschicht 14 zu bilden, kann jedes beliebige Metall sein, umfasst aber in der bevorzugten Ausführungsform ein Erdalkalimetall, wie zum Beispiel Barium (Ba) oder Strontium (Sr).
  • Während das Aufbringen von Ba, Si und aktiviertem Stickstoff BaSiN2 als die Grenzschicht 14 bildet, wird das Wachstum durch Verwenden von Reflexionshochenergieelektronenbeugungstechniken (RHEED = Reflexionshochenergieelektronenbeugung) überwacht, die dem Fachmann auf dem Gebiet gut bekannt sind und die in situ verwendet werden können, das heißt, während der Aussetzungsschritt in der Wachstumskammer durchgeführt wird. Die RHEED-Techniken werden verwendet, um kristalline Oberflächenstrukturen zu detektieren und abzutasten, die sich in dem vorliegenden Prozess durch das Bilden einer atomaren Schicht des BaSiN2 schnell in kräftige und scharfe Streifen wandeln. Es ist natürlich klar, dass, nachdem ein spezifischer Herstellungsprozess einmal zur Verfügung gestellt und befolgt wird, es nicht nötig zu sein braucht, die RHEED-Technik auf jedem Substrat anzuwenden.
  • Die neue atomare Struktur der Grenzschicht 14 wird in den nachfolgenden Abschnitten beschrieben.
  • Dem Fachmann auf dem Gebiet ist klar, dass die für diese Prozesse gegebenen Temperaturen und Drücke für die beschriebene bestimmte Ausführungsform empfohlen werden, die Erfindung jedoch nicht auf einen bestimmten Temperatur- oder Druckbereich begrenzt ist.
  • Alternativ kann beim Bilden der Grenzschicht 14 Sauerstoff zusammen mit dem Metall, Silizium und Stickstoff zugeführt werden, um eine Mischung zu bilden. Das Verhältnis von Stickstoff zu Sauerstoff kann beträchtlich variieren, beträgt jedoch vorzugsweise ungefähr 80 %.
  • Es wird auf 3–6 Bezug genommen, darin umfasst ein anderer Ansatz ein Si-Substrat 10, das über eine Oberfläche 12 und eine darauf gebildete Schicht 16 aus Siliziumnitrid verfügt. Die Schicht 16 aus Siliziumnitrid kann vorsätzlich auf einer dem Fachmann auf dem Gebiet bekannte kontrollierte Art und Weise gebildet werden, zum Beispiel durch Aufbringen (Pfeile) von aktivem Stickstoff auf die Oberfläche 12. Die Siliziumnitridschicht kann außerdem auf einem Si-Substrat durch Verwenden sowohl von Silizium als auch aktivem Stickstoff in einem Ultrahochvakuum gebildet werden. Siehe zum Beispiel: R. Droopad, et. al., US-Patent-Nr. 5,907,792, erteilt am 25. Mai 1999, mit dem Titel "Method of Forming a Silicon Nitride Layer". Die neue Grenzschicht 14 kann in mindestens einer der zwei vorgeschlagenen Ausführungsformen wie folgt gebildet werden: Durch Aufbringen eines Erdalkalimetalls auf die Oberfläche 18 der Siliziumnitridschicht 16 bei 700–900°C, unter einem Ultrahochvakuum. Im Besonderen werden das Si-Substrat 10 und die amorphe Siliziumnitridschicht 16 auf eine Temperatur unterhalb der Sublimationstemperatur der Siliziumnitridschicht 16 erhitzt. Dies kann in einer Molekularstrahlepitaxiekammer durchgeführt werden, oder das Si-Substrat 10 kann mindestens zum Teil in einer Präparationskammer erhitzt werden, wonach es in die Wachstumskammer überführt und das Erhitzen abgeschlossen werden kann. Nachdem das Si-Substrat 10 richtig erhitzt worden ist und der Druck in der Wachstumskammer angemessen verringert worden ist, wird die Oberfläche 12 des Si-Substrates 10 mit der darauf gebildeten Siliziumnitridschicht 16 einem Strahl von Metall ausgesetzt, vorzugsweise einem Erdalkalimetall, wie in 5 dargestellt. In einer bevorzugten Ausführungsform besteht der Strahl aus Ba oder Sr und wird durch ein widerstehendes Erhitzen von Effusionszellen oder aus e-Strahlverdampfungsquellen erzeugt. In einem spezifischen Beispiel werden das Si-Substrat 10 und die Siliziumnitridschicht 16 einem Strahl von Ba ausgesetzt. Das Ba verbindet sich mit dem Siliziumnitrid und wandelt die Siliziumnitridschicht 16 in die Grenzschicht 14, die durch BaSiN2 in einer kristallinen Form gekennzeichnet ist. Alternativ kann ein Erdalkalimetall der Oberfläche 18 bei niedrigeren Temperaturen zur Verfügung gestellt werden, wobei das Ergebnis bei 700–1000°C in einem Ultrahochvakuum ausgeglüht wird. In einer anderen Ausführungsform kann Sauerstoff zusammen mit dem Stickstoff aufgebracht werden, um die Grenzschicht 14 zu bilden, was in einer geordneten Form von BaSi [N1-xOx]2 resultiert.
  • Nachdem die Grenzschicht 14 gebildet ist, können eine oder mehrere Schichten eines Einkristalloxids, -nitrids, oder einer Kombination davon auf der Oberfläche der Grenzschicht 14 gebildet werden. Es kann jedoch eine optionale Schicht eines Erdalkalimetalls, wie zum Beispiel BaO oder SrO, zwischen der Grenzschicht 14 und dem Einkristalloxids angeordnet werden. Dieses Erdalkalimetalloxid stellt eine niedrige Dielektrizitätskonstante zur Verfügung (vorteilhaft für bestimmte Anwendungen, wie zum Beispiel Speicherzellen) und hindert außerdem Sauerstoff daran, von dem Einkristalloxid zu dem Si-Substrat 10 zu wandern.
  • Es wird auf 7 und 8 Bezug genommen, darin kann die Bildung der Erdalkalimetallnitridschicht 22 entweder durch die simultane oder abwechselnde Aufbringung eines Erdalkalimetalls und von aktivem Stickstoff auf die Oberfläche 20 der Grenzschicht 14 bei weniger als oder bei 700°C und unter einem N2-Partialdruck von weniger als oder von 1 × 10–5 mBar durchgeführt werden. Diese Erdalkalimetallnitridschicht 22 kann zum Beispiel eine Dicke von 50–500 Å umfassen.
  • Es wird auf 9–12 Bezug genommen, darin kann eine Einkristalloxidschicht 26, wie zum Beispiel ein Erdalkalimetallperowskit, entweder auf der Oberfläche 20 der Grenzschicht 14 oder der Oberfläche 24 der Erdalkalimetallnitridschicht 22 durch entweder die simultane oder abwechselnde Aufbringung eines Erdalkalimetalloxids, von Sauerstoff und eines Übergangsmetalls, wie zum Beispiel Titan, bei weniger als oder bei 700°C unter einem Sauerstoffpartialdruck von weniger als oder von 1 × 10–5 mBar gebildet werden. Diese Einkristalloxidschicht 26 kann zum Beispiel eine Dicke von 50–1000 Å umfassen und ist im Wesentlichen mit der unterliegenden Grenzschicht 14 oder Erdalkalimetalloxidschicht 22 gitterangepasst. Es ist klar, dass die Einkristalloxidschicht 26 in anderen Ausführungsformen eine oder mehrere Schichten umfassen kann.
  • Es wird auf 13 Bezug genommen, darin wird eine Seitenansicht (Betrachten in der <110>-Richtung) der atomaren Konfiguration des Si-Substrates 10, der Grenzschicht 14 und der Erdalkalimetall-Metall-Sauerstoff-Schicht 26 gezeigt. Die gezeigte Konfiguration umfasst, aus Gründen der Darstellung in relativen Größen von größer zu kleiner, Strontiumatome 30, Siliziumatome 32, Stickstoffatome 34 und Titanatome 36. Das Si-Substrat 10 umfasst nur Siliziumatome 32. Die Grenzschicht 14 umfasst Metallatome (die in der bevorzugten Ausführungsform als Strontiumatome 30 dargestellt werden), Siliziumatome 32 und Stickstoffatome 34. Die Erdalkalimetallstickstoffschicht 26 umfasst Strontiumatome 30, Stickstoff (oder eine Kombination von Stickstoff und Sauerstoff) -atome 34 und Titanatome 36.
  • Es wird auf 14 Bezug genommen, darin zeigt eine Draufsicht der Grenzschicht entlang der Ansichtslinie AA von 13 die Anordnung der Strontium-, Silizium- und Stickstoffatome 30, 32, 34.
  • Es wird auf 15 Bezug genommen, darin zeigt eine Draufsicht entlang der Ansichtslinie AA von 13 die Grenzschicht 14 und die obere atomare Schicht 11 des Si-Substrates 10.
  • Für die vorliegende Diskussion erreicht eine Monoschicht 6,8 × 1014 Atome/cm2 und eine atomare Schicht ist ein Atom dick. Es ist zu sehen, dass die in den FIGs. gezeigte Grenzschicht 14 eine einzelne atomare Schicht umfasst, aber mehr als eine atomare Schicht betragen kann, während das Si-Substrat 10 und die Erdalkalimetall-Metall-Stickstoff-Schicht aus vielen atomaren Schichten bestehen kann. Es ist zu beachten, dass in 13 nur vier atomare Schichten des Si-Substrates 10 und nur zwei atomare Schichten der Erdal kalimetallmetallnitridschicht 26 gezeigt werden. Die Grenzschicht 14 umfasst eine halbe Monoschicht des Erdalkalimetalls, eine halbe Monoschicht aus Silizium und eine Monoschicht aus Stickstoff. Jedes Strontiumatom 30 ist im Wesentlichen gleich weit von vier der Siliziumatome 32 in dem Si-Substrat 10 entfernt. Die Siliziumatome 32 in der Grenzschicht 14 befinden sich im Wesentlichen auf einer Linie und gleichweit entfernt zwischen den Erdalkalimetallatomen in der <110>-Richtung. Jedes Siliziumatom 32 in der obersten Schicht von Atomen in dem Si-Substrat 10 ist an ein Stickstoffatom 34 in der Grenzschicht 14 gebunden und jedes Siliziumatom 32 in der Grenzschicht 14 ist an zwei Stickstoffatome 34 in der Grenzschicht 14 gebunden. Die dreifache Bindungskoordination der Stickstoffatome bei der Grenzschicht 14 wird in dieser Grenzschichtstruktur befriedigt, was die Gesamtenergie der Grenzschicht 14 sehr verringert, wodurch ihre Stabilität verbessert wird. Die Grenzschicht 14 umfasst Reihen von Strontium-, Silizium- und Stickstoffatomen 30, 32, 34 in einer 2 × 1-Konfiguration auf einer (001)-Oberfläche des Si-Substrates 10, 1× in der <110>-Richtung und 2× in der <110>-Richtung. Die Grenzschicht 14 verfügt über eine 2 × 1-Rekonstruktion.
  • Eine dünne kristalline Grenzschicht 14 zum Silizium 10 ist hierin beschrieben worden. Die Grenzschicht 14 kann eine einzelne atomare Schicht umfassen. Bessere Transistoranwendungen werden erreicht, wenn die Grenzschicht 14 dünn ist, insofern als die elektrische Kopplung der auf dem Si-Substrat 10 aufliegenden Oxidschichten nicht beeinträchtigt ist und insofern als die Grenzschicht 14 stabiler ist, da die Atome im Zuge der Verarbeitung mit höherer Wahrscheinlichkeit ihre Kristallinität aufrechterhalten werden. Diese Erdalkalimetall-Si-Stickstoff-basierte Grenzschicht funktioniert außerdem als eine Diffusionsgrenze für Sauerstoff und möglicherweise für weitere Elemente.

Claims (20)

  1. Halbleiterstruktur, die umfasst: ein Siliziumsubstrat; eine oder mehrere Schichten eines Einkristallmaterials; und eine Grenzschicht zwischen dem Siliziumsubstrat und der einen oder den mehreren Schichten eines Einkristallmaterials, wobei die Grenzschicht durch eine atomare Schicht eines kristallinen Materials gekennzeichnet ist, dessen Gitterkonstante mit der von Silizium übereinstimmt, wobei das kristalline Material Silizium, Stickstoff und ein Metall umfasst.
  2. Halbleiterstruktur gemäß Anspruch 1, wobei das kristalline Material weiterhin Sauerstoff umfasst.
  3. Halbleiterstruktur gemäß Anspruch 1, wobei die eine oder mehreren Schichten von Einkristallmaterial eine Nitridschicht umfassen, die an die Grenzschicht angrenzend gebildet ist, wobei die Nitridschicht über ein erstes Stickstoffatom verfügt, das angrenzend an ein in der <001>-Richtung liegendes Metallatom in der Grenzschicht angeord net ist, und über ein zweites Stickstoffatom verfügt, das angrenzend an ein in der <001>-Richtung liegendes Siliziumatom in der Grenzschicht angeordnet ist.
  4. Halbleiterstruktur gemäß Anspruch 1, wobei die eine oder mehreren Schichten von Einkristallmaterial eine Oxidschicht umfassen, die an die Grenzschicht angrenzend gebildet ist, wobei die Oxidschicht über ein erstes Sauerstoffatom verfügt, das angrenzend an ein in der <001>-Richtung liegendes Metallatom in der Grenzschicht angeordnet ist, und über ein zweites Sauerstoffatom verfügt, das angrenzend an ein in der <001>-Richtung liegendes Siliziumatom in der Grenzschicht angeordnet ist.
  5. Halbleiterstruktur gemäß Anspruch 1, wobei die eine oder mehreren Schichten von Einkristallmaterial eine Mischung von Sauerstoff und Stickstoff umfassen, die an die Grenzschicht angrenzend gebildet ist, die über ein erstes Stickstoff- oder ein erstes Sauerstoffatom verfügt, die angrenzend an ein in der <001>-Richtung liegendes Metallatom in der Grenzschicht angeordnet sind, und über ein zweites Stickstoff- oder ein zweites Sauerstoffatom verfügt, die angrenzend an ein in der <001>-Richtung liegendes Siliziumatom in der Grenzschicht angeordnet sind.
  6. Halbleiterstruktur gemäß Anspruch 1, wobei das Metall ein Erdalkalimetall ist.
  7. Halbleiterstruktur gemäß Anspruch 6, wobei das Erdalkalimetall aus der Gruppe von Barium und Strontium ausgewählt ist.
  8. Halbleiterstruktur gemäß Anspruch 1, wobei die atomare Schicht der Grenzschicht umfasst: eine Hälfte einer Monoschicht eines Erdalkalimetalls; eine Hälfte einer Monoschicht aus Silizium; und eine Monoschicht aus entweder Stickstoff oder einer Kombination von Stickstoff und Sauerstoff.
  9. Halbleiterstruktur gemäß Anspruch 8, wobei das Siliziumsubstrat eine Schicht aus Siliziumatomen umfasst, die an die Grenzschicht angrenzend angeordnet ist, wobei jedes Atom des Erdalkalimetalls in der atomaren Schicht der Grenzschicht im Wesentlichen gleich weit von vier Siliziumatomen in dem Siliziumsubstrat entfernt ist.
  10. Halbleiterstruktur gemäß Anspruch 9, wobei die Grenzschicht Reihen von Atomen in einer 2 × 1-Konfiguration auf einer (001)-Oberfläche des Siliziumsubstrates umfasst, 1× in der <110>-Richtung und 2× in der <110>-Richtung.
  11. Halbleiterstruktur gemäß Anspruch 8, wobei die Siliziumatome in der Grenzschicht im Wesentlichen auf einer Linie und mit gleichem Abstand zwischen den Erdalkalimetallatomen in der <110>-Richtung angeordnet sind.
  12. Halbleiterstruktur gemäß Anspruch 1, wobei das kristalline Material weiterhin Sauerstoff umfasst und jedes Siliziumatom in der Schicht von Atomen in dem Siliziumsubstrat, das an die Grenzschicht angrenzt, an ein Stickstoff- oder Sauerstoffatom in der Grenzschicht und jedes Siliziumatom in der Grenzschicht an zwei Atome in der Grenzschicht gebunden ist, wobei die zwei Atome entweder zwei Stickstoffatome, zwei Sauerstoffatome oder ein Stickstoffatom und ein Sauerstoffatom sind.
  13. Halbleiterstruktur gemäß Anspruch 1, wobei die Grenzschicht über eine 2 × 1 Rekonstruktion verfügt.
  14. Halbleiterstruktur, die umfasst: ein Siliziumsubstrat mit einer Oberfläche; ein Material; und eine atomare Schicht, die MSiN2 umfasst und eine Grenzschicht zwischen der Oberfläche des Siliziumsubstrates und dem Material bildet, wobei M ein Metall ist.
  15. Halbleiterstruktur gemäß Anspruch 14, wobei die Schicht eine Einzelatomschicht ist.
  16. Halbleiterstruktur gemäß Anspruch 15, wobei das Metall ein Erdalkalimetall umfasst.
  17. Halbleiterstruktur gemäß Anspruch 16, wobei das Erdalkalimetall aus der Gruppe von Barium und Strontium ausgewählt ist.
  18. Halbleiterstruktur gemäß Anspruch 14, wobei das Material eine Nitridschicht umfasst, die an die Grenzschicht angrenzend gebildet ist, wobei die Nitridschicht über ein Stickstoffatom verfügt, das angrenzend an ein in der <001>-Richtung liegendes Metallatom in der Grenzschicht angeordnet ist, und über ein Stickstoffatom verfügt, das angren zend an ein in der <001>-Richtung liegendes Siliziumatom in der Grenzschicht angeordnet ist.
  19. Halbleiterstruktur gemäß Anspruch 14, wobei die atomare Schicht der Grenzschicht die Struktur umfasst, die Metallatome, Siliziumatome und Stickstoffatome in einer relativen Größe von größer zu kleiner umfasst.
  20. Halbleiterstruktur gemäß Anspruch 14, wobei die atomare Schicht der Grenzschicht und die atomare Schicht des Siliziumsubstrates, das an die Grenzschicht angrenzt, die Struktur umfassen, die Metallatome, Siliziumatome und Stickstoffatome in relativer Größe von größer zu kleiner umfasst.
DE60027994T 1999-12-17 2000-12-15 Halbleiteranordnung mit einem kristallinen Erdalkalimetall - Siliziumnitrid/oxid Interface mit Silizium Expired - Fee Related DE60027994T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US465623 1999-12-17
US09/465,623 US6479173B1 (en) 1999-12-17 1999-12-17 Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon

Publications (2)

Publication Number Publication Date
DE60027994D1 DE60027994D1 (de) 2006-06-22
DE60027994T2 true DE60027994T2 (de) 2006-09-21

Family

ID=23848506

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60027994T Expired - Fee Related DE60027994T2 (de) 1999-12-17 2000-12-15 Halbleiteranordnung mit einem kristallinen Erdalkalimetall - Siliziumnitrid/oxid Interface mit Silizium

Country Status (8)

Country Link
US (1) US6479173B1 (de)
EP (1) EP1109212B1 (de)
JP (1) JP2001223215A (de)
KR (1) KR20010062134A (de)
CN (1) CN1185689C (de)
DE (1) DE60027994T2 (de)
SG (1) SG91317A1 (de)
TW (1) TW471106B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693033B2 (en) * 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
TW513810B (en) * 2000-07-24 2002-12-11 Motorola Inc Field effect transistor and process for fabricating same
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US7008669B2 (en) * 2001-06-13 2006-03-07 Seiko Epson Corporation Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6498358B1 (en) 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
JP4059183B2 (ja) 2003-10-07 2008-03-12 ソニー株式会社 絶縁体薄膜の製造方法
KR100969728B1 (ko) * 2008-03-04 2010-07-12 정필영 대형 스피커 연결장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482003A (en) 1991-04-10 1996-01-09 Martin Marietta Energy Systems, Inc. Process for depositing epitaxial alkaline earth oxide onto a substrate and structures prepared with the process
US5225031A (en) 1991-04-10 1993-07-06 Martin Marietta Energy Systems, Inc. Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process
DE69325614T2 (de) 1992-05-01 2000-01-13 Texas Instruments Inc Pb/Bi enthaltende Oxide von hohen Dielektrizitätskonstanten unter Verwendung von Perovskiten als Pufferschicht, die keine Pb/Bi enthalten
US5514484A (en) 1992-11-05 1996-05-07 Fuji Xerox Co., Ltd. Oriented ferroelectric thin film
US5450812A (en) 1993-07-30 1995-09-19 Martin Marietta Energy Systems, Inc. Process for growing a film epitaxially upon an oxide surface and structures formed with the process
JP2889492B2 (ja) * 1994-05-31 1999-05-10 富士ゼロックス株式会社 酸化物薄膜の作製方法
US5830270A (en) 1996-08-05 1998-11-03 Lockheed Martin Energy Systems, Inc. CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class
US5907792A (en) * 1997-08-25 1999-05-25 Motorola,Inc. Method of forming a silicon nitride layer
US6241821B1 (en) * 1999-03-22 2001-06-05 Motorola, Inc. Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6248459B1 (en) * 1999-03-22 2001-06-19 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6291319B1 (en) * 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon

Also Published As

Publication number Publication date
EP1109212A2 (de) 2001-06-20
CN1185689C (zh) 2005-01-19
CN1306299A (zh) 2001-08-01
US6479173B1 (en) 2002-11-12
TW471106B (en) 2002-01-01
JP2001223215A (ja) 2001-08-17
EP1109212B1 (de) 2006-05-17
SG91317A1 (en) 2002-09-17
DE60027994D1 (de) 2006-06-22
EP1109212A3 (de) 2004-03-24
KR20010062134A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
DE60027994T2 (de) Halbleiteranordnung mit einem kristallinen Erdalkalimetall - Siliziumnitrid/oxid Interface mit Silizium
DE60011022T2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer auf Silizium stabilen kristallinen Zwischenschicht
DE60026909T2 (de) Herstellung einer Halbleiterstruktur mit einem Metalloxidinterface zu Silizium
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
DE69422229T2 (de) Verfahren zum Herstellen einer Halbleiterdünnschicht und Verfahren zur Herstellung einer Hall-Effekt-Anordnung
DE69430550T2 (de) Verbesserungen der Heteroepitaxie durch grosse Oberflächenstufen
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE3875992T2 (de) Verfahren zur herstellung einer epitaxieschicht eines iii-v-verbindungshalbleiters.
DE69205938T2 (de) Verfahren zur Bildung einer Nitridschicht mit Benutzung von vorgewärmtem Ammoniak.
DE69412579T2 (de) Struktur, die eine dünne Schicht aus einem ferroelektrischen Kristall enthält, Verfahren zur Herstellung und diese Struktur verwendende Vorrichtung
DE69015550T2 (de) Verfahren zum Züchten eines Kristalls.
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE10051632A1 (de) Basissubstrat für die Kristallzüchtung und Verfahren zur Herstellung eines Substrats unter Verwendung des Basissubstrats
DE69024916T2 (de) Verfahren und System zur Herstellung einer supraleitenden Dünnschicht aus Oxyd
EP1456872A1 (de) Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat
DE68913254T2 (de) Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
DE69505617T2 (de) Oberflächenbehandlung eines Einkristalls aus LnBa2Cu3O7-x-Oxid
DE69219467T2 (de) Verfahren zum Herstellen dünner Schichten durch Mehrlagen-Abscheidung
DE69106478T2 (de) Verfahren zur heteroepitaktischen Züchtung von Schichten.
DE69016073T2 (de) Verfahren zur Herstellung eines Kristalls und Kristallkörpers.
DE3300716A1 (de) Verfahren zum bilden von monokristallinem silicium auf einer maskenschicht
De Parga et al. A new metastable epitaxial silicide: FeSi2/Si (111)
DE69801612T2 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zur Herstellung
DE68921868T2 (de) Verfahren zur Herstellung einer Heterostruktur.
EP0510555B1 (de) Verfahren zur Herstellung eines Schichtsystems und Schichtsystem

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee