DE60017621T2 - Kapazitiv gekoppelte Treiberschaltung - Google Patents

Kapazitiv gekoppelte Treiberschaltung Download PDF

Info

Publication number
DE60017621T2
DE60017621T2 DE60017621T DE60017621T DE60017621T2 DE 60017621 T2 DE60017621 T2 DE 60017621T2 DE 60017621 T DE60017621 T DE 60017621T DE 60017621 T DE60017621 T DE 60017621T DE 60017621 T2 DE60017621 T2 DE 60017621T2
Authority
DE
Germany
Prior art keywords
driver
transistor
coupled
subcircuit
driver circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60017621T
Other languages
English (en)
Other versions
DE60017621D1 (de
Inventor
David R. Hanson
Gerhard Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE60017621D1 publication Critical patent/DE60017621D1/de
Application granted granted Critical
Publication of DE60017621T2 publication Critical patent/DE60017621T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F13/00—Coverings or linings, e.g. for walls or ceilings
    • E04F13/07—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor
    • E04F13/08—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements
    • E04F13/0801—Separate fastening elements
    • E04F13/0832—Separate fastening elements without load-supporting elongated furring elements between wall and covering elements
    • E04F13/0853—Separate fastening elements without load-supporting elongated furring elements between wall and covering elements adjustable perpendicular to the wall
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F2201/00—Joining sheets or plates or panels
    • E04F2201/05—Separate connectors or inserts, e.g. pegs, pins, keys or strips
    • E04F2201/0517—U- or C-shaped brackets and clamps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)

Description

  • Gebiet der Erfindung
  • Diese Offenlegung bezieht sich auf Halbleitereinrichtungen. Genauer bezieht sich die Offenlegung auf eine Treiberschaltung, die Hochfrequenzbetrieb ermöglicht.
  • Hintergrund der Erfindung
  • Wegen höheren Frequenzen, bei denen integrierte Halbleiterschaltungen (ICs) arbeiten, sind IC-Designer mit kleineren oder engeren Betriebsfenstern konfrontiert. Z.B. wird es in Speicher-ICs, wie etwa dynamischen Speichern mit wahlfreiem Zugriff (DRAMs) schwieriger, gewisse Operationen, wie etwa Lesen, Schreiben oder Vorladen innerhalb einer Chipzykluszeit durchzuführen. Ein Aspekt, der die Geschwindigkeit von Operationen in Speicher-ICs begrenzt, ist die Ladung von Busleitungen. Es gibt z.B. Busse, die innerhalb eines Taktzyklus auf einen geeigneten Pegel geladen werden müssen. Takterzeugung (clocking) des Betriebs von ICs ist ein gut eingeführtes Konzept. Höhere Betriebsfrequenzen machen es für eine Treiberschaltung zunehmend schwierig, Busse innerhalb des gegebenen Taktzyklus zu laden.
  • Das Unvermögen der Ladungsschaltungstechnik, die Busse innerhalb der gegebenen Zeit zu laden, kann eine Modifikation der Betriebsspezifikation des Chips erfordern. Z.B. kann ein DRAM einen Wartezyklus nach einer Schreiboperation erfordern, bevor eine Leseoperation durchgeführt werden kann. Eine derar tige Lösung ist jedoch unerwünscht, da sie das Leistungsverhalten beeinträchtigt.
  • Eine konventionelle Technik zum Verbessern des Leistungsverhaltens besteht darin, die Spannung zu erhöhen, zu der der Treiber die Last lädt. Dies erzeugt eine Erhöhung in dem Differenzial- oder Spannungsswing zwischen den logischen hohen und logischen tiefen Spannungspegeln. Der größere Spannungsswing zwischen den hohen und tiefen Pegeln erfordert eine größere Zeitperiode, um z.B. die Busse zu laden und zu entladen, was eine Verschlechterung des Leistungsverhaltens bewirkt. Außerdem erhöht die Spannungserhöhung den Energieverbrauch, was insbesondere in tragbaren Systemen, wie etwa Laptop-Computern, unerwünscht ist.
  • Die Literaturstelle US-A-4 868 427 legt eine Treiberschaltung offen, umfassend Übersteuerungsschaltungstechnik zum Erhöhen der Ansteuerspannung, die an das Gate eines Treibertransistors angelegt wird.
  • Wie aus der obigen Erörterung offensichtlich ist, ist es wünschenswert, eine verbesserte Treiberschaltung mit einer Erhöhung der Ladungsrate vorzusehen, die schnelleren Betrieb von ICs erlaubt.
  • Zusammenfassung der Erfindung
  • Die Erfindung bezieht sich auf eine Treiberschaltung, die Hochfrequenzbetrieb ermöglicht. Hochfrequenzbetrieb wird erreicht, indem die Treiberschaltung veranlasst wird, in einem erhöhten Übersteuerungsmodus (overdrive mode) zu arbeiten, um den Stromfluss in dem Ausgang des Treibers zu erhöhen.
  • In Übereinstimmung mit der Erfindung wird eine Übersteuerungsschaltung vorgesehen. Die Übersteuerungsschaltung erhöht die Größe des aktiven Eingangssignals zu der Treiberschaltung, was die Übersteuerungsspannung erhöht, die an einen Treibertransistor der Treiberschaltung angelegt wird. Eine Erhöhung der Übersteuerung hebt das Leistungsverhalten des Treibertransistors an.
  • Gemäß der Erfindung umfasst die Treiberschaltung einen Pull-up-Abschnitt, zu dem die Übersteuerungsschaltung ein Eingangssignal vorsieht. Das aktive Eingangssignal von der Übersteuerungsschaltung macht den Pull-up-Treibertransistor vom p-Typ leitend. Die Übersteuerungsschaltung umfasst einen ersten Transistor und einen Kondensator zum Schaffen eines dynamischen Versatzes (offset). In einer Ausführungsform erzeugt die kapazitive Kopplung einen dynamischen Versatz mit einer Spitzengröße von ungefähr 0,2–1,5 V, vorzugsweise ungefähr 0,2–1,0 V. Der Versatz erhöht die Größe der Gate-Übersteuerungsspannung des Pull-up-Transistors, was das Leistungsverhalten des Pull-up-Treiberabschnittes anhebt. Die Treiberschaltung kann auch einen Pull-Down-Abschnitt umfassen. Es kann auch ein dynamischer Versatz über eine kapazitive Kopplung an das Eingangssignal des Pull-Down-Treibertransistors angelegt werden, um sein Leistungsverhalten anzuheben.
  • Gemäß der Erfindung umfasst der Pull-up-Abschnitt des Treibers einen p-FET. Die Übersteuerungsschaltung schaltet den Treibertransistor ein oder macht ihn leitend durch Vorsehen eines aktiven Eingangssignals, das in Bezug auf Masse negativ ist. Die Übersteuerungsschaltungstechnik sieht einen negativen dynamischen Versatz mit einer Spitzengröße von ungefähr –0,2 bis –1,5 V und vorzugsweise ungefähr –0,2 bis –1,0 V zu dem aktiven tiefen Signal vor, um die Größe der Gate-Übersteuerungsspannung zu erhöhen. In einer Ausführungsform bewirkt der negative dynamische Versatz, dass das aktive tiefe Signal mit einer Spitzengröße von ungefähr –0,2 bis –0,5 V, vorzugsweise –0,2 bis –1,0 V negativ ist.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt ein Blockdiagramm eines Speicher-IC;
  • 2 zeigt ein Blockdiagramm einer Treiberschaltung;
  • 3 zeigt eine Treiberschaltung in Übereinstimmung mit der vorliegenden Erfindung;
  • 4 zeigt eine alternative Ausführungsform der Übersteuerungsteilschaltung;
  • 5 zeigt ein Zeiteinstellungsdiagramm für eine Treiberschaltung in Übereinstimmung mit der Erfindung; und
  • 6 zeigt ein Zeiteinstellungsdiagramm für eine konventionelle Treiberschaltung.
  • Beschreibung der Erfindung
  • Die Erfindung bezieht sich auf Halbleitereinrichtungen, und genauer auf eine Treiberschaltung zur Verwendung mit Halbleitereinrichtungen. Die Halbleitereinrichtungen können z.B. Speicherschaltungen sein, wie etwa Speicher mit wahlfreiem Zugriff (RAMs, random access memories), dynamische RAMs (DRAMs), synchrgne DRAMs (SDRAMs), ferroelektrische RAMs (FRAMs), protokollorientierte RAMs, wie RDRAMs (direkter Ramous) oder SLDRAMs (Synclink-DRAMs) oder statische RAMs (SRAMs). Die Halbleitereinrichtungen können auch logische Einrichtungen sein, wie etwa programmierbare logische Felder (programmable logic arrays, PLAs), anwendungsspezifische integrierte Schaltungen (ASICs), vereinigte DRAM-Logik-ICs (eingebettete DRAMs) oder beliebige andere Schaltungseinrichtungen. Die Halbleitereinrichtungen werden z.B. in elektronischen Produkten für Kunden verwendet, wie etwa Computersysteme, Büroausrüstung inkludierend Kopierer und Drucker, zellulare Telefone, persönliche digitale Assistenten (PDAs) und andere elektronische Produkte.
  • In Übereinstimmung mit der Erfindung arbeitet die Treibexschaltung in einem erhöhten Übersteuerungsmodus, um die Stromflussrate an ihrem Ausgang zu erhöhen. In einer Ausführungsform der Erfindung sieht die Treiberschaltung eine schnellere Ladung von Bussen vor. Dies kann z.B. ermöglichen, dass ein Schreibzyklus, dem sofort ein Lesezyklus folgt, in einer Hochfrequenz-Speicherschaltung durchgeführt wird. Andere Anwendungen der Erfindung inkludieren z.B. eine Erhöhung der Ladungsrate von Adressleitungen, Befehlsleitungen, Steuerleitungen, Lese-/Schreib-Steuerleitungen (z.B. interne RAS, interne CAS oder interner Lese-Befehl), Lese-/Schreib-Datenleitungen und anderer Typen von Bussen.
  • Bezug nehmend auf 1 wird ein Blockdiagramm einer veranschaulichenden Speicherschaltung 10 gezeigt. Es sind auch andere Typen von Speicherarchitekturen von Nutzen. Wie gezeigt, umfasst der Speicherchip eine Vielzahl von ersten Leseverstärkern (sense amplifiers) 14, multiplext durch einen MUX 16 mit einem zweiten Leseverstärker 24 über globale Datenbusse MDQ und bMDQ. Erste Leseverstärker 14 erfassen eine Ladung von einer Speicherzelle in einem Speicherfeld 12, und ein zweiter Leseverstärker 24 übersetzt diese Ladung zu einem höheren Pegel (DOUT), um aus dem Chip durch einen Off-Chip-Treiber 28 heraus gesteuert zu werden. Ladeschaltungen 22 sind mit globalen Bussen MDQ und bMDQ verbunden.
  • In einer Ausführungsform inkludiert die Ladeschaltung eine Treiberschaltung, die zum Laden der globalen Datenbusse bei einer schnellen Rate fähig ist. Die Ladeschaltung ist besonders in Hochfrequenzanwendungen von Nutzen, da sie eine Vorladung der Datenbusse auf den gewünschten Pegel innerhalb eines Taktzyklus ermöglicht.
  • 2 zeigt ein Blockdiagramm einer Ladeschaltung 22. Zur Veranschaulichung umfasst die Ladeschaltung 22 eine Treiberteilschaltung 270, eine Übersteuerungsteilschaltung 240 und eine Steuerteilschaltung 210.
  • Die Treiberteilschaltung umfasst einen Treibertransistor, der den Pull-up-Abschnitt darstellt, zum Laden einer Last, die mit einem Ausgang 278 gekoppelt ist, auf den Pegel einer oberen Stromschiene 271. Gemäß der Erfindung umfasst der Treibertransistor einen Feldeffekttransistor vom p-Typ (p-FET). Der Treibertransistor inkludiert erste, zweite und Gate-Anschlüsse. Der erste Anschluss ist mit der oberen Stromschiene 271 gekoppelt, der zweite Anschluss ist mit dem Treiberausgang 278 gekoppelt und das Gate ist mit einem Treibereingang 273 gekoppelt. Die obere Stromschiene umfasst einen Spannungspegel, auf dem die Last geladen wird. In einer Ausführungsform umfasst die obere Stromschiene Vblh.
  • Eine Aktivierung des Pull-up-Abschnitts der Treiberteilschaltung veranlasst, dass der Treibertransistor eingeschaltet oder leitend gemacht wird, wobei die obere Stromschiene mit dem Ausgang gekoppelt wird. Dies veranlasst, dass ein Strom von der oberen Schiene zu dem Ausgang fließt, wobei dadurch die Last auf den Pegel der oberen Stromschiene geladen wird. Eine Deaktivierung des Pull-up-Abschnitts der Treiberschaltung schaltet den Treibertransistor aus oder macht ihn nichtleitend, wobei der Treiberausgang von der oberen Stromschiene entkoppelt wird.
  • Um den Pull-up-Abschnitt zu aktivieren, wird ein aktives Treibersignal an dem Treibereingang 273 vorgesehen. Ein Vorsehen eines inaktiven Treibersignals in dem Treibereingang deaktiviert den Pull-up-Abschnitt. In einer Ausführungsform ist das inaktive Treibersignal ein logisches hohes Signal; das aktive Treibersignal ist ein logisches tiefes Signal.
  • Es kann ein Pull-Down-Abschnitt in der Treiberteilschaltung inkludiert sein. Der Pull-Down-Abschnitt umfasst einen Treibertransistor. In einer Ausführungsform umfasst der Pull-Down-Treibertransistor einen Feldeffekttransistor vom n-Typ (n-FET). Eine Aktivierung des Pull-Down-Abschnitts der Treiberteilschaltung bewirkt, dass der Pull-Down-Treibertransistor eingeschaltet oder leitend gemacht wird, wobei eine untere Energiequelle oder Schiene 272 mit dem Ausgang gekoppelt wird. Dies bewirkt, dass die Last auf den Pegel der unteren Stromschiene entladen wird. Eine Deaktivierung des Pull-Down-Abschnitts der Treiberschaltung schaltet den Pull-Down-Treibertransistor aus oder macht ihn nicht-leitend, wobei der Treiberausgang von der unteren Stromschiene entkoppelt wird.
  • Um den Pull-Down-Abschnitt zu aktivieren, wird ein aktives Pull-Down-Treibersignal an dem Gate des Treibertransistors vorgesehen. Vorsehen eines inaktiven Pull-Down-Treibersignals in dem Gate des Pull-Down-Treibertransistors deaktiviert den Pull-Down-Abschnitt. In einer Ausführungsform ist das inaktive Pull-Down-Treibersignal ein logisches tiefes Signal; das aktive Pull-Down-Treibersignal ist ein logisches hohes Signal.
  • Die Übersteuerungsteilschaltung 240 umfasst einen Übersteuerungsausgang 248, der mit dem Treibereingang 273 gekoppelt ist. Der Betrieb der Übersteuerungsteilschaltung wird durch ein oder mehr Eingangssignale in den Übersteuerungseingängen gesteuert. Wie gezeigt, umfasst die Übersteuerungsteilschal tung Eingänge 243 und 244. In einer Ausführungsform steuert ein Übersteuerungsausgangssignal in Ausgang 248 den Betrieb des Pull-up-Abschnitts der Treiberteilschaltung. Ein aktives oder inaktives Übersteuerungsausgangssignal dient als das Treibereingangssignal, um jeweils den Pull-up-Abschnitt zu aktivieren oder zu deaktivieren.
  • Eingang 243 ist mit einem Ausgang 218 der Steuerteilschaltung 210 gekoppelt. Die Steuerteilschaltung generiert ein Steuerausgangssignal in Ausgang 218 als Reaktion auf ein oder mehr Eingangssignale in ihren Eingängen 213. Die Steuerteilschaltung generiert ein aktives oder inaktives Steuerausgangssignal um anzuzeigen, dass die Treiberteilschaltung jeweils zu aktivieren oder zu deaktivieren ist. Das Übersteuerungsausgangssignal, das verwendet wird, um den Betrieb der Treiberteilschaltung zu steuern, wird aus dem Ausgangssteuersignal abgeleitet.
  • Die Übersteuerungsteilschaltung sieht einen Versatz zu dem aktiven Steuerausgangssignal in Eingang 243 vor, wobei ein aktives Übersteuerungsausgangssignal in dem Ausgang 248 generiert wird, was zu einer Erhöhung der Größe der Übersteuerungsspannung führt. Die Übersteuerungsspannung ist die Differenz zwischen einer Gate-Source-Spannung und der Schwellenspannung des Treibertransistors. Eine Erhöhung der Übersteuerungsspannung veranlasst den Treibertransistor, in einem erhöhten Übersteuerungsmodus zu arbeiten, wobei sein Leistungsverhalten angehoben wird.
  • Gemäß der Erfindung umfasst die Übersteuerungsteilschaltung einen ersten Transistor und einen Kondensator, wobei ein dynamischer Versatz erzeugt wird. Die Verwendung eines Kondensators sieht vorteilhafter Weise eine dynamische lokale Energiequelle vor, um die Größe der Übersteuerungsspannung zu er höhen, wobei die Notwendigkeit beseitigt wird, eine externe Energiequelle vorzusehen.
  • Die Größe des Leistungsschubs hängt von der Größe des dynamischen Versatzes ab, was die Größe bestimmt, um die die Übersteuerungsspannung zu erhöhen ist. In einer Ausführungsform umfasst der dynamische Versatz eine Spitzengröße von ungefähr 0,2–1,5 V und vorzugsweise ungefähr 0,2–1,0 V. Vorsehen anderer Versatzwerte, die die Größe der Übersteuerungsspannung erhöhen, ist auch von Nutzen, abhängig von dem benötigten Leistungsschub oder Gestaltungsparametern.
  • Mit dem p-FET-Pull-up-Treibertransistor, der durch ein logisches 0-Signal aktiviert wird, sieht die Übersteuerungsteilschaltung einen negativen dynamischen Versatz mit einer Spitzengröße von ungefähr –0,2 bis –1,5 V und vorzugsweise ungefähr –0,2 bis 1,0 V vor. Dies bewirkt, dass das aktive tiefe Übersteuerungssignal eine Größe von ungefähr –0,2 bis –1,5 V und vorzugsweise ungefähr –0,2 bis 1,0 V aufweist.
  • In Übereinstimmung mit der Erfindung wird der Leistungsschub in dem Treibertransistor durch Erhöhen der Übersteuerungsspannung erreicht. Eine derartige Technik hebt das Leistungsverhalten ohne Notwendigkeit an, das Spannungsdifferenzial zwischen den hohen und tiefen logischen Pegeln der Last zu erhöhen. Dies steht im Gegensatz zu konventionellen Techniken, die das Treiberleistungsverhalten durch Erhöhen des Spannungsdifferenzials zwischen den hohen und tiefen logischen Pegeln verbessern. Der Leistungsschub sieht z.B. eine schnellere Ladung der globalen Datenbusse eines Speicher-IC vor.
  • Bezug nehmend auf 3 wird eine Ausführungsform der Erfindung gezeigt. Die Treiberteilschaltung 270 umfasst einen ersten Transistor 382. Der erste Transistor ist ein Treibertran sistor, der den Pull-up-Abschnitt darstellt. Wie gezeigt ist der Treibertransistor ein p-FET. Der Transistor inkludiert erste, zweite und Gate-Anschlüsse 384, 385 und 383. Der erste Anschluss ist mit einer oberen Stromschiene 271 (Vblh) gekoppelt. Vblh, die z.B. gleich dem oberen Spannungspegel der Bitleitungen ist, kann kleiner als VDD sein. Ein typischer Wert für Vblh kann ungefähr 2/3 VDD sein. Andere Werte, wie etwa 3/4 VDD oder VDD, sind auch von Nutzen. Die zweite Elektrode ist mit dem Treiberausgang zu 78 gekoppelt. Das Gate ist mit dem Treibereingang 273 gekoppelt.
  • Es kann ein zweiter Transistor 392 vorgesehen werden, der den Pull-Down-Abschnitt darstellt. Der zweite Transistor, der veranschaulichend ein n-FET ist, umfasst erste, zweite und Gate-Anschlüsse 394, 395 und 393. Der erste Anschluss ist mit dem Ausgang und dem zweiten Anschluss des ersten Transistors gekoppelt. Der zweite Anschluss ist mit einer unteren Stromschiene 272 gekoppelt, die gleich Masse ist.
  • Transistoren 382 und 392 können in einer Gegentaktkonfiguration arbeiten (d.h. ein Transistor ist eingeschaltet, während der andere ausgeschaltet ist). Auch können beide Transistoren 382 und 392 ausgeschaltet sein, um den Ausgang mit drei Zuständen zu versehen (tri-state). Um den Pull-up-Abschnitt der Treiberteilschaltung zu aktivieren, wird ein aktives Signal (logisch 0) in Eingang 273 vorgesehen, und ein inaktives Signal (logisch 0) wird in Eingang 391 vorgesehen. Dies macht Transistor 382 leitend und Transistor 392 nicht-leitend, wobei dadurch veranlasst wird, dass der Ausgang gleich ungefähr Vblh ist. Um den Pull-Down-Abschnitt der Treiberschaltung zu aktivieren, wird ein inaktives Signal (logisch 1) in Eingang 273 vorgesehen, und ein aktives Signal (logisch 1) wird in Eingang 391 vorgesehen. Dies macht Transistor 392 leitend und Transistor 382 nicht-leitend, wobei dadurch bewirkt wird, dass der Ausgang auf Masse ist. Eine Deaktivierung des Pull- up-Abschnitts der Treiberschaltung entkoppelt die obere Stromschiene von dem Ausgang. Eine Deaktivierung des Pull-Down-Abschnitts der Treiberschaltung entkoppelt den Ausgang von der unteren Stromschiene. Um die Treiberteilschaltung mit drei Zuständen zu versehen, werden inaktive Signale in Eingängen 273 und 391 vorgesehen, um sowohl den Pull-up- als auch den Pull-Down-Abschnitt zu deaktivieren.
  • Gemäß der Erfindung umfasst die Übersteuerungsteilschaltung 240 einen Transistor 350 und einen Kondensator 360. Wie gezeigt, umfasst der Transistor einen n-FET mit ersten, zweiten und Gate-Anschlüssen 351, 352 und 353. Die ersten und zweiten Anschlüsse sind mit Eingang 243 und Ausgang 28 der Übersteuerungsteilschaltung gekoppelt, und das Gate ist mit Eingang 244 der Übersteuerungsteilschaltung gekoppelt. Der Kondensator 360 ist mit dem Ausgang 248 gekoppelt, was eine kapazitive Kopplung zu dem Eingang der Treiberteilschaltung vorsieht, um das Leistungsverhalten des Pull-up-Treibertransistors zu verbessern. Der Kondensator hat eine erste Elektrode 361, die mit Eingang 244 gekoppelt ist, und eine zweite Elektrode 362, die mit Ausgang 248 gekoppelt ist.
  • DRAM-ICs umfassen gewöhnlich kapazitive Elemente, die als Speicherelemente für Speicherzellen verwendet werden. Die kapazitiven Elemente inkludieren z.B. Graben- (trench) und Stapel- (stack) Kondensatoren, die einem Durchschnittsfachmann gut bekannt sind. Typischerweise werden Grabenkondensatoren in dem Substrat realisiert, während Stapelkondensatoren über dem Substrat realisiert werden.
  • Die Verwendung eines Stapel- oder Grabenkondensators, um als der Kondensator 360 zu dienen, kann von Vorteil sein, da derartige Typen von Kondensatoren den gewünschten Kapazitätswert vorsehen können, während ein kleiner Flächenbereich erforderlich ist. Dies ist wünschenswert, da dies die Flächenstrafe reduziert, die mit einer Implementierung der Erfindung in Verbindung steht. Des weiteren ist eine Implementierung des Kondensators mit dem gleichen Typ von Kondensatoren, die in den Speicherzellen eines DRRM-Chips verwendet werden, insbesondere von Nutzen, da dies Verarbeitungsschritte einspart.
  • Die Übersteuerungsspannung des Pull-up-Abschnitts wird als die Differenz zwischen der Gate-Source-Spannung (VGS) und der Schwellenspannung (VT) von Transistor 382 definiert. VGS ist gleich dem Spannungspotenzial in dem Gate 383 in Bezug auf die Source-Elektrode 384. In Übereinstimmung mit einer Ausführungsform der Erfindung sieht die Übersteuerungsteilschaltung einen dynamischen Versatz vor, der die Größe von VGS von Transistor 382 erhöht. Eine Erhöhung der Größe von VGS erzeugt eine Erhöhung in der Übersteuerungsspannung des Treibertransistors, wobei dadurch die Rate eines Stromflusses in dem Ausgang 278 erhöht wird.
  • In einer Ausführungsform wird die Übersteuerungsteilschaltung durch eine logische 0 in Eingang 244 aktiviert und durch eine logische 1 in Eingang 244 deaktiviert. Die Übersteuerungsteilschaltung wird aktiviert, wenn ein aktives Übersteuerungseingangssignal (logisch 0, was anzeigt, dass der Pull-up-Abschnitt des Treibers zu aktivieren ist) von Eingang 243 zu Knoten 273 passiert. Eine Aktivierung der Übersteuerungsteilschaltung erzeugt eine negative Spannung in Knoten 273, die zu dem Gate 383 des Pull-up-Treibertransistors durchgegeben wird. Die negative Spannung erzeugt eine Erhöhung in der Gate-Übersteuerung im Vergleich zu konventionellen Techniken, die ein aktives tiefes Signal gleich Masse vorsehen.
  • Es wird der Betrieb, um die Übersteuerung des Pull-up-Treibertransistors zu erhöhen, detailliert beschrieben. Eine logische 0 oder Masse (aktives WGP) wird in Eingang 243 vorgesehen, und eine logische 1 wird in Eingang 244 vorgesehen.
  • Dies macht Transistor 350 leitend, was bewirkt, dass auch Knoten 273 auf Masse ist. Eine logische 0 wird dann in Eingang 244 vorgesehen, um Transistor 350 auszuschalten, was Knoten 273 von jeglicher Versorgungsspannung isoliert. Wegen dem Kopplungskondensator 360 und der Überlappungskapazität von Transistor 350 wird Knoten 273 auf unter Masse gezogen, wenn Knoten 244 von einer logischen 1 zu einer logischen 0 umschaltet. Der negative Spannungspegel in 273 (0 WGP) sieht einen negativen Versatz vor, was ein aktives Übersteuerungsausgangssignal in Ausgang 273 erzeugt, das in Bezug auf Masse negativ ist.
  • Die Größe der erstellten negativen dynamischen Versatzspannung hängt hauptsächlich von der Schwellenspannung von Transistor 350 und dem Verhältnis (Gesamtkapazität von Knoten 273)/(Kapazität zwischen den Knoten 244 und 273) ab. Eine Erhöhung der Schwellenspannung und/oder eine Verringerung des Kapazitätsverhältnisses bewirkt, dass sich die Versatzgröße erhöht. Eine Erhöhung der Kapazität von Kondensator 360 verringert das Kapazitätsverhältnis. Die maximale Größe des Versatz es wird erreicht, wenn das Verhältnis eins ist. Mit der Gate-Schwellenspannung (VT) des Treibertransistors, die typischerweise ungefähr 0,7 V ist, kann eine Kapazität 50 ff–250 ff einen Versatz mit einer Größe von ungefähr 0,2–1,5 V, vorzugsweise ungefähr 0,2–1,0 V, erzeugen. Andere Kapazitäten sind auch von Nutzen, abhängig von Gestaltungsanforderungen.
  • Die Ladung, die in dem Kondensator 360 gespeichert ist, entlädt sich mit der Zeit, was bewirkt, dass der Versatz dynamisch ist. Die Rate, in der sich der Versatz verringert, hängt von dem Verlust durch Transistor 350, Verlust durch den Kondensator 360 und Verlust von dem Knoten 273 ab.
  • Der Pull-up-Abschnitt des Treibers wird aktiviert, um die Last auf den gewünschten Pegel zu laden. Die Zeitdauer, die der Pull-up-Abschnitt benötigt um aktiviert zu werden, um die Last 278 hochzuziehen, kann durch: dt = CdV/I(t)kalkuliert werden, wobei
    dt = die Ableitung der Zeit t,
    dV = die Ableitung von Spannung V,
    C = die Lastkapazität, und
    I = der Strom des Pull-up-Transistors sind.
  • In einer Ausführungsform wird der Pull-up-Abschnitt ausreichend lange aktiviert, um die globalen Datenbusse auf ungefähr Vblh zu laden. Typischerweise wird der Pull-up-Abschnitt für ungefähr 1–5 ns aktiviert.
  • 4 zeigt eine alternative Ausführungsform einer Übersteuerungsteilschaltung 240. Die Übersteuerungsteilschaltung umfasst Transistoren 440 und 460, die parallel gekoppelt sind, und einen Kondensator 360. Wie gezeigt, ist der Transistor 460 ein n-FET mit ersten und zweiten Anschlüssen 451 und 452; Transistor 440 ist ein p-FET mit ersten und zweiten Anschlüssen 431 und 432. Die ersten Anschlüsse sind zusammen mit einem Eingang 243 gekoppelt, und die zweiten Anschlüsse sind zusammen mit einem Ausgang 248 gekoppelt. Der Kondensator ist mit einem Eingang 244 und dem Ausgang 248 gekoppelt. Ein Gate 455 ist mit dem Eingang 244 gekoppelt; ein Gate 435 ist mit Eingang 244 über einen Inverter 420 gekoppelt.
  • Bezug nehmend erneut auf 3 empfängt die Steuerteilschaltung 210 Eingaben und generiert ein oder mehr Ausgabesignale. Die Ausgabesignale werden verwendet, um Signale zu steuern oder abzuleiten, um den Betrieb der Treiberteilschaltung zu steuern. In einer Ausführungsform empfängt die Steuerteilschaltung Eingaben bezüglich der Ladung der globalen Datengröße eines Speicher-IC.
  • Zur Veranschaulichung empfängt die Steuerteilschaltung Eingabesignale, um die Ladung und Entladung des globalen Datenbusses MDQ zu steuern. In einer Ausführungsform empfängt die Steuerschaltung Eingabesignale DIN, bWGT und DQRST. Der Präfix b zeigt an, dass das Signal ein aktives tiefes Signal ist. Um die Ladung und Entladung des komplementären globalen Datenbusses bMDQ zu steuern, können Eingabesignale bDIN, bWGT und DQRST verwendet werden. Das DIN-Signal stellt die Daten in einem Signal entsprechend den Daten dar, die zum Speicher zu schreiben sind. Die bWGT- und DQRST-Signale werden verwendet um zu bestimmen, ob eine Schreib-, Lese- oder Vorladeoperation durchzuführen ist. Die Operationen entsprechend den bWGT- und DQRST-Signalen sind in Wahrheitstabelle 1 beschrieben.
  • Wahrheitstabelle 1
    Figure 00150001
  • Der Wert des DIN-Signals während einer Schreiboperation bestimmt, ob es eine Schreib-"1"- oder Schreib-"0"-Operation ist. Für andere Operationen hat der Wert von DIN keine Wirkung (egal). Schreiben einer 1 oder 0 zum Speicher hängt vom DIN-Signal ab. In einer Ausführungsform wird ein Schreiben von "1" durchgeführt, falls DIN gleich einer logischen 1 während einer Schreiboperation ist, und ein Schreiben von "0" wird durchgeführt, falls DIN gleich einer logischen 0 während einer Schreiboperation ist. Der globale Datenbus MDQ wird während einer Schreib-"1"- vorgeladen und während einer Schreib-"0"-Operation entladen. Der komplementäre globale Datenbus bMDQ wird andererseits während einer Schreib-"0"- vorgeladen und während einer Schreib-"1"-Operation entladen. Sowohl MDQ als auch bMDQ werden während einer Vorladeoperation auf Vblh vorgeladen. Während einer Lese- oder einer illegalen Operation werden die Busse von der Treiberteilschaltung getrennt. Die Ausgaben WGN und WGP der Steuerteilschaltung entsprechend den unterschiedlichen Operationen in dem globalen Datenbus MDQ sind in Tabelle 2 beschrieben.
  • Tabelle 2
    Figure 00160001
  • Abhängig von der Operation lädt ein aktives WGP-Signal (logische 0) den MDQ. In Übereinstimmung mit einer Ausführungsform der Erfindung ist das aktive WGP-Signal bezüglich Masse negativ, um die Übersteuerung der Übersteuerungsteilschaltung zu erhöhen. In einer Ausführungsform ist das aktive WGP-Signal gleich ungefähr der negativen Wortleitungstiefspannung oder VBB.
  • In einer Ausführungsform setzt die Steuerteilschaltung zum Steuern von MDQ eine nicht-sequenzielle Logik ein, um die Ausgabesignale WGP und WGN als Reaktion auf die Eingabesignale DIN, bWGT und DQRST zu generieren. Eine Implementierung der Steuerteilschaltung mit nicht-sequenzieller Logik verbessert das Leistungsverhalten durch Einsparung von einer oder mehr Verzögerungsstufen. Die Verwendung von Eingabesignalen DIN, bWGT und DQRST, um Ausgabesignale zu generieren, um bMDQ zu steuern, ist auch von Nutzen.
  • Wie gezeigt, sind Transistoren 305, 310 und 315 in Reihe konfiguriert. Transistor 305 ist ein p-FET, und Transistoren 310 und 315 sind n-FETs. Eine obere Schiene 207, wie etwa VDD, ist mit einem ersten Anschluss 301 von Transistor 305 gekoppelt. In einer Ausführungsform ist VDD ungefähr 2 V. Andere Spannungspegel sind auch nützlich.
  • Ein zweiter Anschluss 312 von Transistor 315 ist mit einer unteren Stromschiene 206 umfassend Masse gekoppelt. Alternativ ist auch eine Bereitstellung einer unteren Stromschiene, die in Bezug auf Masse negativ ist, von Nutzen. Eine negative untere Stromschiene wird in US-A-6 127 878, veröffentlicht am 10.03.2000, beschrieben.
  • Ausgang 218, der das WGP-Signal vorsieht, ist mit einem ersten Anschluss 307 von Transistor 310 und einem zweiten Anschlüsse 302 von Transistor 305 gekoppelt. Ausgang 319, der das WGN-Signal vorsieht, ist mit einem ersten Anschluss 311 von Transistor 315 und einem zweiten Anschluss 308 von Transistor 310 gekoppelt. Auch ist mit Ausgang 319 ein erster Anschluss 317 von einem Transistor 320 gekoppelt. Transistor 320 ist es z.B. ein n-FET. Ein zweiter Anschluss 318 ist mit der unteren Stromschiene 206 gekoppelt. Das DIN-Signal wird an einem Gate 319 zum Steuern von Transistor 320 vorgesehen. Wann immer ein n-FET mit der unteren Stromschiene verbunden ist, ist der Körper mit der unteren Stromschiene verbunden.
  • Die Steuerteilschaltung inkludiert auch Transistoren 325, 330 und 335. Die Transistoren 325, 330 und 335 sind z.B. p-FETs. Wie gezeigt, ist Transistor 325 in Reihe mit Transistoren 330 und 335 gekoppelt. Transistoren 330 und 335 sind parallel ge koppelt. Ein erster Anschluss 321 von Transistor 325 ist mit einer oberen Stromschiene 207 gekoppelt, und der zweite Anschluss 322 ist mit ersten Anschlüssen 327 und 331 von Transistoren 330 und 335 gekoppelt. Ein zweiter Anschluss 328 von Transistor 320 ist mit Ausgang 218 gekoppelt, und ein zweiter Anschluss 332 von Transistor 335 ist mit Ausgang 319 gekoppelt. Das DIN-Signal wird an einem Gate 323 vorgesehen, um Transistor 325 zu steuern. Transistoren 330 und 335 werden durch das bWGT-Signal über Gates 329 und 333 gesteuert.
  • Eine derartige Steuerschaltung erzeugt die Ergebnisse, wie in Tabelle 1 und 2 beschrieben. Alternative Steuerschaltungen, wie jene, die in US-A-6 127 878, veröffentlicht am 10.03.2000 beschrieben werden, sind auch von Nutzen. Eine Steuerschaltung, die Ausgaben als Reaktion auf Eingaben in Übereinstimmung mit anderen Wahrheitstabellen generiert, ist auch von Nutzen. Die Logik des aktiven Signals oder Signale kann z.B. durch Verwenden von p-FETs an Stelle von n-FETs und umgekehrt umgeschaltet werden.
  • Wie gezeigt, wird die Treiberschaltung verwendet, um den globalen Datenbus MDQ zu laden. Die Ladeschaltung kann auch verwendet werden, um den bMDQ-Datenbus zu laden. Signale, die eine Ladung des bMDQ-Datenbusses steuern, inkludieren z.B. DQRST, bDIN und WGT.
  • Eine Simulation einer Treiberschaltung in Übereinstimmung mit einer Ausführungsform der Erfindung wurde unter Verwendung von SPICE durchgeführt. In der Simulation oder einer Last von 2 pF verwendet. Die Simulation wiederholte ein Lesen von "1" nach einem Schreiben von "0" auf dem gleichen globalen Datenbus. 5 zeigt das resultierende Zeiteinstellungsdiagramm der Treiberschaltung aus der Simulation. Wie gezeigt, werden WGP und bWGP gezeigt, unter Masse in einer Vorladephase 204 nach der Schreibphase 202 angesteuert zu sein. Die MDQ-Lei tung steigt schnell auf den oberen Pegel in einem 2 ns-Zeitfenster von ungefähr 214 bis 216 ns an. Eine Leseoperation 206 folgt der Vorladephase 204. Das zweite Leseverstärker-Aktivierungssignal (SSAE, secondary sense amplifier enable signal), das den Leseverstärker aktiviert, geht hoch ("1"), um das Differenzial-MDQ-bMDQ-Datensignal zu verstärken. Ein Datenaussignal (DOUT, data out signal) steigt an um anzuzeigen, dass eine Lese-"1"-Operation erfolgreich durchgeführt wurde.
  • Bezug nehmend nun auf 6 wird ein Zeiteinstellungsdiagramm einer Treiberschaltung ohne eine Übersteuerungsteilschaltung gezeigt. Wie in 6 gezeigt wird, ist die Treiberschaltung nicht in der Lage, eine Lese-"1"-Operation 306 nach einer Schreib-"0"-Operation 302 durchzuführen. Es wird eine Vorladeoperation 304 vor der Leseoperation 306 durchgeführt. Es ist wesentlich, dass der MDQ und bMDQ die gleiche Spannung aufweisen, bevor die Leseoperation startet. Falls nicht, kann ein inkorrektes Lesen auftreten, da die Differenzial-Lesespannung ziemlich klein ist (typischerweise ungefähr 200 mV).
  • Das Gate-Spannungssignal WGP an dem Gate der Vorlade-Treiberteilschaltung für den globalen Datenbus MDQ und die Gate-Spannung bWGP für einen entsprechenden Treiber für den komplementären globalen Datenbus bMDQ werden tief angesteuert (0 Volt). Dies veranlasst MDQ, zu seiner oberen Pegelspannung anzusteigen. Da die Übersteuerung ohne die Übersteuerungsteilschaltung kleiner ist, um den dynamischen Versatz zu erzeugen, gleichen sich die globalen Datenbusse vor dem Start der Lese-"1"-Operation 306 nicht ab. Wegen diesem nicht abgeschlossenen Ausgleich der Busse bMDQ und MDQ werden inkorrekte Daten gelesen. Dies wird durch die Tatsache gezeigt, dass das Datenaussignal (DOUT) auf einer logischen 0 bleibt, was anzeigt, dass die gelesenen Daten eine 0 an Stelle einer 1 waren. Als ein Ergebnis ist eine derartige Vorladeschaltung zum Arbeiten bei hohen Frequenzen nicht fähig.
  • In Übereinstimmung mit der vorliegenden Erfindung können Busse zwischen Zuständen mit erhöhten Geschwindigkeiten schwingen, ohne dass höhere Betriebsspannungen erforderlich sind. Dies wird durch Erhöhen der Übersteuerung des Treibertransistors in der Treiberteilschaltung ermöglicht. Dies wird ohne Ableiten zusätzlicher Energie erreicht, was zu einer verringerten Energieableitung im Vergleich zu der konventionellen Technik führt.
  • Abhängig von den Gestaltungsparametern kann eine Energieverringerung von ungefähr 33% erreicht werden. Wegen der erhöhten Laderate und der Verringerung von Energieableitung sieht die vorliegende Erfindung eine Treiberschaltung für eine Verwendung in Hochfrequenz-Halbleiter-ICs vor.

Claims (14)

  1. Treiberschaltung, umfassend: eine Treiberteilschaltung (270) mit einem Pull-up-Treibertransistor vom p-Typ (382), wobei der Treibertransistor erste, zweite und Gate-Anschlüsse umfasst, der erste Anschluss mit einer ersten Energiequelle gekoppelt ist, der zweite Anschluss mit einem Ausgang (278) der Treiberteilschaltung gekoppelt ist und der Gate-Anschluss mit einem Eingang (273) der Treiberschaltung gekoppelt ist, der Pull-up-Treibertransistor vom p-Typ durch ein logisches tiefes Treibereingangssignal an dem Eingang (273) der Treiberteilschaltung aktiviert wird; und eine Übersteuerungsteilschaltung (240), umfassend einen ersten Transistor (350) mit ersten, zweiten und Gate-Anschlüssen, wobei der Gate-Anschluss des ersten Transistors mit einem Steuereingang (244) zum Empfangen eines Steuersignals gekoppelt ist und der zweite Anschluss des ersten Transistors mit dem Ausgang (248) der Übersteuerungsteilschaltung gekoppelt ist, die mit dem Eingang (273) der Treiberteilschaltung gekoppelt ist, und einen Kondensator (360) mit ersten und zweiten Anschlüssen, wobei der erste Anschluss des Kondensators mit dem Gate-Anschluss des ersten Transistors (350) gekoppelt ist und der zweite Anschluss des Kondensators mit dem zweiten Anschluss des ersten Transistors gekoppelt ist, wobei die Übersteuerungsschaltung, wenn sie ein aktives Steuersignal in dem Steuereingang (244) empfängt, einen negativen Versatz generiert, der die Größe des aktiven tiefen Treibersignals erhöht, um das Leistungsverhalten der Treiberteilschaltung zu erhöhen.
  2. Treiberschaltung nach Anspruch 1, wobei sie in einem Speicher-IC implementiert ist.
  3. Treiberschaltung nach Anspruch 2, wobei der Kondensator (360) einen gleichen Typ eines Kondensators als einen Speicherkondensator einer Speicherzelle des Speicher-IC umfasst.
  4. Treiberschaltung nach Anspruch 1, 2 oder 3, wobei der Treiberausgang mit einer lokalen Datenleitung gekoppelt ist.
  5. Treiberschaltung nach Anspruch 1, 2 oder 3, wobei der Treiberausgang mit einer Adressleitung gekoppelt ist.
  6. Treiberschaltung nach Anspruch 1, 2 oder 3, wobei der Treiberausgang mit einer Steuerleitung gekoppelt ist.
  7. Treiberschaltung nach Anspruch 1, 2 oder 3, wobei der Treiberausgang mit einer globalen Datenleitung gekoppelt ist.
  8. Treiberschaltung nach einem von Ansprüchen 1 bis 7, wobei der negative Versatz einen negativen dynamischen Versatz umfasst.
  9. Treiberschaltung nach Anspruch 8, wobei der negative dynamische Versatz eine Spitzengröße von ungefähr 0,2 bis 1,5 V umfasst.
  10. Treiberschaltung nach Anspruch 9, wobei der negative dynamische Versatz das aktive tiefe Treibersignal veranlasst, eine Spitzengröße von ungefähr –0,2 bis –1,5 V aufzuweisen.
  11. Treiberschaltung nach Anspruch 7, 8 oder 9, wobei der erste Transistor (350) der Übersteuerungsteilschaltung ein Transistor vom n-Typ ist.
  12. Treiberschaltung nach Anspruch 11, wobei die Übersteuerungsteilschaltung ferner einen zweiten Transistor (440) umfasst, der parallel mit dem ersten Transistor gekoppelt ist.
  13. Treiberschaltung nach Anspruch 12, wobei der zweite Transistor (440) ein Transistor vom p-Typ ist.
  14. Treiberschaltung nach Anspruch 13, die ferner einen Inverter (420) umfasst, der Inverter Eingangs- und Ausgangsanschlüsse inkludiert, wobei der Eingangsanschluss mit dem Steuereingang der Übersteuerungsteilschaltung gekoppelt ist und der Ausgangsanschluss mit einem Gate-Anschluss des zweiten Transistors gekoppelt ist.
DE60017621T 1999-03-09 2000-02-18 Kapazitiv gekoppelte Treiberschaltung Expired - Fee Related DE60017621T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/265,253 US6215349B1 (en) 1999-01-05 1999-03-09 Capacitive coupled driver circuit
US265253 2001-01-31

Publications (2)

Publication Number Publication Date
DE60017621D1 DE60017621D1 (de) 2005-03-03
DE60017621T2 true DE60017621T2 (de) 2006-03-23

Family

ID=23009680

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60017621T Expired - Fee Related DE60017621T2 (de) 1999-03-09 2000-02-18 Kapazitiv gekoppelte Treiberschaltung

Country Status (7)

Country Link
US (1) US6215349B1 (de)
EP (1) EP1035652B1 (de)
JP (1) JP2000286693A (de)
KR (1) KR100660668B1 (de)
CN (1) CN1236451C (de)
DE (1) DE60017621T2 (de)
TW (1) TW453036B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347058B1 (en) * 2000-05-19 2002-02-12 International Business Machines Corporation Sense amplifier with overdrive and regulated bitline voltage
US6844770B2 (en) * 2002-04-17 2005-01-18 Virtual Silicon Technology, Inc. Circuitry to provide a low power input buffer
US7049863B2 (en) * 2004-07-13 2006-05-23 Skyworks Solutions, Inc. Output driver circuit with reduced RF noise, reduced power consumption, and reduced load capacitance susceptibility
CN101110260B (zh) * 2007-07-10 2010-05-19 中国人民解放军国防科学技术大学 带充电补偿结构的存储器选择性预充电电路
CN101183555B (zh) * 2007-11-12 2010-06-30 钰创科技股份有限公司 对一电子组件进行补偿操作的电子装置及方法
US8400866B2 (en) * 2009-08-06 2013-03-19 Magsil Corporation Voltage boosting in MRAM current drivers
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107040250B (zh) * 2016-02-04 2019-09-17 电信科学技术研究院 一种电压模式驱动电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868427A (en) 1987-10-30 1989-09-19 Gazelle Microcircuits, Inc. ECL to TTL circuit
US4959561A (en) 1989-01-04 1990-09-25 Motorola, Inc. MOS output buffer with reduced supply line disturbance
JPH02246516A (ja) 1989-03-20 1990-10-02 Hitachi Ltd 半導体装置
US5625307A (en) * 1992-03-03 1997-04-29 Anadigics, Inc. Low cost monolithic gallium arsenide upconverter chip
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
US5418673A (en) 1992-12-14 1995-05-23 North American Philips Corporation Control electrode disable circuit for power transistor
DE4403201C2 (de) 1993-02-10 1995-04-13 Siemens Ag Ansteuerschaltung für ein MOS-Halbleiterbauelement mit sourceseitiger Last
JP2560983B2 (ja) * 1993-06-30 1996-12-04 日本電気株式会社 半導体装置
JP3330746B2 (ja) * 1994-09-09 2002-09-30 新日本製鐵株式会社 ブートストラップ回路
US5672992A (en) * 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
US5808956A (en) 1995-12-20 1998-09-15 Seiko Epson Corporation Bus-line drive circuit and semiconductor storage device comprising the same
TW333698B (en) 1996-01-30 1998-06-11 Hitachi Ltd The method for output circuit to select switch transistor & semiconductor memory
DE69632580D1 (de) 1996-07-24 2004-07-01 St Microelectronics Srl Ausgabestufe für Speicheranlage und für Niederspannungsanwendungen
JP2988387B2 (ja) * 1996-08-20 1999-12-13 日本電気株式会社 半導体装置
DE19651768C1 (de) * 1996-12-12 1998-02-19 Siemens Ag Schaltungsanordnung zur Erzeugung einer erhöhten Ausgangsspannung

Also Published As

Publication number Publication date
DE60017621D1 (de) 2005-03-03
TW453036B (en) 2001-09-01
CN1266266A (zh) 2000-09-13
JP2000286693A (ja) 2000-10-13
US6215349B1 (en) 2001-04-10
CN1236451C (zh) 2006-01-11
KR100660668B1 (ko) 2006-12-21
KR20000076795A (ko) 2000-12-26
EP1035652A1 (de) 2000-09-13
EP1035652B1 (de) 2005-01-26

Similar Documents

Publication Publication Date Title
DE3688696T2 (de) Leseverstaerker fuer einen nichtfluechtigen speicher.
DE4447754B4 (de) Verfahren zum Treiben einer Wortleitung einer Halbleiterspeichereinrichtung
US4918339A (en) Data output circuit
DE69024773T2 (de) Halbleiterspeicherschaltungsanordnung
DE10196673B4 (de) Stromsparende Spannungsversorgungsvorrichtungen für ein Speicherbauelement und Verfahren hierzu
DE69900372T2 (de) Versorgungsspannungsschalter
DE69621323T2 (de) Schneller leseverstärker für einen flash-speicher
US5382847A (en) Output buffer circuits including voltage compensation
DE19749602C2 (de) Substratspannungs-Generatorschaltung
DE19983711B3 (de) Wortleitungstreiber für Halbleiterspeicher
DE112016002677T5 (de) Unsymmetrischer BIT-Leitungs-Stromerfassungsverstärker für SRAM-Anwendungen
DE69423329T2 (de) Halbleiterspeicher mit sehr schnellem Leseverstärker
US20130028007A1 (en) Sense amplifier
US5517142A (en) Output buffer with a reduced transient bouncing phenomenon
DE60017621T2 (de) Kapazitiv gekoppelte Treiberschaltung
DE10256098A1 (de) In zwei Systemen mit unterschiedlichen Versorgungsspannungen verwendete Halbleitervorrichtung
US5148399A (en) Sense amplifier circuitry selectively separable from bit lines for dynamic random access memory
JP2013218783A (ja) メモリ回路のための高速化されたシングルエンド・センシング
DE69228919T2 (de) Tristate-Treiberschaltung für interne Datenbusleitungen
DE69612502T2 (de) Schneller wortleitungsdekodierer für speicheranordnungen
DE69112692T2 (de) Dynamische Direktzugriffspeicheranordnung mit verbesserter Speisespannung für eine beschleunigte Wiedereinschreibung von von Speicherzellen gelesenen Informationsbits.
DE3030994C2 (de)
DE10335070A1 (de) Halbleiterspeichervorrichtung mit einer Speicherzelle mit geringem Zellverhältnis
DE60028099T2 (de) Verbesserte Treiberschaltung
US4091360A (en) Dynamic precharge circuitry

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee