DE4423067C2 - Verfahren zum Herstellen eines isolierten Halbleitersubstrats - Google Patents

Verfahren zum Herstellen eines isolierten Halbleitersubstrats

Info

Publication number
DE4423067C2
DE4423067C2 DE19944423067 DE4423067A DE4423067C2 DE 4423067 C2 DE4423067 C2 DE 4423067C2 DE 19944423067 DE19944423067 DE 19944423067 DE 4423067 A DE4423067 A DE 4423067A DE 4423067 C2 DE4423067 C2 DE 4423067C2
Authority
DE
Germany
Prior art keywords
layer
stoichiometric
semiconductor wafer
substrate
bondable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19944423067
Other languages
English (en)
Other versions
DE4423067A1 (de
Inventor
Wolfgang Dr Wondrak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mercedes Benz Group AG
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Priority to DE19944423067 priority Critical patent/DE4423067C2/de
Publication of DE4423067A1 publication Critical patent/DE4423067A1/de
Application granted granted Critical
Publication of DE4423067C2 publication Critical patent/DE4423067C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines isolierten Halbleitersubstrats nach dem Oberbegriff des Anspruchs 1.
Ein derartiges Verfahren ist in der Patentschrift US 5 138 421 zu entnehmen.
Ein solches Halbleitersubstrat wird für hoch sperrende laterale Bauelemente benötigt. Dieses Halbleitersubstrat enthält eine vergrabene semiisolierende Schicht. Derartige Bauelemente benötigt man für die sogenannte smart power technology.
Ein wesentlicher Gesichtspunkt der angesprochenen Technologie besteht darin, auf einem sogenannten Halbleiter-Wafer, der im folgenden als Halbleiter bezeichnet wird, mehrere Leistungsbauelemente zu integrieren, wobei die einzelnen Bauelemente gegeneinander vollständig isoliert sind.
Die gemeinsame Anordnung von logischen Schaltungen und Leistungsbauelementen in einem Chip ist in dem Aufsatz "Impact of Dielectric Isolation Technology on Power ICs" von A. Nakagawa, des Konferenzberichtes Conf. Report ISPSB 1991, Baltimore, S. 16-21, beschrieben.
Die bei mehreren Bauelementen erforderliche Isolation ist so durchzuführen, daß das jeweilige Bauelement seitlich gegenüber den übrigen angrenzenden Hai b leiterbereichen elektrisch isoliert ist. Die Isolation erfolgt in der Regel so, daß Gräben um das Bauelement geätzt werden, die anschließend mit einem Dielektrikum aufgefüllt werden. Die dielektrische Isolation parallel zur Oberfläche des Halbleiters erfolgt entweder durch Bildung eines in Sperrichtung belasteten pn-Übergangs oder mit Hilfe eines Dielektrikums.
Aus der Patentschrift US 5,138,421 ist ein Verfahren zum Herstellen eines isolierten Halbleitersubstrats bekannt, mit einer vergrabenen isolierenden Schicht, welche dadurch hergestellt wird, daß auf einer Halbleiterscheibe (11) eine nichtstöchiometrische Schicht (13) eines Isolatormaterials aufgebracht wird, daß ein Substrat (14) auf die beschichtete Oberfläche der Halbleiterscheibe (11) gelegt wird und beide Oberflächen unter Anwendung hoher Temperatur miteinander verbunden werden. Die nichtstöchiometrische Schicht (13) kann aus Polysiliziumoxid (SiO) oder SiN bestehen.
Aus der Patentschrift US 4,643,950 ist ein Verfahren zum Herstellen eines isolierten Halbleitersubstrats bekannt, bei dem auf der Oberfläche einer nichtstöchiometrischen AlN-Schicht (3) eine elektrisch isolierende Siliziumnitridschicht (4) abgeschieden wird. Weiter werden noch eine Diffusionssperrschicht und eine Anpassungsschicht für die darauf folgende Deckschicht abgeschieden. Ein Bondprozeß ist bei der Herstellung des Substrats nicht vorgesehen.
In der Anmeldung GB 2,206,445 A wird ein Verfahren zum Herstellen eines dielektrisch isolierten Substrats zur Herstellung von integrierten Schaltkreisen beschrieben. Das Herstellungsverfahren beinhaltet die folgenden Schritte:
  • - Herstellung einer halbleitenden Schicht vorgewählter Leitfähigkeit und Typ auf einem Substrat einer relativ niedrigen Leitfähigkeit,
  • - Herstellung einer Schicht eines schmelzbaren elektrisch isolierenden Materials auf dem halbleitenden Material, wobei das schmelzbare Material ein Erweichungspunkt niedriger als der Schmelzpunkt des halbleitenden Materials besitzt,
  • - Bereitstellen eines Trägers für die dielektrisch isolierten Schaltungen,
  • - Bonden des Trägers an die Schicht des schmelzbaren Materials, Entfernen des überwiegenden Teils des Substrats und
  • - Entfernen eines vorgewählten Musters des halbleitenden Materials um die verschiedenen Bereiche der halbleitenden Schicht zu isolieren.
In der jap. Anmeldung JP 6-13 456 (A), und den Patentschriften US 5,218,213 und US 3,508,980 werden Verfahren zum Herstellen isolierender Boxen in einem Halbleitersubstrat beschrieben. Als Isolatormaterial werden Schichten mit hohem spezifischen Widerstand wie SiO₂ für die vergrabene Schicht und verschiedene Isoliermaterialien für das Auffüllen der Gräben verwendet.
In der Offenlegungsschrift EP 0 217 288 A2, von der die Erfindung ausgeht, wird erläutert, daß die benötigte vertikale Isolationsschicht durch Direktverbindung zweier Siliziumscheiben oder -wafer herstellbar ist (Fig. 1 und 2).
Die Tendenz geht zur dielektrischen Isolation hin, da bei dieser Technologie parasitäre Elemente vermieden werden und unter anderem auch ein einfacheres Design bei erhöhter Störsicherheit möglich ist. Die erreichten maximalen Sperrspannungen bzw. Durchbruchsspannungen der Bauelemente werden einerseits durch die Isolationsfähigkeit des "vergrabenen Dielektrikums" bestimmt und zum anderen durch die Oberflächeneigenschaften in den Oberflächenbereichen, in denen die pn- Übergänge an die Oberfläche treten. Zur Vermeidung eines Oberflächendurchbruchs werden u. a sogenannte Feldplatten im Bereich der pn-Übergänge an der Oberfläche eingesetzt.
Andererseits droht ein Spannungsdurchbruch hauptsächlich dadurch, daß die gesamte Spannung zwischen dem in der Regel geerdeten Substrat und den auf hohem Potential liegenden, hoch dotierten Bereichen der Halbleiterbauelemente aufgebaut wird, was zu hohen Feldstärken führt. Einerseits führt die Erhöhung der Dicke der Driftzone zur Erhöhung der Durchbruchsspannung zu erheblichen Schwierigkeiten, da mit zunehmender Dicke der Aufwand für die seitliche Isolation durch Trennätzen und anschließender Auffüllung mit Isolationsmaterial schwierig wird. Andererseits kann zur Erzielung hoher Durchbruchsspannungen die Dicke des vergrabenen Dielektrikums nicht beliebig groß gemacht werden. Die zu geringe Wärmeleitfähigkeit bedingt eine unzureichende Abführung der Verlustleistung, was allgemein zu thermischen Problemen für die erzielbaren Parameter und den Betrieb der Bauelemente führt. Das ist aus dem Aufsatz "Technologie und Charakterisierung von 100 VLDMOS-Transistoren in "direct bonded Silizium auf Isolator". Von U. Apel, H.G. Graf, C. Marent, B. Höfflinger und T. Ifström, GME-Fachtagung Mikroelektronik, 1991, Baden-Baden, bekannt.
Wünschenswert ist daher auch der Ersatz von Siliziumoxidschichten durch andere Isolatoren mit einer möglichst hohen Wärmeleitfähigkeit. Beispielsweise ist es von Aluminiumnitrid-, Aluminiumoxid- und von Bornitrid-Keramiken bekannt, daß sie eine wesentlich höhere Wärmeleitfähigkeit als Siliziumoxid besitzen. Bei Verwendung von Siliziumoxidschichten haben sich Dicken der dielektrischen Schicht im Bereich von 0,5 bis 4,5 µm als noch brauchbar erwiesen.
Zur Erreichung hoher Durchbruchsspannungen wird beispielsweise in der deutschen Offenlegungsschrift DE 42 33 773 A1 der Einsatz von vergrabenen elektrisch leitfähigen Schichten, welche in einen vergrabenen Isolator eingebettet sind, vorgeschlagen. Andere wie A. Nakagara (s. o.) benutzen einen SIPOS-Film als abschirmende Schicht zwischen dem Silizium und dem vergrabenen Oxid. Es ist allerdings aus dem Aufsatz von S. Lombardo, S. Campisano und F. Baroeto "Influence of oxygene concentration and annealing on morphology and electrical properties of semi-insuiating poiycristalline silicon" Appl. Phys. Lett. 63 (4), S. 470-472 (1993) bekannt, daß SIPOS-Schichten bei hohen Temperaturen größer als 800°C rekristallisieren und dadurch ihr elektrischer Widerstand geringer wird. Beim Verbinden zweier Wafer mit der Direktverbindungstechnik sind aber zum Erreichen hoher Verbindungsfestigkeiten und zur weiteren Herstellung von BE- Strukturen Temperaturen im Bereich von 1000 bis 1200°C nötig. Deshalb sind herkömmliche SIPOS-Schichten ungeeignet, mit dieser Technik semiisolierende Schichten herzustellen. Der resultierende niedrige elektrische Widerstand würde zu unzulässig hohen Leckströmen führen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu entwickeln, um vergrabene und semiisolierende Schichten für elektrisch isolierte Halbleitersubstrate mittels der Direktverbindungstechnik herzustellen. Dabei soll der elektrische Widerstand auch bei Temperaturen bis zu 1200°C sich durch die nachfolgende Herstellung von Bauelementstrukturen mit konventionellen Methoden nicht wesentlich verschlechtern.
Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 aufgeführten Merkmale gelöst. Weiterbildungen der Erfindung sind in den Unteransprüchen aufgeführt.
Die Erfindung wird nachstehend anhand der Zeichnung näher erläutert.
Dabei zeigt:
Fig. 1 ein Halbleitersubstrat mit dielektrisch isolierten Inseln nach dem Stand der Technik,
Fig. 2 die Herstellung eines dielektrisch isolierten Halbleitersubstrats nach der Wafer-Bonding-Methode,
Fig. 3 zeigt eine erste Variante der Herstellung eines Halbleitersubstrats mit einer vergrabenen Schicht,
Fig. 4 zeigt eine zweite Variante der Stellung eines Halbleitersubstrats mit einer vergrabenen Schicht mit vorgegebenen Kontaktierungen,
Fig. 5 zeigt eine dritte Variante der Herstellung eines Halbleiter­ substrats,
Fig. 6 zeigt eine vierte Variante der Herstellung eines Halbleiter­ substrats mit vergrabener semiisolierender Schicht,
Fig. 7 zeigt die Herstellung eines Halbleitersubstrats mit einer vergrabenen semiisolierenden Schicht und mit inselförmigen Bereichen,
Fig. 8 zeigt die Herstellung eines Halbleitersubstrats, wobei gleichzeitig gefüllte Gräben gebildet werden und
Fig. 9 zeigt die Herstellung eines Halbleitersubstrats mit vergrabenen niederohmigen Schichten.
Fig. 1 und 2 zeigen den durch die vorerwähnte EP 0 217 288 A1 dargestellten Stand der Technik.
Das Wesen der Erfindung besteht darin, daß auf einer Halbleiterscheibe 1a eine nichtstöchiometrische Schicht 2 eines Isolatormaterials aufgebracht wird (s. Fig. 3a) und umgehend mit einem bondfähigen Substrat 3a an der Grenzfläche verbunden und bei einer Temperatur oberhalb von 800°C getempert wird, wobei angenommen wird, daß sich die Oberflächenschichten miteinander verbinden lassen. Falls die Oberflächenschichten sich nicht ohne weiteres verbinden, wird eine zusätzliche bondfähige Schicht 3b aufgebracht (s. Fig. 3b). Diese Schicht besteht vorzugsweise aus einem isolierenden Material, beispielsweise aus CVD-Oxid, SiN, BN, AlN oder ähnlichem. In der Regel ist die Rauhigkeit der Oberflächen nach Abscheidungsprozeß nicht so günstig, um das Bonden zu ermöglichen, so daß vorher ein Pollerschritt eingeschaltet werden sollte. Wenn die isolierende Schicht nur unzureichend bondfähig ist (beispielsweise AlN), so ist die Abscheidung und Plattierung einer weiteren bondfähigen Schicht 4, beispielsweise aus Poly-Si oder CVD- Oxid, zweckmäßig (s. Fig. 5).
Für manche Anwendungen ist es vorteilhaft, elektrisch isolierende Schichten als Schichten mit hoher Wärmeleitfähigkeit abzuscheiden. Geeignet dafür ist insbesondere eine Diamantschicht. Verwendet werden Materialien wie AlN, SiO₂, Si₃N, BN und Al₂U₃.
Bei der Temperung wird die nichtstöchiometrische Schicht teilweise rekristallisiert und wandelt sich dabei in eine semi-isolierende Schicht 2′ um, wie sie für hoch sperrende laterale Bauelemente gefordert wird. Gleichzeitig wird die Festigkeit der Verbindung durch Bonden gestärkt. Die Verbindungsfläche 9 ist in Fig. 3b dargestellt.
Die bevorzugte Temperatur liegt im Bereich zwischen 800 und 1000°C. Anschließend wird das Halbleitersubstrat 1 durch Abschleifen, Läppen, oder Ätzen und durch Polleren auf die für die Herstellung der Bauelemente benötigte Stärke abgetragen. Diese liegt vorzugsweise im Bereich von 0,1 bis 20 µm. Die Herstellung der Bauelemente erfolgt in konventioneller Technologie.
Der bevorzugte Bereich der Stärke der nichtstöchiometrischen Schicht liegt bei etwa 0,05 bis 1 µm. Der anzustrebende spezifische Widerstand der Schicht liegt bei einigen 10⁹-10¹¹ Ωcm.
Die folgende Tabelle zeigt den spezifischen Widerstand von gesputterten AlN-Schichten.
Tabelle
Spezifischer Widerstand von reaktiv gesputterten AlN-Schichten (Argon: 40 sccm, Leistung 300 W)
Zur Erläuterung der Erfindung werden im folgenden einige Beispiele gegeben.
Beispiel 1
Die laterale Isolation der Bauelemente erfolgt nach herkömmlichen Methoden. Beispielsweise kann die Halbleiterschicht 1a und die semiisolierende Schicht 2′ durch Ätzen von Gräben bis zum vergrabenen Isolator 3b oder 2′ (s. Fig. 3 und 4) bzw. bis zum vergrabenen Isolator 4 (Fig. 7) abgetragen werden. Diese Gräben können durch thermische Oxidation oder durch Abscheidung einer dielektrischen Schicht 10 isoliert werden und wenn nötig mit Polysilizium 11 aufgefüllt werden. So entstehen die elektrisch isolierten Inseln 12′ die an der Grenzfläche zum vergrabenen Isolator 3b, 4 eine semiisolierende Schicht aufweisen.
In Fig. 3 wird zur Herstellung eines isolierten Halbleitersubstrats beispielsweise ein Halbleiterwafer 1a einseitig mit einer nichtstöchiometrischen Schicht eines Halbleitermaterials 2 versehen und mit einem isolierenden Substrat bestehend aus einem Siliziumwafer 3a mit beispielsweise einer Oxidschicht 3b verbunden. Bei einer anschließenden Temperung bei etwa 1000°C wandelt sich die nichtstöchiometrische Schicht 2 in eine semiisolierende Schicht 2′ um, und gleichzeitig wird die Festigkeit der Verbindung erhöht. Danach wird der Halbleiter 1a auf die Dicke abgetragen, die für die noch folgende Herstellung von Bauelementen benötigt wird.
Wenn das Halbleitersubstrat 1 aus einer Halbleiterscheibe 1a mit einer strukturierten Isolationsschicht 1 b, beispielsweise einem thermischen Oxid besteht, wird auf die beschriebene Art eine im vergrabenen Isolator 1b, 3b eingebettete Schicht 2′ hergestellt (Fig. 4a-d). Die dielektrisch isolierte Insel 12 wird von der eingebetteten Schicht 2′ nur an vorgegebenen Steilen kontaktiert, wie in Fig. 4e dargestellt.
Eine weitere Ausführungsform ist in Fig. 5 gezeigt. Die Halbleiterscheibe 1a wird zunächst mit einer nichtstöchiometrischen Schicht eines Isolatormaterials 2 und einer isolierenden Schicht 4 beschichtet, und anschließend die Oberfläche durch Polieren geglättet. Durch Bonden mit einem isolierenden Substrat 3a, 3b und Tempern bei beispielsweise 1000°C entsteht die gewünschte Schichtenfolge mit einer semiisolierenden Schicht 2′.
Wenn die isolierende Schicht 4 nur unzureichend bondfähig ist (beispielsweise aus AlN besteht), ist die Deposition einer weiteren, bondfähigen Schicht 5 zweckmäßig, wie in Fig. 6 dargestellt. Diese Schicht 5 besteht vorzugsweise aus Polysilizium oder CVD-Oxid, und wird vor dem Bonden durch Polieren auf eine Rauhigkeit unter 50 nm geglättet.
Fig. 6a zeigt den Fall, daß noch eine weitere bondfähige Schicht benötigt wird, die später plan gemacht (Fig. 6b) und mit der Unterlage 3a gebondet wird, wie Fig. 6c zeigt.
Beispiel 2
Für manche Anwendungen kann es notwendig sein, laterale und vertikale Bauelemente für höhere Spannungen zu integrieren.
Zu diesem Zweck wird auf die Oberfläche einer ersten Halbleiterscheibe 1a zunächst eine nichtstöchiometrische Schicht 2 eines Isolatormaterials und eine isolierende Schicht 4 aufgebracht, wie in Fig. 7a dargestellt. Die Schichten werden anschließend mit herkömmlichen Verfahren strukturiert, so daß die Oberfläche der Halbleiterscheibe 1a frei gelegt wird (s. Fig. 7b). Danach wird eine bondfähige Schicht 5, vorzugsweise dotiertes Polysilizium, dicker als die Summe der Schichten 2 und 4 deponiert (Fig. 7c). Anschließend wird die Oberfläche der Scheibe durch Polieren plan gemacht und, wie Fig. 7d und e zeigen, durch Bonden mit einem leitfähigen Substrat 3a, welches vorzugsweise ein hochdotierter Halbleiter ist, verbunden. Eine nachfolgende Temperung bei hoher Temperatur (800-1000°C) führt zur Festigung der Verbindung an der Grenzfläche 9 und zur Rekristallisation der Schicht 2, so daß die semiisolierende vergrabene Schicht 2′ entsteht.
Nach dem Dünnen der ersten Halbleiterscheibe 1a wird durch Ätzen von Gräben und Füllen mit einem Dielektrikum 10 und mit Polysilizium 11 eine Halbleiterscheibe fertiggestellt (s. Fig. 7f), die als Substrat für elektronische Schaltkreise genutzt werden kann. Dieses Substrat enthält dielektrisch isolierte Inseln 12 mit semiisoilerenden Schichten 2′ an der Grenzfläche zum vergrabenen Isolator 4. Außerdem weist das Substrat inselförmige Bereiche 13 auf, die mit der Unterseite des Substrats elektrisch leitfähig verbunden sind und in denen vertikale Bauelemente integriert werden können.
Beispiel 3
Die Herstellung von Halbleitersubstraten mit vergrabenen semiisolierenden Schichten 2′ und mit dielektrisch voneinander isolierten Bereichen 12 kann auch vereinfacht werden, wenn die laterale Isolation schon vor dem Bonden realisiert wird. Dies wird anhand der Fig. 8 dargestellt. Zunächst wird eine Halbleiterscheibe 1a mit einer nichtstöchiometrischen Schicht eines Isolatormaterials 2 nach Fig. 8a und b beschichtet und mit herkömmlichen Methoden mit Strukturen versehen. Gräben werden bis in die Tiefe des Halbleitermaterials geätzt, um die für die spätere Bauelementherstellung benötigten Stärken zu erzielen. Danach wird eine Isolatorschicht 4 beispielsweise durch thermische Oxidation und-oder Abscheidung, beispielsweise durch einen CVD-Prozeß, deponiert (Fig. 8c). Wenn die Gräben durch diesen Schritt noch nicht völlig ausgefüllt sind, wird eine weitere bondfähige Schicht 5, z. B. aus Polysilizium, aufgebracht, so daß die Gräben vollständig gefüllt sind. Anschließend wird auf eine Rauhtiefe von weniger als 50 nm poliert und die Scheibe auf eine zweite Substratscheibe 3a gebondet (s. Fig. 8d).
Durch Temperung bei Temperaturen von etwa oberhalb 800°C wird die Festigkeit der Verbindung an der Grenzfläche 9 erhöht, und gleichzeitig kristallisiert die Schicht 2 um und wird semiisolierend. Danach wird die erste Halbleiterscheibe so weit gedünnt, bis die Isolation 4 der Gräben sichtbar wird. Dieses Sichtbarwerden kann auch als Indikator dafür dienen, daß der abschließende Polierprozeß zu beenden ist.
Beispiel 4
Zur Integration von quasi-vertikalen Bauelementen und hochsperrenden lateralen Bauelementen ist es wünschenswert, ein Halbleitersubstrat zu haben, in dem lateral isolierte Inseln mit niederohmigen Schichten und Inseln mit semiisolierenden Schichten an der Grenze zum vergrabenen Isolator 4 vorhanden sind. Ein solches Substrat kann folgendermaßen hergestellt werden (siehe Fig. 9):
Auf die Oberfläche einer Halbleiterscheibe 1a wird eine nichtstöchiometrische Schicht 2 eines Isolators aufgebracht (Fig. 9a) und so strukturiert, daß sie nur dort vorhanden ist, wo hochsperrende laterale Bauelemente entstehen sollen. In einem nachfolgenden Implantationsschritt wird die freie Oberfläche der Halbleiterscheibe 1a in einer Zone 7 niederohmig dotiert (s. Fig. 9b).
Danach wird durch Ätzen eines Grabens, Auffüllen mit einem Dielektrikum 4, Abscheiden einer bondfähigen Schicht 5, die stärker sein muß als die Schicht 2 und durch Polieren eine glatte Oberfläche hergestellt, wie Fig. 9c darstellt. Diese Oberfläche wird an der Grenzfläche 9 mit einem Substrat 3 gebondet. Das Substrat 3 kann ein Isolator oder eine Halbleiterscheibe sein. Nach einer Temperung ist die semiisolierende Schicht 2′ entstanden. Abschließend wird die Halbleiterscheibe 1a bis zur Isolation 4 der Isolationsgräben zurückgedünnt, wie in Fig. 9d gezeigt. Es entsteht ein Halbleitersubstrat mit inselförmigen, voneinander elektrisch isolierten Bereichen 14 mit regelbaren niederohmigen Schichten 7 und mit Bereichen 12 mit vergrabenen semiisoilerenden Schichten 2′.
Beim Ätzen der Isolationsgräben ist die erforderliche Tiefe durch die für die Herstellung der Bauelemente benötigte Höhe vorgegeben.

Claims (19)

1. Verfahren zum Herstellen eines isolierten Halbleitersubstrats mit einer vergrabenen isolierenden Schicht, welche dadurch hergestellt wird, daß auf einer Halbleiterscheibe (1a) eine nichtstöchiometrische Schicht (2) eines Isolatormaterials aufgebracht wird, daß ein Substrat (3a) auf die beschichtete Oberfläche der Halbleiterscheibe (1a) gelegt wird und beide Oberflächen unter Anwendung hoher Temperatur miteinander verbunden werden, dadurch gekennzeichnet, daß durch eine Temperung oberhalb 800°C die nichtstöchiometrische Schicht (2) in eine semiisolierende Schicht mit einem spezifischen Widerstand im Bereich von etwa 10⁹ bis 10¹¹ Ωcm umgewandelt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oberfläche des Substrats (3a) und die Oberfläche der damit bondfähigen Halbleiterscheibe (1a) poliert, aufeinandergelegt und gebondet werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zum Glätten der Oberflächen ein chemisches und/oder mechanisches Polieren angewandt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die nichtstöchiometrische Schicht (2) strukturiert wird und damit isolierte Halbleiterbereiche für hochsperrende laterale Bau­ elemente und quasi-vertikale Bauelemente hergestellt werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Substrat (3a) eine Isolatorscheibe, eine Halbleiterscheibe oder eine mit einer isolierenden Schicht bedeckte Halbleiterscheibe ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die nichtstöchiometrische Schicht (2) aus SiOx mit x = 0,8- 1,5 besteht.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die nichtstöchiometrische Schicht (2) aus AlNx mit x = 0,8-1 besteht.
8. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die nichtstöchiometrische Schicht (2) aus Si₃ N4-x mit x = 0,1-1 besteht.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die nichtstöchiometrische Schicht (2) durch Sputtern, reaktives Sputtern unter Zugabe von N₂ und/oder O₂ hergestellt wird.
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die nichtstöchiometrische Schicht (2) durch ein CVD-Verfahren hergestellt wird.
11. Verfahren nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß auf der Oberfläche eines zunächst nicht bondfähigen Substrats (1a, 3a) eine bondfähige Schicht (5, 3b) abgeschieden wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als bondfähige Schicht (5, 3b) Polysilizium aufgebracht wird.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als bondfähige Schicht (4, 5, 3b) SiO₂ verwendet wird.
14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als bondfähige Schicht (4, 5, 3b) Si₃ N₄ verwendet wird.
15. Verfahren nach Anspruch 1 oder 11, dadurch gekennzeichnet, daß auf der Oberfläche der nichtstöchiometrischen Schicht (2) ei­ nes Isoliermaterials eine elektrisch isolierende Schicht (4) abge­ schieden wird.
16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die isolierende Schicht (4) aus Diamant besteht.
17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die nichtstöchiometrische Schicht (2) und die isolierende Schicht (4) in einem Prozeßschritt hergestellt werden.
18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß die nichtstöchiometrische Schicht (2) und/oder die Halbleiterscheibe (1a) vor der Abscheidung der isolierenden Schicht (4) strukturiert werden.
19. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß die isolierende Schicht (4) und/oder die nichtstöchiometrische Schicht (2) und/oder die Halbleiterscheibe (1a) vor der Abscheidung der bondfähigen Schicht (5) strukturiert werden.
DE19944423067 1994-07-01 1994-07-01 Verfahren zum Herstellen eines isolierten Halbleitersubstrats Expired - Fee Related DE4423067C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944423067 DE4423067C2 (de) 1994-07-01 1994-07-01 Verfahren zum Herstellen eines isolierten Halbleitersubstrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944423067 DE4423067C2 (de) 1994-07-01 1994-07-01 Verfahren zum Herstellen eines isolierten Halbleitersubstrats

Publications (2)

Publication Number Publication Date
DE4423067A1 DE4423067A1 (de) 1996-01-04
DE4423067C2 true DE4423067C2 (de) 1996-05-09

Family

ID=6521993

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944423067 Expired - Fee Related DE4423067C2 (de) 1994-07-01 1994-07-01 Verfahren zum Herstellen eines isolierten Halbleitersubstrats

Country Status (1)

Country Link
DE (1) DE4423067C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127387A1 (de) * 2001-06-06 2003-01-02 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitersubstrats und eines Halbleiterbauelements aus zwei einkristallinen Halbleiterscheiben

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2868204B1 (fr) * 2004-03-25 2006-06-16 Commissariat Energie Atomique Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508980A (en) * 1967-07-26 1970-04-28 Motorola Inc Method of fabricating an integrated circuit structure with dielectric isolation
JPS61154141A (ja) * 1984-12-27 1986-07-12 Nec Corp 半導体集積回路用基板の製造方法
JPS61220456A (ja) * 1985-03-27 1986-09-30 Toshiba Corp 半導体基板の製造方法
JPS61256663A (ja) * 1985-05-09 1986-11-14 Agency Of Ind Science & Technol 半導体装置
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
GB2206445A (en) * 1987-07-01 1989-01-05 Spectrol Reliance Ltd Method of manufacturing dielectrically isolated integrated circuits and circuit elements
US5132770A (en) * 1988-08-25 1992-07-21 Kabushiki Kaisha Toshiba Semiconductor device having improved multi-layered substrate structure
JPH0719839B2 (ja) * 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
US5218213A (en) * 1991-02-22 1993-06-08 Harris Corporation SOI wafer with sige
JPH0682753B2 (ja) * 1992-09-28 1994-10-19 株式会社東芝 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127387A1 (de) * 2001-06-06 2003-01-02 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitersubstrats und eines Halbleiterbauelements aus zwei einkristallinen Halbleiterscheiben
DE10127387B4 (de) * 2001-06-06 2006-09-21 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitersubstrats und eines Halbleiterbauelements aus zwei einkristallinen Halbleiterscheiben

Also Published As

Publication number Publication date
DE4423067A1 (de) 1996-01-04

Similar Documents

Publication Publication Date Title
DE69129617T2 (de) Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE102014200869B4 (de) Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE4317570C2 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102013112012B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE69430724T2 (de) Dielektrisch isolierte Halbleiteranordnung
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE69429467T2 (de) Halbleiteranordnung mit einer Isolationszone
DE10234601B4 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE69302960T2 (de) Verfahren zur Herstellung von dünnen Siliziummesas mit gleicher Dicke
EP0652594B1 (de) Integrierte Schaltungsanordnung mit Leistungsbauelement und Niederspannungsbauelementen
DE10349185A1 (de) Halbleiterbaugruppe
DE19653219A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE19654280A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
EP0721665B1 (de) Halbleiterbauelement mit hoher durchbruchsspannung
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE2432544A1 (de) Halbleiterbauelement mit einem dielektrischen traeger sowie verfahren zu seiner herstellung
DE69129129T2 (de) Anordnung mit einer Ladungsverschiebungsvorrichtung, MOS-Transistoren und bipolare Transistoren, die alle auf einem einzigen Halbleitersubstrat erzeugt werden
DE69321966T2 (de) Leistungs-Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE

8339 Ceased/non-payment of the annual fee