DE4411210A1 - Anordnung mit einem Substrat und mindestens einem Chip - Google Patents

Anordnung mit einem Substrat und mindestens einem Chip

Info

Publication number
DE4411210A1
DE4411210A1 DE4411210A DE4411210A DE4411210A1 DE 4411210 A1 DE4411210 A1 DE 4411210A1 DE 4411210 A DE4411210 A DE 4411210A DE 4411210 A DE4411210 A DE 4411210A DE 4411210 A1 DE4411210 A1 DE 4411210A1
Authority
DE
Germany
Prior art keywords
substrate
cover
arrangement according
arrangement
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4411210A
Other languages
English (en)
Inventor
Jean-Pierre Roth
Kurt Kolb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microdul AG
Original Assignee
Microdul AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microdul AG filed Critical Microdul AG
Publication of DE4411210A1 publication Critical patent/DE4411210A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10386—Clip leads; Terminals gripping the edge of a substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Die vorliegende Erfindung betrifft eine Anordnung mit einem Substrat und mindestens einem Chip, der in einer Abdeck­ masse eingebettet ist.
Zum Schutz gegen mechanische und teilweise klimatische Ein­ flüsse werden oft die auf einem Printsubstrat (COB) oder als Teil einer Dickfilm- oder Dünnfilmschaltung auf einem Keramiksubstrat, bei Dünnfilm gegebenenfalls auch auf einem Glassubstrat angeordneten Chips im sogenannten Glob-Top- Verfahren mit einem Tropfen Expoxy oder Silikonmasse abge­ deckt. Dabei entsteht ein System mit mindestens drei Mate­ rialien mit verschiedenen Ausdehnungskoeffizienten.
Die unterschiedlichen Ausdehnungskoeffizienten führen zu Spannungen und Scherkräften auf Chip und Bonddrähte und ge­ gebenenfalls zu relativen Verschiebungen (Abscherungen), und zwar nicht nur während des Herstellungsprozesses, der eine Abkühlung der Abdeckmasse und ein Auflöten von zusätz­ lichen Komponenten bedingt, sondern auch später bei wech­ selnden Umgebungs- und Operationstemperaturen des fertigen Moduls.
Derartige Probleme nehmen mit zunehmender Fläche der Chips zu. Speziell problematisch wird es dort, wo mehrere, große Chips auf einem Substrat innerhalb einer Multichip-Insel durch den gleichen Glob-Top abgedeckt werden müssen.
Im Fall von Dick- oder Dünnschicht-Keramiksubstraten wird schon durch das Abkühlen eines Epoxy-Glob-Tops eine wesent­ liche Durchbiegung des Substrats festgestellt, die zu Un­ terbrüchen in den Leiterbahnen bzw. zu Haarrissen im Sub­ strat und/oder der Abdeckung führen kann.
Es ist daher Aufgabe der vorliegenden Erfindung, eine An­ ordnung mit einem Substrat und mindestens einem Chip mit verminderten induzierten mechanischen Kräften zu schaffen.
Diese Aufgabe wird erfindungsgemäß durch eine Anordnung nach Anspruch 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den wei­ teren Ansprüchen angegeben.
Die Erfindung wird nachfolgend anhand einer Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine schematische Darstellung eines Substrats mit einem Chip und einer nach dem Glob-Top-Verfahren hergestellten Abdeckung,
Fig. 2 eine ähnliche Darstellung in einem durch indu­ zierte mechanische Kräfte gebogenen Substrat,
Fig. 3 bis 9 verschiedene mit einem zusätzlichen Deckel versehene Sandwich-Anordnungen nach der Erfin­ dung.
Die in Fig. 1 dargestellte ideale Anordnung nach dem Stand der Technik weist ein Substrat 1, beispielsweise ein Ke­ ramik-, Print- oder Glassubstrat auf, auf dem ein durch Bonddrähte 3 mit der Substrat-Metallisierung 9 verbundener Silizium-Chip 2 gelötet oder geklebt ist.
Der Chip 2 und die Bonddrähte 3 sind nach dem Glob-Top-Ver­ fahren durch eine Epoxy- oder Silikonmasse 4 abgedeckt. In der idealen Anordnung nach Fig. 1 werden die induzierten mechanischen Kräfte vernachlässigt.
Fig. 2 zeigt eine ähnliche Anordnung nach dem Stand der Technik wie Fig. 1 ohne die bei der Abkühlung auftretenden Kräfte F, die wegen der verschiedenen Ausdehnungskoeffizi­ enten zwischen dem Substrat 1 und der Abdeckmasse 4 entste­ hen, zu vernachlässigen.
Die Kräfte F führen zu einer, zur Veranschaulichung des zu schildernden Effekts übertrieben gezeichneten Durchbiegung des Substrats und gegebenenfalls zu Rissen im Substrat selbst und damit in den auf der oberen oder unteren Sub­ stratseite aufgebrachten Leiterbahnen und/oder Widerständen und/oder in der Abdeckung und damit zu Bonddraht-Unterbrü­ chen.
Die in Fig. 3 dargestellte Anordnung nach der vorliegenden Erfindung weist ein Substrat 1 auf, auf dem mehrere Chips 3 unter einer Abdeckmasse 4 aufgebracht sind.
In dieser Anordnung ist zusätzlich ein Deckel 5 aus dem gleichen oder bezüglich Wärmeausdehnung ähnlichen Material und mit einer ähnlichen Dicke wie das Substrat 1 vorgese­ hen. Durch eine derartige Sandwich-Anordnung können die oben beschriebenen Probleme gänzlich verhindert oder minde­ stens in erheblichem Masse reduziert werden. Durch den Dec­ kel 5 werden vor allem die Biegekräfte eliminiert, so daß das Substrat flach bleibt.
Versuche mit Keramiksubstraten und Keramikdeckeln nach der Erfindung haben deutlich gezeigt, daß eine solche Anord­ nung die Durchbiegung des Substrats praktisch vollkommen verhindert, auch wenn der Deckel dünner als das Substrat gewählt wird, was im Interesse einer möglichst geringen to­ talen Bauhöhe erwünscht sein kann. Im übrigen haben diese Versuche ebenfalls eine gute Temperatur-Wechselfestigkeit gezeigt.
Im Fall eines Keramiksubstrats, das als Basis einer Dick­ filmschaltung dient, kann der Deckel ebenfalls aus dem gleichen Keramikmaterial bestehen und gleichzeitig als Sub­ strat für eine weitere Dickfilmschaltung, d. h. als Kompo­ nententräger verwendet werden. Die notwendigen elektrischen Verbindungen zwischen dem Basissubstrat und der Deckel- Elektronik können über federnde Anschlußbeine sicherge­ stellt werden, die gleichzeitig dafür sorgen, daß der Dec­ kel parallel auf der Abdeckmasse aufsitzt. Eine solche An­ ordnung ist in Fig. 4 dargestellt, wobei der Deckel 5, diesmal als Hilfssubstrat ausgebildet, wiederum Leiterbah­ nen und gegebenenfalls Widerstände 6 trägt und mit weite­ ren, beispielsweise umhüllten, Komponenten 7 bestückt ist.
Eine in Fig. 4 nur schematisch dargestellte Anschlußstruktur 8 sorgt für die elektrische Verbindung der Leiter­ bahnebene 6 des Hilfssubstrats mit der Leiterbahnebene 9 des Hauptsubstrats.
Eine andere Variante einer solchen Anordnung ist in Fig. 5 dargestellt, bei der die Verbindung zwischen den beiden Leiterbahnebenen durch eine Leiterbahnfolie 11, beispiels­ weise aus Polyimid mit Cu-Leiterbahnen, realisiert ist, die auf das Substrat 1 auflaminiert ist und als Träger und Ver­ bindungsebene der Chips dient. Die Verbindung der Leiter­ bahnebenen 6 und 9 geschieht dadurch, daß sie mit diesen Leiterbahnebenen entweder durch Lötkontakte, beispielsweise mit der Leiterbahn 6, oder durch Wire-bonding, beispiels­ weise mit der Leiterbahnebene 9 elektrisch verbunden ist, und zwar gemäß Fig. 5 beispielsweise dadurch, daß die elektrischen Verbindungen durch die Leiterbahnfolie unter den Chips durchgeführt werden.
Anstatt eine zweite Elektronik-Trägerebene zu bilden, kann der Deckel 5, wie in Fig. 6 dargestellt, auch als ein zu­ sätzliches Wärmeableitungs-Element ausgebildet sein, indem er mit Kühllamellen oder einem Kühlkörper 10 versehen ist.
Eine weitere Möglichkeit besteht gemäß Fig. 7 darin, den Deckel 5, z. B. mit einer gitterförmigen oder durchgehenden Metallisierung 13 und gegebenenfalls auch das Substrat mit einer ebensolchen auf seiner oberen oder, wie in Fig. 7 dargestellt, unteren Seite zu versehen, um die Anordnung als Faraday-Käfig auszubilden, so daß elektrische Streu­ felder bzw. elektromagnetische Interferenzen verhindert werden.
Bei der Anordnung gemäß Fig. 4 ist durch die Anschlußstruktur 8 eine geeignete Distanzierung des Deckels gegeben, die aber eine genügend große Federwirkung hat, damit der Deckel durch die Benetzung mit der Abdeckmasse auf dieser "schwimmen" kann.
Die Fig. 8 und 9 zeigen eine andere Möglichkeit, dies zu erreichen, und zwar durch Verwendung eines vorgefertigten Rahmens 14 aus Kautschuk, Silikon oder einem anderen ela­ stischen Material, der als seitliche Begrenzung der Abdeck­ masse und als Distanzhalter zwischen dem Substrat 1 und dem Deckel 5 dient. Gezeigt ist der Fall, daß eine, z. B. aus dem Foliensubstrat bestehende Multichip-Insel 11, auf dem die Chips 3 montiert und gebondet sind, ganz vom Rahmen, der z. B. als Toroid-Ring ausgebildet ist, umschlossen ist. Durch eine genaue Dosierung der Abdeckmasse kann sicherge­ stellt werden, daß der Zwischenraum zwischen Substrat und Deckel vollkommen mit dieser Abdeckmasse gefüllt wird. Die elektrische Verbindung zwischen der Multichip-Insel und dem Rest des Substrates kann z. B. gemäß Fig. 8 durch Wire-bon­ ding von der Inselmetallisierung auf die Substratmetalli­ sierung oder gemäß Fig. 9 durch Lötverbindungen zwischen Inselmetallisierung und Substratmetallisierung erfolgen.
Als Beispiele für die verwendeten Materialien und die ent­ sprechenden Wärme-Ausdehnungskoeffizienten (in 10-6/°K) seien erwähnt:
für die Abdeckung: Epoxy 20-25 oder Silikon ca. 50
für den Chip : Silizium 4
für das Substrat : Keramik 6.7 oder Print (FR4) 17-18.
Der Deckel 5 kann vorzugsweise platten- oder scheibenförmig ausgebildet sein.
Die Metallisierung 9 (Fig. 1) kann bei Printsubstraten ein Kupferlaminat sein.

Claims (9)

1. Anordnung mit einem Substrat und mindestens ei­ nem Chip, der in einer Abdeckmasse eingebettet ist, dadurch gekennzeichnet, daß an der freien Oberfläche der Abdeck­ masse (4) ein Deckel angeordnet ist, der einen ähnlichen Wärmeausdehnungskoeffizienten wie das Substrat aufweist.
2. Anordnung nach Anspruch 1, dadurch gekennzeich­ net, daß der Deckel (5) durch eine Verbindungs-Struktur (8) mit dem Substrat (1) verbunden ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeich­ net, daß der Deckel (5) als Hilfssubstrat ausgebildet, mit Leiterbahnen versehen und mit mindestens einer Komponente (7) bestückt ist.
4. Anordnung nach Anspruch 3, dadurch gekennzeich­ net, daß diese Verbindungs-Struktur (8) zugleich als eine elektrisch leitende Anschluß-Struktur für diese mindestens eine Komponente (7) dient.
5. Anordnung nach Anspruch 2, dadurch gekennzeich­ net, daß diese Verbindungs-Struktur mindestens eine Lei­ terbahnfolie (11) ist.
6. Anordnung nach Anspruch 5, dadurch gekennzeich­ net, daß diese mindestens eine Leiterbahnfolie (11) unter den Chips (3) geführt ist.
7. Anordnung nach einem der Ansprüche 2 bis 6, da­ durch gekennzeichnet, daß die Verbindungs-Struktur (8) zugleich als Halterung dient, um den Deckel (5) in einem vorbestimmten Abstand parallel zum Substrat (1) zu halten.
8. Anordnung nach einem der Ansprüche 1 bis 7, da­ durch gekennzeichnet, daß der Deckel (5) ein Wär­ meableitungs-Element (10) trägt.
9. Anordnung nach einem der Ansprüche 1 bis 8, da­ durch gekennzeichnet, daß der Deckel (5) eine geerdete Me­ tallisierung (13) aufweist und/oder daß die Verbindungs- Struktur durch einen elastischen Ring (14) als Distanzhal­ ter gebildet ist.
DE4411210A 1993-04-16 1994-03-31 Anordnung mit einem Substrat und mindestens einem Chip Ceased DE4411210A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH117493A CH686017A5 (de) 1993-04-16 1993-04-16 Anordnung mit einem Substrat und mindestens einem Chip.

Publications (1)

Publication Number Publication Date
DE4411210A1 true DE4411210A1 (de) 1994-10-20

Family

ID=4204230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4411210A Ceased DE4411210A1 (de) 1993-04-16 1994-03-31 Anordnung mit einem Substrat und mindestens einem Chip

Country Status (2)

Country Link
CH (1) CH686017A5 (de)
DE (1) DE4411210A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19518027A1 (de) * 1995-05-17 1996-11-21 Lust Hybrid Technik Gmbh Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente
US6308938B1 (en) 1997-09-26 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
DE10230304A1 (de) * 2002-07-05 2004-01-15 Valeo Schalter Und Sensoren Gmbh Verfahren zur Herstellung einer elektronischen Schaltung und elektronische Schaltung
DE102006011753A1 (de) * 2006-03-13 2007-09-20 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorgehäuse und Sensorchip und Verfahren zur Herstellung desselben
DE102008043517B4 (de) 2008-11-06 2022-03-03 Robert Bosch Gmbh Sensormodul und Verfahren zur Herstellung eines Sensormoduls

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984063A (en) * 1989-03-30 1991-01-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5016084A (en) * 1988-12-08 1991-05-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016084A (en) * 1988-12-08 1991-05-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US4984063A (en) * 1989-03-30 1991-01-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GOOSEY, M.T.: "Plastics for Electronics", Verl. Elsevier Applied Science Publishers, London (1985) S. 309-313 *
IBM Technical Disclosure Bulletin, Bd. 29, Nr. 2 (Juli 1986) S. 916-918 *
IBM Technical Disclosure Bulletin, Bd. 32, Nr. 3 B (Aug. 1989) S. 449-451 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19518027A1 (de) * 1995-05-17 1996-11-21 Lust Hybrid Technik Gmbh Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente
US6308938B1 (en) 1997-09-26 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
DE10230304A1 (de) * 2002-07-05 2004-01-15 Valeo Schalter Und Sensoren Gmbh Verfahren zur Herstellung einer elektronischen Schaltung und elektronische Schaltung
DE102006011753A1 (de) * 2006-03-13 2007-09-20 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorgehäuse und Sensorchip und Verfahren zur Herstellung desselben
US7964954B2 (en) 2006-03-13 2011-06-21 Infineon Technologies Ag Integrated circuit having a semiconductor sensor device with embedded column-like spacers
DE102006011753B4 (de) * 2006-03-13 2021-01-28 Infineon Technologies Ag Halbleitersensorbauteil, Verfahren zur Herstellung eines Nutzens und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE102008043517B4 (de) 2008-11-06 2022-03-03 Robert Bosch Gmbh Sensormodul und Verfahren zur Herstellung eines Sensormoduls

Also Published As

Publication number Publication date
CH686017A5 (de) 1995-11-30

Similar Documents

Publication Publication Date Title
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE4133183B4 (de) Gehäusekonstruktion für Chip-TAB-Bauelemente, Verwendung derselben und Verfahren zu deren Montage
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE102014102006B4 (de) Halbleitermodul
DE102016206865B4 (de) Halbleitervorrichtung
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE2736090A1 (de) Aufbau einer elektrischen schaltung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE10022982A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung
DE102013217802B4 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE19828386A1 (de) Halbleiterbauelement und Verfahren zur Ausbildung von Löterhebungen
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE4411210A1 (de) Anordnung mit einem Substrat und mindestens einem Chip
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE10301510A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection