DE19518027A1 - Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente - Google Patents
Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte BauelementeInfo
- Publication number
- DE19518027A1 DE19518027A1 DE1995118027 DE19518027A DE19518027A1 DE 19518027 A1 DE19518027 A1 DE 19518027A1 DE 1995118027 DE1995118027 DE 1995118027 DE 19518027 A DE19518027 A DE 19518027A DE 19518027 A1 DE19518027 A1 DE 19518027A1
- Authority
- DE
- Germany
- Prior art keywords
- component
- covering
- upper edge
- base
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000002346 layers by function Substances 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 3
- 230000000712 assembly Effects 0.000 claims description 2
- 238000000429 assembly Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 8
- 239000003292 glue Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/83139—Guiding structures on the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Hall/Mr Elements (AREA)
Description
Die Erfindung betrifft ein Verfahren zur abstandsgenauen Umhüllung mit
funktionstragenden Schichten, bzw. Baugruppen versehener Bauelemente
und danach hergestellte Bauelemente. Insbesondere ist die Erfindung zur
Passivierung und Hermetisierung bei gleichzeitig definierter Abstands
einstellung funktionstragender Schichten in Wirkrichtung, wie vorzugs
weise magnetoresistiver Sensorschichten, geeignet.
Die Herstellung mit Polymeren passivierter Baugruppen ist grundsätzlich
bekannt. Dabei werden nach dem bekannten Abtropf-Verfahren (Glob-
Top) geeignete Passivierungmaterialien auf das zu verkappende Bau
element aufgetropft, wodurch eine halbkugelförmige Abdeckung entsteht,
deren Höhe über dem zu verkappenden Bauelement üblicherweise
zwischen 200 bis 300 µm beträgt. Die dabei zum Einsatz gelangenden
Korngrößen des Abdeckmaterials liegen in der Größenordnung
von 50 µm.
Speziell zur Abdeckung von Halbleiterchips werden auch niederviskose
Materialien geringerer Korngröße eingesetzt, womit sich jedoch nur
relativ dünne Passivierungsschichten herstellen lassen, da deren dickere
Aufbringung, bspw. um auch Bonddrähte in die mechanische Passivie
rungsschicht mit einzuschließen, sich infolge von unvermeidlichen Riß
bildungen bei erforderlichen Aushärtungsschritten verbietet.
Ein denkbares nachträgliches mechanisches Abtragen zunächst dicker
aufgebrachter Passivierungsschichten, birgt darüber hinaus eine zu große
Beschädigungsgefahr funktionstragender Schichten bzw. Abrißgefahr von
Bonddrähten durch aus der Passivierungsschicht herausbrechende Körner
in sich; abgesehen vom technologischen Aufwand.
Der Erfindung liegt die Aufgabe zugrunde, ein mit funktionstragenden
Schichten versehenes Bauelement, insbesondere ein scheibenförmiges
Halbleiterbauelement, welches bereits mit entsprechenden elektrischen
Zuleitungen versehen ist, mit einer Passivierungsschicht in einem einheit
lichen Fertigungsprozeß zu versehen, wobei eine abstandsgenaue Fest
legung der Passivierungsschicht über genannter funktionstragender
Schicht, bzw. funktionstragender Baugruppe(n), gewährleistet werden
soll.
Erfindungsgemäß wird die Aufgabe durch die kennzeichnenden Merkmale
der unabhängigen Patentansprüche gelöst. Von besonderem Vorteil ist die
Erfindung z. B. zur abstandsgenauen Umhüllung von Silizium-Chips, die
mit Sensorfunktionsschichten, wie z. B. magnetoresistiven Sensor
schichten, versehen sind, die auf der Funktionsschichtoberseite Leitungs
anschlüsse (Bonddrähte) aufweisen. Genannte Funktionsschichten müssen
i.d.R. mit ihrer Oberfläche zu einem Meßobjekt in der Größenordnung
von 100 µm berührungslos beabstandet werden, um die entsprechende
Empfindlichkeit zu gewährleisten. Dabei darf eine notwendige Schutz
passivierung maximal 60 µm betragen, womit sie schon in der Größen
ordnung der zum Einsatz gelangenden Bonddrahtstärken gelangt.
Das erfindungsgemäße Verfahren und ein danach hergestelltes Bau
element soll anhand nachstehenden Ausführungsbeispiels und von
schematischen, nicht maßstäblichen Zeichnungen näher erläutert werden.
Es zeigen
Fig. 1 eine erfindungsgemäße Bauelementeanbringung auf einem
Träger,
Fig. 2 die Einbettung eines Bauelementes nach Fig. 1 in eine erste
Umhüllung,
Fig. 3 eine Aufbringung einer erfindungsgemäßen zweiten Um
hüllung in einem nach Fig. 2 folgenden Prozeßschritt und
Fig. 4 einen abschließenden Ausformungsschritt genannter zweiter
Umhüllung und im Prinzip eine fertig umhüllte Baugruppe.
In Fig. 1 ist dargestellt, wie ein Bauelement 1, im Beispiel ein mit Bond
drähten 3 versehenes Silizium-Chip an der den Bonddrähten gegenüber
liegenden Chipseite in Schräglage auf einer geeigneten Trägerunterlage 2
fixiert wird. Die Schräglage ist durch einen Winkel α bezeichnet, der die
jeweiligen Flächennormalen der Unterlage 2 und des Chips 1 einschließt.
Diesem Winkel soll im Rahmen der Erfindung eine solche Größe gegeben
werden, daß die Bonddrahtanbindungen niedriger zu liegen kommen, als
zumindest die höchst liegende Oberkante 4 des Chips 1. Ohne die Erfin
dung darauf zu beschränken, wird im Beispiel die Erreichung gewünschter
Schräglage dich einen mittels Siebdruck auf die Unterlage 2 aufge
brachten Streifen 9, bestehend aus einer anorganischen Dickschichtpaste,
realisiert. Eine Fixierung des Chips 1 kann bspw. mittels einer schema
tisch angedeuteten Klebverbindung 10, o. ä. vorgenommen werden. Das
Layout einer nicht näher dargestellten funktionstragenden Schicht auf der
Chipoberseite ist dabei so gewählt, daß z. B. sensitive Flächen in der Nähe
genannter Oberkante 4 angeordnet sind.
In Fig. 2 ist im seitlichen Schnitt dargestellt, wie die nach Fig. 1 ge
schaffene Anordnung mit einer im Verarbeitungszustand hochviskosen
ersten Umhüllung 5 versehen wird. Dabei wird das Chip 1 bis in eine
Höhe in der Nähe der niedrigsten Chipoberkante 6 mit genannter
Abdeckmasse versehen und in an sich bekannter Weise ausgehärtet.
Diesem Schritt schließt sich eine in Fig. 3 dargestellte zweite Umhüllung
7 an, was durch Auftropfen einer im Verarbeitungszustand niederviskosen
Abdeckmasse geschieht. Die Menge des für die Umhüllung 7 erforder
lichen Materials kann aufgrund der niedrigen Viskosität sehr definiert
dosiert werden und ist in jedem Fall so zu bemessen, daß zumindest die
Chipoberfläche einschließlich noch freiliegender Bereiche genannter
Bonddrähte 3 vollständig überdeckt werden, wobei sich ein ausreichender
Materialüberschuß oberhalb einer Linie A-A einstellen soll. Danach
erfolgt eine Vortrocknung des Materials der Umhüllung 7, in Abhängig
keit vom zum Einsatz gelangenden niederviskosen Material, bspw. bei
95° und einer Zeit von 2 h. In jedem Fall ist gemäß der Erfindung die
Vortrocknung jedoch so zu führen, daß die Umhüllung 7 in der
Außenhaut antrocknet, aber insgesamt noch plastisch verformbar ist.
An diesen, gemäß Fig. 3 dargestellten Schritt schließt sich eine endgül
tige Ausformung der Umhüllung 7 an, wie sie in Fig. 4 schematisch dar
gestellt ist. Dabei wird bspw. ein Werkzeug 8 mit einem in Pfeilrichtung
definiert einstellbaren Anpreßdruck so aufgebracht, bis eine abstands
genaue Ausformung der Umhüllung 7 erreicht wird. Die Linie A-A steht
hier weiterhin für die definiert einzustellende Schichtdicke. Das Werk
zeug 8, welches bei Bedarf mit einer geeigneten, nicht haftenden
Belegung oder. Zwischenschicht versehen sein kann, verbleibt während
gleichzeitiger Unterwerfung der gesamten Baugruppe unter einen Tempe
ratur-Zeit-Prozeß (bspw. 95° über 30 min) in der gezeigten Lage, wird
daraufhin entfernt, woran sich ein abschließender, vollständiger Aushär
tungsschritt der Umhüllung 7 bei bspw. 150° für mindestens 1 h
anschließt.
Die Anwendung der erfindungsgemäßen Verfahrensschritte zur Dosierung
der Abdeckmassen, der Trocknung und Formgebung erfolgen vorzugs
weise in Mehrfach-Nutzen und mit entsprechenden, für eine Serien
fertigung ausgelegten Ausrüstungen, so daß eine kostengünstige und
rationelle Serienfertigung möglich ist.
Durch die erfindungsgemäße Lösung, die eine völlige Abkehr von bislang
üblichen Vorgehensweisen und Bauelementedesigns in streng planer
Abfolge darstellt, wird eine einfache und bzgl. der Dicke in relativ weiten
Grenzen definiert einstellbare Passivierung für genannte Bauelemente,
insbesondere solche mit magnetoresistiven Funktionsschichten, ge
schaffen. Jedoch ist die Erfindung nicht ausschließlich auf eine
Anbringung des Bauelementes 1 in geneigter Lage beschränkt. Die durch
erfindungsgemäße Bedeckung mit Abdeckmassen unterschiedlicher
Viskosität und die dadurch geschaffene Möglichkeit einer
abstandsgenauen Formung der im Verarbeitungszustand niederviskosen
Abdeckmasse, kommen die Vorteile der Erfindung auch bei planarer
Anordnung des Bauelementes 1 zum tragen.
Alle in der Beschreibung, den nachfolgenden Ansprüchen und der Zeich
nungen dargestellten Merkmale können sowohl einzeln als auch in belie
biger Kombination miteinander erfindungswesentlich sein.
Bezugszeichenliste
1 Bauelement mit funktionstragender Schicht (Chip)
2 Unterlage
3 Leitungsverbindung (Bonddrahtanschluß)
4 höchst liegende Oberkante des Bauelements 1
5 erste Umhüllung
6 niedrigst liegende Oberkante des Bauelements 1
7 zweite Umhüllung
8 Werkzeug
9 (Auflage)streifen
10 Klebverbindung
2 Unterlage
3 Leitungsverbindung (Bonddrahtanschluß)
4 höchst liegende Oberkante des Bauelements 1
5 erste Umhüllung
6 niedrigst liegende Oberkante des Bauelements 1
7 zweite Umhüllung
8 Werkzeug
9 (Auflage)streifen
10 Klebverbindung
Claims (4)
1. Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden
Schichten, bzw. Baugruppen, versehener, vorzugsweise scheiben
förmiger Bauelemente (1), insbesondere magnetoresistiver Sensor
elemente, dadurch gekennzeichnet, daß
- - genanntes Bauelement (1) auf einer Unterlage (2) befestigt wird,
- - eine erste Umhüllung (5) bis in die Nähe der Oberkante des Bauelements (1) durch Auftropfen einer im Verarbeitungszustand hochviskosen Abdeckmasse aufgebracht wird, die anschließend ausgehärtet wird und danach
- - eine zweite Umhüllung (7) bis über genannte Oberkante des Bauelements (1) durch Auftropfen einer im Verarbeitungszustand niederviskosen Abdeckmasse aufgebracht, wobei
- - die zweite Umhüllung (7) vor ihrer endgültigen Aushärtung durch Aufdrücken eines Werkzeuges (8) abstandsgenau geformt wird.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß genanntes
Bauelement (1) vermittels einer Klebverbindung (10) in leichter
Neigung auf der Unterlage (2) derart fixiert wird, daß an seiner
Oberseite befindliche Anschlußkontaktflächen und Leitungsverbin
dungen (3) niedriger zu liegen kommen, als zumindest eine höchst
liegende Oberkante (4) genannten Bauelementes (1).
3. Verfahren gemäß Anspruch 2, dadurch gekennzeichnet, daß die leichte
Neigung des Bauelements (1) durch eine einseitige Auflage desselben
auf einen aus isolierender Dickschichtpaste gedruckten Streifen (9)
realisiert wird.
4. Bauelement mit einer abstandsgenauen Umhüllung, dadurch gekenn
zeichnet, daß das Bauelement (1)
- - durch Mittel (9; 10) auf einem Träger (2) fixiert,
- - in eine erste, bis in die Nähe der Oberkante des Bauelements reichende Umhüllung (5) eingebettet ist und
- - mit einer zweiten, bezüglich ihrer Dicke definiert einstellbaren Um hüllung (7), die zumindest genanntes Bauelement an seiner Oberseite vollständig überdeckt, versehen ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995118027 DE19518027C2 (de) | 1995-05-17 | 1995-05-17 | Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995118027 DE19518027C2 (de) | 1995-05-17 | 1995-05-17 | Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19518027A1 true DE19518027A1 (de) | 1996-11-21 |
DE19518027C2 DE19518027C2 (de) | 1997-05-15 |
Family
ID=7762101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1995118027 Expired - Fee Related DE19518027C2 (de) | 1995-05-17 | 1995-05-17 | Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19518027C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19708325A1 (de) * | 1997-03-03 | 1998-09-10 | Manfred Dr Michalk | Klebeverbindung von elektrisch leitenden Fügeteilen |
DE19921678A1 (de) * | 1999-05-11 | 2000-11-23 | Giesecke & Devrient Gmbh | Verfahren zum Herstellen eines Trägers |
WO2018177752A1 (de) | 2017-03-28 | 2018-10-04 | Robert Bosch Gmbh | Elektronikmodul |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10127894B4 (de) * | 2001-06-08 | 2004-08-12 | Mühlbauer Ag | Verfahren, Vorrichtung und Produktionsanlage zum Aufbringen von kleinen Kunststoffmengen auf elektrische Bauteile, wie Mikrochips oder deren Träger |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3622419A (en) * | 1969-10-08 | 1971-11-23 | Motorola Inc | Method of packaging an optoelectrical device |
FR2390005A1 (de) * | 1977-05-02 | 1978-12-01 | Philips Nv | |
US5025305A (en) * | 1989-05-18 | 1991-06-18 | Kabushiki Kaisha Toshiba | Semiconductor device for detecting or emitting a magnetic line of force or light |
DE4411210A1 (de) * | 1993-04-16 | 1994-10-20 | Microdul Ag | Anordnung mit einem Substrat und mindestens einem Chip |
DE4340847A1 (de) * | 1993-11-26 | 1995-06-01 | Optosys Gmbh Berlin | Chipmodul und Verfahren zur Herstellung eines Chipmoduls |
-
1995
- 1995-05-17 DE DE1995118027 patent/DE19518027C2/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3622419A (en) * | 1969-10-08 | 1971-11-23 | Motorola Inc | Method of packaging an optoelectrical device |
FR2390005A1 (de) * | 1977-05-02 | 1978-12-01 | Philips Nv | |
US5025305A (en) * | 1989-05-18 | 1991-06-18 | Kabushiki Kaisha Toshiba | Semiconductor device for detecting or emitting a magnetic line of force or light |
DE4411210A1 (de) * | 1993-04-16 | 1994-10-20 | Microdul Ag | Anordnung mit einem Substrat und mindestens einem Chip |
DE4340847A1 (de) * | 1993-11-26 | 1995-06-01 | Optosys Gmbh Berlin | Chipmodul und Verfahren zur Herstellung eines Chipmoduls |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19708325A1 (de) * | 1997-03-03 | 1998-09-10 | Manfred Dr Michalk | Klebeverbindung von elektrisch leitenden Fügeteilen |
DE19708325B4 (de) * | 1997-03-03 | 2007-06-14 | Sokymat Gmbh | Klebeverbindung von elektrisch leitenden Fügeteilen |
DE19921678A1 (de) * | 1999-05-11 | 2000-11-23 | Giesecke & Devrient Gmbh | Verfahren zum Herstellen eines Trägers |
WO2018177752A1 (de) | 2017-03-28 | 2018-10-04 | Robert Bosch Gmbh | Elektronikmodul |
DE102017205247A1 (de) | 2017-03-28 | 2018-10-04 | Robert Bosch Gmbh | Elektronikmodul |
Also Published As
Publication number | Publication date |
---|---|
DE19518027C2 (de) | 1997-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69434234T2 (de) | Chipkarte und Herstellungsmethode | |
DE102005026098B3 (de) | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben | |
DE10156386B4 (de) | Verfahren zum Herstellen eines Halbleiterchips | |
DE10333841A1 (de) | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben | |
DE3524301C2 (de) | ||
DE19813525A1 (de) | Integriertes Halbleiterbauelement | |
DE10103186A1 (de) | Elektronisches Bauteil mit einem Halbleiter-Chip und Verfahren zur Herstellung desselben | |
DE102006019244B4 (de) | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben | |
DE102012100231B4 (de) | Halbleiterchip | |
DE102005015036B4 (de) | Verfahren zur Montage eines Chips auf einer Unterlage | |
DE102006017115B4 (de) | Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung | |
DE19518027A1 (de) | Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente | |
DE10162676B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben | |
EP0996979B1 (de) | Gehäuse für zumindest einen halbleiterkörper | |
WO1998013863A1 (de) | Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl | |
DE10206661A1 (de) | Elektronisches Bauteil mit einem Halbleiterchip | |
DE102014102828A1 (de) | Anordnung mit einer lichtemittierenden Diode | |
DE102020128095A1 (de) | Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung | |
DE10327515B4 (de) | Verfahren zum Herstellen eines substratbasierten IC-Packages | |
DE10325029B4 (de) | Substratbasiertes Chip-Package | |
DE10106492B4 (de) | Verbiegefähige Halbleitervorrichtung und Verfahren zu deren Herstellung | |
EP1466364B1 (de) | Nutzen für elektronische bauteile sowie verfahren zu dessen herstellung | |
DE102004006440B4 (de) | Sensorbauteil mit einem frei zugänglichen Sensorbereich und Verfahren zur Herstellung desselben | |
DE19618101A1 (de) | Trägerelement mit wenigstens einem integrierten Schaltkreis sowie Verfahren zur Herstellung eines solchen Trägerelementes | |
EP1678756B1 (de) | Halbleiterbauteil mit gehäusekunststoffmasse, halbleiterchip und schaltungsträger sowie verfahren zur herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |