DE10106492B4 - Verbiegefähige Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Verbiegefähige Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE10106492B4
DE10106492B4 DE10106492A DE10106492A DE10106492B4 DE 10106492 B4 DE10106492 B4 DE 10106492B4 DE 10106492 A DE10106492 A DE 10106492A DE 10106492 A DE10106492 A DE 10106492A DE 10106492 B4 DE10106492 B4 DE 10106492B4
Authority
DE
Germany
Prior art keywords
resin
semiconductor device
semiconductor substrate
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10106492A
Other languages
English (en)
Other versions
DE10106492A1 (de
Inventor
Masato Kashihara Sumikawa
Kazumi Sakai Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE10106492A1 publication Critical patent/DE10106492A1/de
Application granted granted Critical
Publication of DE10106492B4 publication Critical patent/DE10106492B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Devices That Are Associated With Refrigeration Equipment (AREA)

Abstract

Halbleitervorrichtung mit einem Halbleitersubstrat (1) mit einer mit einer Außenanschlusselektrode (6) versehenen Vorderseite und einer von dieser abgewandten Rückseite, die abgearbeitet und mit einer Rückseiten-Schutzschicht (5) aus Harz verstärkt ist, wobei die Rückseiten-Schutzschicht (5) so beschaffen ist, dass sie unter Berücksichtigung des Elastizitätsmoduls des Harzes, aus dem sie besteht, nur einen vernachlässigbar geringen Einfluss auf das Biegevermögen der Halbleitervorrichtung ausübt, während hingegen der Einfluss des Halbleitersubstrats (1) darauf vergleichsweise sehr groß ist, wobei die Dicke des Halbleitersubstrats (1) aufgrund der Abarbeitung so eingestellet ist, dass das Halbleitersubstrat (1) ein vorbestimmtes Biegevermögen aufweist, und wobei die auf der Vorderseite vorgesehene Außenanschlusselektrode (6) durch Lötmittelkugeln gebildet ist.

Description

  • Verbiegefähige Halbleitervorrichtung und Verfahren zu deren Herstellung
  • Die Erfindung betrifft eine Halbleitervorrichtung (im Folgenden auch Halbleiterbauteil genannt), die mit verbesserten Eigenschaften gegen Verbiegen hergestellt werden kann, sowie ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung.
  • In den letzten Jahren wurde die Größe von Halbleiterbauteilen immer weiter verringert, und die Dichte von Bauelementen wurde erhöht, um dem Bedarf nach kleineren und leichteren Mobiltelefonen, mobilen Informationsgeräten und anderen ähnlichen elektronischen Geräten zu genügen. Dazu wurde es vorgeschlagen, bloße Chips als Bauteile zu verwenden, d.h. eine Technik, bei der ein LSI-Chip unmittelbar auf eine gedruckte Leiterplatte montiert wird.
  • Es wird nun auf die 5A und 5B Bezug genommen, um die Bausteinherstellung mit bloßen Chips zu beschreiben. Als bloßer Chip wird dabei ein LSI-Chip 7 verwendet, der eine Elektrode trägt, für die z. B. Nagelkopfbonden angewandt wird, um für einen metallischen Kontaktierungshöcker 14 auf ihr zu sorgen, der als externe Anschlusselektrode dient. Gemäß 5A wird der LSI-Chip 7 mit der Oberseite nach unten auf die gedruckte Leiterplatte 9 montiert, wobei der metallische Kontakthöcker 14 mit einer auf dieser auf dieser vorhandenen Elektrode 10 ausgerichtet wird. 5B zeigt den vollständigen Baustein.
  • Der Markt für mobile Ausrüstungen, wie Mobiltelefone und PHS-Geräte, ist deutlich gewachsen. Infogedessen kam es auf diesem Gebiet zu zahlreichen technologischen Innovationen, weswegen auch die Herstellung von Bausteinen unter Verwendung bloßer Chips in zunehmendem Ausmaß eingesetzt wurde. Herkömmlicherweise wird die Zuverlässigkeit eines Bausteins allgemein beeinträchtigt, wenn ein Temperaturzyklus zu thermischen Spannungen und thermischen Verzerrungen führt, wodurch sich Fehler einstellen. Außerdem können von einem Benutzer mitgeführte mobile Geräte in nachteiliger Weise verbogen werden, wenn äußere Kräfte auf sie einwirken. Ferner können besonders hohe Biegebelastungen auftreten, wenn ein derartiges Gerät herunterfällt. Ferner können beim Herstellprozess für ein derartiges Gerät Biegespannungen in einer gedruckten Leiterplatte auftreten, während Komponenten zu einem Baustein zusammengesetzt werden. Infolgedessen ist es eine wichtige Bedingung, dass ein mobiles Gerät über eine mechanisch zuverlässige Konstruktion verfügt, die gegen Biegebelastungen und dergleichen unempfindlich ist.
  • Das in den 5A und 5B dargestellte Halbleiterbauteil verfügt über Hauptkomponenten mit den folgenden jeweiligen Elastizitätsmodulen:
    • – LSI-Chip (Si): ungefähr 12 bis 14 × 1010 N/m2
    • – gedruckte Leiterplatte: ungefähr 0,5 bis 2,5 × 1010 N/m2
  • Daraus ist erkennbar, dass der LSI-Chip 7 aus einem Material besteht, das im Vergleich zu dem der gedruckten Leiterplatte schwer zu verbiegen ist. Infolgedessen verbiegt sich der LSI-Chip nicht ausreichend, wenn auf die gedruckte Leiterplatte 9 eine Kraft zum Verbiegen derselben einwirkt. So konzentrieren sich Belastungen an einer Lötverbindung, die die gedruckte Leiterplatte 9 und den LSI-Chip 7 miteinander verbindet, und wenn die Belastungsgrenze erreicht ist, wird die Lötverbindung zerstört, so dass eine Leitungsunterbrechung auftritt.
  • Im Einzelnen ist aus der DE 198 13 525 A1 ein integriertes Halbleiterbauelement bekannt, bei dem ein Halbleitersubstrat auf seiner Vorderseite mit Außenanschlusselektroden versehen ist und auf seiner Rückseite ein Verstärkungselement aufweist, um mit einer so realisierten Sandwichstruktur eine hohe Steifigkeit gegen Biegebeanspruchungen zu erzielen.
  • Weiterhin beschreibt die US 5,155,068 ein Verfahren zum Herstellen einer IC-Karte, bei der ein IC-Modul in einen Kartenkörper eingesetzt ist. Das IC-Modul weist einen von seiner Rückseite aus gedünnten Halbleiterkörper auf.
  • Auch in der WO 99/26287 A1 eine IC-Karte beschrieben: Bei dieser verbiegefähigen IC-Karte ist ein großflächig ausgebildeter Halbleiterchip in einen Kartenkörper eingebettet, der den Halbleiterchip mit Ausnahme von dessen Kontaktbereich umhüllt.
  • Aus der DE 197 40 055 A1 ist es bekannt, ein Halbleitersubstrat nach seinem Dünnen von dessen Rückseite an der Rückseite mit einer Außenanschlusselektrode in der Form von Lötmittelkugeln zu versehen. Es ist weiterhin vorgesehen, das Halbleitersubstrat in einzelne Halbleiterchips durch Einbringen von Gräben zu vereinzeln, wobei in die Gräben zur Passivierung Füllmaterial eingebracht wird.
  • Weiterhin ist es aus der US 6,051,877 bekannt, einen Dünnfilm-IC in die neutrale Phase eines Kartensubstrates in Laminiertechnik einzubetten.
  • Aus der US 5,703,755 ist es bekannt, für den Kartenkörper einer IC-Karte flexibles Plastikmaterial zu verwenden, durch welches das Biegevermögen dieser IC-Karte maßgeblich bestimmt wird.
  • Weiterhin ist aus der EP 0 637 839 B1 ein Chipträger bekannt, dessen Beschichtungsmaterial aus Harz mit einem Elastizitätsmodul von größer 69 MPa ein eher geringes Biegevermögen aufweist.
  • In der DE 44 35 120 A1 wird ein Harz mit einem Elastizitätsmodul von kleiner als 10 MPa als Material für eine Schutzschicht eines Halbleiterwafers empfohlen. Diese Schutzschicht ist ausreichend weich, um mechanische Spannungen abzufangen.
  • Schließlich ist in der nachveröffentlichten DE 199 31 240 A1 eine Chipkarte aus übereinander laminierten Folien und aus einem flexiblen Chip mit einer elektronischen Schaltung beschrieben.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung mit erhöhter Unempfindlichkeit gegen Biegebelastungen zu schaffen.
  • Diese Aufgabe ist hinsichtlich der Halbleitervorrichtung durch die Lehre des beigefügten Anspruchs 1 und hinsichtlich des Verfahrens durch die Lehre des beigefügten Anspruchs 4 gelöst.
  • Die erfindungsgemäße Halbleitervorrichtung kann sich gut verbiegen, da ihre Dicke durch Abarbeiten verringert ist. Gleichzeitig ist für Stabilität gesorgt, da das Halbleitersubstrat durch die auch als ein Verstärkungselement bezeichnete Rückseiten-Schutzschicht an der Rückseite verstärkt ist.
  • Gemäß der Erfindung besteht die Rückseiten-Schutzschicht aus Harz. Da Harz ein niedriges Elastizitätsmodul aufweist, kann es ein Halbleitersubstrat verstärken, ohne dass die Verbiegbarkeit einer Halbleitervorrichtung beeinträchtigt wird.
  • Wenn das Harz die Eigenschaften gemäß den Ansprüchen 2 und/oder 3 aufweist, kann es ein Halbleitersubstrat gut verstärken, ohne dessen Verbiegbarkeit zu beeinträchtigen. Es kann auch ein Absplittern oder Zerkratzen verhindert werden.
  • Durch das erfindungsgemäße Verfahren wird die Dicke einer Halbleitervorrichtung so weit verringert, dass es sich gut verbiegen kann. Da das Substrat mit Harz verstärkt wird, ist trotzdem für ausreichende Stabilität gesorgt.
  • Wenn das Halbleitersubstrat nach dem Auftragen des Harzes zerteilt wird, können auf einfache Weise Halbleitervorrichtungen in Massen hergestellt werden. Dabei kann die Herstellzeit verkürzt werden, wenn die abzuarbeitende Fläche des Halbleitersubstrats abgeschliffen wird. Das Harz wird vorzugsweise aufgedruckt, wenn es hohe Viskosität aufweist, wohingegen es vorzugsweise durch Schleuderbeschichten aufgebracht wird, wenn es weniger viskos ist. Dabei kann es schnell und gleichmäßig mit verringerter Dicke aufgebracht werden.
    •
  • Die Erfindung wird in der folgenden detaillierten Beschreibung anhand der beigefügten Zeichnungen beispielhaft näher erläutert.
  • 1A–1E sind Schnittansichten zum Veranschaulichen eines jeweiligen Schritts in einem Prozess zum Herstellen einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung;
  • 2 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung;
  • 3A ist eine Ansicht zum Veranschaulichen eines Modells in Form eines Quaders, das dazu verwendet wird, Belastungen abzuschätzen, wie sie auftreten, wenn ein LSI-Chip gebogen wird, wobei 3B das verbogene Modell zeigt;
  • 4 ist eine Ansicht des Modells gemäß 3A, und sie dient dazu, das Ausmaß zu betrachten, mit dem die Mitte des Modells nach unten gedrückt wird, wenn das Modell durch eine von oben wirkende Kraft verbogen wird;
  • 5A veranschaulicht eine bekannte Vorgehensweise beim Montieren eines bloßen Chips, und 5B ist eine Schnittansicht einer fertiggestellten Halbleitervorrichtung mit bloßem Chip.
  • Erstes Ausführungsbeispiel
  • 3A zeigt ein Modell in Form eines Quaders der Dicke a und der Breite b, im Querschnitt gesehen, das dazu verwendet wird, zu betrachten, wie ein LSI-Chip 7 verbogen wird. Wenn dieses Modell so verbogen wird, wie es in 3B dargestellt ist, wird seine Oberseite, wie es aus der 3B erkennbar ist, wegen der Zugspannung gedehnt, und seine untere Seite, wie es ebenfalls aus der Figur erkennbar ist, aufgrund einer Druckkraft zusammengedrückt, während in der Mitte eine neutrale Schicht vorhanden ist, die weder gedehnt noch zusammengedrückt wird. Wenn angenommen wird, dass die Expansion und die Kontraktion des Modells im Mittel im Gleichgewicht stehen, enthält die neutrale Schicht den Schwerpunkt des Querschnitts. Wenn die neutrale Schicht einen kleinen Abschnitt dx aufweist, der hinsichtlich des Krümmungsmittelpunkts C eine Winkel dΘ bei einem Krümmungsradius ρ bildet, weist eine dünne Schicht dz, die um den Abstand z von der neutralen Schicht entfernt ist und eine Fläche dS vom Wert bdz im Querschnitt aufweist, die folgende Dehnungsrate auf: [(ρ + z)dθ – ρdΘ]/ρdΘ = z/ρ (1)
  • Infolgedessen erfährt diese Schicht den Zug dT von E(z/ρ)dS. Wenn ein Stab im Mittel weder gedehnt noch zusammengedrückt wird, erfährt seine obere Hälfte im Querschnitt einen Zug, während seine untere Hälfte eine Druckkraft erfährt. Wenn dieses Modell den Elastizitätsmodul E aufweist, ist das Biegemoment für den gesamten Querschnitt durch den folgenden Ausdruck gegeben:
    Figure 00070001
  • Nun sei angenommen, dass dieses Modell, wie es in 4 dargestellt ist, an zwei um das Stück L beabstandeten Punkten gelagert ist und auf sein Zentrum ein Gewicht mit der Masse m (W = mg) einwirkt.
  • Aufgrund der Symmetrie übt jeder Lagerungspunkt eine Lagerungsgegenkraft W/2 nach oben aus. Wenn für einen Abschnitt, der sich ausgehend von einer Ebene PQ, die vom Zentrum O des Modells um einen Weg x größer als 0 beabstandet ist, zu einem Lagerungspunkt erstreckt, das Momentengleichgewicht um eine Achse rechtwinklig zur Figurenebene betrachtet wird, ist für diese Ebene PQ das Biegemoment M durch den Ausdruck (2) gegeben. Mittels der Lagerungsgegenkraft W/2, die zu (L/2 – x)·W/2 beiträgt, kann der folgende Ausdruck (3) erhalten werden: (E/ρ)·(a3b)/12) = [(L/2) – x] (W/2) (3)
  • Aus diesem Ausdruck wird der Krümmungsradius ρ als Funktion von x erhalten. Im Allgemeinen weist eine Kurve y = f(x) eine Krümmung auf, die durch ρ–1 = y''/{1 + (y'{2}3/2 repräsentiert ist. Wenn angenommen wird, dass |y'| « 1 gilt, ergibt sich, wenn Terme über dem ersten vernachlässigt werden können: y'' =(6W/Ea3b) [(L/2) – x] (4)
  • Dabei wird der folgende Ausdruck (5) erhalten, wenn für x = 0 die Bedingungen y = 0 und y' = 0 gelten: y = (6W/Ea3b) [(Lx2/4) – (x3/6)] (5)
  • Wenn das Zentrum um den Wert e abgesenkt wird, gilt y = e für x = L/2. Daher wird der Elastizitätsmodul E aus dem Ausdruck (5) durch die folgende Gleichung (6) erhalten: E = WL3/4ea3b (6)
  • Dies wird umgewandelt, um den Wert e mittels der folgenden Gleichung (7) zu erhalten: e = WL3/4Ea3b (7)
  • Es ist ersichtlich, dass der Wert e umgekehrt proportional zur dritten Potenz der Dicke a des LSI-Chips 7 ist. Genauer gesagt, ist der LSI-Chip 7 weniger flexibel, wenn er eine große Dicke a aufweist, wodurch die Wahrscheinlichkeit zunimmt, dass er sich nicht entsprechend verbiegen kann, wenn die gedruckte Leiterplatte 9 verbogen wird.
  • Infolgedessen kann eine Dickenverringerung des LSI-Chips 7 auf effektive Weise wirken, wenn es ermöglicht werden soll, dass der gesamte Baustein stärker verbogen werden kann.
  • Zunächst wird auf 1E Bezug genommen, um den Aufbau eines Halbleiterbauteils gemäß dem vorliegenden Ausführungsbeispiel zu beschreiben. Es ist ein einzelner Wafer verwendet, um mehrere LSI-Chips 7 herzustellen. An jedem LSI-Chip ist eine Schaltungsseite 2 vorhanden, die über eine Fläche (Unterseite in 1E) verfügt, die mit Lötmittelkugeln 6 versehen ist, die als Außenanschlusselektrode dienen. Das Substrat 1 verfügt über eine Rückseite, entgegengesetzt zur Fläche mit den Außenanschlusselektroden, auf die ein Harz 5 aufgetragen ist.
  • Nun wird auf die 1A–1E Bezug genommen, um ein Verfahren zum Herstellen dieses Halbleiterbauteils zu beschreiben.
  • 1A zeigt eine Schnittansicht des Wafers 1, der, wie bereits erwähnt, zum Herstellen einer Vielzahl von Halbleiterchips verwendet wird. Auf der Schaltungsseite 2 des Wafers 1 wird eine Elektrode aus z. B. Aluminium hergestellt. Dabei wird ein Leiterbahnmuster ausgebildet, dessen Oberfläche später mit Lötmittelkugeln 6 versehen werden kann, die als Außenanschlusselektrode dienen und matrixförmig angeordnet sind.
  • Wie es in der 1A dargestellt ist, wird ein Schutzband 3 auf die Schaltungsseite 2 des Wafers 1 (nachfolgend als Rückseite des Wafers 1 bezeichnet) aufgeklebt, um ihn zu halten, wenn seine von der Schaltungsseite 2 abgewandte Seite abgearbeitet wird. Dazu wird der Wafer 1 auf eine in 1A veranschaulichte Schleifeinrichtung 4 aufgedrückt, die dann seine Rückseite abschleift.
  • Typischerweise wird bei der Herstellung eines Halbleiterbauteils ein Rohling so zerschnitten, dass die geschnittenen Scheiben die Waferdicke aufweisen, woraufhin ein Abarbeiten mit einer Läppeinrichtung für Wafer erfolgt. Diese Läppeinrichtung kann dazu verwendet werden, die Rückseite des Wafers 1 abzuarbeiten, da sie gleichzeitig viele Wafer abarbeiten kann, was zu hoher Produktivität beiträgt. Der Wafer 1 wird auf einen Drehteller gesetzt, und es wird eine ein Schleifmittel enthaltende Flüssigkeit dazu verwendet, am Wafer eine spiegelglatte Rückseite herzustellen.
  • Es wird darauf hingewiesen, dass der Wafer 1 geschliffen werden kann, bevor er fein-abgearbeitet wird. Wenn er grob geschliffen wird, kann die Gesamtprozesszeit verkürzt werden. Es sei jedoch darauf hingewiesen, dass er fein-abgearbeitet und demgemäß mit einer spiegelglatten Fläche versehen werden muss, nachdem er geschliffen wurde, da das Schleifen eines Wafers 1 häufig dazu führt, dass seine bearbeitete Fläche mit kleinen Kratzern versehen ist, wodurch der so erhaltene Wafer 1 mit verringerter Dicke an solchen Kratzern reißen kann, wenn eine ihn verbiegende Kraft auf ihn einwirkt.
  • Die Dicke des Wafers 1 nach dem Abarbeiten hängt von seiner Größe ab, wobei jedoch eine auf ungefähr 50 μ m verringerte Dicke dazu ausreicht, dass er gegen Verbiegen ziemlich unempfindlich ist.
  • Dann wird, wie es in 1B dargestellt ist, der abgearbeitete Wafer 1 von der Schleifeinrichtung 4 abgenommen, und es wird das Oberflächen-Schutzband 3 abgezogen.
  • Gemäß 1C wird auf die Rückseite des Wafers 1 ein Harz 5 aufgetragen, das als Verstärkungselement für diese Seite wirkt. Bei dieser Vorgehensweise wird das Harz durch Aufdrucken oder Schleuderbeschichten aufgebracht. Eine dieser Techniken wird entsprechend dem verwendeten Harz eingesetzt. Z. B. würde ein Harz hoher Viskosität in geeigneter Weise durch Drucken aufgetragen, da es sich dann, wenn es mittels einer Schleudervorrichtung aufgetragen würde, nicht zufriedenstellend verteilen würde. Zunächst wird eine Maske bereitgestellt, die so konzipiert ist, dass das Harz nur auf einen Wafer aufgetragen wird. Das Harz muss nur eine Dicke in der Größenordnung einiger 10 μ m aufweisen. Infolgedessen wird das Harz auf eine Maske mit der Zieldicke aufgetragen, und dann wird mit einer Quetschrolle über sie gefahren, um das Harz aufzudrucken.
  • Wenn weniger viskoses Harz verwendet wird, wäre Schleduderbeschichten schneller, um das Harz auf gleichmäßige Weise mit verringerter Dicke aufzutragen. Dazu wird der Wafer 1 auf eine Schleudervorrichtung aufgesetzt, und dann wird eine geeignete Harzmenge auf ihn aufgetragen. Dann wird die Schleudervorrichtung gedreht, damit die Zentrifugal das Harz 5 auf dem Wafer 1 verteilt und es so auf diesen aufgetragen wird.
  • Anschließend werden, wie es in der 1D veranschaulicht ist, Lötmittelkugeln 6 aufgebracht, die als Außenanschlusselektrode dienen. In diesem Schritt wird eine Kugel, die z. B. hauptsächlich aus einer eutektischen Zinn/Blei-Legierung besteht, gemeinsam mit einem Flussmittel aufgebracht, und eine Elektrode wird durch Aufschmelzen ausgebildet. Fär die Außenanschlusselektrode besteht keine Beschränkung auf eine Lötmittelkugel 6, sondern es kann eine Elektrode mit anderer Form sein. Beim Herstellen der Elektrode mit anderer Form kann diese z. B. plattiert und somit aufgewachsen werden.
  • Schließlich wird der Wafer 1, wie es durch 1E veranschaulicht ist, entlang Schnittlinien zerschnitten, um einzelne Halbleiterchips 7 zu erhalten. Ein Halbleiterbauteil besteht aus dem Halbleiterchip 7 mit den auf ihn aufgebrachten Lötmittelkugeln 6. Obwohl 1E nur zwei voneinander getrennte Halbleiterchips zeigt, kann durch den genannten Zerschneideschritt tatsächlich eine große Anzahl von voneinander getrennten Halbleiterchips hergestellt werden.
  • Es wird darauf hingewiesen, dass zwar beim obigen beispielhaften Verfahren der Abarbeitungsschritt ausgeführt wird, nachdem ein Leiterbahnmuster auf der Schaltungsseite 2 hergestellt wurde, dass jedoch dieser Abarbeitungsschritt vor oder nach der Herstellung der Schaltungsseite 2 ausgeführt werden kann.
  • Ferner kann der Abarbeitungsschritt weggelassen werden, wenn irgendein Vorprozess dazu verwendet wird, einen Wafer 1 vorab mit einer Dicke von ungefähr einigen 10 μm herzustellen.
  • Durch die Erfindung ist ein Halbleiterbauteil mit einem Halbleiterchip 7 geschaffen, dessen eine Oberfläche mit einer Außenanschlusselektrode versehen ist und dessen entgegengesetzte Fläche abgearbeitet ist, um seine Dicke zu verringern, wodurch er sich auf Biegekräfte hin gut verbiegen kann. Wenn ein Träger, mit dem der Halbleiterchip 7 zu einem Baustein zusammengefügt ist, Kräfte erfährt und sich dadurch verbiegt, kann sich der Chip gemeinsam mit dem Träger entsprechend verbiegen, so dass Belastungen in der Lötmittelkugel 6 oder einer Lötverbindung gelindert sind, wodurch verhindert ist, dass die Lötverbindung zerstört wird. Ferner kann auf die abgearbeitete Fläche des Halbleiterchips 7 ein Harz mit niedrigem Elastizitätsmodul aufgetragen werden, um ihn zu verstärken, ohne dass irgendeine Auswirkung auf die Verbiegbarkeit des auf die obige Weise aufgebauten Chips besteht.
  • Das Harz 5 kann den Halbleiterchip 7 dahingehend schützen, dass die Gefahr eines Absplitterns oder Zerkratzens und damit einer Rissbildung beseitigt ist. Infolgedessen weist der Halbleiterchip 7 verbesserte mechanische Zuverlässigkeit auf, und er kann einfacher gehandhabt werden.
  • Vorzugsweise ist das Harz 5 ein Material mit kleinem Elastizitätsmodul von ungefähr 1,5 bis 5,0 × 106 N/m2, da ein Harz mit derartig kleinem Elastizitätsmodul das Biegevermögen des LSI-Chips 7 nicht beeinträchtigt. Ein derartiger Wert des Elastizitätsmoduls ist klein gegenüber dem des LSI-Chips 7, wodurch es sich um einen vernachlässigbaren Wert hinsicht lich der Gesamtheit des Bausteins handelt. Das Auftragen des Harzes 5 auf den LSI-Chip 7 kann ein Absplittern oder Zerkratzen verhindern, so dass der Chip einfacher gehandhabt werden kann. Das Harz 5 wird mit einer Menge aufgetragen, die in einem gewünschten Bereich so eingestellt werden kann, dass die Verbiegbarkeit des gesamten Bausteins nicht beeinträchtigt ist. Wünschenswerterweise wird jedoch die Dicke des Harzes 5 bis in einen solchen Bereich verringert, dass der LSI-Chip 7 gerade noch gegen Absplittern oder Zerkratzen geschützt ist, wodurch die Dicke des Bausteins verringert werden kann und die Materialkosten gesenkt werden können. Eine Dicke von z. B. einigen 10 μm ist von Vorteil.
  • Genauer gesagt, kann das Harz 5 mit dem obigen Elastizitätsmodul ein solches vom Kautschuktyp, vom Silicontyp, vom Epoxidtyp, vom Polyimidtyp oder vom Urethantyp sein.
  • Ferner ist durch die Erfindung ein Verfahren zum Herstellen eines Halbleiterbauteils geschaffen, bei dem ein Wafer, nachdem ein Teil des Waferbearbeitungsprozesses abgeschlossen ist und bevor er zerteilt wird, abgearbeitet wird und ein Harz auf ihn aufgetragen wird, wodurch gleichzeitig eine große Anzahl erfindungsgemäßer Bauteile in einem einzelnen Prozess hergestellt wird.
  • Zweites Ausführungsbeispiel
  • Durch dieses Ausführungsbeispiel wird veranschaulicht, wie der Halbleiterchip 7 gemäß 1E als bloßer Chip auf eine gedruckte Leiterplatte 9 aufgebracht wird. Im Ergebnis wird der in 2 dargestellte Aufbau erhalten.
  • Durch das vorliegende Ausführungsbeispiel wird ein Halbleiterbauteil geschaffen, bei dem eine Oberfläche eines Halbleiterchips 7 mit einer Außenanschlusselektrode versehen ist und die dazu entgegensetzte Seite abgearbeitet ist, so dass die Dicke des Halbleiterchips 7 verringert ist, wodurch er sich auf Biegekräfte hin gut verbiegen kann. Infolgedessen kann sich, wenn die gedruckte Leiterplatte 9 mit dem auf ihr montierten Halbleiterchip 7 Kräfte erfährt und sich dadurch verbiegt, der Halbleiterchip 7 gemeinsam mit der gedruckten Leiterplatte 9 verbiegen, wodurch Belastungen in der Lötmittelkugel 6 oder einer Lötverbindung verringert sind, so dass verhindert ist, dass die Lötverbindung zerstört wird. Ferner kann der so aufgebaute Halbleiterchip 7 durch Auftragen eines Harzes von niedrigem Elastizitätsmodul auf die abgearbeitete Fläche verstärkt werden, ohne dass die Verbiegbarkeit des Chips beeinträchtigt wird.
  • Bei der Erfindung verfügt ein Halbleiterchip über eine mit einer Elektrode versehene Fläche und eine von dieser abgewandte Fläche, die abgearbeitet ist, um die Dicke des Chips zu verringern. Infolgedessen kann sich der Chip, wenn er Biegekräfte erfährt, gemeinsam mit der gedruckten Leiterplatte, auf die er montiert ist, verbiegen, wodurch Belastungen in der Lötverbindung abgebaut werden, um zu verhindern, dass diese beschädigt wird. Ferner kann durch Auftragen eines Harzes mit niedrigem Elastizitätsmodul auf die abgearbeitete Fläche der Chip geschützt werden, um die Gefahr von Absplitterungen oder Kratzern zu senken. Infolgedessen kann der Halbleiterchip einfacher gehandhabt werden. Im Ergebnis ist das gesamte Halbleiterbauteil mechanisch zuverlässiger.

Claims (8)

  1. Halbleitervorrichtung mit einem Halbleitersubstrat (1) mit einer mit einer Außenanschlusselektrode (6) versehenen Vorderseite und einer von dieser abgewandten Rückseite, die abgearbeitet und mit einer Rückseiten-Schutzschicht (5) aus Harz verstärkt ist, wobei die Rückseiten-Schutzschicht (5) so beschaffen ist, dass sie unter Berücksichtigung des Elastizitätsmoduls des Harzes, aus dem sie besteht, nur einen vernachlässigbar geringen Einfluss auf das Biegevermögen der Halbleitervorrichtung ausübt, während hingegen der Einfluss des Halbleitersubstrats (1) darauf vergleichsweise sehr groß ist, wobei die Dicke des Halbleitersubstrats (1) aufgrund der Abarbeitung so eingestellet ist, dass das Halbleitersubstrat (1) ein vorbestimmtes Biegevermögen aufweist, und wobei die auf der Vorderseite vorgesehene Außenanschlusselektrode (6) durch Lötmittelkugeln gebildet ist.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Harz ein Elastizitätsmodul von 1,5 × 106 N/m2 bis 5,0 × 106 N/m2 aufweist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Harz aus der Gruppe mit den folgenden Typen ausgewählt ist: Kautschuktyp, Silicontyp, Epoxidtyp, Polyimidtyp und Urethantyp.
  4. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die folgenden Schritte: – Abarbeiten der von der Vorderseite abgewandten Rückseite des Halbleitersubstrats (1); – Auftragen des Harzes auf diese abgearbeitete Rückseite, um die Rückseiten-Schutzschicht (5) zu bilden; und – Auftragen der Lötmittelkugeln (6) auf die Vorderseite.
  5. Verfahren nach Anspruch 4, gekennzeichnet durch den Schritt des Zerschneidens des Halbleitersubstrats (1) nach dem Auftragen der Lötmittelkugeln (6).
  6. Verfahren nach Anspruch 4 oder 5, gekennzeichnet durch den Schritt des vorab erfolgenden Schleifens der abzuarbeitenden Fläche.
  7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass das Harz durch Aufdrucken aufgetragen wird.
  8. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass das Harz durch Schleuderbeschichten aufgetragen wird.
DE10106492A 2000-02-14 2001-02-13 Verbiegefähige Halbleitervorrichtung und Verfahren zu deren Herstellung Expired - Fee Related DE10106492B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000034850A JP2001222751A (ja) 2000-02-14 2000-02-14 自動販売機温度制御装置
JP034855/00 2000-02-14

Publications (2)

Publication Number Publication Date
DE10106492A1 DE10106492A1 (de) 2001-08-23
DE10106492B4 true DE10106492B4 (de) 2007-06-14

Family

ID=18559123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10106492A Expired - Fee Related DE10106492B4 (de) 2000-02-14 2001-02-13 Verbiegefähige Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (2)

Country Link
JP (1) JP2001222751A (de)
DE (1) DE10106492B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10156386B4 (de) 2001-11-16 2007-08-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterchips
US6745581B2 (en) * 2002-09-16 2004-06-08 The Coca-Cola Company Systems and methods for temperature control in refrigeration systems and heating systems
JP2009067448A (ja) * 2007-09-14 2009-04-02 Hoshizaki Electric Co Ltd 飲料注出装置
DE112016006777T5 (de) * 2016-04-21 2019-01-03 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung derselben

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
DE4435120A1 (de) * 1994-09-30 1996-04-04 Siemens Ag Schutzschicht für Wafer und Verfahren zu deren Herstllung
US5703755A (en) * 1995-04-03 1997-12-30 Aptek Industries, Inc. Flexible electronic card and method
DE19740055A1 (de) * 1997-09-12 1999-03-18 Daimler Benz Ag Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
DE19813525A1 (de) * 1997-09-26 1999-04-08 Mitsubishi Electric Corp Integriertes Halbleiterbauelement
EP0637839B1 (de) * 1993-08-03 1999-05-12 International Business Machines Corporation Chipträger mit einer Schutzschicht für die Schaltungsoberfläche
WO1999026287A1 (de) * 1997-11-13 1999-05-27 Siemens Aktiengesellschaft Siliziumfolie als träger von halbleiterschaltungen als teil von karten
US6051877A (en) * 1993-08-04 2000-04-18 Hitachi, Ltd. Semiconductor device and fabrication method
DE19931240A1 (de) * 1999-07-07 2001-01-25 Infineon Technologies Ag Chipkarte

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
EP0637839B1 (de) * 1993-08-03 1999-05-12 International Business Machines Corporation Chipträger mit einer Schutzschicht für die Schaltungsoberfläche
US6051877A (en) * 1993-08-04 2000-04-18 Hitachi, Ltd. Semiconductor device and fabrication method
DE4435120A1 (de) * 1994-09-30 1996-04-04 Siemens Ag Schutzschicht für Wafer und Verfahren zu deren Herstllung
US5703755A (en) * 1995-04-03 1997-12-30 Aptek Industries, Inc. Flexible electronic card and method
DE19740055A1 (de) * 1997-09-12 1999-03-18 Daimler Benz Ag Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
DE19813525A1 (de) * 1997-09-26 1999-04-08 Mitsubishi Electric Corp Integriertes Halbleiterbauelement
WO1999026287A1 (de) * 1997-11-13 1999-05-27 Siemens Aktiengesellschaft Siliziumfolie als träger von halbleiterschaltungen als teil von karten
DE19931240A1 (de) * 1999-07-07 2001-01-25 Infineon Technologies Ag Chipkarte

Also Published As

Publication number Publication date
JP2001222751A (ja) 2001-08-17
DE10106492A1 (de) 2001-08-23

Similar Documents

Publication Publication Date Title
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE3788362T2 (de) Halbleiteranordnung für die Verwendung in einer Karte.
EP0299530B1 (de) Trägerelement zum Einbau in Ausweiskarten
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE19911916B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Schutzlage
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE69213522T2 (de) Verbindungsverfahren für innere TAB-Leiter und Werkzeug zum Verbinden
DE102007014389B4 (de) Ein Verfahren zum Erzeugen einer Mehrzahl von Halbleiterbauteilen
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE4109959A1 (de) Verfahren zur herstellung einer ic-karte
CH655907A5 (de) Verfahren zur herstellung einer ausweiskarte.
DE3924439A1 (de) Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE3810899C2 (de)
DE60133429T2 (de) Verdrahtungssubstrat, seine Herstellung und Halbleiterbauteil
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10106492B4 (de) Verbiegefähige Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE69316159T2 (de) Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte
DE60002328T2 (de) Vorrichtung und hestellungsverfahren von vorrichtungen mit zumindest einer ic au
DE102006027283A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
EP0852774B1 (de) Chipmodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130903