DE4409634C2 - Nichtflüchtiger Speicher - Google Patents
Nichtflüchtiger SpeicherInfo
- Publication number
- DE4409634C2 DE4409634C2 DE19944409634 DE4409634A DE4409634C2 DE 4409634 C2 DE4409634 C2 DE 4409634C2 DE 19944409634 DE19944409634 DE 19944409634 DE 4409634 A DE4409634 A DE 4409634A DE 4409634 C2 DE4409634 C2 DE 4409634C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- transistor
- memory
- level
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Description
Die Erfindung bezieht sich auf einen nichtflüchtigen
Speicher und insbesondere auf einen elektrisch löschbaren
programmierbaren Festspeicher, der nachfolgend als EEPROM
bezeichnet wird und in welchem für das Löschen von Daten und
das Einschreiben von Daten in den Speicher eine hohe
Spannung erforderlich ist.
Fig. 9 ist eine Funktionsblockdarstellung eines
herkömmlichen elektrisch löschbaren programmierbaren
Festspeichers bzw. EEPROM. Mit 3 ist eine
Speicherzellenanordnung bezeichnet, in der sich eine
Vielzahl von (nicht gezeigten) Datenleitungen und
Bitleitungen in Form eines Gitters erstreckt und in der
viele (nicht gezeigte) Zellen zum Speichern von Daten in
Gitterstruktur zu einer Matrix angeordnet sind. Mit 1 und 6
sind jeweils eine Zeilendecodiereranordnung und eine
Spaltendecodiereranordnung für das Wählen einer
Speicherzelle in der Speicherzellenanordnung 3 als Ziel für
das Einschreiben oder Auslesen entsprechend einer an einen
Bus 13 angelegten Adresse bezeichnet. Mit 9 ist eine
Hochspannungsgeneratorschaltung für das Erzeugen einer hohen
Spannung bezeichnet, die für das Löschen von Daten in den
Speicherzellen oder für das Einschreiben von Daten in die
Speicherzellen erforderlich ist. Mit 2 ist eine Zeilen-
Spannungsschalteranordnung für das Zuführen einer durch die
Hochspannungsgeneratorschaltung 9 erzeugten hohen Spannung
zu einer von der Zeilendecodiereranordnung 1 gewählten
Signalleitung durch Verbinden der Hochspannungsgenerator
schaltung 9 mit dieser Signalleitung bezeichnet. Mit 5 ist
eine Spalten-Spannungsschalteranordnung zum Zuführen der
hohen Spannung zu einer von der Spaltendecodiereranordnung 6
gewählten Signalleitung bezeichnet. Mit 4 ist eine Spalten-
Zwischenspeicheranordnung für das vorübergehende Speichern
der in die Speicherzellen einzuschreibenden Daten
bezeichnet. Mit 7 ist ein Abfrageverstärker bezeichnet, der
bei dem Auslesen von Daten aus der Speicherzellenanordnung 3
eingesetzt wird. Mit 8 ist eine Steuerschaltung für das
Steuern des ganzen EEPROM bezeichnet.
Fig. 10 zeigt die Gestaltung eines Abschnittes der
Zeilendecodiereranordnung 1, eines Abschnittes der Zeilen-
Spannungsschalteranordnung 2 und eines Abschnittes der
Speicherzellenanordnung 3, welche jeweils einer einzelnen
Zeile (Seite) entsprechen. Mit 1a, 2a und 3a bis 3n sind
jeweils ein einzelner Zeilendecodierer der
Zeilendecodiereranordnung 1, ein einzelner Spannungsschalter
(Spitzenspannungsschalter) der Zeilen-Spannungsschalter
anordnung 2 und eine einzelne Speicherzelle von n
Speicherzellen in der Speicherzellenanordnung 3 bezeichnet.
Der Zeilen-Spannungsschalter 2a enthält n-Kanal-Transistoren
21 und 22 und einen Kondensator 23. Der Drain des
Transistors 21 ist an eine hohe Spannung Vpp angeschlossen.
Das Gate des Transistors 21 ist an eine Wortleitung WL
angeschlossen. Die Source des Transistors 21 ist sowohl mit
dem Drain des als Diode geschalteten Transistors 22, dessen
Gate und Drain miteinander verbunden sind, als auch mit
einer Elektrode des Kondensators 23 verbunden. Die Source
des Transistors 22 ist sowohl mit dem Gate des Transistors
21 als auch mit der Wortleitung WL verbunden. Die zweite
Elektrode des Kondensators 23 ist an eine Taktleitung CLK
angeschlossen.
Jede der Speicherzellen 3a bis 3n enthält eine Vielzahl von
Transistorpaaren, von denen jedes aus einem als
Wähltransistor bezeichneten n-Kanal-Transistor 32 und einem
Speichertransistor 34 besteht, sowie einen als
Wähltransistor bezeichneten n-Kanal-Transistor 31, dessen
Source mit den Steuer-Gates der jeweiligen
Speichertransistoren 34 dieser Transistorpaare verbunden
ist. Jedes Transistorpaar speichert ein Datenbit. Bei jedem
Transistorpaar sind der Drain, das Gate und die Source des
Wähltransistors 32 jeweils mit einer entsprechenden
Bitleitung BL, der Wortleitung WL und dem Drain des
Speichertransistors 34 verbunden. Die Source des
Speichertransistors 34, der ein offenes Gate hat, ist mit
einer Sourceleitung SL verbunden. Das Steuergate des
Speichertransistors 34 ist gemäß den vorangehenden
Ausführungen mit der Source des Wähltransistors 31
verbunden. Der Drain des Wähltransistors 31 ist an eine
Steuerschaltleitung CGL angeschlossen. Das Gate des
Wähltransistors 31 ist an die Wortleitung WL angeschlossen.
Es wird nun die Funktion des Speichers beschrieben. Da die
Erfindung eine hohe Spannung betrifft, die während des
Löschens und Einschreibens erzeugt wird, werden nur die
Lösch- und Schreibvorgänge beschrieben.
Wenn auf dem in Fig. 9 gezeigten Bus 13 eine Adresse, an der
Daten neu einzuschreiben sind, und die neu einzuschreibenden
Daten ausgegeben werden, wird von der
Spaltendecodiereranordnung 6 die Stelle, nämlich eine
Spaltenadresse gewählt, an der das Schreiben vorzunehmen
ist, und es werden die einzuschreibenden Daten vorübergehend
in der Spalten-Zwischenspeicheranordnung 4 gespeichert. Von
der Zeilendecodiereranordnung 1 wird eine Zeilenadresse
decodiert, wodurch eine einzelne Wortleitung WL gewählt
wird. Die Hochspannungsgeneratorschaltung 9 erzeugt die hohe
Spannung Vpp und führt diese den beiden Spannungsschalter
anordnungen 2 und 5 zu.
Es wird nun der Fall betrachtet, bei dem der in Fig. 10
gezeigte Zeilendecodierer 1a gewählt ist. Wenn der
Zeilendecodierer 1a gewählt ist und auf der Wortleitung WL
eine Gatespannung abgegeben wird, wird der Transistor 21
des Zeilen-Spannungsschalters 2a leitend, wodurch an seiner
Source eine Spannung erzeugt wird, die durch Abziehen einer
Schwellenspannung VTH von der Gatespannung erhalten wird.
Dem Drain des Transistors 21 wird die Ausgangsspannung Vpp
der Hochspannungsgeneratorschaltung 9 auf einer
entsprechenden Signalleitung zugeführt.
Wenn ein Lösch/Schreibzyklus beginnt, wird an die
Taktsignalleitung CLK ein Taktsignal angelegt. Wenn das
Taktsignal niedrigen Pegel hat, ist auf die vorstehend
beschriebene Weise der Transistor 21 eingeschaltet, wodurch
der Kondensator 23 geladen wird. Wenn das Taktsignal den
hohen Pegel annimmt, strömt die Ladung aus dem Kondensator
23 über den als Diode geschalteten Transistor 22 zu der
Wortleitung WL, wodurch die Wortleitung WL sowie das
Gatepotential des Transistors 21 auf den hohen Pegel
gebracht werden. Wenn das Taktsignal wieder den niedrigen
Pegel annimmt, wird der Kondensator 23 über den Transistor
21 geladen. Da zu diesem Zeitpunkt das Gatepotential des
Transistors 21 höher als das bei einem vorangehenden Vorgang
erhaltene ist, wird die in dem Kondensator 23 gespeicherte
Ladung größer als bei dem vorangehenden Vorgang. Wenn das
Taktsignal wieder den hohen Pegel H annimmt, strömt die
verstärkte Ladung über den Transistor 22 zu der Wortleitung
WL, so daß an dieser das hohe Potential eingestellt wird.
Durch Wiederholen einer Folge dieser Betriebsvorgänge wird
die Spannung an der Wortleitung WL allmählich im
wesentlichen gleich der aus der
Hochspannungsgeneratorschaltung 9 zugeführten hohen Spannung
Vpp. Die nicht gewählten Wortleitungen bleiben auf einer
nachstehend als 0 V bezeichneten Bezugsspannung, da die damit
verbundenen Zeilendecodierer 0 V abgeben und daher die
betreffenden Transistoren 21 nicht leiten.
Bei dem Schreib/Löschzyklus werden zuerst die Daten in der
Speicherzelle gelöscht, in die neu einzuschreiben ist. Das
Löschen bedeutet, daß die Daten in der Speicherzelle
beispielsweise auf den Zustand "1" gebracht werden. Bei dem
Löschzyklus wird die Steuerschaltleitung CGL für die
Speicherzelle, an der neu eingeschrieben werden soll, durch
die Funktion der Spalten-Spannungsschalteranordnung 5 auf
den hohen Pegel geschaltet, welche der Funktion des Zeilen-
Spannungsschalters 2a gleichartig ist. Zu diesem Zeitpunkt
liegen alle Bitleitungen BL auf 0 V. Da bei dem Lösch/
Schreibzyklus die gewählte Wortleitung WL die hohe Spannung
erhält, leiten die in Fig. 10 gezeigten Wähltransistoren 31
und 32, die n-Kanal-Transistoren sind, und es wird daher an
das Steuergate des Speichertransistors 34 eine hohe Spannung
angelegt, während an dessen Drain 0 V angelegt ist. Zu diesem
Zeitpunkt liegt die Sourceleitung SL auf 0 V. Wenn diese
Spannungen an den Speichertransistor 34 angelegt werden,
fließt infolge des starken elektrischen Feldes zwischen dem
Drain und dem Steuergate desselben ein Tunnelstrom, wodurch
Elektronen zu dem offenen Gate injiziert werden und dadurch
die Schwellenspannung des Speichertransistors 34 erhöht
wird, d. h., der Speichertransistor 34 angehoben wird. Dieser
Zustand ist normalerweise der Löschzustand, bei dem alle
Datenwerte im Zustand "1" sind.
Bei dem Schreibzyklus nimmt die Steuerschaltleitung CGL 0 V
an, während die Bitleitung BL entsprechend einem Datenmuster
aus der Spalten-Zwischenspeicheranordnung 4 eine hohe
Spannung oder 0 V annimmt. Da die Wähltransistoren 31 und 32
an einer hohen Spannung liegen, wird an das Steuergate des
Speichertransistors 34 0 V angelegt, während an dessen Drain
eine hohe Spannung angelegt wird, wodurch der Datenwert "0"
eingeschrieben wird. Zu diesem Zeitpunkt ist die
Sourceleitung SL in anschlußfreiem bzw. offenem Zustand. Bei
diesem Zustand bewegen sich infolge eines starken
elektrischen Feldes, das zwischen dem Steuergate und dem
Drain in Gegenrichtung zu derjenigen erzeugt wird, in
welcher das Feld bei dem Löschzyklus erzeugt wird, die
Elektronen in dem offenen Gate des Speichertransistors 34
als Tunnelstrom zu dem Drain hin, wodurch die
Schwellenspannung des Speichertransistors 34 verringert
wird,
so daß dadurch in der Speicherzelle "0" gespeichert
wird.
Fig. 11 ist eine Draufsicht, die die Auslegung eines Zeilen-
Spannungsschalterbereiches veranschaulicht, der auf einem
Halbleiterplättchen eines herkömmlichen EEPROM ausgebildet
ist, welcher als Metalloxydhalbleiter- bzw. MOS-Vorrichtung
gestaltet ist. In Fig. 11 ist nur ein einziger Zeilen-
Spannungsschalterbereich dargestellt. Bei dem tatsächlichen
EEPROM sind solche Bereiche in einer Anzahl angeordnet, die
gleich der Anzahl der Zeilen (Seiten) ist.
In Fig. 11 ist mit 201 ein p--Siliciumsubstrat bezeichnet.
Mit 202 ist eine nachstehend als Polysiliciumschicht
bezeichnete Schicht aus polykristallinem Silicium
bezeichnet. Mit 206 sind Aluminium-Zwischenverbindungen
bezeichnet. Mit 204 sind Kontaktöffnungen bezeichnet, die
jeweils zu einer Diffusionszone hin offen sind. Mit 205 sind
Kontaktöffnungen bezeichnet, die jeweils zu der
Polysiliciumschicht 202 hin offen sind. Mit 207a bis 207c
sind nachstehend als Felder bezeichnete Bereiche zum Bilden
von Vorrichtungen bezeichnet. In dem Feld 207a ist der in
Fig. 10 gezeigte n-Kanal-Transistor 21 ausgebildet. In dem
Feld 207b ist der Kondensator 23 ausgebildet. In dem Feld
207c ist der n-Kanal-Transistor 22 ausgebildet.
Bei dem auf diese Weise gestalteten EEPROM ist für das
Löschen oder das Löschen und Einschreiben von Daten eine
hohe Spannung erforderlich, so daß an dem Speicher ein
Problem hinsichtlich einer Verschlechterung desselben durch
die hohe Spannung entsteht, wie bei einem durch den
Durchbruch eines (nicht gezeigten) Gate-Oxydfilms
verursachten Ausfall einer Wortleitung. Es wurde daher eine
Pegelhaltevorrichtung für das Begrenzen der hohen Spannung
an dem Ausgang der Hochspannungsgeneratorschaltung auf einen
geeigneten Bereich vorgeschlagen. Beispiele für derartige
elektrisch löschbare programmierbare Festspeicher sind
folgende:
In der JP-OS 2-189799 ist eine nichtflüchtige Halbleiter-
Speichereinrichtung offenbart, in der an das Steuergate des
Speichertransistors eine Spannung angelegt wird, welche
durch eine Pegelhaltevorrichtung in Form einer Zenerdiode an
dem Hochspannungsausgang einer Ladungspumpe begrenzt und
dann durch einen in Reihe geschalteten Transistor abgesenkt
ist. In einer in der JP-OS 4-133476 offenbarten
Halbleitervorrichtung ist an dem Übergangsbereich eines pn-
Übergangs für die Pegelhaltung an der Ladungspumpe über
einem Isolierfilm eine Gate-Elektrode angebracht, deren
Potential zum Erzielen einer gewünschten
Spannungspegelhaltung geändert wird. Eine in der JP-OS 64-
8653 offenbarte Halbleitervorrichtung ist derart gestaltet,
daß an dem Ausgang der Ladungspumpe eine Vielzahl von in n-
Senken gebildeten Zenerdioden in Reihe geschaltet ist, um
die Ausgangsspannung der Ladungspumpe auf einen
vorbestimmten Wert zu begrenzen.
Da bei jedem der vorstehend beschriebenen herkömmlichen
elektrisch löschbaren programmierbaren Festspeicher die
Hochspannungs-Pegelhaltevorrichtung nur an dem Ausgang der
Hochspannungsgeneratorschaltung bzw. Ladungspumpe vorgesehen
ist, kann die Spannung an der Wortleitung nicht auf
angemessene Spannung begrenzt werden, da die an die
Wortleitung oder die Bitleitung abgegebene Spannung durch
den Spannungsschalter weiter erhöht wird.
Die Veröffentlichung "A 5 V-Only One-Transistor 256 K
EEPROM with Page-Mode Erase" aus dem Periodikum "IEEE
Journal of Solid-State Circuits", Bd. 24, Nr. 4, August
1989, S. 911 bis 915 offenbart einen nichtflüchtigen
Speicher, in dem für das Löschen und Schreiben von Daten
eine hohe Spannung erforderlich ist, und eine
Speicherzellenanordnung, in der sich eine Vielzahl von
Wortleitungen und eine Vielzahl von Bitleitungen in Form
eines Gitters erstrecken und in der eine große Anzahl von
Speicherzellen in Gitterform zu einer Matrix ausgebildet
ist, eine Hochspannungs-Generatoreinrichtung zum Erzeugen
der für das Löschen von Daten in den Speicherzellen und
für das Einschreiben von Daten in die Speicherzellen
erforderlichen hohen Spannung, eine
Hochspannungs-Verbindungseinrichtung mit
Spannungsschaltern, die jeweils an den Wortleitungen und
den Bitleitungen angebracht sind, um die hohe Spannung
aus der Hochspannungs-Generatoreinrichtung an die
Wortleitungen und die Bitleitungen selektiv anzulegen,
und eine Hochspannungs-Begrenzungseinrichtung zum
Begrenzen eines maximalen Wertes der hohen Spannung auf
einen vorbestimmten Wert aufweist.
Bei dem aus der oben angeführten Veröffentlichung
bekannten nichtflüchtigen Speicher weist die
Hochspannungs-Begrenzungseinrichtung jedoch keine
Pegelhaltevorrichtungen auf. Stattdessen ist nur eine
einzige Hochspannungs-Begrenzungseinrichtung für
sämtliche Bit- und Wortleitungen vorgesehen, die an den
Ausgang der Hochspannungs-Generatoreinrichtung bzw.
Ladungspumpe angeschlossen ist. Da die an die Wortleitung
oder die Bitleitung abgegebene Spannung durch den
Spannungsschalter weiter erhöht wird, kann die Spannung
auf der Wortleitung nicht auf eine angemessene Spannung
begrenzt werden. Dies führt dazu, daß dieser herkömmliche
nichtflüchtige Speicher nicht besonders zuverlässig ist.
Weist die Hochspannungs-Begrenzungseinrichtung zum
Begrenzen der hohen Spannung auf der Wortleitung dagegen
Pegelhaltevorrichtungen auf, und sind sämtliche
Wortleitungen mit jeweils einer eigenen dieser
Pegelhaltevorrichtungen versehen, so kann das nachfolgend
beschriebene Problem auftreten. Wenn eine
Pegelhaltevorrichtung direkt mit einer Wortleitung
verbunden ist und der Spannungsschalter, die
Speicherzellenanordnung sowie die Pegelhaltevorrichtung
in dieser Reihenfolge angeordnet sind, fällt infolge
eines nicht vernachlässigbaren Widerstands der
Wortleitung eine Spannung an dieser Leitung ab, d. h. wie
in Verbindung mit Fig. 8 beschrieben, nimmt die Spannung
auf der Wortleitung infolge deren Widerstandskomponente
zu dem Spannungsschalter hin zu. Dadurch kann die
Spannung, die an die in der Nähe des Spannungsschalters
angeordnete Speicherzelle angelegt wird, eine
vorbestimmte Grenzspannung überschreiten, obwohl die
Spannung, die an der in der Nähe der
Pegelhaltevorrichtung angeordneten Speicherzelle anliegt,
auf die vorbestimmte Spannung begrenzt werden kann.
Infolgedessen werden die an die Speicherzellen angelegten
Spannungen dadurch ungleichmäßig, was dazu führt, daß die
Zuverlässigkeit des nichtflüchtigen Speichers wesentlich
verringert wird.
Der Erfindung liegt daher die Aufgabe zugrunde, einen
gattungsgemäßen nichtflüchtigen Speicher derart
weiterzubilden, daß dieser besonders zuverlässig wird.
Diese Aufgabe wird gemäß dem kennzeichnenden Teil des
Patentanspruchs 1 dadurch gelöst, daß die
Hochspannungs-Begrenzungseinrichtung
Pegelhaltevorrichtungen aufweist, die jeweils in der Nähe
der Spannungsschalter an die Wortleitungen angeschlossen
sind.
Da die Pegelhaltevorrichtungen der
Hochspannungs-Begrenzungseinrichtung in der Nähe der
Spannungsschalter an die Wortleitungen angeschlossen
sind, fließt ein Strom, der zum Begrenzen der Spannung
fließen soll, nicht über die Wortleitung an der
Speicherzelle. Dadurch kann ein durch die
Widerstandskomponente der Wortleitung verursachter
Unterschied der angelegten Spannung beseitigt werden, so
daß die an die jeweiligen Speicherzellen angelegten
Spannungen aneinander angeglichen und auf diese Weise auf
einen vorbestimmten Grenzwert begrenzt werden können.
Dadurch wird ein außerordentlich zuverlässiger
nichtflüchtiger Speicher geschaffen.
Alternativ wird diese Aufgabe gemäß dem kennzeichnenden
Teil des neuen Patentanspruchs 2 dadurch gelöst, daß die
Hochspannungs-Begrenzungseinrichtung jeweils an die
Wortleitungen angeschlossene Pegelhaltevorrichtungen
aufweist, daß der Speicher auf einem Halbleitersubstrat
als MOS-Vorrichtung ausgebildet ist und daß die
Pegelhaltevorrichtung der
Hochspannungs-Begrenzungseinrichtung dadurch gebildet
ist, daß eine Gate-Elektrode durch einen Gate-Oxidfilm
diagonal bezogen auf eine Diffusionszone mit einer zur
Leitfähigkeit einer Substratzone entgegengesetzten
Leitfähigkeit von der Substratzone abgesondert angeordnet
ist und an die Wortleitung über den dazwischen liegenden
Gate-Oxidfilm so angeschlossen ist, als ob die
Gate-Elektrode mit einem Teil an einem Rand der
Diffusionszone in Kontakt wäre.
Wenn an die jeweilige Wortleitung eine derart
ausgebildete Pegelhaltevorrichtung angeschlossen ist,
kann die hohe Spannung auf der Wortleitung auf eine
zuverlässigen Weise auf den gleichen Wert wie auf der
Bitleitung begrenzt werden. Da es infolgedessen möglich
ist, eine durch einen übermäßigen Anstieg der Spannung
verursachte Verschlechterung oder Zerstörung der
Eigenschaften der Wähltransistoren zu verhindern, wird
ein ausgesprochen zuverlässiger nichtflüchtiger Speicher
erhalten.
Gemäß einer weiteren Alternative wird diese Aufgabe
gemäß dem kennzeichnenden Teil des Patentanspruchs 3
dadurch gelöst, daß der Spannungsschalter einen ersten
und einen zweiten Transistor sowie einen Kondensator
aufweist, wobei der Drain des ersten Transistors an eine
hohe Spannung angeschlossen ist, das Gate des ersten
Transistors an die Wortleitung angeschlossen ist, die
Source des ersten Transistors mit dem Drain des zweiten
Transistors, dessen Gate und Drain zum Bilden einer
Diode miteinander verbunden sind, und einer der
Elektroden des Kondensators verbunden ist, die Source
des zweiten Transistors mit dem Gate des ersten
Transistors und der Wortleitung verbunden ist und die
andere Elektrode des Kondensators an eine
Taktsignalleitung angeschlossen ist, und daß die
Pegelhaltevorrichtung eine Gate-Leitung aufweist, die an
die Source des zweiten Transistors angeschlossen ist und
die auf einem niedrigen Potential liegt.
Wird eine derartige Pegelhaltevorrichtung an jede der
Wortleitungen angeschlossen, so kann dadurch die hohe
Spannung auf der Wortleitung auf zuverlässige Weise auf
einen angemessenen Wert begrenzt werden. Dadurch kann
eine durch den Widerstand der Wortleitung an den
Speicherzellen entstehende Differenz der angelegten
Spannungen ausgeschaltet werden, so daß der
nichtflüchtige Speicher sehr zuverlässig wird.
Wenn wie bei dem nichtflüchtigen Speicher gemäß der
ersten Ausführungsform der Erfindung die
Pegelhaltevorrichtungen jeweils an den Wortleitungen
angebracht sind und als Pegelhaltevorrichtungen jeweils
eine herkömmliche Pegelhaltevorrichtung verwendet wird,
die durch Reihenschaltung einer Vielzahl von Zenerdioden
gebildet ist, ist der Bereich der Pegelhaltevorrichtungen
groß.
Wenn wie im Falle dieser Ausführungsformen die
Pegelhaltevorrichtung jeweils direkt an der Wortleitung
angebracht ist und eine Spannungsschalteranordnung, eine
Speicherzellenanordnung und eine Anordnung von
Pegelhaltevorrichtungen in dieser Aufeinanderfolge
angeordnet sind, kann die an die nahe an der
Spannungsschalteranordnung angeordnete Speicherzelle
angelegte Spannung infolge eines Widerstandes der
Wortleitung eine vorbestimmte Begrenzungsspannung
übersteigen, obwohl die an der nahe an der Anordnung der
Pegelhaltevortichtungen angeordneten Speicherzelle
anliegende Spannung auf die vorbestimmte Spannung
begrenzt werden kann. Daher werden bei einer dritten
Ausführungsform der Erfindung in dem nichtflüchtigen
Speicher gemäß der ersten oder zweiten Ausführungsform
die Pegelhaltevorrichtungen der
Hochspannung-Begrenzungseinrichtung nahe an den
Spannungsschaltern an die Wortleitungen angeschlossen.
Da in dem nichtflüchtigen Speicher gemäß der ersten
Ausführungsform der Erfindung die Pegelhaltevorrichtungen
der Hochspannung-Begrenzungseinrichtung jeweils an den
Wortleitungen angebracht sind, kann an jeder der
Wortleitungen die Spannung auf einen angemessenen Wert
begrenzt werden.
Gemäß der zweiten Ausführungsform der Erfindung ist der
nichtflüchtige Speicher als MOS-Vorrichtung gestaltet,
wobei jede der Pegelhaltevorrichtungen der
Hochspannung-Begrenzungseinrichtung dadurch gebildet ist,
daß eine Gate-Elektrode angebracht ist, die durch einen
Gate-Oxydfilm vertikal in bezug auf einen diffundierten
Bereich mit einem Leitungstyp der zu demjenigen eines
Substratbereichs entgegengesetzt ist, von dem
Substratbereich getrennt ist und die an die Wortleitung
mit dem dazwischen liegenden Gate-Oxydfilm so
angeschlossen ist, als ob die Gateelektrode mit einem
Teil eines Endes des diffundierten Bereichs in Kontakt
stehen würde.
Da bei dem nichtflüchtigen Speicher gemäß der dritten
Ausführungsform der Erfindung die Pegelhaltevorrichtungen
der Hochspannung-Begrenzungseinrichtung nahe an der
Spannungeschalteranordnung an die Wortleitungen
angeschlossen sind, kann die an die jeweiligen
Speicherzellen angelegte Spannung vergleichmäßigt werden
und auf diese Weise, auf einen vorbestimmten Grenzwert
begrenzt werden.
Die Erfindung wird nachstehend anhand von
Ausführungsbeispielen unter Bezugnahme auf die Zeichnung
näher beschrieben.
Fig. 1 ist eine Funktionsblockdarstellung eines
elektrisch löschbaren programmierbaren Festspeichers als
Ausführungsbeispiel für einen nichtflüchtigen Speicher, der
gemäß der ersten Ausführungsform der Erfindung gestaltet
ist.
Fig. 2 ist ein Schaltbild einer Anordnung, die
einer einzelnen Wortleitung des Speichers nach Fig. 1
zugeordnet ist.
Fig. 3 ist ein Schaltbild, das ein Beispiel für
eine in Fig. 2 gezeigte Pegelhaltevorrichtung
veranschaulicht.
Fig. 4 ist ein Schaltbild, das ein anderes
Beispiel für die in Fig. 2 gezeigte Pegelhaltevorrichtung
veranschaulicht.
Fig. 5A ist eine Draufsicht, die die Anordnung
eines Zeilen-Spannungsschalters und einer
Pegelhaltevorrichtung auf einem Halbleiterplättchen bei
einem Ausführungsbeispiel des nichtflüchtigen Speichers
zeigt, der gemäß der zweiten Ausführungsform der Erfindung
gestaltet ist, bei der der Speicher als MOS-Vorrichtung
ausgebildet ist.
Fig. 5B ist eine Ansicht eines Schnittes
entlang einer Linie VB-VB in Fig. 5A.
Fig. 5C ist ein den Darstellungen in Fig. 5A
und 5B entsprechendes Schaltbild.
Fig. 5D ist ein Schaltbild der
Pegelhaltevorrichtung.
Fig. 6 ist eine vergrößerte Schnittansicht der
in Fig. 5B gezeigten Pegelhaltevorrichtung.
Fig. 7A ist eine Draufsicht, die die Anordnung
eines Zeilen-Spannungsschalters und einer
Pegelhaltevorrichtung auf einem Halbleiterplättchen bei
einem anderen Ausführungsbeispiel des nichtflüchtigen
Speichers zeigt, der gemäß der zweiten Ausführungsform der
Erfindung gestaltet ist, bei der der Speicher als MOS-
Vorrichtung ausgebildet ist.
Fig. 7B ist eine vergrößerte Ansicht eines
Schnittes entlang einer Linie VIIB-VIIB in Fig. 7A und zeigt
die Pegelhaltevorrichtung.
Fig. 7C ist ein Schaltbild der
Pegelhaltevorrichtung.
Fig. 8 ist eine Blockdarstellung, die die
Anordnung auf einem Halbleiterplättchen bei einem
nichtflüchtigen Speicher zeigt, der gemäß der dritten
Ausführungsform der Erfindung gestaltet ist.
Fig. 9 ist eine Funktionsblockdarstellung eines
herkömmlichen elektrisch löschbaren programmierbaren
Festspeichers.
Fig. 10 ist ein Schaltbild, das die einer
einzelnen Wortleitung zugeordnete Anordnung in dem in Fig. 9
gezeigten Speicher darstellt.
Fig. 11 ist eine Draufsicht, die die Gestaltung
eines Zeilen-Spannungsschalters auf einem
Halbleiterplättchen bei dem als MOS-Vorrichtung gebildeten
herkömmlichen Festspeicher veranschaulicht.
Nachstehend wird ein erstes Ausführungsbeispiel der
Erfindung beschrieben.
Die Fig. 1 ist eine Blockdarstellung, die die Funktion eines
gemäß der ersten Ausführungsform der Erfindung gestalteten
elektrisch löschbaren programmierbaren Festspeichers
veranschaulicht. Mit 1 bis 9 und mit 13 sind in Fig. 1
gleiche oder gleichartige Elemente wie die in Fig. 9
gezeigten bezeichnet. Der in Fig. 1 gezeigte Speicher
enthält ferner eine Anordnung 10 von Pegelhaltevorrichtun
gen. Die Pegelhaltevorrichtungen 10 dienen dazu, die hohe
Spannung an einer Wortleitung auf einen vorbestimmten Wert
zu begrenzen. Die Anordnung 10 besteht aus
Pegelhaltevorrichtungen, welche jeweils an die Wortleitungen
angeschlossen sind. Eine Hochspannung-Generatoreinrichtung
enthält die Hochspannungsgeneratorschaltung 9. Eine
Hochspannung-Verbindungseinrichtung enthält die Zeilen-
Spannungsschalteranordnung 2 und die Spalten-
Spannungsschalteranordnung 5. Eine Hochspannung-
Begrenzungseinrichtung enthält die Anordnung 10 mit den
Pegelhaltevorrichtungen.
Die Fig. 2 zeigt einen Teil der Zeilendecodiereranordnung 1,
einen Teil der Zeilen-Spannungsschalteranordnung 2, einen
Teil der Pegelhaltevorrichtungen-Anordnung 10 und einen Teil
der Speicherzellenanordnung 3 des in Fig. 1 gezeigten
Speichers, die einer einzelnen Zeile (Seite) entsprechen.
Mit 1a ist der Zeilendecodierer bezeichnet. Mit 2a ist der
Zeilen-Spannungsschalter bezeichnet. Mit 3a bis 3n sind die
Speicherzellen bezeichnet. Mit 10a ist eine
Pegelhaltevorrichtung bezeichnet. Die
Pegelhaltevorrichtungen sind jeweils an Wortleitungen WL
angeschlossen.
Die Fig. 3 zeigt ein Beispiel für die Pegelhaltevorrichtung
10a. In der Pegelhaltevorrichtung 10a ist zum Bestimmen der
Begrenzungsspannung eine Vielzahl von Zenerdioden 101 in
Reihe geschaltet. Wenn eine die Begrenzungsspannung
übersteigende Spannung an die Wortleitung WL angelegt wird,
werden die Zenerdioden 101 leitend, so daß die Spannung an
der Wortleitung WL auf die Begrenzungsspannung abgesenkt
wird.
Zum Bilden der in Fig. 3 gezeigten Pegelhaltevorrichtung
durch die Zenerdioden müssen diese in einer durch die
Begrenzungsspannung bestimmten Anzahl in Reihe geschaltet
sein, so daß dadurch die Fläche auf einem
Halbleiterplättchen größer wird.
Daher ist in Fig. 4 ein anderes Beispiel für die
Pegelhaltevorrichtung 10a dargestellt. Bei dieser
Pegelhaltevorrichtung wird eine pn-Übergang-Diode 102 mit
einem Gate verwendet. Bei dieser Pegelhaltevorrichtung 10a
kann die Begrenzungsspannung durch die an den Gateanschluß
der pn-Übergang-Diode 102 angelegte Spannung eingestellt
werden.
Da hinsichtlich der Steuerschaltleitung CGL und der
Bitleitungen BL gemäß Fig. 2, an die jeweils parallel eine
Vielzahl von Wähltransistoren 31 und 32 angeschlossen ist,
alle Signalleitungen außer den der gewählten Wortleitung
entsprechenden Leitungen auf 0 V liegen, ist die Spannung an
diesen Signalleitungen gleich derjenigen, die erzielt wird,
wenn die erfindungsgemäße Pegelhaltevorrichtung
angeschlossen ist. Daher ist an diesen Leitungen das
Anschließen der Pegelhaltevorrichtung nicht erforderlich.
Wenn an die jeweilige Wortleitung WL die
Pegelhaltevorrichtung 10a angeschlossen ist, kann die hohe
Spannung an der Wortleitung auf zuverlässige Weise auf den
gleichen Wert wie an der Bitleitung begrenzt werden.
Infolgedessen ist es möglich, eine durch einen übermäßigen
Anstieg der Spannung verursachte Verschlechterung oder
Zerstörung der Eigenschaften der Wähltransistoren zu
verhindern.
Dieses Ausführungsbeispiel ist darauf gerichtet, die Fläche
der Pegelhaltevorrichtung zu verkleinern, und betrifft einen
EEPROM als nichtflüchtigen Speicher, der gemäß der zweiten
Ausführungsform der Erfindung gestaltet ist.
Die Fig. 5A ist eine Draufsicht auf einen Zeilen-
Spannungsschalter und die Pegelhaltevorrichtung, die auf dem
Halbleiterplättchen des als MOS-Vorrichtung gebildeten
Speichers ausgebildet sind. Die Fig. 5B ist eine Ansicht
eines Schnittes entlang einer Linie VB-VB in Fig. 5A. Die
Fig. 5C ist ein Schaltbild eines Teils des in Fig. 5A
gezeigten Speichers. Die Fig. 5D ist ein Schaltbild der
Pegelhaltevorrichtung. Die Fig. 5A bis 5C sind einander
entsprechende Darstellungen. Die Fig. 5A bis 5D zeigen einen
einzelnen Zeilen-Spannungsschalter und eine einzelne
Pegelhaltevorrichtung, die an eine einzelne Wortleitung WL
angeschlossen sind. Bei der tatsächlichen Schaltung sind
solche Zeilen-Spannungsschalter und Pegelhaltevorrichtungen
in einer Anzahl angeordnet, die einer Seite entspricht und
die gleich der Anzahl von Zeilen ist.
in Fig. 5A ist mit 201a ein p--Siliciumsubstrat bezeichnet,
auf dem der Speicher gemäß dem Ausführungsbeispiel gebildet
ist. Mit 202 ist eine nachfolgend als Polysiliciumschicht
bezeichnete Schicht aus polykristallinem Silicium
bezeichnet. Mit 206 sind Verbindungsleiter aus Aluminium
bezeichnet. Mit 204 sind Kontaktöffnungen bezeichnet, die
jeweils zu einer Diffusionszone hin offen sind. Mit 205 sind
Kontaktöffnungen bezeichnet, die zu der Polysiliciumschicht
202 hin offen sind. Mit 207a bis 207c sind nachstehend als
Felder bezeichnete Bereiche bezeichnet, an denen jeweils
Vorrichtungen ausgebildet sind. Der in Fig. 5A bis 5D
dargestellte Aufbau unterscheidet sich von dem in Fig. 11
gezeigten herkömmlichen Aufbau darin, daß zum Stabilisieren
der Spannung an der Wortleitung WL durch eine an dem in Fig.
5A rechten Ende des p--Siliciumsubstrats 201a dargestellte
Polysiliciumschicht 202a eine Gate-Elektrode der
Pegelhaltevorrichtung 10a (nach Fig. 5C und 5D) gebildet
ist. Die Polysiliciumschicht 202a ist auf niedriges
Potential oder auf Masse gelegt.
In Fig. 5B ist mit 215 eine p--Substratzone bezeichnet. Mit
211 ist ein SiO2-Isolierfilm bezeichnet, der durch einen
nachstehend als Feldoxydfilm bezeichneten dicken Oxydfilm
gebildet ist, welcher in einem Bereich außerhalb der
Bereiche für das Bilden der Vorrichtungen zum Isolieren der
Vorrichtungen dient, um parasitäre MOS-Effekte zu
verhindern. Mit 211a ist ein SiO2-Isolierfilm bezeichnet, der
durch einen nachstehend als Gate-Oxydfilm bezeichneten
dünnen Oxydfilm in den Bereichen zum Bilden der
Vorrichtungen gebildet ist. Mit 214 ist eine p+-
Diffusionsschicht bezeichnet, die zur Vorrichtungsisolation
unter dem Feldoxydfilm 211 gebildet ist. Mit 213 ist ein
Zwischenschichtisolator bezeichnet, der beispielsweise aus
Phosphor-Siliciumoxyd-Glas (PSG) besteht. Mit 212 sind n+-
Diffusionszonen bezeichnet, von denen weg sich die Source
und der Drain des n-Kanal-MOS-Transistors und eine der
Elektroden des Kondensators zu einer externen Schaltung
erstrecken. Da in die n+-Diffusionszonen 212 die Ionen nach
dem Ausbilden der Polysiliciumschichten 202 und 202a und des
Feldoxydfilms 211 implantiert werden, werden die Zonen an
Stellen gebildet, an denen nicht die Polysiliciumschichten
202 und 202a und der Feldoxydfilm 211 gebildet sind.
Der auf dem Feldoxydfilm 211 ausgebildete Teil der
Polysiliciumschicht 202 bildet die Zwischenverbindung. Der
an den Feldern 207a bis 207c gebildete Teil der
Polysiliciumschicht 202 bildet die Gate-Elektrode (n-Kanal-
Zone) des Transistors oder die zweite Elektrode des
Kondensators. Die Zwischenverbindungen 206 aus Aluminium
dienen als Zwischenverbindungen zwischen den Vorrichtungen
und sind jeweils über die Kontaktöffnungen 204 und 205 mit
der n+-Diffusionszone 212 und der Polysiliciumschicht 202
verbunden.
In Fig. 5C sind mit 21 und 22 die n-Kanal-Transistoren
bezeichnet. Mit 23 ist der Kondensator bezeichnet. Die
Transistoren 21 und 22 und der Kondensator 23 bilden den in
Fig. 2 gezeigten Zeilen-Spannungsschalter. Mit 10a ist die
Pegelhaltevorrichtung bezeichnet. Zur einfacheren
Erläuterung ist in Fig. 5D die Pegelhaltevorrichtung als
MOS-Transistor ohne Source dargestellt. Der Transistor 21
ist in dem Feld 207a gebildet. Der Kondensator 23 ist in dem
Feld 207b gebildet. Der Transistor 22 ist in dem Feld 207c
gebildet. Die Pegelhaltevorrichtung 10a ist an der rechten
Seite des Feldes 207c bzw. in einem Feld 207d gemäß Fig. 6
gebildet, die nachfolgend beschrieben wird.
Die Fig. 6 ist eine vergrößerte Schnittansicht der
Pegelhaltevorrichtung 10a. Die Zwischenverbindung bzw. der
Verbindungsleiter 206 aus Aluminium ist an die Wortleitung
WL angeschlossen, an die die hohe Spannung angelegt wird.
Der Verbindungsleiter 206 aus Aluminium ist auch durch die
Kontaktöffnung 204 hindurch mit der n+-Diffusionszone 212
verbunden. Da hierbei nahe an der Diffusionszone 212 die
Polysiliciumschicht 202a liegt, welche die Gate-Elektrode
bildet und niedriges Potential hat, das das Massepotential
sein kann, tritt an einem Bereich B ein Durchbruch auf,
wodurch die Spannung begrenzt wird. Da ferner das
p--Substrat 215 an einem nicht dargestellten anderen Teil
desselben auf Massepotential gelegt ist, werden die in das
p--Substrat 215 injizierten Träger absorbiert, so daß kein
Problem entsteht.
D. h., bei diesem Ausführungsbeispiel ist die
Pegelhaltevorrichtung 10a durch das Anbringen der Gate-
Elektrode 202a gebildet, welche von der Substratzone 215
durch den Gate-Oxydfilm 211a diagonal in bezug auf die
Diffusionszone 212 abgesondert ist, die einen Leitungstyp
hat, der zu demjenigen der Substratzone 215 entgegengesetzt
ist, wobei die Gate-Elektrode über den dazwischenliegenden
Gate-Elektrodenfilm 211 mit der Wortleitung WL so verbunden
ist, als ob die Gate-Elektrode 202a mit einem Teil an einem
Rand der Diffusionszone 212 in Kontakt wäre. Das Substrat
und die Diffusionszone können Leitfähigkeiten (p-
Leitfähigkeit, n-Leitfähigkeit) haben, die zu den vorstehend
beschriebenen entgegengesetzt sind.
Bei dem in Fig. 5A dargestellten Halbleiterplättchen, an dem
die Pegelhaltevorrichtung 10a in der vorstehend
beschriebenen Form ausgebildet ist, ist die Länge nach
rechts gemäß Fig. 5A gegenüber derjenigen bei dem
herkömmlichen Halbleiterplättchen um ungefähr 3 bis 4 µm
größer. Dabei ist die Fläche der Pegelhaltevorrichtung
verkleinert. Die Pegelhaltevorrichtung 10a mit einer derart
kleinen Fläche ist insbesondere in dem Fall zweckdienlich,
daß die Pegelhaltevorrichtung 10a für jede der Wortleitungen
WL vorgesehen ist.
Die Polysiliciumschicht, die die Gate-Elektrode 202a der
Pegelhaltevorrichtung 10a bildet, wird normalerweise auf ein
niedriges Potential oder Massepotential gelegt. Wenn eine
Einstellung der Begrenzungsspannung erforderlich ist, kann
die Gate-Elektrode 202a an ein von 0 V verschiedenes
Potential angeschlossen werden.
Die Fig. 7A bis 7C zeigen ein anderes Ausführungsbeispiel
des gemäß der zweiten Ausführungsform der Erfindung
gestalteten nichtflüchtigen Speichers. Die Fig. 7A ist eine
Draufsicht auf den Zeilen-Spannungsschalter und die
Pegelhaltevorrichtung, die auf dem Halbleiterplättchen
ausgebildet sind. Die Fig. 7B ist eine vergrößerte Ansicht
eines Schnittes entlang einer Linie VIIB-VIIB in Fig. 7A und
zeigt den Pegelhalteteil. Die Fig. 7C ist ein Schaltbild der
Pegelhaltevorrichtung 10a. Dieses Ausführungsbeispiel
unterscheidet sich hinsichtlich des Aufbaus von dem in Fig.
5 gezeigten zweiten Ausführungsbeispiel darin, daß ein in
Fig. 7A und 7B mit C dargestellter Abschnitt hinzugefügt
ist. Bei diesem dritten Ausführungsbeispiel ist die
Pegelhaltevorrichtung 10a durch einen MOS-Transistor
gebildet, dessen Gate und Source gemäß Fig. 7C auf Masse
gelegt sind. Die Fig. 7B zeigt die Pegelhaltevorrichtung 10a
in vergrößerter Form. In Fig. 7B ist mit 212a eine n+-
Diffusionszone bezeichnet. Mit 214a ist eine p+-
Diffusionszone bezeichnet, die die gleiche Leitfähigkeit wie
das Substrat hat. Die n+-Diffusionszone 212a dient als
Quelle für das Zuführen von Elektronen zu einem Bereich B.
Die p+-Diffusionszone dient zum Absorbieren von in diese
injizierten Majoritätsträgern. Dies ermöglicht das
zuverlässige Absorbieren der in die p+-Diffusionszone 214a
injizierten Majoritätsträger, wodurch Ausfälle wie
Fehlfunktionen anderer MOS-Vorrichtungen oder eine
Aufspeicherung verhindert werden. In Fig. 7A stellt ein
schraffierter Bereich 208 die in Fig. 7B gezeigte p+-
Diffusionszone 214a dar.
Bei dem in Fig. 1 dargestellten Ausführungsbeispiel sind an
dem Halbleiterplättchen des nichtflüchtigen Speichers die
Zeilendecodiereranordnung 1, die Zeilen-Spannungsschalter
anordnung 2, die Anordnung 10 der Pegelhaltevorrichtungen
und die Speicherzellenanordnung 3 in dieser Aufeinanderfolge
ausgebildet. Ein Unterschied der Lage der Anordnungen an dem
Halbleiterplättchen ergibt einen Unterschied hinsichtlich
der Wirkung der Pegelhaltevorrichtung. Dies wird
ausführlicher unter Bezugnahme auf die Fig. 8 erläutert. Die
Fig. 8 zeigt ein Beispiel für eine Anordnung auf dem
Halbleiterplättchen, bei dem die Zeilendecodiereranordnung,
die Zeilen-Spannungsschalteranordnung und die Anordnung der
Pegelhaltevorrichtungen jeweils in Bereichen liegen, die mit
701, 702 und 703 bezeichnet sind. Bei dieser Gestaltung
besteht das Problem, daß zwar die Spannung an der
Wortleitung WL nahe an der Pegelhaltevorrichtungsanordnung
703 auf einen gewünschten Wert begrenzt werden kann, aber
die Spannung an der Wortleitung WL nahe an der Zeilen-
Spannungsschalteranordnung 702 nicht auf einen gewünschten
Wert begrenzt werden kann, da die Spannung an der
Wortleitung WL infolge der Widerstandskomponente derselben
zu der Zeilen-Spannungsschalteranordnung 702 hin größer
wird.
Das vorstehend beschriebene Problem wird durch folgende
Beispiele für die Gestaltung gelöst: Bei einem ersten
Beispiel für die Gestaltung werden die Zeilen-
Spannungsschalteranordnung, die Pegelhaltevorrichtungs
anordnung und die Zeilendecodiereranordnung jeweils in den
Bereichen 701, 702 und 703 angeordnet. Bei einem zweiten
Beispiel für die Gestaltung werden die
Pegelhaltevorrichtungsanordnung, durch die Zeilen-
Spannungsschalteranordnung und die Zeilendecodiereranordnung
jeweils in den Bereichen 701, 702 und 703 angeordnet. D. h.,
das vorangehend beschriebene Problem wird dadurch gelöst,
daß die Pegelhaltevorrichtungen nahe an den Zeilen-
Spannungsschaltern angebracht werden, so daß die
Pegelhaltevorrichtung durch die dazwischenliegende
Speicherzellenanordnung von dem Zeilen-Spannungsschalter
abgesondert ist. Da auf diese Weise der Strom, der zum
Begrenzen der Spannung fließen soll, nicht über die
Wortleitung WL an der Speicherzelle fließt, kann eine durch
die Widerstandskomponente der Wortleitung verursachte
Ungleichförmigkeit der Spannung an der Wortleitung beseitigt
werden. Bei dem vorstehenden Beispiel für die Gestaltung,
bei dem die Zeilen-Spannungsschalter und die
Pegelhaltevorrichtungen jeweils in den Bereichen 701 bzw.
702 angebracht sind, sind die Zeilendecodierer in dem
Bereich 703 angeordnet. In diesem Fall spielt die Lage der
Zeilendecodierer keine Rolle, so daß diese auch nahe an den
Bereichen 701 und 702 angeordnet sein können.
Aus der vorstehenden Beschreibung ist ersichtlich, daß in
dem gemäß der ersten Ausführungsform der Erfindung
gestalteten nichtflüchtigen Speicher durch das Anbringen der
Hochspannung-Begrenzungseinrichtung an jeder der
Wortleitungen die hohe Spannung an der Wortleitung auf
zuverlässige Weise auf einen angemessenen Wert begrenzt
werden kann. Infolgedessen kann eine durch einen übermäßigen
Spannungsanstieg verursachte Verschlechterung oder
Zerstörung der Eigenschaften der Wähltransistoren verhindert
werden, so daß damit der nichtflüchtige Speicher sehr
zuverlässig wird.
In dem gemäß der zweiten Ausführungsform der Erfindung als
MOS-Vorrichtung gestalteten nichtflüchtigen Speicher wird
die Pegelhaltevorrichtung dadurch gebildet, daß die Gate-
Elektrode durch den Gate-Oxydfilm diagonal in bezug auf die
Diffusionszone mit dem zum Leitungstyp der Substratzone
entgegengesetzten Leitungstyp von der Substratzone
abgesondert ist und an die Wortleitung über den
dazwischenliegenden Gate-Oxydfilm so angeschlossen ist, als
ob die Gate-Elektrode mit dem Teil am Rand der
Diffusionszone in Kontakt wäre. Infolgedessen kann die
Fläche der Pegelhaltevorrichtung wesentlich verkleinert
werden und die Pegelhaltevorrichtung kann in dem
nichtflüchtigen Speicher angebracht werden, ohne daß der
andere Teil des Speichers durch das Anbringen der
Pegelhaltevorrichtung eingeschränkt wird.
Da in dem gemäß der dritten Ausführungsform der Erfindung
gestalteten nichtflüchtigen Speicher die Hochspannung-
Begrenzungseinrichtung in der Nähe der Spannungsschalter
anordnung an die Wortleitungen angeschlossen ist, kann eine
durch den Widerstand der Wortleitung an den Speicherzellen
entstehende Differenz der angelegten Spannung ausgeschaltet
werden, so daß die an jeder der Speicherzellen anliegende
Spannung gleichförmig wird, was einen außerordentlich
zuverlässigen nichtflüchtigen Speicher ergibt.
Es wird ein nichtflüchtiger Speicher angegeben, in welchem
für das Löschen und Einschreiben von Daten eine hohe
Spannung erforderlich ist, wobei die an einer Wortleitung
anliegende hohe Spannung auf zuverlässige Weise auf einen
angemessenen Wert begrenzt wird. Zwischen jeweils einen
Zeilen-Spannungsschalter an einer jeweiligen Wortleitung und
einer Speicherzellenanordnung wird eine
Pegelhaltevorrichtung zum Begrenzen der Spannung auf einen
vorbestimmten Wert angebracht, um eine durch einen
übermäßigen Anstieg der Spannung an der Wortleitung
verursachte Verschlechterung oder Zerstörung der
Eigenschaften von Wähltransistoren einer Speicherzelle zu
verhindern. Ferner wird bei der Ausführung des Speichers als
MOS-Vorrichtung der Flächenbedarf der Pegelhaltevorrichtung
verringert.
Claims (3)
1. Nichtflüchtiger Speicher, in dem für das Löschen und
Einschreiben von Daten eine hohe Spannung erforderlich ist,
mit
einer Speicherzellenanordnung, in der sich eine Vielzahl von Wortleitungen und eine Vielzahl von Bitleitungen in Form eines Gitters erstrecken und in der eine große Anzahl von Speicherzellen in Gitterform zu einer Matrix ausgebildet sind,
einer Hochspannungs-Generatoreinrichtung zum Erzeugen der für das Löschen von Daten in den Speicherzellen und für das Einschreiben von Daten in die Speicherzellen erforderlichen hohen Spannung,
einer Hochspannungs-Verbindungseinrichtung mit Spannungsschaltern, die jeweils an den Wortleitungen und den Bitleitungen angebracht sind, um die hohe Spannung aus der Hochspannungs-Generatoreinrichtung an die Wortleitungen und die Bitleitungen selektiv anzulegen, und
einer Hochspannungs-Begrenzungseinrichtung zum Begrenzen eines maximalen Wertes der hohen Spannung auf einen vorbestimmten Wert,
dadurch gekennzeichnet, daß
die Hochspannungs-Begrenzungseinrichtung (10) Pegelhaltevorrichtungen (10a) aufweist, die jeweils in der Nähe der Spannungsschalter an die Wortleitungen (WL) angeschlossen sind.
einer Speicherzellenanordnung, in der sich eine Vielzahl von Wortleitungen und eine Vielzahl von Bitleitungen in Form eines Gitters erstrecken und in der eine große Anzahl von Speicherzellen in Gitterform zu einer Matrix ausgebildet sind,
einer Hochspannungs-Generatoreinrichtung zum Erzeugen der für das Löschen von Daten in den Speicherzellen und für das Einschreiben von Daten in die Speicherzellen erforderlichen hohen Spannung,
einer Hochspannungs-Verbindungseinrichtung mit Spannungsschaltern, die jeweils an den Wortleitungen und den Bitleitungen angebracht sind, um die hohe Spannung aus der Hochspannungs-Generatoreinrichtung an die Wortleitungen und die Bitleitungen selektiv anzulegen, und
einer Hochspannungs-Begrenzungseinrichtung zum Begrenzen eines maximalen Wertes der hohen Spannung auf einen vorbestimmten Wert,
dadurch gekennzeichnet, daß
die Hochspannungs-Begrenzungseinrichtung (10) Pegelhaltevorrichtungen (10a) aufweist, die jeweils in der Nähe der Spannungsschalter an die Wortleitungen (WL) angeschlossen sind.
2. Nichtflüchtiger Speicher nach Anspruch 1,
dadurch gekennzeichnet, daß
der Speicher auf einem Halbleitersubstrat als MOS- Vorrichtung ausgebildet ist und daß
die Pegelhaltevorrichtung (10a) der Hochspannungs- Begrenzungseinrichtung (10) dadurch gebildet ist, daß eine Gate-Elektrode (202a) durch einen Gate-Oxidfilm (215) diagonal bezogen auf eine Diffusionszone (212) mit einer zur Leitfähigkeit einer Substratzone (215) entgegengesetzten Leitfähigkeit von der Substratzone (215) abgesondert angeordnet ist und an die Wortleitung (WL) über den dazwischenliegenden Gate-Oxidfilm (215) so angeschlossen ist, als ob die Gate-Elektrode (202a) mit einem Teil an einem Rand der Diffusionszone (212) in Kontakt wäre.
der Speicher auf einem Halbleitersubstrat als MOS- Vorrichtung ausgebildet ist und daß
die Pegelhaltevorrichtung (10a) der Hochspannungs- Begrenzungseinrichtung (10) dadurch gebildet ist, daß eine Gate-Elektrode (202a) durch einen Gate-Oxidfilm (215) diagonal bezogen auf eine Diffusionszone (212) mit einer zur Leitfähigkeit einer Substratzone (215) entgegengesetzten Leitfähigkeit von der Substratzone (215) abgesondert angeordnet ist und an die Wortleitung (WL) über den dazwischenliegenden Gate-Oxidfilm (215) so angeschlossen ist, als ob die Gate-Elektrode (202a) mit einem Teil an einem Rand der Diffusionszone (212) in Kontakt wäre.
3. Nichtflüchtiger Speicher nach Anspruch 1,
dadurch gekennzeichnet, daß
der Speicher als MOS-Vorrichtung gestaltet ist, daß
der Spannungsschalter (2a) einen ersten und einen zweiten Transistor (21, 22) sowie einen Kondensator (23) aufweist, wobei der Drain des ersten Transittors (21) an eine hohe Spannung (Vpp) angeschlossen ist, das Gate des ersten Transistors (21) an die Wortleitung (WL) angeschlossen ist, die Source des ersten Transistors (21) mit dem Drain des zweiten Transistors (22), dessen Gate und Drain zum Bilden einer Diode miteinander verbunden sind, und einer der Elektroden des Kondensators (23) verbunden ist, die Source des zweiten Transistors (22) mit dem Gate des ersten Transistors (21) und der Wortleitung (WL) verbunden ist und die andere Elektrode des Kondensators (23) an eine Taktsignalleitung (CLK) angeschlossen ist, und daß
die Pegalhaltevorrichtung (10a) ein Gate-Leitung aufweist, die an die Source des zweiten Transistors (22) angeschlossen ist und die auf einem niedrigen Potential liegt.
der Speicher als MOS-Vorrichtung gestaltet ist, daß
der Spannungsschalter (2a) einen ersten und einen zweiten Transistor (21, 22) sowie einen Kondensator (23) aufweist, wobei der Drain des ersten Transittors (21) an eine hohe Spannung (Vpp) angeschlossen ist, das Gate des ersten Transistors (21) an die Wortleitung (WL) angeschlossen ist, die Source des ersten Transistors (21) mit dem Drain des zweiten Transistors (22), dessen Gate und Drain zum Bilden einer Diode miteinander verbunden sind, und einer der Elektroden des Kondensators (23) verbunden ist, die Source des zweiten Transistors (22) mit dem Gate des ersten Transistors (21) und der Wortleitung (WL) verbunden ist und die andere Elektrode des Kondensators (23) an eine Taktsignalleitung (CLK) angeschlossen ist, und daß
die Pegalhaltevorrichtung (10a) ein Gate-Leitung aufweist, die an die Source des zweiten Transistors (22) angeschlossen ist und die auf einem niedrigen Potential liegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6212193A JPH06275090A (ja) | 1993-03-22 | 1993-03-22 | 不揮発性メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4409634A1 DE4409634A1 (de) | 1994-09-29 |
DE4409634C2 true DE4409634C2 (de) | 1999-10-07 |
Family
ID=13190918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944409634 Expired - Fee Related DE4409634C2 (de) | 1993-03-22 | 1994-03-21 | Nichtflüchtiger Speicher |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH06275090A (de) |
DE (1) | DE4409634C2 (de) |
FR (1) | FR2703179B1 (de) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04192196A (ja) * | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
-
1993
- 1993-03-22 JP JP6212193A patent/JPH06275090A/ja active Pending
-
1994
- 1994-03-21 DE DE19944409634 patent/DE4409634C2/de not_active Expired - Fee Related
- 1994-03-22 FR FR9403347A patent/FR2703179B1/fr not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
IEEE Journal of Solid-State Circuits, Vol. 24, No. 4, Aug. 1989, S. 911-915 * |
Also Published As
Publication number | Publication date |
---|---|
JPH06275090A (ja) | 1994-09-30 |
FR2703179B1 (fr) | 1995-09-08 |
DE4409634A1 (de) | 1994-09-29 |
FR2703179A1 (fr) | 1994-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4014117C2 (de) | ||
DE3203516C2 (de) | ||
EP0160720B1 (de) | Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate | |
DE4000787C2 (de) | Elektrisch loesch- und programmierbare halbleiterspeichervorrichtung | |
DE4233790C2 (de) | EEPROM, Verfahren zu dessen Herstellung und Verfahren zu dessen Betreiben | |
DE60111348T2 (de) | Verfahren zum Auslesen eines nichtflüchtigen Halbleiterspeichers und nichtflüchtiger Halbleiterspeicher | |
DE60109887T2 (de) | Einmalig programmierbare nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu deren Herstellung | |
DE3334557A1 (de) | Permanentspeicher | |
DE69434550T2 (de) | Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert | |
DE2916884A1 (de) | Programmierbare halbleiterspeicherzelle | |
DE10314812A1 (de) | Magnetische Kleinbereichs-Speichervorrichtungen | |
EP0103043A1 (de) | CMOS-Speicherzelle mit potentialmässig schwebendem Speichergate | |
DE3839114A1 (de) | Nichtfluechtige dynamische halbleiterspeicheranordnung mit nand-zellenstruktur | |
DE60037786T2 (de) | Nichtflüchtiger Halbleiterspeicher mit Zwei-Bitzellen | |
DE4105636A1 (de) | Elektrisch programmierbare nicht fluechtige halbleiterspeichereinrichtung und herstellungsverfahren dafuer | |
DE4024930C2 (de) | ||
DE2939300A1 (de) | Nichtfluechtiger speicher | |
EP0088815B1 (de) | Elektrisch löschbare Speichermatrix (EEPROM) | |
DE19743555C2 (de) | Nichtflüchtiges Speicherbauteil | |
EP1097458B1 (de) | Speicheranordnung aus einer vielzahl von resistiven ferroelektrischen speicherzellen | |
DE102008032551B4 (de) | Speicherbauelement-Chip und Verfahren zur Herstellung integrierter Speicherbauelemente | |
DE2424858C2 (de) | Treiberschaltung | |
DE3312263C2 (de) | Integrierte Hochspannungs-Verteiler-und Steuerschaltungsanordnung und Verfahren zur selektiven Einspeisung einer Hochspannung in Schaltungsknoten | |
DE69635842T2 (de) | Speicherredundanzschaltung, die einzelne polysilizium-schwebegattertransistoren als redundanzelemente verwendet | |
DE19807009A1 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |